CN1362741A - 熔断丝电路 - Google Patents

Abstract

熔断丝电路具备一端进行共同连接的电熔断丝元件(Q1、Q1－1、Q1－2、…、Q1－n)、电压产生部分(14、19、18)、和读出部分(Q2、20、17)。上述电压产生部分的构成为给上述电熔断丝元件的一端的共同节点(32)选择性地加上用来破坏上述电熔断丝元件的编程电压(PROG)和用来读出上述电熔断丝元件的破坏/非破坏状态的读出电压的电压。上述读出部分的构成为在从上述电压产生部分给上述共同节点加上读出电压时,从上述电熔断丝元件的另一端读出上述破坏/非破坏状态。

Description

熔断丝电路

                与相关专利的交叉参考

本专利申请以2000年12月27日形成文件的日本专利申请号2000-399222为基础并根据其优先权要求优先度权益，为了参考起见把其全文摘引于此。

技术背景

1.技术领域

本发明涉及把电容器用做熔断丝元件的熔断丝电路，说得更详细点，涉及用来在读出熔断丝元件的破坏/非破坏状态时得到稳定的动作的熔断丝电路。

2.现有的技术

熔断丝元件，作为变更已完成的半导体装置的电路构成的一种手段被人们广为使用。现有的熔断丝元件，一般性的手法是用金属或多晶硅等的材料形成，用激光装置进行熔断(Blowout)。但是，为了照射激光以熔断熔断丝元件，熔断丝元件就必须是露了出来的状态，例如要是在封入到封装内之后就不可能熔断。

改善了该问题的是电熔断丝元件。电熔断丝元件是这样的器件：使用电容器或高电阻的多晶硅层等，从输入引脚直接地或从芯片内部的控制电路给熔断丝元件加上高电压或流入大电流来破坏熔断丝元件。

另外，虽然有时候狭义地把像高电阻的多晶硅层等那样，通常为导通状态而破坏时将变成为导通的熔断丝元件叫做电熔断丝(electrical fuse)器件，把像电容器那样，通常为非导通而在破坏时变成为导通的熔断丝元件叫做逆熔断丝(anti fuse)器件，但是，在这里决定广义地把两者叫做电熔断丝元件。

但是，现有的系统中的熔断丝电路难于确保用来得到破坏/非破坏状态的稳定的读出动作的充分的读出电流。其理由如下：在作为熔断丝元件的电容器被破坏时，为了判断破坏/非破坏状态，所流动的电流小到从零点几μA到几个μA，而且，波动大。

发明的概述

因此，本发明的目的在于提供可以得到电熔断丝元件的破坏/非破坏状态的稳定的读出动作的熔断丝电路。

本发明的一个侧面的熔断丝电路，具备：一端进行共同连接的电熔断丝元件；被构成为给上述电熔断丝元件的一端的共同节点选择性地加上用来破坏上述电熔断丝元件的编程电压和用来读出上述电熔断丝元件的破坏/非破坏状态的读出电压的电压产生部分；被构成为在从上述电压产生部分给上述共同节点加上读出电压时，从上述电熔断丝元件的另一端读出上述破坏/非破坏状态的读出部分。

倘采用上述那样的构成，由于可以使对电熔断丝元件编程时的电流方向和读出(读出电熔断丝元件的破坏/非破坏中子态)时的电流方向相同，故可以确保目的为得到稳定的读出动作的充分的读出电流，可以得到电熔断丝元件的破坏/非破坏状态的稳定的读出动作。此外，在电熔断丝元件的破坏时和读出时，由于从耐压高的共同节点一侧加上电压，故可以提高电熔断丝元件的可靠性，而且还可以减小电路性的图形面积。

本发明的的另一个侧面的电熔断丝元件，是进行电熔断丝元件的选择性的破坏和上述电熔断丝元件的破坏/非破坏状态的读出的熔断丝电路，具备破坏电熔断丝元件的熔断丝元件破坏部分、读出上述电熔断丝元件的破坏/非破坏状态的读出部分和确认上述电熔断丝元件的破坏状态的破坏确认部分，用来破坏上述熔断丝元件破坏部分中的电熔断丝元件的电流方向、用来读出上述读出部分中的电熔断丝元件的破坏/非破坏状态的电流方向和用来确认上述破坏确认部分中的电熔断丝元件的破坏状态的电流方向是相同的。

倘采用上述那样的构成，由于使对电熔断丝元件编程时的电流方向、读出时的电流方向和在确认上述破坏确认部分中的电熔断丝元件的破坏状态的电流方向相同，故可以确保目的为得到稳定的读出动作的充分的读出电流，可以得到电熔断丝元件的破坏/非破坏状态的稳定的读出动作。

本发明的再一个侧面的电熔断丝电路，是进行电熔断丝元件的选择性的破坏和上述电熔断丝元件的破坏/非破坏状态的读出的熔断丝电路，具备被构成为给电熔断丝元件的一端加上用来破坏上述电熔断丝元件的编程电压以选择性地进行破坏的编程电压产生部分、被构成为选择性地加上用来读出上述电熔断丝元件的破坏/非破坏状态的读出电压产生部分、和被构成为连接到上述电熔断丝元件的另一端上，在从上述读出电压产生部分给上述电熔断丝元件的一端加上读出电压时，读出上述电熔断丝元件的破坏/非破坏状态的读出部分。

倘采用这样的构成，由于设置有用来读出电熔断丝元件的破坏/非破坏状态的专用的读出电压产生部分，故可以确保用来得到稳定的读出动作的充分的读出电流，可以实现电熔断丝系统的动作的稳定化。

附图的简单说明

图1的电路图，是用来说明遵从本发明的实施例1的熔断丝电路的说明图，示出了把电容器用做电熔断丝元件的电熔断丝系统的电路构成例。

图2的剖面图，用来说明图1所示的电路中的电熔断丝元件(电容器)的构成例。

图3的电路图，是用来说明遵从本发明的实施例2的熔断丝电路的说明图，示出了把电容器用做电熔断丝元件的电熔断丝系统的电路构成例。

图4A是逻辑电路图，用来说明图3所示的电路中的熔断丝判定电路的具体的构成例。

图4B示出了图4A的具体的电路构成例，用来说明图3所示的电路中的熔断丝判定电路的具体的构成例。

图5示出了把电容器用做熔断丝器件的电熔断丝系统的电路构成例，用来说明遵从本发明的实施例2的熔断丝电路的变形例。

图6是图3到图5所示的电路中的读出动作时(编程后)的时间图。

图7是图3到图5所示的电路中的读出动作时(编程前)的时间图。

具体实施方式

[实施例1]

图1示出了把电容器用做熔断丝器件的电熔断丝系统的电路构成例，用来说明遵从本发明的实施例1的熔断丝电路。该电熔断丝系统，具备熔断丝地址译码器11、熔断丝装置12、编程/读出控制电路18、电源变换电路14、验证输出电路15和读出用电源电路19等。

向上述熔断丝地址译码器11供给熔断丝地址，向熔断丝装置12供给从该熔断丝地址译码器11输出的熔断丝选择信号ADDn。熔断丝装置12被构成为含有作为电熔断丝元件的电容器Q1，NMOS(N沟型MOS)晶体管Q2、Q3、Q4，熔断丝判定电路20和熔断丝锁存电路17等。该熔断丝装置12虽然可以设置正好是所需要的熔断丝元件的个数(n个)的个数，但是在图1中却代表性地只示出了一个熔断丝装置。此外，在设置n个时，要使电容器Q1的一方的电极进行共同连接，并把电源变换电路14和读出用电源电路19连接到该共同节点上。

上述NMOS晶体管Q3的电流通路的一端，连接到上述验证输出电路15上，电流通路的另一端，连接到NMOS晶体管Q2、Q4的电流通路的一端上，向栅极供给由上述熔断丝地址译码器11输出的熔断丝选择信号ADDn。向上述NMOS晶体管Q2的栅极供给熔断丝判定电路切断信号bAFCLOSE。此外，把电源Vcc连接到上述NMOS晶体管Q4的栅极上，电流通路的另一端连接到电容器Q1的一方的电极上。

上述熔断丝判定电路20，用反相器41、或非门42和与非门43构成。向上述反相器41供给上述熔断丝判定电路切断信号bAFCLOSE，该输出信号仅仅供往或非门4的一方的电极。向上述或非门42的另一方的输入端供给由与非门43输出的信号AFUSEn。另一方面，向上述一方面43的一方的输入端供给与上述预充电信号AFPRCH反相的信号bAFPRCH，向另一方的输入端供给由上述或非门42输出的信号bAFUSEn。向熔断丝锁存电路17供给由该与非门43输出的信号AFUSEn。

上述熔断丝锁存电路17，由把电流通路串联连接在电源Vcc与接地点Vss之间的PMOS(P沟型MOS)晶体管Q7、NMOS晶体管Q8、Q9和反相器23、24、25构成。向上述PMOS晶体管Q7的栅极，供给与预充电信号AFPRCH反相的信号bAFPRCH。向上述NMOS晶体管Q8的栅极提供熔断丝锁存信号AFLATCH。向上述NMOS晶体管Q9的栅极，供给上述熔断丝判定电路16的输出信号AFUSEn。把反相器23的输入端和反相器24的输出端连接到上述PMOS晶体管Q7与NMOS晶体管Q8的电流通路的连接点上。上述反相器23的输出端和上述反相器24的输入端分别连接到反相器25的输入端上。这样一来，就变成为从该反相器25的输出端输出信号FSOUTn。

另一方面，向上述编程/读出控制电路18，供给编程控制信号和读出控制信号，信号PULSE和信号bPULSE分别作为电源变换电路控制信号供往上述电源变换电路14。此外，由该编程/读出控制电路18输出的信号VERIFYcnt，供往验证输出电路15。

上述电源变换电路14，用电源VBP与接地点Vss之间的电压进行动作，并把应力信号PROG加到作为电熔断丝元件的电容器Q1的另一方的电极上。

此外，上述验证输出电路15，由反相器30和NMOS晶体管Q5、Q6构成。上述各个NMOS晶体管Q5、Q6的电流通路的一端进行连接，NMOS晶体管Q6的电流通路的另一端，则被连接到接地点Vss上。从上述编程/读出控制电路18输出的信号VERIFYcnt，在被供给NMOS晶体管Q6的栅极的同时，还在用反相器30进行反转后供给NMOS晶体管Q5的栅极。这样一来，就变成为可以从该NMOS晶体管Q5的电流通路的另一端得到验证输出。

再有，上述读出用电源电路19，用PMOS晶体管20和NMOS晶体管Q21构成。上述PMOS晶体管Q20的电流通路的一端，连接到电源Vcc上，向栅极供给读出控制信号。上述NMOS晶体管Q21的电流通路的一端被连接到上述PMOS晶体管Q20的电流通路的另一端上，电流通路的另一端被连接到上述电容器Q1的另一方的电极上，Vcc则被连接到栅极上。

图2是与沟槽式的存储单元同样的构造的沟槽电容器Q1-1、Q1-2、…、Q1-n的剖面图，用来说明上述图1所示的电路中的电容器Q1的构成例。

如图2所示，在半导体衬底(硅衬底)31的深的位置上，形成由埋设阱(buried well)区构成的埋入板32，同时，在表面区域上形成STI构造的器件隔离区33。在上述硅衬底31的器件区上，从表面区域一直到贯通上述埋入板32的深度为止，形成这些深沟槽34-1、34-2、…、34-n。在这些深沟槽34-1、34-2、…、34-n的内壁上，分别形成电容器绝缘膜35-1、35-2、…、35-n，并用埋入电极36-1、36-2、…、36-n填埋起来。在上述深沟槽34-1、34-2、…、34-n的开口部分附近的衬底31的表面区域上设置n型扩散层37-1、37-2、…、37-n。此外，在上述衬底31上边，形成层间绝缘膜38，在该层间绝缘膜38上边形成金属布线40-1、40-2、…、40-n。在上述n型扩散层37-1、37-2、…、37-n上边的层间绝缘膜38上，形成接触插针39-1、39-2、…、39-n，上述埋入电极36-1、36-2、…、36-n通过上述n型扩散层37-1、37-2、…、37-n和接触插针39-1、39-2、…、39-n与上述金属布线40-1、40-2、…、40-n电连。

上述埋入板32，与作为熔断丝元件的各个电容器Q1-1、Q1-2、…、Q1-n的一方的电极对应，电容器绝缘膜35-1、35-2、…、35-n与电容器绝缘膜对应，埋入电极36-1、36-2、…、36-n与另一方的电极对应。就是说，上述埋入板32为多个电容器Q1-1、Q1-2、…、Q1-n所共用。此外，上述金属布线40-1、40-2、…、40-n分别与连接到上述电容器Q1-1、Q1-2、…、Q1-n的另一方的电极上的布线对应。

其次，对于上述那样的构成说明其动作。

编程(熔断丝元件的破坏)动作，采用把要编程的熔断丝元件Q1(Q1-1、Q1-2、…、Q1-n)的地址输入到熔断丝地址译码器11中去使熔断丝选择信号ADDn变成为‘H’电平，使晶体管Q3变成为ON(导通)的办法，来选择想要进行编程的电熔断丝元件。同时，使熔断丝判定电路切断信号bAFCLOSE变成为‘L’电平，使晶体管Q2变成为OFF(截止)，以使熔断丝判定电路20与熔断丝元件Q1电隔离。

其次，向编程/读出控制电路18供给编程信号，借助于该电路18使晶体管Q6变成为ON，确保从VBP向Vss的电流通路，同时，借助于电源变换电路控制信号PULSE、bPULSE，使应力信号PROG变成为VBP电位，给熔断丝元件加上应力。这时，也可以预先作成为采用使读出控制信号变成为‘H’电平以使晶体管Q20变成为OFF的办法，使读出用电源电路19不动作。

此外，验证(破坏确认)动作，与上述编程动作同样，向熔断丝地址译码器11输入想要进行验证的熔断丝元件Q1的地址以进行选择。其次，虽然要输入编程控制信号，但是，与编程动作的不同之处是：用读出控制信号使得应力信号PROG变成为悬浮那样地，向电源变换电路14输入电源变换电路控制信号PULSE、bPULSE，同时，使读出用电源电路19动作使应力信号PROG充电至‘H’电平(在情况下为Vcc-VthN)。在这里，要作成为用读出控制信号使晶体管Q5变成为ON的电路构成，以在读出用电源电路19的电源Vcc和验证输出间确保电流通路。这时，如果熔断丝元件Q1已被破坏，由于通过晶体管Q5在电源Vcc与验证输出之间会发生DC性的电流通路，故可以用例如外部焊盘等进行电流监测。

另一方面，读出(熔断丝元件的破坏/非破坏状态的读出)动作，在读出开始的定时处，作为供往熔断丝判定电路20的预充电信号bAFPRCH供给‘L’电平的脉冲，使信号AFUSEn充电至‘H’电平，使信号bAFUSEn变成为‘L’电平进行锁存。这时，熔断丝选择信号ADDn要先变成为‘L’电平，熔断丝判定电路切断信号bAFCLOSE要先变成为‘H’电平。此外，由于信号bAFPRCH同时为‘L’电平且熔断丝锁存信号AFLATH为‘L’电平，故信号FINT也将被充电至‘H’电平。当信号AFUSE和信号FINT分别被锁存至‘H’电平时，信号bAFPRCH将变成为‘H’电平。在读出动作的情况下，与验证动作同样，由于已预先作成为借助于读出控制信号使应力信号PROG充电至‘H’电平(在该情况下为Vcc-VchN)这样的构成，故在熔断丝元件处于破坏状态时，信号bAFUSEn因导通为信号PROG而变成为‘H’电平(在该情况下为Vcc-VchN)，使熔断丝判定电路20的状态反转使信号AFUSEn变成为‘L’电平。此外，信号AFUSEn维持‘H’电平。在该信号AFUSEn的状态确定之后，当作为信号AFLATCH提供‘H’电平的脉冲信号时，在熔断丝元件Q1已被破坏时，虽然信号FINTn维持‘H’电平的状态而输出信号FSOUTn变成为‘H’电平，但是在非破坏时信号FINTn则反转成‘L’电平，输出信号FSOUTn变成为‘L’电平。

倘采用这样的构成，由于在读出动作时和验证动作时在熔断丝元件中流动的电流方向可以作成为与编程动作时相同，故可以确保目的为得到稳定的读出动作的充分的读出电流，可以实现电熔断丝系统的动作的稳定化。而且，由于在熔断丝元件的破坏时和读出动作时，从熔断丝元件Q1的耐压高的一侧，就是说从埋入板(埋设阱)32加上电压，故可以提高电熔断丝元件的可靠性，而且，还可以减小电路性的图形面积。

这是因为一般地说在半导体衬底上边形成多个电容器元件的情况下，都要使在半导体衬底上边形成的阱区域变成为共同电位形成电容器器件的缘故。为了防止向半导体衬底进行的扩散(结反向漏流)等，要向阱区域进行低浓度的n型或p型的杂质掺杂。对此，为了降低电阻成分，中间存在着绝缘膜的另一方的电极一侧则要进行高浓度的n型或p型的杂质掺杂。这样一来，在在半导体层中杂质浓度不同时，从杂质浓度低的阱区域加电压的一方就比中间存在着绝缘膜的一方的电极一侧加电压的一方耐压更高。

此外，在进行编程时，虽然要给一方的电极上加高电压，把另一方的电极连接到接地点Vss上以进行熔断丝元件的破坏，但是，要想从阱区域的中间存在着绝缘膜的另一方的电极一侧加上高电压，就必须或者是使之选择性地变成为高电压节点或者是使各个熔断丝元件的阱区域分别隔离开来选择性地变成为接地点Vss，不论在哪一种情况下电路性的图形面积方面的困难都很大。对此，如果从多个熔断丝元件的共有阱区域加高电压，则电路上图形面积上的困难都可以小。

[实施例2]

图3到图5分别示出了把电容器用做熔断丝元件的电熔断丝系统的电路构成例，用来说明遵从本发明的实施例2的熔断丝电路。图7和图8分别是上述图3到图5所示的电路中的读出动作时的时间图。

在图3到图5中，对于那些与上述图1对应的部分都赋予同一标号而省略其详细的说明。

图3所示的电路，与图3所示的电路不同之处是附加有熔断丝判定电路的控制电路50和读出用VBP电路80这一点，和伴随着上述熔断丝判定电路的控制电路50的设置，熔断丝判定电路20’的逻辑构成发生了变化这一点，和读出用电源电路19’的构成发生了变化这一点以及示出了编程控制电路18’的具体的逻辑构成这一点等等。

就是说，熔断丝判定电路的控制电路50其构成为含有反相器51到54和与非门55到57。编程允许信号PROGen供往反相器51的输入端和与非门55的一方的输入端。从上述反相器51输出的编程允许信号PROGen的反转信号bPROGen供往熔断丝判定电路20’。此外，编程控制电路选择信号BLOCKsel，通过上述反相器52供往上述与非门55的另一方的输入端。该与非门55的输出信号，供往与非门56的一方的输入端。向上述与非门56的另一方的输入端供给读出控制信号AFSETOK，其输出信号供往与非门57的另一方的输入端。向上述与非门57的另一方的输入端供给用来一时性地或永久性地停止熔断丝电路的熔断丝电路停止信号bAFKILL，其输出信号则供往反相器53的输入端。上述反相器53，向上述晶体管Q2的栅极供给熔断丝判定电路切断信号bAFCLOSE的同时，还向反相器54供给该信号。上述反相器54的输出信号AFCLOSE供往熔断丝判定电路20’。

此外，熔断丝判定电路20’的构成为含有或门60和与非门61、62。向上述或门60的一方的输入端，供给从上述反相器54输出的信号AFCLOSE，向另一方的输入端供给从上述与非门62输出的信号AFUSEn。该或门60的输出信号，供往上述与非门62的一方的输入端，向该与非门61的另一方的输入端，供给从上述反相器51输出的信号bPROGen。从上述与非门61输出的信号bAFUSE，供往晶体管Q2的电流通路的一端和与非门62的一方的输入端。结果变成为向上述与非门62的另一方的输入端，供给与预充电信号AFPRCH反相的信号bAFPRCH。该信号bAFPRCH可以用供给信号bAFKILL与信号bAFSET的与非门63，和使该与非门63的输出信号反转的反相器64产生。

编程控制电路18’的构成为含有与非门70到74和反相器75到78。读出控制信号AFSETOK和验证控制信号AFVERI的反转信号bAFVERI，供往与非门70，该与非门70的输出信号，通过反相器75供往与非门73的一方的输入端。编程允许信号PROGen和编程控制电路选择信号BLOCKsel供往与非门71，该与非门71的输出信号通过反相器76供往与非门72的一方的输入端和反相器74的第1输入端。编程脉冲控制信号PULSEcnt，供往上述与非门72的另一方的输入端，同时还通过反相器78供往与非门74的第2输入端。验证控制信号AFVERI供往上述与非门74的第3输入端的同时，还供往反相器79以产生bAFVERI。

接着，从上述与非门73输出的信号PULSE和用反相器77反转后的信号bPULSE，作为电源变换电路控制信号分别供往电源变换电路14。此外，上述与非门74的输出信号供往验证输出电路15。

读出用VBP电路80，用NMOS晶体管Q30构成，该晶体管Q30的电流通路的一端连接到电源Vcc上，电流通路的另一端则连接到电源变换电路14的VBP节点上，向栅极供给电源产生电路控制信号AFNGT。

再有，读出用电源电路19’，其构成为含有PMOS晶体管Q31、NMOS晶体管Q32、与非门81和反相器82。向与非门81供给验证控制信号AFVERI的反转信号bAFVERI和读出控制信号AFSETOK，其输出信号通过反相器82供往PMOS晶体管Q31的栅极。该PMOS晶体管Q31的电流通路的一端连接到电源Vcc上，电流通路的另一端则连接到NMOS晶体管Q32的电流通路的一端上。上述MOS晶体管Q32的电流通路的另一端，连接到作为熔断丝元件的电容器Q1的另一方的电极上，向栅极供给电源产生电路控制信号AFNGT。

图4A和图4B用来对上述图3所示的熔断丝判定电路20’详细地进行说明，图4A是逻辑电路图，图4B是表明其详细的电路构成的电路图。如图4B所示，该电路的构成为含有NMOS晶体管Q41、Q43～Q48、Q50、Q51和PMOS晶体管Q42、Q45、Q46、Q49、Q52。PMOS晶体管Q41的电流通路的一端和栅极连接到电源Vcc上。在该PMOS晶体管41的电流通路的另一端和接地点之间串联连接PMOS晶体管Q42和NMOS晶体管Q43、Q44的电流通路。此外，上述PMOS晶体管41的电流通路的另一端上连接有PMOS晶体管Q45的电流通路的一端。在该PMOS晶体管45的电流通路的另一端上，连接PMOS晶体管Q46的电流通路的一端，电流通路的另一端则连接到上述PMOS晶体管Q42与NMPS晶体管Q43的电流通路的连接点上。NMOS晶体管Q47的电流通路的一端连接到上述NMOS晶体管Q43、Q44的电流通路的连接点上，该电流通路的另一端则连接到接地点Vss上。向上述PMOS晶体管Q42与NMOS晶体管43的栅极提供编程允许信号PROGen的反转信号bPROGen。向上述PMOS晶体管Q45与NMOS晶体管Q47的栅极，供给熔断丝判定电路切断信号bAFCLOSE。这样一来，结果就变成为从上述PMOS晶体管Q42、Q46与NMOS晶体管Q43的电流通路的连接点输出信号bAFUSEn。

此外，PMOS晶体管Q48的电流通路的一端和栅极连接到电源Vcc上。在该PMOS晶体管Q48的电流通路的另一端与接地点之间串联连接有PMOS晶体管Q49和NMOS晶体管Q50、Q51的电流通路。上述PMOS晶体管Q48的电流通路的另一端被连接到PMOS晶体管Q52的电流通路的一端上，该PMOS晶体管Q52的电流通路的另一端，则被连接到上述PMOS晶体管Q49与NMOS晶体管Q50的电流通路的连接点上。向上述PMOS晶体管Q49与NMOS晶体管Q50的栅极供给上述信号bAFUSEn，向上述PMOS晶体管Q52与NMOS晶体管Q51的栅极，供给与预充电信号AFPRCH反相的信号bAFPRCH。这样一来，结果就变成为从上述PMOS晶体管Q49、Q52和NMOS晶体管Q50的电流通路的连接点输出信号AFUSEn，同时，还向上述NMOS晶体管Q44和上述PMOS晶体管Q46的栅极供给输出信号AFUSEn。

在上边所说的图4B的熔断丝判定电路20’的详细的电路例中，之所以设置NMOS晶体管Q41、Q48，作为电源电压使用这些NMOS晶体管的阈值降落下来的电位(Vcc-VchN)的理由如下。就是说，虽然在读出动作中熔断丝元件Q1为破坏状态时使信号bAFUSEn充电至‘H’电平，但是，这时的‘H’电平状态归因于把电源电压Vcc加到栅极上的NMOS晶体管Q4而只上升到Vcc-VchN的电位。为此，当使熔断丝判定电路20’的电源电压变成为Vcc时，在使信号bAFPRCH从‘L’电平(Vss)变成为‘H’电平，并借助于信号bAFUSEn的‘H’电平(Vcc-VchN)使熔断丝判定电路20’进行反转时的初始状态下，2输入NAND逻辑的PMOS晶体管、NMOS晶体管都将变成为ON(导通)状态，使信号AFUSEn变成为‘L’电平(Vss)这一动作来得迟，于是就有可能锁存错误的数据。

图5示出了上述图4A和图4B所示的电路的变形例。该电路不使用熔断丝锁存电路17，而代之以使用反相器98、99，伴随着该电路变更，熔断丝判定电路的控制电路50’的逻辑构成的一部分发生了变化。其它的基本构成与图4A和图4B所示的电路是同样的，实质上进行同样的动作。

就是说，熔断丝判定电路的控制电路50’，用反相器91～94和与非门95～97构成。编程允许信号PROGen供往反相器91的输入端和与非门95的一方的输入端。从上述反相器91输出的编程允许信号PROGen的反转信号bPROGen，供往熔断丝判定电路20’。此外，编程控制电路选择信号BLOCKsel供往上述与非门95的另一方的输入端。该与非门95的输出信号供往与非门96的一方的输入端。向上述与非门96的另一方的输入端，供给用来使熔断丝电路一时性地或永久性地停止的熔断丝电路停止信号bAFKILL。该熔断丝电路停止信号bAFKILL供往与非门97的第1输入端，向第2输入端供给读出控制信号AFSETOK。上述与非门96的输出信号AFCLOSE，供往熔断丝判定电路20’，同时还通过反相器92供往上述与非门97的第3输入端。该与非门97的输出信号，通过反相器94，作为熔断丝电路切断信号bAFCLOSE供往NMOS晶体管Q2的栅极。

其次，说明上述那样的构成的电熔断丝系统的动作。

首先，在编程(熔断丝元件破坏)动作的情况下，使编程允许信号PROGen变成为‘H’电平使得电熔断丝系统可以动作。这时，由于上述编程允许信号PROGen的反转信号bPROGen将变成为‘L’电平，故信号bAFUSEn被充电至‘H’电平。同时，由于熔断丝判定电路切断信号bAFCLOSE从‘L’电平变成为‘H’电平，故晶体管Q2变成为ON，使熔断丝判定电路20’和熔断丝元件Q1电连。借助于此，所有的熔断丝装置12内的晶体管Q4的两端都被充电至Vcc-VchN。在这里，之所以把所有的熔断丝装置12内的晶体管Q4的两端都充电至Vcc-VchN，是因为由于应力信号PROG被共同地连接到所有的熔断丝装置12上，故在编程动作中要缓和加在非被选熔断丝元件Q3上的应力，提高可靠性和特性的缘故。

其次，采用把要进行编程的熔断丝元件Q1(Q1-1、Q1-2、…、Q1-n)的地址输入到熔断丝地址译码器11中去使熔断丝选择信号ADDn变成为‘H’电平，使晶体管Q3变成为ON的办法，从要想进行编程的多个熔断丝装置12中选择所希望的熔断丝装置。同时，借助于对在芯片上存在着多组的熔断丝装置进行选择的熔断丝装置选择地址，使信号BLOCKsel变成为‘H’电平。借助于使信号BLOCKsel变成为‘H’电平，信号bAFCLOSE变成为‘L’电平，使晶体管Q2变成为OFF，使被选中的熔断丝装置内的熔断丝判定电路20’与熔断丝元件Q1切断。

其次，使编程脉冲控制信号PULSEcnt变成为‘H’电平，使晶体管Q6变成为ON，从VBP向接地点确保电流通路，同时分别使电源变换电路控制信号PULSE和bPULSE分别变成为‘H’电平和‘L’电平，使应力信号PROG变成为VBP电位，给熔断丝元件Q1加上应力。这时，由于验证控制信号AFVERI和读出控制信号AFSETOK都为‘L’电平，验证控制信号AFVERI的反转信号bAFVERI为‘H’电平，故读出用电源电路19’不动作。此外，这时，电源产生电路控制信号AFNGT已先变成为Vcc电平。借助于此，即便是VBP升压到Vcc以上，在读出用电源电路19’的情况下，由于不会给PMOS晶体管加上Vcc以上的高电压，故可靠性的问题不再存在，在读出用VBP电路80的情况下，由于NMOS晶体管不截止，故VBP与Vcc不导通。

此外，验证(破坏确认)如下那样地进行。首先，与上边所说的编程动作同样，把想要进行验证的的熔断丝元件Q1的地址输入至熔断丝地址译码器11进行选择。在这里，与编程动作不同的是使VBP的电位变成为悬浮或变成为与应力信号PROG同一电位，和使信号AFNGT变成为Vcc+VchN以上的电位。把它用做读出用的电源。其次，使信号PROGen和信号BLOCKsel变成为‘H’电平，使信号PULSEcnt变成为‘L’电平，使验证控制信号AFVERI变成为‘L’电平并输入至编程控制电路18’，以在信号PROG与验证输出间确保电流通路。此外，虽然信号AFVERI为‘H’电平，信号PULSE和bPULSE分别变成为‘H’‘L’电平，电源变换电路14的输出变成为悬浮，但是信号PROG却借助于读出用电源电路19’被充电至Vcc电平。在这里，如果熔断丝元件Q1已被破坏，则通过晶体管Q5在Vcc验证输出间会发生DC性的电流通路，故可以用例如外部焊盘等来监视电流。

另外，读出用VBP电路80，是在VBP悬浮的情况下，发生与信号PROG同电位的电路，用来防止当VBP的电位变得比信号PROG还低时，由电源变换电路14内的PMOS晶体管产生的PN结正方电流。此外，之所以使信号AFNGT变成为Vcc+VchN以上的电位，是为了要使加在破坏后的熔断丝元件Q1的两端上的电位差大，以确保更大的读出电流的缘故。

其次，用图6和图7的时间图说明读出(熔断丝元件的破坏非破坏状态的读出)动作。图6是编程后，图7是编程前的时间图。首先，与验证动作同样，使VBP的电位变成为悬浮或变成为与信号PROG同一电位，与之相一致地使信号AFNGT变成为Vcc+VchN以上的电位，把它用做读出用的电源。此外，输入至编程控制电路18’的各个信号PROGen、BLOCKsel、PULSEcnt、AFVERI和ADDn都要预先变成为‘L’电平。读出开始，与读出控制信号同步地使熔断丝判定电路20’的置位信号bAFSET变成为‘L’电平，使熔断丝判定电路20’的预充电信号bAFPRCH变成为‘L’电平。借助于此，使信号AFUSEn充电至‘H’电平，使信号bAFUSEn变成为‘L’电平后进行锁存，由于与之相一致地信号bAFPRCH为‘L’电平且熔断丝锁存信号AFLATCH也是‘L’电平，故信号FINT也被充电至‘H’电平后进行锁存。从此外，采用使读出结束信号AFSETOK变成为‘L’电平的办法，借助于读出用电源电路19’使信号PROG充电至Vcc电位并加到熔断丝元件Q1上，使信号bAFCLOSE变成为‘H’电平，使熔断丝元件Q1和作为熔断丝判定电路20’的传送门的晶体管Q2变成为ON，使电流在与编程时同一方向上流动。

在这里，之所以在信号bAFPRCH变成为‘L’电平的期间内使信号bAFCLOSE变成为‘H’电平，其理由如下：虽然信号AFSETOK为‘L’电平，且读出用电源电路19’使信号PROG充电至Vcc电位，但是，由于在未进行编程的熔断丝装置中，信号PROG与晶体管Q4借助于熔断丝元件Q1进行电容耦合，故在使信号PROG充电至Vcc电位时，由于晶体管Q4的两端的电位完全悬浮，故在信号bAFPRCH为‘H’电平的情况下熔断丝判定电路20’的状态有可能反转，故要用熔断丝判定电路20’下拉到接地点Vss(在图6和图17的①期间)。

在确定了信号bAFUSEn的‘L’电平锁存和信号FINT的‘H’电平锁存之后，采用使信号bAFSET变成为‘H’电平的办法，使信号bAFPRCH变成为‘H’电平后，结束信号AFUSEn和bAFUSEn的置位，用熔断丝判定电路20’检测信号bAFUSEn的电平以确定信号AFUSEn。这时，在熔断丝元件Q1为破坏状态时，信号bAFUSEn与信号PROG导通变成为‘H’电平(在该情况下为Vcc)，使熔断丝判定电路20’的状态反转，使信号AFUSEn变成为‘L’电平。此外，在熔断丝元件Q1为非破坏状态时，信号bAFUSEn维持‘L’电平，信号AFUSEn维持‘H’电平(图6和图7的②)。

接着，用熔断丝判定电路20’判定熔断丝元件Q1的破坏/非破坏状态，在确定了信号AFUSEn、bAFUSEn的电平后，使信号AFLATCH变成为‘H’电平。如果信号AFUSEn为‘H’电平(破坏状态)则把信号FINT下拉至‘L’电平进行锁存，如果信号AFUSEn为‘L’电平(非破坏状态)则信号FINT保持‘H’电平的原样不变地进行锁存，并从熔断丝锁存电路17输出各自的状态(图6和图7的③的期间)。

在上边所说的一连串的动作结束后，使信号AFSETOK变成为‘H’电平，使信号PROG变成为Vss电平，使晶体管Q2变成为OFF，结束读出动作(图6和图7的④期间)。

读出开始信号，虽然也可以如现有例所示那样，与电源电压Vcc的上升边同步地产生，但是，采用作成为使电源电压Vcc一直到规定的电位为止进行上升并在已充分地稳定之后再输出开始信号的构成的办法，就可以确保破坏后的熔断丝元件Q1的更大的读出电流。例如，一般地说，要这样地进行设定：半导体装置在电源电压Vcc投入后就立即驱动各个内部电源产生电路，使各个内部电源上升。然后，用内部电路检测各个内部电源是否已变成为规定的电位，输出可以开始通常动作的信号，接受到该信号后，各个内部电路就可以动作。即，在该状态下，由于电源电压Vcc会充分地上升到规定的电位而且已经稳定，故与各个内部电路的可以动作的信号同步地输出上述读出开始信号。

此外，例如如RAM(ラム)总线DRAM那样，在每当开始一连串的通常动作时就发生使内部信号复位为初始状态那样的信号的装置的情况下，采用与该复位信号同步地发生开始信号的办法，就可以用更为稳定的状态的电源电压进行读出动作。而且，由于每当开始一连串的通常动作使都要进行熔断丝电路的置位，故即便是假定在通常动作中因噪声等的影响，熔断丝电路产生了误动作，也可以重新置位，故将提高熔断丝电路的动作可靠性。

再有，在图3所示的实施例的情况下，虽然用熔断丝判定电路20’和熔断丝锁存电路17构成检测熔断丝元件的破坏/非破坏状态的熔断丝装置12，但是，采用使熔断丝判定电路的控制电路50’变成为图6所示的变形例那样的构成的办法，就不需要配置熔断丝锁存电路17，可以简化电路构成。

另外，在图5的情况下，虽然设置了反相器98、99，但是，也可以只在一方设置。

此外，在上边所说的实施例1、2中，作为熔断丝元件虽然使用的是沟槽电容器，但是，即便是变成为例如堆叠构造或MOS构造等的别的构造的电容器也可以得到同样的效果。此外，即便是使用不是所谓的逆熔断丝的电熔断丝，由于仅仅是输出FOUTn的极性颠倒过来，故在实用中也不会有任何问题。

就如以上所详述的那样，倘采用本发明的一个侧面，则可以得到在读出动作时和验证动作时确保稳定动作，同时，可以提高电熔断丝元件的可靠性的熔断丝电路。

对那些熟练的本专业的技术人员来说，还可以实现其它的优点和变形。因此，本发明在其更为宽阔的范围内不会受限于在本说明中所提供和讲解的那些特定细节和典型的实施例。因此，在不偏离由所附权利要求及其等效要求所限定的总的发明概念的精神和范围内还可以有种种的变形。

Claims (51)

1.一种熔断丝电路，包括：

一端为共同连接的电熔断丝元件；

其构成为给上述电熔断丝元件的一端的共同节点选择性地加上用来破坏上述电熔断丝元件的编程电压和用来读出上述电熔断丝元件的破坏/非破坏状态的读出电压的电压产生部分；和

其构成为在从上述电压产生部分给上述共同节点加上读出电压时，从上述电熔断丝元件的另一端读出上述破坏/非破坏状态的读出部分。

2.根据权利要求1所述的熔断丝电路，

上述电熔断丝元件分别是电容器，每一个上述电容器的一方的电极，都在半导体衬底中的阱区内形成而且为上述各个电容器所共用，

在为至少使一个上述电容器进行绝缘破坏而进行编程时，从上述电压产生部分给上述阱区域加上编程电压，

至少在读出上述电容器的破坏/非破坏状态时，从上述电压产生部分给上述阱区域加上读出电压。

3.根据权利要求1所述的熔断丝电路，

上述电熔断丝元件分别是沟槽电容器，每一个上述电容器的构成为具备：在半导体衬底中的阱区域内形成且为各个沟槽电容器所共用的第1电极、含有在在上述半导体衬底上贯通上述阱区域地设置的沟槽的内壁上分别形成的电容器绝缘膜和埋入到上述沟槽内的导电层的第2电极，

在为至少使一个上述电容器进行绝缘破坏而进行编程时，从上述电压产生部分给上述第1电极加上编程电压，

至少在读出上述电容器的破坏/非破坏状态时，从上述电压产生部分给上述第1电极加上读出电压。

4.根据权利要求1所述的熔断丝电路，

上述电压产生部分，具备向上述电熔断丝元件流入读出电流的电流供给电路，

上述读出部分，具备检测通过上述电熔断丝元件流动的读出电流的大小以判断电熔断丝元件的破坏/非破坏状态的判定电路，

上述电流供给电路和上述判定电路，至少在读出上述电熔断丝元件的破坏/非破坏状态时被激活化。

5.根据权利要求4所述的熔断丝电路，上述电流供给电路，具备上述产生恒定电压的恒定电压产生器，采用给上述电熔断丝元件加上恒定电压的办法流动恒定电流。

6.根据权利要求4所述的熔断丝电路，上述电流供给电路，通过NMOS晶体管的电流通路供给电流，上述NMOS晶体管的栅极电位实质上与电源电压是同一电位。

7.根据权利要求4所述的熔断丝电路，上述电流供给电路，通过NMOS晶体管的电流通路供给电流，至少在上述电熔断丝元件的破坏/非破坏状态的读出时，使上述NMOS晶体管的栅极电位变成为比给电源电压加上上述NMOS晶体管的阈值电压后的值还高的电压，而且，至少在上述电熔断丝元件的破坏时变成为电源电压或接地电位。

8.根据权利要求4所述的熔断丝电路，上述判定电路，具备检测在上述电熔断丝元件中流动的读出电流，从初始状态反转并保持状态的状态保持部分、和与读出开始信号同步地确定上述状态保持部分的初始状态的初始设定部分，以判断上述电熔断丝元件的破坏/非破坏状态。

9.根据权利要求4所述的熔断丝电路，上述判定电路，具备检测在上述电熔断丝元件中流动的读出电流，从初始状态反转并保持状态的状态保持部分、和使上述电熔断丝元件进行电分离或进行电连接的第1分离连接部分，至少在读出上述电熔断丝元件的破坏/非破坏状态时，借助于上述第1分离连接部分使上述状态保持部分和上述电熔断丝元件进行电连。

10.根据权利要求4所述的熔断丝电路，上述判定电路的电源电压，在上述电熔断丝元件已被破坏时，与通过上述电熔断丝元件加到上述判定电路上的电压实质上是同一电压，至少其电位差比NMOS晶体管的阈值电压小。

11.根据权利要求8所述的熔断丝电路，上述读出开始信号，与采用电源电压和内部电源电位变成为规定的电位，可以开始通常动作的办法输出的信号同步地产生。

12.根据权利要求8所述的熔断丝电路，上述读出开始信号，与使在电源电压投入后，每当在一连串的通常动作开始前输出的内部信号变成为初始状态的信号同步地产生，由上述读出部分实施的上述电熔断丝元件的破坏/非破坏状态的读出动作，每当进行一连串的通常动作时在开始通常动作前进行。

13.根据权利要求1所述的熔断丝电路，上述电压产生部分，具备给上述电熔断丝元件加上高电压或大电流的应力的应力施加电路、和把上述电熔断丝元件设定为固定电位的电位固定电路，上述应力施加电路和上述电位固定电路，至少在破坏上述电熔断丝元件时被激活化。

14.根据权利要求13所述的熔断丝电路，上述应力施加电路，具备产生高电压或大电流的应力发生器、和选择性地给上述电熔断丝元件加上由上述应力发生器发生的高电压、大电流和接地电位中的任何一者的，或使之变成为悬浮状态的状态设定电路，

在上述电熔断丝元件的破坏时，用上述状态设定电路给电熔断丝元件加上由上述应力发生器发生的高电压和大电流之内的一者，在上述电熔断丝元件的破坏/非破坏状态的读出时，变成为悬浮状态，在通常动作时则变成为接地电位。

15.根据权利要求14所述的熔断丝电路，上述应力发生器，具备产生恒定的电位的电位产生器，至少在上述电熔断丝元件的破坏/非破坏状态的读出时，产生与上述电流供给电路所产生的电位实质上相同的电位或者比PN结的正向偏置的阈值电压小的电位差。

16.根据权利要求14所述的熔断丝电路，上述读出部分，具备给上述电熔断丝元件的与上述应力施加电路相反一侧的端子加上恒定的电位的恒定电位施加电路、和使上述电熔断丝元件与上述恒定电位施加电路电分离或电连的第2分离连接部分，

在上述电熔断丝元件的破坏前，在使上述电熔断丝元件的与上述应力施加电路相反一侧的端子充电至恒定电位之后，进行上述电熔断丝元件的破坏。

17.一种进行电熔断丝元件的选择性的破坏和上述电熔断丝元件的破坏/非破坏状态的读出的熔断丝电路，具备：

破坏电熔断丝元件的熔断丝元件破坏部分；

读出上述电熔断丝元件的破坏/非破坏状态的读出部分；和

确认上述电熔断丝元件的破坏状态的破坏确认部分，

其中，用来破坏上述熔断丝元件破坏部分中的电熔断丝元件的电流方向、用来读出上述读出部分中的电熔断丝元件的破坏/非破坏状态的电流方向和用来确认上述破坏确认部分中的电熔断丝元件的破坏状态的电流方向是相同的。

18.根据权利要求17所述的熔断丝电路，在用上述熔断丝器件破坏部分进行的上述电熔断丝元件的破坏时，在用上述读出部分进行的上述电熔断丝元件的破坏/非破坏状态的读出时，和在用上述破坏确认部分进行的上述电熔断丝元件的破坏状态的确认时，从上述电熔断丝元件的耐压高的一侧施加电压。

19.根据权利要求17所述的熔断丝电路，上述电熔断丝元件是电容器，上述电容器的一方的电极，在半导体衬底中的阱区域内形成，

上述阱区域为多个电容器共用，

在为使上述电容器绝缘破坏而进行编程时，从上述熔断丝元件破坏部分给上述阱区域施加编程电压，

至少在读出上述电熔断丝元件的破坏/非破坏状态时，从上述读出部分给上述阱区域施加读出电压。

20.根据权利要求17所述的熔断丝电路，上述电熔断丝元件是沟槽电容器，上述沟槽电容器的具有在半导体衬底中的阱区域内形成的第1电极、用在在上述半导体衬底上贯通上述阱区域地设置的沟槽的内壁上形成的电容器绝缘膜和埋入到上述沟槽内的导电层形成的第2电极，

上述阱区域为多个沟槽电容器所共有。

在为使上述沟槽电容器进行绝缘破坏而进行编程时，从上述熔断丝元件破坏部分给上述第1电极施加编程电压，而且，在上述电容器的破坏/非破坏状态的读出时，从上述读出部分给上述第1电极施加上述读出电压。

21.根据权利要求17所述的熔断丝电路，上述破坏确认部分，具备使电流向上述电熔断丝元件流入的第1电流供给电路和把上述电熔断丝元件设定为固定电位的电位固定电路，

上述第1电流供给电路和上述固定电位电路，至少在确认电熔断丝元件的破坏/非破坏状态时被激活化。

22.根据权利要求17所述的熔断丝电路，上述读出部分，具备使电流向上述电熔断丝元件流入的第2电流供给电路、和检测通过上述电熔断丝元件流动的读出电流的大小以判断电熔断丝元件的破坏/非破坏状态的判定电路，上述第2电流供给电路和上述判定电路，至少在读出上述电熔断丝元件的破坏/非破坏状态时被激活化。

23.根据权利要求22所述的熔断丝电路，上述第2电流供给电路，具备产生恒定电压的恒定电压产生器，并采用给电熔断丝元件加上恒定电压的办法供给恒定电流。

24.根据权利要求23所述的熔断丝电路，上述第2电流供给电路，通过NMOS晶体管的电流通路供给电流，上述NMOS晶体管的栅极电位实质上与电源电压是同一电位。

25.根据权利要求22所述的熔断丝电路，上述第2电流供给电路，通过NMOS晶体管的电流通路供给电流，至少在电熔断丝元件的破坏/非破坏状态的读出时和电熔断丝元件的破坏状态的确认时，使上述NMOS晶体管的栅极电位变成为比给电源电压加上上述NMOS晶体管的阈值电压后的值还高的电压，而且，至少在电熔断丝元件的破坏时，变成为电源电压或接地电位。

26.根据权利要求17所述的熔断丝电路，上述判定电路，具备检测电熔断丝元件未被破坏时的电流从初始状态进行反转并保持状态的状态保持部分、和与读出开始信号同步地确定上述状态保持部分的初始状态的初始设定部分，判断上述电熔断丝元件的破坏/非破坏状态。

27.根据权利要求17所述的熔断丝电路，上述判定电路，具备检测电熔断丝元件未被破坏时的电流从初始状态进行反转并保持状态的状态保持部分、和使电熔断丝元件电分离或电连的第1分离连接部分，至少在电熔断丝元件的破坏/非破坏状态的读出时，用上述第1分离连接部分使上述状态保持部分和电熔断丝元件电连。

28.根据权利要求17所述的熔断丝电路，上述判定电路的电源电压，在电熔断丝元件已被破坏时，与通过电熔断丝元件加到上述状态保持部分上的电压实质上是同一电压，至少其电压差比NMOS晶体管的阈值电压小。

29.根据权利要求26所述的熔断丝电路，上述读出开始信号，与采用使电源电压和内部电源电位变成为规定的电位，使通常动作可以开始的办法输出的信号同步地产生。

30.根据权利要求26所述的熔断丝电路，上述读出开始信号，与使在电源电压投入后，每当在一连串的通常动作开始前输出的内部信号变成为初始状态的信号同步地产生，由上述读出部分实施的读出动作，每当进行一连串的通常动作时在开始通常动作前进行。

31.根据权利要求17所述的熔断丝电路，上述熔断丝元件破坏部分，具备通过电熔断丝元件给电熔断丝元件加上高电压或大电流的应力的应力施加电路、和使上述电熔断丝元件设定为固定电位的电位固定电路，上述应力施加电路和上述固定电位电路，至少在进行电熔断丝元件的破坏时被激活化。

32.根据权利要求31所述的熔断丝电路，上述应力施加电路，具备产生高电压或大电流的应力发生器、和选择性地给上述电熔断丝元件加上由上述应力发生器发生的高电压或大电流或接地电位，或使之变成为悬浮状态的状态设定电路，在上述电熔断丝元件的破坏时，用上述状态设定电路给电熔断丝元件加上由上述应力发生器发生的高电压或大电流，在上述电熔断丝元件的破坏/非破坏状态的读出时和电熔断丝元件的破坏状态的确认时，变成为悬浮状态，在通常动作时则变成为接地电位。

33.根据权利要求32所述的熔断丝电路，上述应力发生器，具备产生恒定的电位的电位产生器，至少在上述电熔断丝元件的破坏/非破坏状态的读出时，产生与上述电流供给电路所产生的电位实质上相同的电位或者比PN结的正向偏置的阈值电压小的电位差。

34.根据权利要求32所述的熔断丝电路，上述熔断丝元件破坏部分，具备给上述电熔断丝元件的与上述应力施加电路相反一侧的端子加上恒定的电位的恒定电位施加电路、和使上述恒定电位施加电路与上述电熔断丝元件电分离或电连的第2分离连接部分，

在上述电熔断丝元件的破坏前，在使上述电熔断丝元件的与上述应力施加电路相反一侧的端子充电至恒定电位之后，进行上述电熔断丝元件的破坏动作。

35.一种进行电熔断丝元件的选择性的破坏和上述电熔断丝元件的破坏/非破坏状态的读出的熔断丝电路，具备

其构成为给电熔断丝元件的一端加上用来破坏上述电熔断丝元件的编程电压以选择性地进行破坏的编程电压产生部分；

其构成为选择性地加上用来读出上述电熔断丝元件的破坏/非破坏状态的读出电压产生部分；和

其构成为连接到上述电熔断丝元件的另一端上，在从上述读出电压产生部分给上述电熔断丝元件的一端加上读出电压时，读出上述电熔断丝元件的破坏/非破坏状态的读出部分。

36.根据权利要求35所述的熔断丝电路，在用上述熔断丝器件破坏部分进行的上述电熔断丝元件的破坏时，在用上述读出部分进行的上述电熔断丝元件的破坏/非破坏状态的读出时，和在用上述破坏确认部分进行的上述电熔断丝元件的破坏状态的确认时，从上述电熔断丝元件的耐压高的一侧施加电压。

37.根据权利要求35所述的熔断丝电路，

上述电熔断丝元件是电容器，上述电容器的一方的电极，在半导体衬底中的阱区域内形成，

上述阱区域为多个电容器共用，在为使上述电容器绝缘破坏而进行编程时，从上述熔断丝元件破坏部分给上述阱区域施加编程电压，

至少在读出上述电熔断丝元件的破坏/非破坏状态时，从上述读出部分给上述阱区域施加读出电压。

38.根据权利要求35所述的熔断丝电路，

上述电熔断丝元件是沟槽电容器，上述沟槽电容器具有在半导体衬底中的阱区域内形成的第1电极、在在上述半导体衬底上贯通上述阱区域地设置的沟槽的内壁上形成的电容器绝缘膜、和用埋入到上述沟槽内的导电层形成的第2电极，

上述阱区域为多个沟槽电容器共用，在为使上述沟槽电容器进行绝缘破坏而进行编程时，从上述编程电压产生部分给上述第1电极加上编程电压，而且，在上述沟槽电容器的破坏/非破坏状态的读出时，从上述读出部分给上述第1电极加上读出电压。

39.根据权利要求35所述的熔断丝电路，上述读出部分，具备使电流向上述电熔断丝元件流入的第2电流供给电路、和检测通过上述电熔断丝元件流动的读出电流的大小以判断电熔断丝元件的破坏/非破坏状态的判定电路，上述第2电流供给电路和上述判定电路，至少在读出上述电熔断丝元件的破坏/非破坏状态时被激活化。

40.根据权利要求39所述的熔断丝电路，上述第2电流供给电路，具备上述产生恒定电压的恒定电压产生器，采用给上述电熔断丝元件加上恒定电压的办法流动恒定电流。

41.根据权利要求40所述的熔断丝电路，上述第2电流供给电路，通过NMOS晶体管的电流通路供给电流，上述NMOS晶体管的栅极电位实质上与电源电压是同一电位。

42.根据权利要求39所述的熔断丝电路，上述第2电流供给电路，通过NMOS晶体管的电流通路供给电流，至少在上述电熔断丝元件的破坏/非破坏状态的读出时，使上述NMOS晶体管的栅极电位变成为比给电源电压加上上述NMOS晶体管的阈值电压后的值还高的电压，而且，至少在上述电熔断丝元件的破坏时变成为电源电压或接地电位。

43.根据权利要求35所述的熔断丝电路，上述判定电路，具备检测在上述电熔断丝元件中流动的读出电流，从初始状态反转并保持状态的状态保持部分、和与读出开始信号同步地确定上述状态保持部分的初始状态的初始设定部分，以判断上述电熔断丝元件的破坏/非破坏状态。

44.根据权利要求35所述的熔断丝电路，上述判定电路，具备检测在上述电熔断丝元件中流动的读出电流，从初始状态反转并保持状态的状态保持部分、和使上述电熔断丝元件进行电分离或进行电连接的第1分离连接部分，至少在读出上述电熔断丝元件的破坏/非破坏状态时借助于上述第1分离连接部分使上述状态保持部分和上述电熔断丝元件进行电连。

45.根据权利要求35所述的熔断丝电路，上述判定电路的电源电压，在上述电熔断丝元件已被破坏时，与通过上述电熔断丝元件加到上述判定电路上的电压实质上是同一电压，至少其电位差比NMOS晶体管的阈值电压小。

46.根据权利要求43所述的熔断丝电路，上述读出开始信号，与采用电源电压和内部电源电位变成为规定的电位，可以开始通常动作的办法输出的信号同步地产生。

47.根据权利要求43所述的熔断丝电路，上述读出开始信号，与使在电源电压投入后，每当在一连串的通常动作开始前输出的内部信号变成为初始状态的信号同步地产生，由上述读出部分实施的上述电熔断丝元件的破坏/非破坏状态的读出动作，每当进行一连串的通常动作时在开始通常动作前进行。

48.根据权利要求35所述的熔断丝电路，上述编程电压产生部分，具备给上述电熔断丝元件加上高电压或大电流的应力的应力施加电路、和把上述电熔断丝元件设定为固定电位的电位固定电路，上述应力施加电路和上述电位固定电路，至少在破坏上述电熔断丝元件时被激活化。

49.根据权利要求48所述的熔断丝电路，上述应力施加电路，具备产生高电压或大电流的应力发生器、和选择性地给上述电熔断丝元件加上由上述应力发生器发生的高电压或大电流或接地电位的，或使之变成为悬浮状态的状态设定电路，在上述电熔断丝元件的破坏时，用上述状态设定电路给电熔断丝元件加上由上述应力发生器发生的高电压或大电流，在上述电熔断丝元件的破坏/非破坏状态的读出时和电熔断丝元件的破坏状态的确认时，变成为悬浮状态，在通常动作时则变成为接地电位。

50.根据权利要求49所述的熔断丝电路，上述应力发生器，具备产生恒定的电位的电位产生器，至少在上述电熔断丝元件的破坏/非破坏状态的读出时，产生与上述电流供给电路所产生的电位实质上相同的电位或者比PN结的正向偏置的阈值电压小的电位差。

51.根据权利要求32所述的熔断丝电路，上述编程电压产生部分，具备给上述电熔断丝元件的与上述应力施加电路相反一侧的端子加上恒定的电位的恒定电位施加电路、和使上述电熔断丝元件与上述恒定电位施加电路电分离或电连的第2分离连接部分，

在上述电熔断丝元件的破坏前，在使上述电熔断丝元件的与上述应力施加电路相反一侧的端子充电至恒定电位之后，进行上述电熔断丝元件的破坏动作。

Images