DE10123879A1

DE10123879A1 - Substratpotential-Erfassungsschaltung und Substratpotential-Erzeugungsschaltung

Info

Publication number: DE10123879A1
Application number: DE10123879A
Authority: DE
Inventors: Yasuhiro Takai
Original assignee: NEC Corp
Current assignee: Micron Memory Japan Ltd
Priority date: 2000-05-24
Filing date: 2001-05-16
Publication date: 2002-02-21
Also published as: JP2001332696A; KR20010107692A; US20020011893A1; TW490845B; US6690226B2

Abstract

Es wird eine Halbleitereinrichtung mit einer Substratpotential-Erzeugungsschaltung (800) bereitgestellt. Die Substratpotential-Erzeugungsschaltung (800) umfaßt eine Pumpschaltung (820), eine Oszillatorschaltung (801) und eine Substratpotential-Erfassungsschaltung (300). Die Substratpotential-Erfassungsschaltung (300) umfaßt einen Spannungsteiler (301), einen Differenzverstärker (310) und eine Pufferschaltung (320). Der Spannungsteiler (301) stellt ein durch die Differenz zwischen einem intern erzeugten Referenzpotential und einem Substratpotential bestimmtes Erfassungspotential bereit. Der Differenzverstärker (310) empfängt das Erfassungspotential und ein Referenzpotential als differentielle Eingangssignale und erzeugt ein Substratpotential-Erfassungssignal. Das intern erzeugte Referenzpotential wird durch einen Referenzgenerator (900) erzeugt, der eine Referenzeinrichtung (918) und eine Kompensationseinrichtung (920) umfaßt. Das intern erzeugte Referenzpotential weist eine verringerte Prozeß- und Temperaturabhängigkeit auf. Somit kann ein Substratpotential genau eingestellt werden.

Description

Die Erfindung betrifft Halbleitereinrichtungen und bezieht sich insbesondere auf eine Halbleiter-Speichereinrichtung mit einer Substratpotential-Erfassungsschaltung zum Ermöglichen der Erzeu gung und Aufrechterhaltung eines stabilen Substratpotentialni veaus.

Halbleitereinrichtungen wurden mit Substratpotentialgeneratoren (wie beispielsweise Sperrvorspannungsgeneratoren) versehen, die ein an das Substrat oder eine Quelle anzulegendes Spannungspo tential erzeugen. Durch Anlegen einer Potentialvorspannung an das Substrat wurden verschiedene Verbesserungen hinsichtlich des Betriebs einer Schaltung erreicht.

In einer Halbleiter-Speichereinrichtung, wie beispielsweise einem dynamischen Speicher mit wahlfreiem Zugriff (DRAM), wurde vorwiegend eine Potentialvorspannung an das Substrat angelegt. Dies erfolgte aus verschiedenen Gründen. Ein Grund besteht in der Verbesserung der Einklink- bzw. Latch-Up-Eigenschaften durch Verringern der Möglichkeit des Vorspannens von pn-Übergängen, die zwischen Source-Elektroden oder Drain-Elektroden von Tran sistoren und dem Substrat ausgebildet sind, in Durchlaßrichtung. Darüber hinaus hat ein vorgespanntes Substrat die Wirkung, die Übergangskapazität zu verringern. Eine weitere Wirkung besteht in einer Erhöhung der Schwellenspannungen von in dem Substrat ausgebildeten Transistoren. In einem DRAM-Speicherfeld kann ein vorgespanntes Substrat die Zelle-Zelle-Isolation dadurch verbes sern, daß die Entstehung unerwünschter Transistoren (Dickfilm einrichtungen) zwischen Speicherzellen verhindert wird. Es kann darüber hinaus Verluste unterhalb des Schwellenwerts in dem Speicherzellentransistor durch Erhöhen der Schwellenspannung des Zellentransistors verringern.

In einer herkömmlichen DRAM-Speicherzelle zum Beispiel beträgt die Schwellenspannung V_T eines Speicherzellentransistors etwa 1,2 V und ist das Substratpotential (Sperrvorspannungspotential) auf etwa -2 V festgelegt.

Um die Chipgröße eines Halbleiterspeichers, wie beispielsweise eines DRAM, zu verringern, werden die Maße der Einrichtung fort laufend verkleinert. In dem Speicherzellenfeld kann der Spei cherzellentransistor eine reduzierte Gatelänge aufweisen. Dies kann dazu führen, daß die Schwellenspannung V_T des Speicherzel lentransistors verringert ist, welches dazu beitragen kann, daß durch unterschwellige Verluste Ladung aus einem Speicherzellen kondensator über den Transistor lecken kann.

Darüber hinaus kann aufgrund der kleiner werdenden Gatelänge des Speicherzellentransistors der durch die pn-Übergänge der Source- /Drain-Bereiche zu dem Substrat hin ausgebildete Verarmungs bereich zu groß in Bezug auf die Gatelänge werden. Um diese Ver armungsbereiche schmaler zu machen, wird eine höhere Dotier stoffkonzentration in das Substrat implantiert. Der schmalere Verarmungsbereich resultiert jedoch in einer höheren elektri schen Feldstärke. Diese höhere elektrische Feldstärke kann zu einem erhöhten Ladungsleckstrom aus dem Speicherzellen-Speicher kondensator über den pn-Übergang zu dem Substrat führen.

Diese Ladungsleckstrompfade aus dem Speicherzellen-Speicherkon densator verkürzen die Zeitdauer, für die Ladung auf dem Kon densator gehalten werden kann. Dies beeinträchtigt die Datenin tegrität, insbesondere die Pause-/Auffrisch-Eigenschaften des DRAM, und verringert die Zuverlässigkeit des DRAM.

Daher soll die Schwellenspannung V_T des Speicherzellentransis tors auf einem ausreichenden Wert gehalten und gleichzeitig eine kleinste Gatelänge bereitgestellt werden. Das Substratpotential muß jedoch auf etwa -0,5 V eingestellt werden, um die Stärke des elektrischen Felds an dem aus dem Speicherzellen-Kondensator- Kontakt (Source-/Drain-Bereich des Speicherzellentransistors) und dem Substrat gebildeten pn-Übergang zu begrenzen.

Strom kann während verschiedenen Betriebszuständen eines DRAM zu dem Substrat hin fließen. Ein Beispiel eines Betriebszustands, in welchem eine relativ große Menge Strom zu dem Substrat hin fließen kann, ist ein Datenabtastvorgang. In einem DRAM werden aufgrund der zerstörerischen Natur eines Lesevorgangs und der großen Zahl von während des Lesens eines einzelnen Bits ausge wählten Speicherzellen eine große Zahl von Abtastverstärkern gleichzeitig aktiviert. Jeder Abtastverstärker wird in einen Zustand derart vorgespannt, daß während des Abtastvorgangs eine relativ große Menge Strom in das Substrat injiziert wird. Dies kann das Substratpotential drastisch beeinflussen.

Um das Substratpotential auf etwa -0,5 V zu halten, wird eine genauer Substratpotential-Erfassungsschaltung benötigt. Auf der Grundlage eines Ausgangssignals der Substratpotential-Erfas sungsschaltung kann ein Substratpotentialgenerator (eine Sub stratpumpe) in Abhängigkeit davon, ob das Substratpotential über oder unter -0,5 V liegt, entweder aktiviert oder gesperrt wer den.

Ein Beispiel einer herkömmlichen Substratspannungs-Erfassungs schaltung wurde in der japanischen Patentveröffentlichung Nr. Hei 2-3153 (1990) offenbart. Bezugnehmend auf Fig. 1 wird nachstehend eine herkömmliche Substratspannungs-Erfassungsschal tung wie in der japanischen Patentveröffentlichung Nr. Hei 2-3153 (1990) offenbart anhand eines vereinfachten Schaltbilds und mit dem allgemeinen Bezugszeichen 100 bezeichnet beschrie ben.

Die herkömmliche Substratspannungs-Erfassungsschaltung 100 umfaßt p-Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) 101, 103 und 104 sowie n-MOSFETs 102 und 105. Der p-MOSFET 103 weist eine mit einer Versorgungsspannung V_CC verbundene Source- Elektrode, eine mit einem Erfassungsknoten N2 verbundene Drain- Elektrode und eine mit einer Basis- bzw. Basisspannung V_SS ver bundene Gate-Elektrode auf. Der p-MOSFET 101 weist eine mit einer Source-Elektrode des n-MOSFETs 102 verbundene Source-Elek trode und eine Drain-Elektrode sowie eine Gate-Elektrode auf, die mit dem Substratpotential V_BB verbunden sind. Der n-MOSFET 102 weist eine mit dem Erfassungsknoten N2 verbundene Drain- Elektrode und eine mit der Versorgungsspannung V_CC verbundene Gate-Elektrode auf.

Der p-MOSFET 104 weist eine mit der Versorgungsspannung V_CC ver bundene Source-Elektrode, eine mit einem Substratniveau-Erfas sungssignalknoten N3 verbundene Drain-Elektrode und eine mit dem Erfassungsknoten N2 verbundene Gate-Elektrode auf. Der n-MOSFET 105 weist eine mit der Basisspannung V_SS verbundene Source-Elek trode, eine mit dem Substratniveau-Erfassungssignalknoten N3 verbundene Drain-Elektrode und eine mit dem Erfassungsknoten N2 verbundene Gate-Elektrode auf. Der p-MOSFET 104 und der n-MOSFET 105 bilden einen Inverter 106.

Nachstehend wird die Funktionsweise der herkömmlichen Substrat spannungs-Erfassungsschaltung 100 beschrieben.

Der p-MOSFET 103 und der n-MOSFET 102 haben Gatespannungen, die beide MOSFETs 102 und 103 in einem leitenden Zustand halten. Der p-MOSFET 103 und der n-MOSFET 102 bilden eine Spannungsteiler schaltung, wobei der p-MOSFET 103 einen Widerstand R₂ hat und der n-MOSFET 102 einen Widerstand R₁ hat. Falls der p-MOSFET 101 relativ groß im Vergleich zu dem p-MOSFET 103 und dem n-MOSFET 102 ist, ist das Erfassungsknotenpotential V_A an dem Erfassungs knoten N2 durch die folgende Gleichung gegeben:
V_A = (R₁/(R₁ + R₂)) × V_CC + (R₁/(R₁ + R₂)) × (V_BB + V_T)
worin V_T die Schwellenspannung des p-MOSFET 101 ist.

Wenn das Erfassungsknotenpotential V_A unter den Schaltpunkt des Inverters 106 fällt, wird der Substratniveau-Erfassungssignal knoten N3 logisch hochpegelig. Wenn das Erfassungsknotenpo tential V_A über den Schaltpunkt des Inverters 106 ansteigt, wird der Substratniveau-Erfassungssignalknoten N3 logisch niedrigpe gelig.

Weil das Erfassungsknotenpotential V_A von dem Substratpotential V_BB abhängig ist, wird dann, wenn das Substratpotential V_BB unter ein vorbestimmtes Potential fällt, der Niveauerfassungssignal knoten N3 logisch hochpegelig. Wenn das Substratpotential V_BB über ein vorbestimmtes Potential ansteigt, wird der Niveauerfas sungssignalknoten N3 logisch niedrigpegelig. Im logisch niedrig pegeligen Zustand aktiviert das Niveauerfassungssignal an dem Knoten N3 einen (nicht gezeigten) Oszillator. Im logisch hochpe geligen Zustand sperrt das Pegelerfassungssignal an dem Knoten N3 den Oszillator. Der Oszillator ist mit einer (ebenfalls nicht gezeigten) Substratpumpe verbunden, so daß auf diese Weise das Substratpotential V_BB reguliert wird.

Ein weiteres Beispiel einer herkömmlichen Substratspannungs- Erfassungsschaltung wurde in der japanischen Patent-Offenle gungsschrift Nr. Hei 6-303765 (1994) offenbart. Bezugnehmend auf Fig. 2 wird nachstehend eine herkömmliche Substratspannungs- Erfassungsschaltung wie in der japanischen Patent-Offenlegungs schrift Nr. Hei 6-303765 (1994) offenbart anhand eines verein fachten Schaltbilds und allgemein mit einem Bezugszeichen 200 bezeichnet beschrieben.

Die herkömmliche Substratspannungs-Erfassungsschaltung 200 umfaßt Spannungsteiler 211 und 212, einen Differenzverstärker 218, Inverter 219 und 220, und eine Latch- bzw. Zwischenspei cherschaltung 221.

Der Spannungsteiler 211 umfaßt Widerstände 213 und 214. Der Widerstand 213 ist zwischen einer Versorgungsspannung V_CC und einem Referenzknoten N201 verschaltet. Der Widerstand 214 ist zwischen dem Referenzknoten N201 und einer Basisspannung V_SS ver schaltet.

Der Spannungsteiler 212 umfaßt Widerstände 215, 216 und 217. Der Widerstand 215 ist zwischen einer Versorgungsspannung V_CC und einem Substratreferenzknoten N202 verschaltet. Der Widerstand 216 ist zwischen dem Substratreferenzknoten N202 und dem Wider stand 217 verschaltet. Der Widerstand 217 ist zwischen dem Widerstand 216 und einem Substratpotential V_BB verschaltet.

Der Differenzverstärker 218 weist einen mit dem Referenzknoten N201 verbundenen positiven Eingang, einen mit dem Substratre ferenzknoten N202 verbundenen negativen Eingang und einen mit einem Eingang des Inverters 219 verbundenen Ausgang VOUT auf. Der Inverter 219 weist einen mit einem Eingang des Inverters 220 verbundenen Ausgang auf. Der Inverter 220 weist einen mit einem Eingang der Zwischenspeicherschaltung 221 verbundenen Ausgang auf. Die Zwischenspeicherschaltung 221 stellt ein Substratni veau-Erfassungssignal ϕUP bereit. Die Zwischenspeicherschaltung 221 weist zwei Inverter 222 und 223 auf, von welchen jeder einen jeweiligen Ausgang hat, der mit dem jeweiligen Eingang des ande ren verbunden ist.

Nachstehend wird die Funktionsweise der herkömmlichen Substrat spannungs-Erfassungsschaltung 200 beschrieben.

Ein Referenzpotential V_CCREF wird an dem Referenzknoten N201 wie durch die Widerstandswerte der Widerstände 213 und 214 festge legt erzeugt. Ein Substratreferenzpotential V_BBRSF wird an dem Referenzknoten N202 wie durch die Widerstandswerte der Wider stände 215, 216 und 217 festgelegt erzeugt. Falls das Substrat referenzpotential V_BBREF höher als das Referenzpotential V_CCREF ist, wird der Ausgang VOUT des Differenzverstärkers 218 niedrig pegelig, und wird das Substratniveau-Erfassungssignal ϕUP hoch pegelig. Falls das Substratreferenzpotential V_BBREF niedriger ist als das Referenzpotential V_CCREF, wird der Ausgang VOUT des Dif ferenzverstärkers 218 hochpegelig, und wird das Substratniveau- Erfassungssignal ϕUP niedrigpegelig.

Weil das Substratreferenzpotential V_BBREF von dem Substratpo tential V_BB abhängig ist, wird dann, wenn das Substratpotential V_BB unter ein vorbestimmtes Potential fällt, das Substratniveau- Erfassungssignal ϕUP logisch niedrigpegelig. Wenn das Substrat potential V_BB über ein vorbestimmtes Potential ansteigt, wird das Substratniveau-Erfassungssignal ϕUP logisch hochpegelig. Im logisch hochpegeligen Zustand aktiviert das Substratniveau- Erfassungssignal ϕUP einen (nicht gezeigten) Oszillator oder eine (nicht gezeigte) Takterzeugungsschaltung. Im logisch nie drigpegeligen Zustand sperrt das Substratniveau-Erfassungssignal ϕUP den Oszillator oder die Takterzeugungsschaltung. Der Oszil lator oder die Takterzeugungsschaltung ist mit einer (ebenfalls nicht gezeigten) Substratpumpe verbunden, so daß auf diese Weise das Substratpotential V_BB reguliert wird.

Es bestehen Nachteile bei den in Fig. 1 und 2 dargestellten her kömmlichen Substratspannungs-Erfassungsschaltungen 100 und 200.

Bei der in Fig. 1 dargestellten herkömmlichen Substratspannungs- Erfassungsschaltung 100 ist das Erfassungsknotenpotential V_A von Prozeßschwankungen abhängig, die bei der Herstellung der MOSFETs 101, 102 und 103 auftreten können. Folglich wird das Substratpo tential V_BB von diesen Prozeßschwankungen abhängig, und kann sich daher das Substratpotential V_BB von Chip zu Chip unterscheiden.

Darüber hinaus kann bei der herkömmlichen Substratspannungs- Erfassungsschaltung 100 die Ansprech- bzw. Antwortzeit für die korrekte Bestimmung des Substratpotentials V_BB lang sein, da beide MOSFETs 104 und 105 leiten, wenn sich das Erfassungskno tenpotential V_A dem Schaltpunkt des Inverters 106 nähert. Falls die herkömmliche Substratspannungs-Erfassungsschaltung 100 nicht schnell auf einen Zusammenbruch des Substratpotentials V_BB anspricht, kann unter Bedingungen, wie beispielsweise der Abtas tung, unter welchen der Substratstrom groß werden kann, ein Ein klinkeffekt auftreten.

Bei der in Fig. 2 dargestellten herkömmlichen Substratspannungs- Erfassungsschaltung 200 werden die Widerstände 213 bis 217 ver wendet, um das Substratreferenzpotential V_BBREF und das Referenz potential V_CCREF zu erzeugen. Diese Widerstände 213 bis 217 kön nen jedoch einen großen Teil der Fläche der Einrichtung belegen, welches die Größe der Halbleitereinrichtung erhöhen kann. Dies hat nachteilige Auswirkungen auf die Kosten der Herstellung einer großen Menge von Einrichtungen, weil weniger Einrichtungen auf einem einzelnen Wafer hergestellt werden können. Darüber hinaus führen die Spannungsteiler 211 und 212 gleichbleibend Strom. Dies hat nachteilige Auswirkungen auf den Bereitschafts strom in der Halbleitereinrichtung und ist besonders nachteilig bei einem DRAM, das in einem batteriebetriebenen Produkt, wie beispielsweise einem tragbaren Computer oder einem persönlichen digitalen Assistenten (PDA) als nur zwei von Beispielen, verwen det werden soll.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Halblei tereinrichtung mit einer Substratpotential-Erfassungsschaltung zu schaffen, die in der Lage ist, ein Substratpotential genau zu erfassen.

Darüber hinaus soll eine Substratpotential-Erzeugungsschaltung mit einer Substratpotential-Erfassungsschaltung bereitgestellt werden, die das Substratpotential steuern kann. Außerdem soll die Substratpotential-Erfassungsschaltung in der Lage sein, ein Substratpotential mit geringerer Abhängigkeit von Prozeßschwan kungen genau zu erfassen, ein Substratpotential bei geringerer Flächenbelegung der Einrichtung genau zu erfassen, und ein Sub stratpotential bei geringerem Bereitschaftsstromverbrauch genau zu erfassen.

Diese Aufgabe wird erfindungsgemäß gelöst durch eine Sperrvor spannungspotential-Erfassungsschaltung nach Patentanspruch 1, eine Halbleitereinrichtung nach Patentanspruch 8, und eine Halbleitereinrichtung nach Patentanspruch 15.

Bevorzugte Weiterbildungen der Erfindung sind Gegenstand der beigefügten Unteransprüche.

Es wird somit eine Halbleitereinrichtung mit einer Substratpo tential-Erzeugungsschaltung bereitgestellt. Die Substratpo tential-Erzeugungsschaltng umfaßt eine Pumpschaltung, eine Oszillatorschaltung und eine Substratpotential-Erfassungsschal tung. Die Substratpotential-Erfassungsschaltung umfaßt einen Spannungsumsetzer und einen Differenzverstärker. Der Span nungsumsetzer stellt ein durch die Differenz zwischen einem intern erzeugten Referenzpotential und einem Substratpotential bestimmtes Erfassungspotential bereit. Der Differenzverstärker empfängt das Erfassungspotential und ein Referenzpotential als differentielle Eingangssignale und erzeugt ein Substratpo tential-Erfassungssignal.

Im Einzelnen wird die vorgenannte Aufgabe erfindungsgemäß gelöst durch eine Sperrvorspannungspotential-Erfassungsschaltung, gekennzeichnet durch einen Spannungsumsetzer zum Empfangen eines Sperrvorspannungspotentials und Bereitstellen eines Erfassungs potentials mit einem von dem Sperrvorspannungspotential abhängi gen Potential; eine Differenzverstärkerschaltung zum Empfangen des Erfassungspotentials an einem ersten Eingangsanschluß des Differenzverstärkers, Empfangen eines Referenzpotentials des Differenzverstärkers an einem zweiten Eingangsanschluß des Dif ferenzverstärkers, und Erzeugen eines Sperrvorspannungsniveau- Erfassungssignals; wobei der Differenzverstärker eine Stromspie gel-Lastschaltung aufweist.

Bevorzugt empfängt hierbei der Spannungsumsetzer ein erstes intern erzeugtes Referenzpotential und ist das Erfassungspo tential von einer Potentialdifferenz zwischen dem ersten intern erzeugten Referenzpotential und dem Sperrvorspannungspotential abhängig.

Vorteilhaft ist hierzu der Spannungsumsetzer eine Spannungstei lerschaltung mit einer Vielzahl von in Reihe verschalteten pas siven Widerstandselementen zum Bereitstellen des Erfassungspo tentials.

Auch bevorzugt wird, daß der Spannungsumsetzer eine Spannungs teilerschaltung mit einer Vielzahl von in Reihe verschalteten IGFETs zum Bereitstellen des Erfassungspotentials ist.

Vorteilhaft ist auch, daß das erste intern erzeugte Referenzpo tential ein Versorgungspotential für zumindest eine andere Schaltung auf einer die Sperrvorspannungspotential-Erfassungs schaltung enthaltenden Halbleitereinrichtung ist.

Ferner vorteilhaft ist, daß das Differenzverstärker-Referenzpo tential ein Basispotential ist.

Möglich ist auch, daß das Differenzverstärker-Referenzpotential ein zweites intern erzeugtes Referenzpotential ist.

Die vorstehend genannte Aufgabe wird erfindungsgemäß auch gelöst durch eine Halbleitereinrichtung, gekennzeichnet durch eine Sperrvorspannungspotential-Erfassungsschaltung mit einem Span nungsumsetzer zum Empfangen eines Sperrvorspannungspotentials und Bereitstellen eines Erfassungspotentials mit einem von dem Sperrvorspannungspotential abhängigen Potential, wobei der Span nungsumsetzer ein erstes intern erzeugtes Referenzpotential emp fängt und das Erfassungspotential von einer Potentialdifferenz zwischen dem ersten intern erzeugten Referenzpotential und dem Sperrvorspannungspotential abhängig ist; und einer Differenzver stärkerschaltung zum Empfangen des Erfassungspotentials an einem ersten Eingangsanschluß des Differenzverstärkers, Empfangen eines Referenzpotentials des Differenzverstärkers an einem zwei ten Eingangsanschluß des Differenzverstärkers, und Erzeugen eines Sperrvorspannungsniveau-Erfassungssignals.

Eine solche Halbleitereinrichtung umfaßt vorzugsweise einen Referenzgenerator, der das erste intern erzeugte Referenzpo tential erzeugt, mit einer ein Referenzschaltungspotential bereitstellenden Referenzschaltung; und einer Pufferschaltung zum Empfangen des Referenzschaltungspotentials empfängt Bereit stellen des ersten intern erzeugten Referenzpotentials.

Bevorzugt wird hierbei, daß die Referenzschaltung eine Referen zeinrichtung umfaßt und das Referenzschaltungspotential von einer Schwellenspannung der Referenzeinrichtung abhängig ist.

Vorteilhaft ist ferner, daß die Referenzschaltung eine Kompensa tionseinrichtung umfaßt und das Referenzschaltungspotential von einer Schwellenspannung der Kompensationseinrichtung abhängig ist.

Weiter bevorzugt wird hierbei, daß die Referenzeinrichtung eine höhere Schwellenspannung als die Schwellenspannung der Kompensa tionseinrichtung hat.

Eine bevorzugte Weiterbildung der Erfindung ist derart ausge staltet, daß die Pufferschaltung das erste intern erzeugte Refe renzpotential mit einem Potential bereitstellt, welches ein anderes Potential als das Referenzschaltungspotential ist.

Insbesondere vorteilhaft ist dann, daß die Pufferschaltung umfaßt: eine Puffer-Differenzverstärkerschaltung mit einem ersten Puffer-Differenzverstärkerschaltungseingang zum Empfangen des Referenzschaltungspotentials; und eine Spannungsumsetzschal tung, die das erste intern erzeugte Referenzpotential bereit stellt und einen mit einer zweiten Puffer-Differenzverstärker schaltung gekoppelten Rückkopplungsknoten aufweist.

Die Aufgabe wird ferner erfindungsgemäß gelöst durch eine Halbleitereinrichtung, gekennzeichnet durch eine Ladungspumpen schaltung zum Empfangen eines Pumpenfreigabesignals mit einem Pumpenfreigabezustand und einem Pumpensperrzustand und Erzeugen eines verstärkten Potentials; eine Potentialerfassungsschaltung mit einem Spannungsumsetzer zum Empfangen des verstärkten Potentials und Bereitstellen eines Erfassungspotentials mit einem von dem verstärkten Potential abhängigen Potential, wobei der Spannungsumsetzer ein erstes intern erzeugtes Referenzpo tential empfängt und das Erfassungspotential von einer Poten tialdifferenz zwischen dem ersten intern erzeugten Referenzpo tential und dem verstärkten Potential abhängig ist; und eine Differenzverstärkerschaltung zum Empfangen des Erfassungspo tentials an einem ersten Eingangsanschluß des Differenzverstär kers, eines Referenzpotentials des Differenzverstärkers an einem zweiten Eingangsanschluß des Differenzverstärkers, und Erzeugen des Pumpenfreigabesignals.

Bevorzugt wird dann, daß der Spannungsumsetzer eine Spannungs teilerschaltung mit einer Vielzahl von in Reihe verschalteten Widerstandselementen zum Bereitstellen des Erfassungspotentials ist.

Eine entsprechende Weiterbildung der Erfindung ist derart aus gestaltet, daß die Vielzahl von Widerstandselementen passive Widerstandselemente sind.

Möglich ist auch, daß die Vielzahl von Widerstandselementen einen ersten und einen zweiten IGFET mit demselben Leitungstyp umfaßt, oder daß die Vielzahl von Widerstandselementen einen ersten und einen zweiten IGFET mit entgegengesetzten Leitungsty pen umfaßt.

Bevorzugt wird schließlich, daß die Potentialerfassungsschaltung einen Puffer umfaßt, der mit dem Differenzverstärker gekoppelt ist und das Pumpenfreigabesignal erzeugt.

Im übrigen kann das mit dem Spannungsumsetzer in der Substratpo tential-Erfassungseinrichtung gekoppelte, intern erzeugte Refe renzpotential ein Versorgungspotential für eine periphere Schal tung oder ein Versorgungspotential für andere Schaltungen auf der Halbleitereinrichtung sein.

Insbesondere kann hierbei das mit dem Spannungsumsetzer in der Substratpotential-Erfassungseinrichtung gekoppelte, intern erzeugte Referenzpotential ein Versorgungspotential für eine Abtast- bzw. Erfassungsverstärkerschaltung sein.

Gemäß einem weiteren Gesichtspunkt der Erfindung umfaßt die Puf ferschaltung einen Differenzverstärker und eine Spannungsumset zerschaltung. Der Differenzverstärker empfängt das Referenzpo tential von der Referenzschaltung als ein Eingangssignal und ein Rückkopplungssignal von dem Spannungsumsetzer als ein weiteres Eingangssignal. Der Differenzverstärker stellt ein Steuersignal für eine Ausgabeeinrichtung des Spannungsumsetzers bereit. Der Spannungsumsetzer beinhaltet eine Spannungsteilerschaltung.

Gemäß einem anderen Gesichtspunkt der Erfindung stellt die Sub stratpotential-Erfassungsschaltung ein Steuersignal für einen Oszillator bereit. Der Oszillator stellt ein Oszillatorsignal für eine Substratpumpschaltung bereit. Somit kann das Substrat potential präzise gesteuert werden.

Die Erfindung wird nachstehend anhand bevorzugter Ausführungs beispiele unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:

Fig. 1 ein vereinfachtes Schaltbild einer herkömmlichen Sub stratspannungs-Erfassungsschaltung;

Fig. 2 ein vereinfachtes Schaltbild einer weiteren herkömmlichen Substratspannungs-Erfassungsschaltung;

Fig. 3 ein vereinfachtes Schaltbild einer Substratspannungs- Erfassungsschaltung gemäß einem ersten Ausführungsbeispiel;

Fig. 4 ein vereinfachtes Schaltbild einer Substratspannungs- Erfassungsschaltung gemäß einem zweiten Ausführungsbeispiel;

Fig. 5 ein vereinfachtes Schaltbild einer Substratspannungs- Erfassungsschaltung gemäß einem dritten Ausführungsbeispiel;

Fig. 6 ein vereinfachtes Schaltbild einer Substratspannungs- Erfassungsschaltung gemäß einem vierten Ausführungsbeispiel;

Fig. 7 ein vereinfachtes Schaltbild einer Substratspannungs- Erfassungsschaltung gemäß einem fünften Ausführungsbeispiel;

Fig. 8 ein vereinfachtes Schaltbild einer Substratpotential- Erzeugungsschaltung gemäß einem Ausführungsbeispiel; und

Fig. 9 ein vereinfachtes Schaltbild einer Referenzgenerator schaltung gemäß einem Ausführungsbeispiel.

Bezugnehmend auf Fig. 3 wird nachstehend eine Substratspannungs- Erzeugungsschaltung gemäß einem ersten Ausführungsbeispiel anhand eines vereinfachten Schaltbilds und allgemein mit dem Bezugszeichen 300 bezeichnet beschrieben.

Die Substratspannungs-Erfassungsschaltung 300 umfaßt einen Span nungsteiler 301, einen Differenzverstärker 310 und eine Puffer schaltung 320.

Der Spannungsteiler 301 umfaßt Widerstandselemente 331 und 332. Das Widerstandselement 331 ist zwischen einem Referenzpotential V_REF und einem Erfassungsknoten N4 verschaltet. Das Widerstands element 332 ist zwischen dem Erfassungsknoten N4 und einem Sub stratpotential V_BB verschaltet.

Der Differenzverstärker 310 umfaßt einen Eingangstransistor 333, einen Referenztransistor 335, Lasteinrichtungen 334 und 336, und eine Stromquelle J1. Der Differenzverstärker 310 ist beispiels weise ein nach dem Stromspiegelprinzip arbeitender Differenzver stärker.

Die Lasteinrichtung 334 kann ein n-Feldeffekttransistor mit iso liertem Gate (IGFET) sein und weist eine mit der Basisspannung V_SS verbundene Source-Elektrode sowie eine Drain-Elektrode und eine Gate-Elektrode auf, die gemeinsam mit einer Drain-Elektrode des Eingangstransistors 333 verbunden sind. Die Lasteinrichtung 336 kann ein n-IGFET sein und weist eine mit der Basisspannung V_SS verbundene Source-Elektrode, eine mit einem Ausgangsknoten N5 des Differenzverstärkers 310 verbundene Drain-Elektrode und eine mit der Gate-Elektrode der Lasteinrichtung 334 verbundene Gate- Elektrode auf. Die Lasteinrichtungen 334 und 336 bilden eine nach dem Stromspiegelprinzip arbeitende aktive Last für den Dif ferenzverstärker 310.

Der Eingangstransistor 333 weist eine mit dem Erfassungsknoten N4 verbundene Steuergate-Elektrode und eine mit der Stromquelle J1 und einer Source-Elektrode des Referenztransistors 335 gemeinsam verbundene Source-Elektrode auf. Der Referenztransis tor 335 weist eine mit der Basisspannung V_SS verbundene Steuerga te-Elektrode und eine mit dem Ausgangsknoten N5 des Differenz verstärkers 310 verbundene Drain-Elektrode auf. Der Eingangs transistor 333 und der Referenztransistor 335 können p-IGFETs sein und stellen differentielle Eingangssignale für den Dif ferenzverstärker 310 bereit.

Die Stromquelle J1 ist zwischen einer Versorgungsspannung V_CC und einer gemeinsamen Verbindung der Source-Elektroden des Eingangs transistors 333 und des Referenztransistors 335 verschaltet.

Die Pufferschaltung 320 umfaßt Inverter 302 und 303. Der Inver ter 302 empfängt das Signal aus dem Ausgangsknoten N5 des Dif ferenzverstärkers 310 als Eingangssignal und stellt ein Aus gangssignal für einen Eingang des Inverters 303 bereit. Der Inverter 303 stellt ein Substratniveau-Erfassungssignal ϕUP als Ausgangssignal bereit. Der Inverter 303 umfaßt Transistoren 337 und 338. Der Transistor 337 weist eine mit der Versorgungsspan nung V_CC verbundene Source-Elektrode, eine mit dem Ausgangsknoten N5 des Differenzverstärkers 310 verbundene Gate-Elektrode und eine mit der Drain-Elektrode des Transistors 338 an einem Aus gangsknoten verbundene Drain-Elektrode auf. Der Transistor 338 weist eine mit dem Ausgangsknoten N5 des Differenzverstärkers 310 verbundene Gate-Elektrode und eine mit der Basisspannung Vss verbundene Source-Elektrode auf. Der Inverter 303 umfaßt Tran sistoren 339 und 340. Der Transistor 339 weist eine mit der Ver sorgungsspannung V_CC verbundene Source-Elektrode, eine mit dem Ausgang des Inverters 302 verbundene Gate-Elektrode und eine mit der Drain-Elektrode 340 an einem Ausgangsknoten verbundene Drain-Elektrode auf. Der Transistor 340 weist eine mit dem Aus gang des Inverters 302 verbundene Gate-Elektrode und eine mit der Basisspannung V_SS verbundene Source-Elektrode auf. Die Tran sistoren 337 und 339 können p-IGFETs sein, und die Transistoren 338 und 340 können n-IGFETs sein.

Nachstehend wird eine Substratpotential-Erzeugungsschaltung gemäß einem Ausführungsbeispiel anhand eines vereinfachten Schaltbilds und allgemein mit dem Bezugszeichen 800 bezeichnet unter Bezugnahme auf Fig. 8 beschrieben.

Die Substratpotential-Erzeugungsschaltung 800 umfaßt eine Sub stratspannungs-Erfassungsschaltung 300, eine Oszillatorschaltung 801 und eine Pumpschaltung 820.

Die Substratpotential-Erfassungsschaltung 300 empfängt das Sub stratpotential V_BB und stellt das Substratniveau-Erfassungssignal ϕUP als Ausgangssignal bereit. Die Oszillatorschaltung 801 emp fängt das Substratniveau-Erfassungssignal ϕUP und stellt ein Oszillatorsignal ϕOSC als Ausgangssignal bereit. Die Pumpschal tung 820 empfängt das Oszillatorsignal ϕOSC als Eingangssignal und erzeugt das Substratpotential V_BB als Ausgangssignal.

Die Substrat-Pumpschaltung 820 umfaßt eine Pufferschaltung 802, eine Ausgangssteuerungs-Verstärkungsschaltung 850, Vorladeein richtungen 811, 812 und 804, und eine Ausgabeeinrichtung 803.

Die Pufferschaltung 802 empfängt das Oszillatorsignal ϕOSC als Eingangssignal und stellt an einem Knoten N821 ein Ausgangssig nal für die Ausgangssteuerungs-Verstärkungsschaltung 830, eine Substratladungs-Zufuhrschaltung 840 und die Vorladesteuerungs- Verstärkungsschaltung 850 bereit.

Die Ausgangssteuerungs-Verstärkungsschaltung 830 empfängt das Oszillatorsignal ϕOSC (über die Pufferschaltung 802) und stellt an einem Knoten N824 ein Ausgangssteuerungs-Verstärkungssignal für einen Steuerknoten der Ausgabeeinrichtung 803 bereit. Die Ausgangssteuerungs-Verstärkungsschaltung 830 umfaßt einen Inver ter 805 und einen Verstärkungskondensator 808. Der Inverter 805 empfängt das Oszillatorsignal ϕOSC (über die Pufferschaltung 802) stellt und ein Ausgangssignal für einen Anschluß des Ver stärkungskondensators 808 bereit. Der Verstärkungskondensator 808 ist zwischen dem Ausgang des Inverters 805 und einem Steuer knoten der Ausgabeeinrichtung 803 verschaltet.

Die Substratladungs-Zufuhrschaltung 840 empfängt das Oszilla torsignal ϕOSC (über die Pufferschaltung 802) und stellt Ladung an einem Substratladungs-Zufuhrknoten N823 bereit. Die Substrat ladungs-Zufuhrschaltung 840 umfaßt einen Inverter 807 und einen Verstärkungskondensator 809. Der Inverter 807 empfängt das Oszillatorsignal ϕOSC (über die Pufferschaltung 802) und stellt ein Ausgangssignal für einen Anschluß des Verstärkungskondensa tors 809 bereit. Der Verstärkungskondensator 809 ist zwischen dem Ausgang des Inverters 807 und dem Substratladungs-Zufuhrkno ten N823 verschaltet.

Die Vorladesteuerungs-Verstärkungsschaltung 850 empfängt das Oszillatorsignal ϕOSC (über die Pufferschaltung 802) und stellt ein Vorladesteuerungs-Verstärkungssignal an einem Knoten N822 für einen Steuerknoten der Vorladeeinrichtungen 804 und 811 bereit. Die Vorladesteuerungs-Verstärkungsschaltung 850 umfaßt einen Verstärkungskondensator 810. Der Verstärkungskondensator 810 ist zwischen dem Ausgang des Puffers 802 und Steuergate- Elektroden der Vorladeeinrichtungen 804 und 811 verschaltet.

Die Vorladeeinrichtung 811 kann ein p-IGFET sein. Die Vorla deeinrichtung 811 weist eine mit einer Gate-Elektrode der Ausga beeinrichtung 803 und einem Anschluß des Verstärkungskondensa tors 808 an dem Knoten N824 verbundene Drain-Elektrode, eine mit der Basisspannung V_SS verbundene Source-Elektrode und eine mit dem Knoten N822 verbundene Steuergate-Elektrode auf.

Die Vorladeeinrichtung 812 kann ein p-IGFET sein. Die Vorla deeinrichtung 812 weist eine mit einer Gate-Elektrode der Vorla deeinrichtungen 804 und 811 und einem Anschluß des Verstärkungs kondensators 810 an dem Knoten N822 verbundene Drain-Elektrode, eine mit der Basisspannung V_SS verbundene Source-Elektrode und eine mit dem Knoten N823 verbundene Steuergate-Elektrode auf.

Die Vorladeeinrichtung 804 kann ein p-IGFET sein. Die Vorla deeinrichtung 804 weist eine mit einer Gate-Elektrode der Vorla deeinrichtung 812, einem Anschluß des Verstärkungskondensators 809 und der Ausgabeeinrichtung 803 an dem Knoten N823 verbundene Drain-Elektrode auf. Die Vorladeeinrichtung 804 weist eine mit der Basisspannung V_SS verbundene Source-Elektrode und eine mit dem Knoten N822 verbundene Steuergate-Elektrode auf.

Die Ausgabeeinrichtung 803 kann ein p-IGFET sein. Die Ausga beeinrichtung 803 weist eine mit dem Knoten N823 verbundene Source-Elektrode, eine mit dem Substratpotential V_BB verbundene Drain-Elektrode und eine zum Empfangen des Ausgangssteuerungs- Verstärkungssignals an einem Knoten N824 verschaltete Steuerga te-Elektrode auf.

Nachstehend wird eine Referenzgeneratorschaltung gemäß einem Ausführungsbeispiel anhand eines vereinfachten Schaltbilds und allgemein mit dem Bezugszeichen 900 bezeichnet unter Bezugnahme auf Fig. 9 beschrieben.

Die Referenzgeneratorschaltung 900 umfaßt eine Referenzschaltung 910 und eine Spannungsumsetzer-Pufferschaltung 930.

Die Referenzschaltung 910 erzeugt ein Referenzpotential an einem Knoten N6. Die Spannungsumsetzer-Pufferschaltung 930 empfängt das Referenzpotential an dem Knoten N6 und erzeugt ein Referenz potential V_REF als Ausgangssignal.

Die Referenzschaltung 910 umfaßt eine Stromspiegelschaltung 912, eine Referenzeinrichtung 918, eine Kompensationseinrichtung 920 und eine Lasteinrichtung 922. Die Stromspiegelschaltung 912 umfaßt Stromquelleneinrichtungen 914 und 916. Die Stromquel leneinrichtungen 914 und 916 können p-IGFETs sein. Die Strom quelleneineinrichtung 914 weist eine mit der Versorgungsspannung V_CC verbundene Source-Elektrode sowie eine Steuergate-Elektrode und eine Drain-Elektrode auf, die gemeinsam mit einer Steuerga te-Elektrode der Stromquelleneinrichtung 916 und einer Source- Elektrode der Referenzeinrichtung 918 verbunden sind. Die Refe renzeinrichtung 918 kann ein p-IGFET sein. Die Referenzeinrich tung 918 weist eine Steuergate-Elektrode und eine Drain-Elek trode auf, die gemeinsam mit der Basisspannung V_SS verbunden sind. Die Stromquelleneinrichtung 916 kann ein p-IGFET sein. Die Stromquelleneinrichtung weist eine mit der Versorgungsspannung V_CC verbundene Source-Elektrode und eine mit einer Source-Elek trode der Kompensationseinrichtung verbundene Drain-Elektrode auf. Die Kompensationseinrichtung 920 kann ein p-IGFET sein und weist eine Drain-Elektrode und eine Steuergate-Elektrode auf, die an dem Knoten N6 gemeinsam mit einer Drain-Elektrode des Lasttransistors 922 verbunden sind. Der Lasttransistor 922 kann ein n-IGFET sein. Der Lasttransistor 922 weist eine mit der Ver sorgungsspannung V_CC verbundene Steuergate-Elektrode und eine mit der Basisspannung V_SS verbundene Source-Elektrode auf.

Die Spannungsumsetzer-Pufferschaltung 930 weist einen Differenz verstärker 932, eine Ausgabeeinrichtung 934 und Widerstandsele mente 936 und 938 auf. Der Differenzverstärker 932 empfängt an einem negativen Eingangsanschluß eine Referenzspannung aus dem Knoten N6 der Referenzschaltung 910. Der Differenzverstärker 922 empfängt an einem positiven Anschluß ein Rückkopplungspotential aus einem Knoten N7 und stellt ein Ausgangssignal für den Steu eranschluß der Ausgabeeinrichtung 934 bereit.

Die Ausgabeeinrichtung 934 kann ein p-IGFET sein. Die Ausga beeinrichtung 934 weist eine mit der Versorgungsspannung V_CC ver bundene Source-Elektrode und eine mit einem Knoten N8 verbundene Drain-Elektrode auf. Der Knoten N8 ist ein Ausgangsknoten, der das Referenzpotential V_REF als Ausgangssignal bereitstellt. Das Widerstandselement 936 ist zwischen dem Knoten N7 und dem Knoten N8 verschaltet. Das Widerstandselement 938 ist zwischen dem Kno ten N7 und der Basisspannung V_SS verschaltet.

Nachstehend wird die Funktionsweise der Referenzgeneratorschal tung 900 beschrieben.

Die Referenzeinrichtung 918 ist eine Einrichtung mit hoher Schwellenspannung V_T. Beispielsweise kann die Referenzeinrich tung 918 eine Schwellenspannung V_T von etwa 1,5 V aufweisen. Die Stromquelleneinrichtung 914 und die Referenzeinrichtung 918 stellen einen Strompfad von der Versorgungsspannung V_CC zu der Basisspannung V_SS bereit. Darüber hinaus ist die Referenzeinrich tung 918 verglichen mit der Stromquelleneneinrichtung 914 aus reichend groß, so daß das Potential an der Drain-Elektrode der Stromquelleneinrichtung 914 etwa 1,5 V beträgt. Der durch die Stromquelleneinrichtung 914 fließende Strom kann in der Strom quelleneinrichtung 916 gespiegelt werden, so daß die Spannung eines Knotens N9 etwa 1,5 V beträgt. Die Kompensationseinrich tung 920 weist eine Schwellenspannung V_T von etwa 0,6 V auf. Die Kompensationseinrichtung 920 ist in einer diodenartigen Konfi guration aufgebaut und stellt einen Spannungsabfall von etwa 0,6 V bereit. Infolgedessen beträgt das Referenzpotential an dem Knoten N6 etwa 0,9 V.

Es ist ersichtlich, daß das Referenzpotential an dem Knoten N6 von der Schwellenspannung V_T der Referenzeinrichtung minus der Schwellenspannung V_T der Kompensationseinrichtung 920 abhängt. Folglich kann dann, wenn eine Temperaturabhängigkeit der Schwel lenspannung V_T dieser Einrichtungen besteht, diese Abhängigkeit beseitigt oder kompensiert werden, weil die Referenzeinrichtung 918 die Temperaturabhängigkeit zwar hinzufügt, die Kompensati onseinrichtung 920 jedoch die Temperaturabhängigkeit entfernt, welches in einer Aufhebung resultiert. Folglich weist das der Spannungsumsetzer-Pufferschaltung 930 zugeführte Referenzpo tential eine verringerte Temperaturabhängigkeit auf.

Auf dieselbe Art und Weise haben, weil bei der Herstellung der Referenzeinrichtung 918 und der Kompensationseinrichtung 920 viele Prozeßschritte und die Prozeßumgebung gemeinsam genutzt werden können, Prozeßschwankungen eine verringerte Auswirkung auf das an dem Knoten N6 erzeugte Referenzpotential.

Das durch die Referenzschaltung 910 erzeugte Referenzpotential von etwa 0,9 V wird als Eingangssignal für die Spannungsumset zer-Pufferschaltung 930 bereitgestellt. Falls das Potential an dem Knoten N7 kleiner ist als das Potential an dem Knoten N6, wird das Ausgangssignal des Differenzverstärkers 932 niedrigpe gelig. Die Ausgabeeinrichtung 934 wird eingeschaltet oder weist eine verringerte Impedanz auf, welches den durch die Wider standseleräente 936 und 938 fließenden Strom sowie das Referenz potential V_REF an den Knoten N7 und N8 erhöht. Falls das Potential an dem Knoten N7 größer ist als das Potential an dem Knoten N6, wird das Ausgangssignal des Differenzverstärkers 932 hochpegelig. Die Ausgabeeinrichtung 934 wird ausgeschaltet oder weist eine erhöhte Impedanz auf, welches den durch die Wider standselemente 936 und 938 fließenden Strom und das Referenzpo tential V_REF an den Knoten N7 und N8 verringert. Mit dieser Art von negativer Rückkopplung kann erzwungen werden, daß das Potential an dem Knoten N7 etwa gleich dem Potential an dem Kno ten N6 ist oder etwa 0,9 V beträgt.

Die Widerstandselemente 936 und 938 weisen ein Verhältnis von etwa 1,1 : 0,9 auf. Dies führt dazu, daß das Referenzpotential V_REF an dem Knoten N8 auf etwa 2,0 V gesteuert wird.

Infolgedessen empfängt die Spannungsumsetzer-Pufferschaltung 930 ein Referenzpotential von etwa 0,9 V und stellt ein "hochgestuf tes" Referenzpotential V_REF von etwa 2,0 V bereit.

Nachstehend wird die Funktionsweise der Substratspannungs-Erfas sungsschaltung 300 unter Bezugnahme auf Fig. 3 beschrieben.

Das durch die Referenzgeneratorschaltung 900 erzeugte Referenz potential V_REF von etwa 2,0 V wird an einem Anschluß an die Span nungsteilerschaltung 301 angelegt. Der andere Anschluß der Span nungsteilerschaltung 301 empfängt das Substratpotential V_BB. Die Widerstandselemente 331 und 332 weisen ein Widerstandsverhältnis von etwa 4 : 1 auf. Infolgedessen ist dann, wenn das Substratpo tential V_BB niedriger als etwa -0,5 V ist, das Potential des Erfassungsknotens N4 niedriger als das Potential der Basisspan nung V_SS (0 V). Somit wird der Eingangstransistor 333 härter bzw. stärker eingeschaltet als der Referenztransistor 335. Dies ermöglicht es, den Knoten N5 des Differenzverstärkers 310 auf niedrigen Pegel zu ziehen. Die Pufferschaltung 320 empfängt das Signal von dem Ausgangsknoten N5 des Differenzverstärkers 310 und stellt ein logisch niedrigpegeliges Substratniveau-Erfas sungssignal ϕUP als Ausgangssignal bereit. Falls jedoch das Sub stratpotential V_BB höher als etwa -0,5 V ist, ist das Potential des Erfassungsknotens N4 höher als das Potential der Basisspan nung V_SS (0 V). Somit wird der Referenztransistor 335 härter ein geschaltet als der Eingangstransistor 333. Dies ermöglicht es, den Ausgangsknoten N5 des Differenzverstärkers 310 auf hohen Pegel zu ziehen. Die Pufferschaltung 320 empfängt das Signal aus dem Ausgangsknoten N5 des Differenzverstärkers 310 und stellt ein logisch hochpegeliges Substratniveau-Erfassungssignal ϕUP als Ausgangssignal bereit.

Nun auf Fig. 8 Bezug nehmend wird das Substratniveau-Erfassungs signal ϕUP der Oszillatorschaltung 801 zugeführt. Falls das Sub stratniveau-Erfassungssignal ϕUP logisch niedrigpegelig ist, ist das Substratpotential V_BB zu gering (zu tief), so daß die Oszil latorschaltung 801 gesperrt wird. Bei gesperrter Oszillator schaltung 801 wird die Substratpumpe 820 gesperrt und hat somit keine Auswirkung auf das Substratpotential V_BB. Falls jedoch das Substratniveau-Erfassungssignal ϕUP logisch hochpegelig ist, ist das Substratpotential V_BB zu hoch (zu flach), so daß die Oszilla torschaltung 801 aktiviert wird. Bei aktivierter Oszillator schaltung 801 stellt die Oszillatorschaltung 801 ein Oszilla torsignal ϕOSC für die Substratpumpe 820 bereit. Das Oszilla torsignal ϕOSC ist ein periodischer Signalverlauf, der auf peri odische Art und Weise abwechselnd von hoch auf niedrig und von niedrig auf hoch wechselt. Die Substratpumpe 820 pumpt das Sub strat durch Entfernen von Ladung und bewirkt, daß das Substrat potential V_BB niedriger (oder tiefer) wird.

Somit wird dann, wenn das Substratpotential V_BB zu flach (größer als etwa -0,5 V) ist, die Substratpotential-Erzeugungsschaltung 800 aktiviert und pumpt das Substrat auf ein tiefer liegendes Niveau. Wenn das Substratpotential V_BB tief genug geworden ist (weniger als etwa -0,5 V), wird die Substratpotential-Erzeu gungsschaltung 800 gesperrt. Das Substrat ist dann potentialfrei bzw. schweben oder floatet, bis das Substratpotential V_BB zu flach wird. Dies ermöglicht, das Substratpotential V_BB auf bei spielsweise -0,5 V einzustellen.

Nachstehend wird die Funktionsweise der Substratpumpe 820 unter Bezugnahme auf Fig. 8 diskutiert.

Wenn das Oszillatorsignal ϕOSC von niedrig nach hoch übergeht, erzeugt die Ladungszufuhrschaltung 840 ein Potential an dem Kno ten N823, welches stärker negativ als der Absolutwert der Schwellenspannung V_T der Vorladeeinrichtung 812 ist. Folglich wird die Vorladeeinrichtung 812 eingeschaltet, und wird der Kno ten N822 auf das Basispotential V_SS vorgeladen. Hierdurch werden die Vorladeeinrichtungen 804 und 811 ausgeschaltet. Zur gleichen Zeit stellt die Ausgangssteuerungs-Verstärkungsschaltung 830 ein Potential an dem Knoten N824 bereit, das niedriger als das Sub stratpotential V_BB minus dem Absolutwert der Schwellenspannung V_T der Ausgabeeinrichtung 803 ist. Hierdurch wird die Ausgabeein richtung 803 eingeschaltet und der Substratladungs-Zufuhrschal tung 840 ermöglicht, das Substrat auf ein niedrigeres (tiefer liegendes) Potential zu pumpen.

Wenn das Oszillatorsignal ϕOSC von hoch nach niedrig übergeht, stellt die Vorladesteuerungs-Verstärkungsschaltung 850 ein Potential an dem Knoten N822 bereit, das stärker negativ als der Absolutwert der Schwellenspannung V_T der Vorladeeinrichtungen 804 und 811 ist. Hierdurch werden die Vorladeeinrichtungen 804 und 811 eingeschaltet. Folglich werden die Knoten N823 und N824 auf das Basispotential V_SS vorgeladen. Bei auf das Basispotential V_SS vorgeladenen Knoten N823 und N824 werden die Ausgangseinrich tung 803 und die Vorladeeinrichtung 812 ausgeschaltet. Zur glei chen Zeit wird an einen Anschluß der Ladekondensatoren 808 und 809 (über die Ausgabe der Inverter 805 und 807) ein hoher Pegel angelegt, und wird an die anderen Anschlüsse (die Knoten N822 und N823) das Basispotential V_SS angelegt. Dies versetzt die Vor ladekondensatoren 808 und 809 in einen vorgeladenen Zustand, so daß der nächste Pumpzyklus bei dem nächsten Übergang des Oszil latorsignals ϕOSC beginnt und das Substratpotential V_BB gesteuert wird.

Es wird angemerkt, daß die Kapazität des Substrats viel größer ist als die Kapazität des Ladekondensators 809, so daß sich das Substratpotential V_BB für jeden Zyklus des Oszillatorsignals ϕOSC in kleinen Schritten ändert. Darüber hinaus wird durch die gemeinsame Verwendung von Ladung durch den Ladekondensator 809 und parasitäre Kondensatoren und Gatekondensatoren (beispiels weise die Vorladeeinrichtung 812) an dem Knoten N823 der Pump wirkungsgrad der Ladepumpe 820 weiter verringert. Im eingeschal teten Zustand vorhandene Widerstände von Transistoren, wie bei spielsweise der Vorladeeinrichtung 812 und der Ausgabeeinrich tung 803, verursachen im leitenden Zustand Spannungsabfälle, welche ebenfalls den Wirkungsgrad der Ladungspumpe 820 verrin gern.

In den in Fig. 1, 8 und 9 dargestellten Ausführungsbeispielen wird das Substratpotential V_BB durch ein Widerstandsverhältnis der Widerstandseinrichtungen 331 und 332 festgelegt. Hierdurch werden Prozeßabhängigkeiten verringert. Das Substratpotential V_BB kann genau erfaßt werden, und die Ansprech- bzw. Antwortge schwindigkeit der Erfassung kann verbessert werden.

Bei der Substratpotential-Erfassungsschaltung 300 gemäß Fig. 3 wird das Substratpotential V_BB durch Anlegen eines Potentials des Erfassungsknotens N4 als Eingangssignal an den Differenzverstär ker 310 und währenddessen Bereitstellen eines Basispotentials V_SS als weiteres Eingangssignal erfaßt. Somit ist im Vergleich zu der herkömmlichen Potentialerfassungsschaltung 200 gemäß Fig. 2, in welcher zwei Spannungsteilerschaltungen 211 und 212 notwendig sind, nur eine Spannungsteilerschaltung 301 erforderlich. Dies verringert die durch die Substratpotential-Erfassungsschaltung verbrauchte Chipfläche und reduziert die Chipgesamtgröße. Dar über hinaus wird der Bereitschaftsstrom verringert, weil nur eine Spannungsteilerschaltung 301 Strom verbraucht. Dies führt zu geringerem Leistungsverbrauch.

Bei der Substratpotential-Erfassungsschaltung 300 gemäß Fig. 3 wird ein Referenzpotential V_REF als Referenzspannung an die Span nungsteilerschaltung 301 angelegt. Weil das Referenzpotential V_REF eine intern erzeugte Referenzspannung mit verringerter Abhängigkeit von der Temperatur, von Prozeßschwankungen und von Schwankungen der externen Leistungsversorgung ist, kann das Sub stratpotential V_BB mit verringerter Abhängigkeit von den vorste hend angegebenen Schwankungen eingestellt werden. Das Referenz potential V_REF von etwa 2,0 V kann als Referenzpotential für die Kernschaltkreise wie beispielsweise die Erfassungsverstärker schaltkreise verwendet werden. Es wird jedoch angemerkt, daß verschiedene interne Referenzpotentiale verwendet werden können, wie beispielsweise ein Referenzpotential V_REF von etwa 2,7 V, wie es für periphere Schaltungen verwendbar ist. Falls ein anderes Referenzpotential V_REF verwendet wird, kann es erforderlich sein, die Verhältnisse der Widerstandselemente 331 und 332 zu ändern, um ein geeignetes N4-Erfassungsknotenpotential am Schaltpunkt des Differenzverstärkers 310 für das gewünschte Substratpo tential V_BB bereitzustellen.

Nachstehend wird eine Substratspannungs-Erfassungsschaltung gemäß einem zweiten Ausführungsbeispiel anhand eines vereinfach ten Schaltbilds und allgemein mit dem Bezugszeichen 400 bezeich net unter Bezugnahme auf Fig. 4 beschrieben. Die Substratspan nungs-Erfassungsschaltung 400 umfaßt zu der in Fig. 3 darge stellten Substratspannungs-Erfassungsschaltung 300 vergleichbare Komponenten. Insoweit werden gleiche Komponenten mit denselben Bezugszeichen bezeichnet, wobei jedoch die erste Stelle anstelle der "3" eine "4" ist.

Die Substratspannungs-Erfassungsschaltung 400 unterscheidet sich von der Substratspannungs-Erfassungsschaltung 300 dadurch, daß ein Differenzverstärker 410 anstelle des Basispotentials V_SS das Referenzpotential V_REF2 an dem Steueranschluß einer Referenzein richtung 435 empfängt. Das Referenzpotential V_REF2 wird durch dieselbe Art von Referenzgenerator 900 wie in Fig. 9 dargestellt erzeugt und kann als Referenzpotential für andere Schaltungen auf der Halbleitereinrichtung verwendet werden.

Die Widerstandswerte (das Verhältnis) von Widerstandselementen 431 und 432 sind auf Werte derart festgelegt, daß das Potential an dem Erfassungsknoten N4 zu demselben Potential wie das Refe renzpotential V_REF2 wird, wenn das Substratpotential V_BB auf dem gewünschten Potential liegt.

Falls das Substratpotential V_BB zu tief liegt, wird das Potential des Erfassungsknotens N4 niedriger als das Referenzpotential V_REF2. Somit wird der Eingangstransistor 433 härter eingeschaltet als der Referenztransistor 435. Dies ermöglicht es, den Knoten N5 des Differenzverstärkers 410 auf niedrigen Pegel zu ziehen. Die Pufferschaltung 420 empfängt das Signal von dem Ausgangskno ten N5 des Differenzverstärkers 410 und stellt ein logisch nie drigpegeliges Substratniveau-Erfassungssignal ϕUP als Ausgangs signal bereit. Falls jedoch das Substratpotential V_BB zu hoch ist, wird das Potential des Erfassungsknotens N4 höher als das Referenzpotential V_REF2. Somit wird der Referenztransistor 435 härter als der Eingangstransistor 433 eingeschaltet. Dies ermög licht es, den Ausgangsknoten N5 des Differenzverstärkers 410 auf hohen Pegel zu ziehen. Die Pufferschaltung 420 empfängt das Sig nal aus dem Ausgangsknoten N5 des Differenzverstärkers 410 und stellt ein logisch hochpegeliges Substratniveau-Erfassungssignal ϕUP als Ausgangssignal bereit.

Nun auf Fig. 8 Bezug nehmend wird ein durch die Substratspan nungs-Erfassungsschaltung 400 erzeugtes Substratniveau-Erfas sungssignal ϕUP der Oszillatorschaltung 801 zugeführt, um das Substratpotential V_BB dementsprechend zu steuern.

Nachstehend wird eine Substratspannungs-Erfassungsschaltung gemäß einem dritten Ausführungsbeispiel anhand eines vereinfach ten Schaltbilds und allgemein mit dem Bezugszeichen 500 bezeich net unter Bezugnahme auf Fig. 5 beschrieben. Die Substratspan nungs-Erfassungsschaltung 500 umfaßt zu der in Fig. 3 darges tellten Substratspannungs-Erfassungsschaltung 300 vergleichbare Komponenten. Insoweit wird auf gleiche Komponenten durch diesel ben Bezugszeichen Bezug genommen, wobei jedoch die erste Stelle anstelle der "3" eine "5" ist.

Die Substratspannungs-Erfassungsschaltung 500 unterscheidet sich von der Substratspannungs-Erfassungsschaltung 300 dadurch, daß eine Spannungsteilerschaltung 501 Widerstandselemente 541 und 542 umfaßt. Die Widerstandselemente 541 und 542 können n-IGFETs sein. Das Widerstandselement 541 weist eine mit dem Referenzpo tential V_REF verbundene Drain-Elektrode, eine mit dem Erfassungs knoten N4 verbundene Source-Elektrode und eine mit dem Versor gungspotential V_CC verbundene Steuergate-Elektrode auf. Das Widerstandselement 542 weist eine mit dem Erfassungsknoten N4 verbundene Drain-Elektrode, eine mit dem Substratpotential V_BB verbundene Source-Elektrode und eine mit dem Versorgungspo tential V_CC verbundene Steuergate-Elektrode auf. Die Wider standselemente 541 und 542 befinden sich ständig in leitendem Zustand derart, daß das Potential an dem Erfassungsknoten N4 von dem Verhältnis ihrer Widerstandswerte und dem Substratpotential V_BB abhängig ist. Das Substratpotential V_BB kann infolgedessen erfaßt und gesteuert werden, um ähnlich zu den Ausführungsbei spielen gemäß Fig. 3 und Fig. 4 ein relativ konstantes Substrat potential V_BB bereitzustellen.

Weil der Spannungsteiler 501 mit Transistoren anstelle von Widerständen aufgebaut ist, können die durch die Substratspan nungs-Erfassungsschaltung 500 verbrauchte Fläche der Einrichtung und die Chipgröße verringert werden.

Nachstehend wird eine Substratspannungs-Erfassungsschaltung gemäß einem vierten Ausführungsbeispiel anhand eines vereinfach ten Schaltbilds und allgemein mit dem Bezugszeichen 600 bezeich net unter Bezugnahme auf Fig. 6 beschrieben. Die Substratspan nungs-Erfassungsschaltung 600 umfaßt zu der in Fig. 5 darge stellten Substratspannungs-Erfassungsschaltung 500 vergleichbare Komponenten. Insoweit wird auf gleiche Komponenten durch diesel ben Bezugszeichen Bezug genommen, wobei jedoch die erste Stelle anstelle der "5" eine "6" ist.

Die Substratspannungs-Erfassungsschaltung 600 unterscheidet sich von der Substratspannungs-Erfassungsschaltung 500 dadurch, daß eine Spannungsteilerschaltung 601 Widerstandselemente 643 und 644 umfaßt. Das Widerstandselement 643 kann ein p-IGFET sein, und das Widerstandselement 644 kann ein n-IGFET sein. Das Wider standselement 643 weist eine mit dem Referenzpotential V_REF ver bundene Source-Elektrode, eine mit dem Erfassungsknoten N4 ver bundene Drain-Elektrode und eine mit dem Substratpotential V_BB verbundene Steuergate-Elektrode auf. Das Widerstandselement 644 weist eine mit dem Erfassungsknoten N4 verbundene Drain-Elektro de, eine mit dem Substratpotential V_BB verbundene Source-Elek trode und eine mit dem Versorgungspotential V_CC verbundene Steu ergate-Elektrode auf. Die Widerstandselemente 643 und 644 befin den sich ständig in leitendem Zustand derart, daß das Potential an dem Erfassungsknoten N4 von den Verhältnissen ihrer Wider standswerte und dem Substratpotential V_BB abhängig ist. Das Sub stratpotential V_BB kann somit erfaßt und gesteuert werden, um ähnlich zu den Ausführungsbeispielen gemäß Fig. 3, 4 und 5 ein relativ konstantes Substratpotential V_BB bereitzustellen.

Nachstehend wird eine Substratspannungs-Erfassungsschaltung gemäß einem fünften Ausführungsbeispiel anhand eines vereinfach ten Schaltbilds und allgemein mit dem Bezugszeichen 700 bezeich net unter Bezugnahme auf Fig. 7 beschrieben. Die Substratspan nungs-Erfassungsschaltung 700 umfaßt ähnliche Komponenten wie die in Fig. 3 dargestellte Substratspannungs-Erfassungsschaltung 300. Insoweit wird auf gleiche Komponenten durch dieselben Bezugszeichen Bezug genommen, wobei jedoch die erste Stelle anstelle der "3" eine "7" ist.

Die Substratspannungs-Erfassungsschaltung 700 unterscheidet sich von der Substratspannungs-Erfassungsschaltung 300 dadurch, daß die Verschaltung von Lasteinrichtungen 734 und 736, die eine nach dem Stromspiegelprinzip arbeitende Schaltung bilden, anders ist. Die Lasteinrichtung 736 kann ein n-Feldeffekttransistor mit isoliertem Gate (IGFET) sein und weist eine mit der Basisspan nung Vss verbundene Source-Elektrode sowie eine Drain-Elektrode und eine Gate-Elektrode auf, die gemeinsam mit einer Drain-Elek trode eines Referenztransistors 735 verbunden sind. Die Lastein richtung 734 kann ein n-IGFET sein und weist eine mit der Basis spannung V_ss verbundene Source-Elektrode, eine mit einer Drain- Elektrode eines Eingangstransistors 733 verbundene Drain-Elek trode und eine mit der Gate-Elektrode der Lasteinrichtung 736 verbundene Gate-Elektrode auf. Die Lasteinrichtungen 734 und 736 bilden eine nach dem Stromspiegelprinzip arbeitende aktive Last für einen Differenzverstärker 710. Somit kann das Substratpo tential V_BB erfaßt und gesteuert werden, um ähnlich zu den Aus führungsbeispielen gemäß Fig. 3, 4, 5 und 6 ein relativ konstan tes Substratpotential V_BB bereitzustellen.

Die vorstehend beschriebenen Ausführungsbeispiele ermöglichen es, ein Substratpotential V_BB mit verringerter Abhängigkeit von Schwankungen der externen Leistungsversorgung, Prozeßschwankun gen und Änderungen der Umgebung, wie beispielsweise der Tempera tur als nur einem von Beispielen, genau einzustellen.

Unmißverständlich ist, daß die vorstehend beschriebenen Aus führungsbeispiele lediglich als beispielhaft zu verstehen sind, die Erfindung nicht auf diese Ausführungsbeispiele beschränkt ist, und bestimmte Strukturen nicht auf die beschriebenen Aus führungsbeispiele beschränkt sind.

Die Spannungsteilerschaltungen 301, 401, 501, 601 und 701 können begrifflich als Spannungsumsetzer betrachtet werden, in welchen ein das Substratpotential V_BB repräsentierendes Potential an zum Beispiel dem Erfassungsknoten N4 erzeugt wird.

Beispielsweise kann die mit der Stromquelle J1 verbundene Leis tungsversorgung V_CC eine extern zugeführte Leistungsversorgung oder eine intern erzeugte Referenzspannung sein.

Der Differenzverstärker kann im Vergleich zu den Ausführungsbei spielen mit ergänzenden Einrichtungen, beispielsweise n-IGFETs für differentielle Eingänge und p-IGFETs für eine nach dem Stromspiegelprinzip arbeitende aktive Last, ausgestaltet sein.

Obwohl die Ausführungsbeispiele mit Bezug auf die Vorspannung eines Substrats beschrieben wurden, ist ohne weiteres ersicht lich, daß ein Substrat eine Quelle sein kann, in welcher Ein richtungen ausgebildet sind. Darüber hinaus können, obwohl eine negative verstärkte Potentialvorspannung diskutiert wurde, die Ausführungsbeispiele auf eine positive Potentialvorspannung ein schließlich einer positiven verstärkten Potentialvorspannung als lediglich zwei von Beispielen angewandt werden.

Wie vorstehend beschrieben wurde, wird eine Halbleitereinrich tung mit einer Substratpotential-Erzeugungsschaltung 800 bereit gestellt. Die Substratpotential-Erzeugungsschaltung 800 umfaßt eine Pumpschaltung 820, eine Oszillatorschaltung 801 und eine Substratpotential-Erfassungsschaltung 300. Die Substratpo tential-Erfassungsschaltung 300 umfaßt einen Spannungsteiler 301, einen Differenzverstärker 310 und eine Pufferschaltung 320. Der Spannungsteiler 301 stellt ein durch die Differenz zwischen einem intern erzeugten Referenzpotential und einem Substratpo tential bestimmtes Erfassungspotential bereit. Der Differenzver stärker 310 empfängt das Erfassungspotential und ein Referenzpo tential als differentielle Eingangssignale und erzeugt ein Sub stratpotential-Erfassungssignal. Das intern erzeugte Referenzpo tential wird durch einen Referenzgenerator 900 erzeugt, der eine Referenzeinrichtung 918 und eine Kompensationseinrichtung 920 umfaßt. Das intern erzeugte Referenzpotential weist eine verrin gerte Prozeß- und Temperaturabhängigkeit auf. Somit kann ein Substratpotential genau eingestellt werden.

Claims

1. Sperrvorspannungspotential-Erfassungsschaltung, gekenn zeichnet durch
einen Spannungsumsetzer zum Empfangen eines Sperrvorspan nungspotentials und Bereitstellen eines Erfassungspotentials mit einem von dem Sperrvorspannungspotential abhängigen Potential;
eine Differenzverstärkerschaltung zum Empfangen des Erfas sungspotentials an einem ersten Eingangsanschluß des Differenz verstärkers, Empfangen eines Referenzpotentials des Differenz verstärkers an einem zweiten Eingangsanschluß des Differenzver stärkers, und Erzeugen eines Sperrvorspannungsniveau-Erfassungs signals; wobei
der Differenzverstärker eine Stromspiegel-Lastschaltung aufweist.

2. Sperrvorspannungspotential-Erfassungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Spannungsumsetzer ein erstes intern erzeugtes Referenzpotential empfängt und das Erfassungspotential von einer Potentialdifferenz zwischen dem ersten intern erzeugten Referenzpotential und dem Sperrvorspan nungspotential abhängig ist.

3. Sperrvorspannungspotential-Erfassungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Spannungsumsetzer eine Spannungsteilerschaltung mit einer Vielzahl von in Reihe verschalteten passiven Widerstandselementen zum Bereitstellen des Erfassungspotentials ist.

4. Sperrvorspannungspotential-Erfassungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Spannungsumsetzer eine Spannungsteilerschaltung mit einer Vielzahl von in Reihe verschalteten IGFETs zum Bereitstellen des Erfassungspotentials ist.

5. Sperrvorspannungspotential-Erfassungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß das erste intern erzeugte Referenzpotential ein Versorgungspotential für zumin dest eine andere Schaltung auf einer die Sperrvorspannungspo tential-Erfassungsschaltung enthaltenden Halbleitereinrichtung ist.

6. Sperrvorspannungspotential-Erfassungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß das Differenzverstärker- Referenzpotential ein Basispotential ist.

7. Sperrvorspannungspotential-Erfassungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß das Differenzverstärker- Referenzpotential ein zweites intern erzeugtes Referenzpotential ist.

8. Halbleitereinrichtung, gekennzeichnet durch
eine Sperrvorspannungspotential-Erfassungsschaltung mit einem Spannungsumsetzer zum Empfangen eines Sperrvor spannungspotentials und Bereitstellen eines Erfassungspo tentials mit einem von dem Sperrvorspannungspotential abhängigen Potential, wobei der Spannungsumsetzer ein erstes intern erzeugtes Referenzpotential empfängt und das Erfassungspotential von einer Potentialdifferenz zwischen dem ersten intern erzeugten Referenzpotential und dem Sperrvorspannungspotential abhängig ist; und
einer Differenzverstärkerschaltung zum Empfangen des Erfassungspotentials an einem ersten Eingangsanschluß des Differenzverstärkers, Empfangen eines Referenzpotentials des Differenzverstärkers an einem zweiten Eingangsanschluß des Differenzverstärkers, und Erzeugen eines Sperrvorspan nungsniveau-Erfassungssignals.

9. Halbleitereinrichtung nach Anspruch 8, gekennzeichnet durch einen Referenzgenerator, der das erste intern erzeugte Referenzpotential erzeugt, mit
einer ein Referenzschaltungspotential bereitstellenden Referenzschaltung; und
einer Pufferschaltung zum Empfangen des Referenzschaltungs potentials empfängt Bereitstellen des ersten intern erzeugten Referenzpotentials.

10. Halbleitereinrichtung nach Anspruch 9, dadurch gekennzeich net, daß die Referenzschaltung eine Referenzeinrichtung umfaßt und das Referenzschaltungspotential von einer Schwellenspannung der Referenzeinrichtung abhängig ist.

11. Halbleitereinrichtung nach Anspruch 10, dadurch gekenn zeichnet, daß die Referenzschaltung eine Kompensationseinrich tung umfaßt und das Referenzschaltungspotential von einer Schwellenspannung der Kompensationseinrichtung abhängig ist.

12. Halbleitereinrichtung nach Anspruch 11, dadurch gekenn zeichnet, daß die Referenzeinrichtung eine höhere Schwellenspan nung als die Schwellenspannung der Kompensationseinrichtung hat.

13. Halbleitereinrichtung nach Anspruch 9, dadurch gekennzeich net, daß die Pufferschaltung das erste intern erzeugte Referenz potential mit einem Potential bereitstellt, welches ein anderes Potential als das Referenzschaltungspotential ist.

14. Halbleitereinrichtung nach Anspruch 13, dadurch gekenn zeichnet, daß die Pufferschaltung umfaßt:
eine Puffer-Differenzverstärkerschaltung mit einem ersten Puffer-Differenzverstärkerschaltungseingang zum Empfangen des Referenzschaltungspotentials; und
eine Spannungsumsetzschaltung, die das erste intern erzeugte Referenzpotential bereitstellt und einen mit einer zweiten Puffer-Differenzverstärkerschaltung gekoppelten Rück kopplungsknoten aufweist.

15. Halbleitereinrichtung, gekennzeichnet durch
eine Ladungspumpenschaltung zum Empfangen eines Pumpenfrei gabesignals mit einem Pumpenfreigabezustand und einem Pumpen sperrzustand und Erzeugen eines verstärkten Potentials;
eine Potentialerfassungsschaltung mit einem Spannungsumsetzer zum Empfangen des verstärkten Potentials und Bereitstellen eines Erfassungspotentials mit einem von dem verstärkten Potential abhängigen Potential, wobei der Spannungsumsetzer ein erstes intern erzeugtes Referenzpotential empfängt und das Erfassungspotential von einer Potentialdifferenz zwischen dem ersten intern erzeug ten Referenzpotential und dem verstärkten Potential abhängig ist; und
eine Differenzverstärkerschaltung zum Empfangen des Erfassungspotentials an einem ersten Eingangsanschluß des Differenzverstärkers, eines Referenzpotentials des Differenzverstärkers an einem zweiten Eingangsanschluß des Differenzverstärkers, und Erzeugen des Pumpenfreigabesi gnals.

16. Halbleitereinrichtung nach Anspruch 15, dadurch gekenn zeichnet, daß der Spannungsumsetzer eine Spannungsteilerschal tung mit einer Vielzahl von in Reihe verschalteten Widerstands elementen zum Bereitstellen des Erfassungspotentials ist.

17. Halbleitereinrichtung nach Anspruch 16, dadurch gekenn zeichnet, daß die Vielzahl von Widerstandselementen passive Widerstandselemente sind.

18. Halbleitereinrichtung nach Anspruch 16, dadurch gekenn zeichnet, daß die Vielzahl von Wider standselementen einen ersten und einen zweiten IGFET mit demselben Leitungstyp umfaßt.

19. Halbleitereinrichtung nach Anspruch 16, dadurch gekenn zeichnet, daß die Vielzahl von Wider standselementen einen ersten und einen zweiten IGFET mit entgegengesetzten Leitungstypen umfaßt.

20. Halbleitereinrichtung nach Anspruch 15, dadurch gekenn zeichnet, daß die Potentialerfassungsschaltung einen Puffer umfaßt, der mit dem Differenzverstärker gekoppelt ist und das Pumpenfreigabesignal erzeugt.