[go: up one dir, main page]

DE60100114T2 - Filter zur Einspeisung von datenabhängigem Jitter und Pegelgeräusch - Google Patents

Filter zur Einspeisung von datenabhängigem Jitter und Pegelgeräusch

Info

Publication number
DE60100114T2
DE60100114T2 DE60100114T DE60100114T DE60100114T2 DE 60100114 T2 DE60100114 T2 DE 60100114T2 DE 60100114 T DE60100114 T DE 60100114T DE 60100114 T DE60100114 T DE 60100114T DE 60100114 T2 DE60100114 T2 DE 60100114T2
Authority
DE
Germany
Prior art keywords
filter
data
value
jitter
dependent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60100114T
Other languages
English (en)
Other versions
DE60100114D1 (de
Inventor
Bernd Laquai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Verigy Singapore Pte Ltd
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of DE60100114D1 publication Critical patent/DE60100114D1/de
Application granted granted Critical
Publication of DE60100114T2 publication Critical patent/DE60100114T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/205Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Filters And Equalizers (AREA)
  • Manipulation Of Pulses (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft das Testen von Datenübertragungen in und mit digitalen Schaltkreisen.
  • Hochgeschwindigkeits-IO (Input/Output)-Schnittstellen eingebettet in den heutigen Kommunikationsvorrichtungen nähern sich Terabit Bandbreiten an. Die Architektur, welche diese Bandbreitensteigerung erlaubt, basiert auf einer parallelen Anordnung von Serializer-/Deserializer-Zellen, die mit Datenraten von mehreren Gigabit pro Sekunde laufen und eine unabhängige Seriendatenübertragung liefern auf jeder parallelen Spur (SerDES Multilane Interface). Wirtschaftliches Testen solcher Schnittstellen in der Produktion bedeutet jedoch eine enorme Herausforderung. Lösungen auf der Grundlage von Instrumenten sind kostenintensiv und langsam und die Testannäherung mittels Verwenden eines einfachen Loopback zwischen Übertragungs- und Empfangsteil des SerDEs deckt nicht die Fehler ab, welche von Datensignalen resultieren, die Jitter und Pegelrauschen ausgesetzt sind.
  • Es ist Aufgabe der vorliegenden Erfindung, die Testmethoden zu verbessern mit kosteneffizienten Testvorrichtungen z. B. mit eingebetteten Hochgeschwindigkeits- IO-Schnittstellen. Die Aufgabe wird gelöst durch die unabhängigen Ansprüche. Vorteilhafte Ausführungen werden in den abhängigen Ansprüche angeführt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Andere Ziele und viele der begleitenden Vorteile der vorliegenden Erfindung werden im folgenden gewürdigt und werden besser verständlich durch die folgende detaillierte Beschreibung und durch Heranziehen der begleitenden Zeichnungen. Gleiche Referenzzeichen beziehen sich auf gleiche oder funktional gleiche oder ähnliche Merkmale.
  • Fig. 1-6 zeigen die Grundzüge der Einspeisung von Jitter nach der vorliegenden Erfindung
  • Fig. 7 zeigt ein Anwendungsbeispiel für das erfindungsgemäße Jittereinspeisungsfiltern
  • Fig. 8 zeigt eine vorteilhafte Ausführung für einen Jittereinspeisungsfilter, und
  • Fig. 9-11 zeigen das Verhalten des Filters der Fig. 8.
  • BESCHREIBUNG DER ERFINDUNG
  • Die Erfindung basiert auf der Erkenntnis, dass Jitter eingespeist wird in ein Datensignal 1 (oberer Teil der Fig. 1) unter dem Einfluß von passiven Komponenten oder Vorrichtungen, welche somit einen passiven linearen Filter darstellen, der datenabhängigen Jitter einspeist. Der Effekt der Jittereinspeisung soll nun im Detail erklärt werden für Filter höherer Ordnung (z. B. Filter zumindest zweiter Ordnung). Es ist jedoch klar, dass der Effekt der Jittereinspeisung bereits mit Filtern erster Ordnung vorkommt, jedoch weniger kontrollierbar und im besonderen weniger geeignet für das Anpassen des Verhaltens an die Datenrate des Datensignals 1. Andere Filtertypen können somit entsprechend verwendet werden, wie nicht-lineare oder aktive Filter, diese können jedoch limitiert verwendbar sein - nur für Anwendungen niedrigerer Frequenz.
  • In einer vorteilhaften Ausführung wie im unteren Teil der Fig. 1 gezeigt, reagiert ein Filter 20 (siehe vorteilhafte Ausführung des Filters 20 in Fig. 7 und Fig. 8) mit einer Schrittantwort 2 auf ein Schrittsignal mit begrenztem Zeitanstieg. Die Schrittantwort 2 weist folgende Charakteristika auf: einen dominanten negativen Extremwert D folgt einer initialen Anstiegskurve B des Datensignals 1. Das Vorkommen eines relativen Minimums C des dominanten negativen Extremwertes D ist vorzugsweise angepaßt, dass es im Wesentlichen paßt zu einer Bitintervallzeit A des Datensignals 1. Das relative Minimum C zeigt einen Amplitudenabfall von ΔV im Hinblick auf die Amplitude oder die Schrittantwort 2 in ihrem konstanten Status. Nach dem dominanten negativen Extremwert D, kann eine Welle oder Oszillation E kleinerer Amplitude folgen, ist jedoch für die Erfindung nicht von Bedeutung.
  • Die Filterschrittantwort 2 verursacht Jittereinspeisung in das Datensignal 1 bedingt durch die Überlagerung aufeinanderfolgender Schrittantworten. Die positiven oder negativen Schritte, welche die individuellen digitalen Bits im Datensignal 1 darstellen, verursachen die überlagerten Schrittantworten. Jitter wird induziert an der logischen Schwelle des Entscheidungskreislaufs, welcher die Bitwerte auswertet im Datensignal Output des Jittereinspeisungsfilters.
  • Fig. 2a-f zeigen schematisch wie Überlagerung von aufeinanderfolgenden Schrittantworten entgegengesetzter Polarität verwendet wird, um den Jitter zu induzieren. Zum besseren Verständnis, soll der dominante negative Extremwert D angepaßt werden an die Bitintervallzeit A, so dass das relative Minimum C vorkommt nach der Bitintervallzeit A. Daher kann der volle Amplitudenabfall von ΔV zur Einspeisung von Jitter verwendet werden. Es ist klar, dass Variationen des relativen Minimums C weg von der Bitintervallzeit A ebenfalls zur Einspeisung von Jitter führen, es wird jedoch nicht der volle mögliche Bereich des Amplitudenabfalls ΔV verwendet.
  • Fig. 2a zeigt schematisch eine Schrittantwort N auf einen positiven Schritt eines Bit n. Der dominante negative Extremwert D verursacht das relative Minimum C. Fig. 2b zeigt eine Schrittantwort N + 1 auf einen negativen Schritt eines folgenden Bit n + 1 von entgegengesetztem logischem Wert, welcher eine Bitintervallzeit ΔV (entsprechend der Datenrate A des Datensignals 1) später vorkommt als das Bit n. Die Überlagerung beider Schrittantworten N und N + 1 wird in Fig. 2c gezeigt. Der Extremwert mit relativem Minimum C der Schrittantwort N und die fallende Kurve im negativen Schritt N + 1 werden überlagert in einer Weise, dass die fallende Kurve des resultierenden Signals verschoben wird zu einer niedrigeren Amplitude von genau der Größe ΔV des dominanten negativen Extremwerts D zu der Zeit zu der er eine Schwelle T kreuzt. Aufgrund der begrenzten Übergangszeit der Kurven im Datensignal 1, wird die Amplitudenverschiebung ΔVübersetzt in eine Zeitverschiebung ΔJ. Die Verschiebung ΔJ stellt eine Zeitangleichung im Hinblick auf die gewünschte Schwellenüberschreitungszeit dar.
  • Eine Zeitangleichung findet nicht statt, wenn auf den positiven Schritt N des Bits n viele Bits von selbem Wert folgen, bevor ein Bit von entgegengesetztem Wert einen negativen Schritt verursacht (wie in den Fig. 2d-f dargestellt). In diesem Fall kann die Schrittantwort N des Bits n auf ihren Endwert kommen, bevor der negative Schritt erfolgt. Fig. 2d zeigt nochmals (wie in Fig. 2a) den positiven Schritt N des Bits n mit dem dominanten negativen Extremwert und dem relativen Minimum C. Fig. 2e zeigt die Schrittantwort N + K auf einen negativen Schritt n + k, der K Bits später vorkommt als Bit n und ohne eine Bitwertänderung dazwischen. Fig. 2f zeigt die Überlagerung beider Schrittantworten N und N + K. Ein Extremwert in der Schrittantwort N des vorhergehenden Bits n verschiebt nicht die fallende Kurve des negativen Schritts N + K zu der Zeit. Daher verursacht die fallende Kurve das Überscheiten der Schwelle T zu der erwarteten Bitzeit.
  • In realen Datensignalen mit Random-Inhalt variiert die Lauflänge von Bits mit selbem Wert, so dass Überlagerungen vorkommen zwischen den beiden Extremen der Fälle beschrieben in Fig. 2a-c (Schnell-Toggling von Bitwerten, kurze Lauflänge) und der Fälle beschrieben in Fig. 2d-f (langsames Toggling von Bitwerten, lange Lauflänge). Lauflängen, die nur teilweises Setteln der Schrittantworten erlauben, stellen daher Zwischenfälle dar mit Zeitangleichungen geringer als ΔJ.
  • Daher resultiert der generierte negative Extremwert (D) mit seiner Größe AV in der Maximumamplitude ΔJ des eingespeisten Jitters. Wie später beschrieben wird, impliziert dies, dass auch eine kontrollierte Menge von Pegelrauschen gleichzeitig eingespeist wird, so dass ein sogenanntes Daten-Auge (siehe Fig. 3a-b) des resultierenden Signals nicht nur horizontal geschlossen wird sondern auch vertikal in einer sehr kontrollierten Weise.
  • Fig. 3a-b zeigen die Konsequenz des erfindungsgemäßen Einspeisungsmechanismus, welcher die sogenannte Augen-Diagramm- Darstellung verwendet. Ein Datenaugendiagramm wird abgeleitet durch ein Überziehen von mehreren (und vorzugsweise allen) Schrittantworten verursacht durch mehrere (und vorzugsweise allen) Bits in einer Datenfolge (so wie Datensignal 1). Augendiagramme sind Fachleuten wohl bekannt und müssen hier nicht weiter spezifiziert werden.
  • Fig. 3a zeigt ein typisches schematisches Augendiagramm für ein ungefiltertes Datensignal. Das Augendiagramm der Fig. 3a zeigt einen breiten inneren offenen Augenbereich F1, wo der logische Wert eines Bits bestimmt werden kann ohne Fehler. Fig. 3b zeigt ein schematisches Augendiagramm für ein Datensignal gefiltert mit dem Filter übereinstimmend mit dem oben Ausgeführten. Das Augendiagramm der Fig. 3b zeigt einen bedeutend reduzierten inneren Augenbereich F2, wo der logische Wert eines Bits bestimmt werden kann ohne Fehler. Dieser innere Bereich kann genau kontrolliert werden mit dem Parameter der negativen dominanten Extremwertgröße ΔV.
  • Die Grenze des inneren Auges F2 ist rechts und links begrenzt durch den eingespeisten Jitter ΔJ. Ein anderer wichtiger Effekt ist, dass Pegelrauschen in der Größenordnung ΔV des dominanten negativen Extremwerts D eingespeist wird (siehe Fig. 3b). Die resultiert aus der Tatsache, dass jeder positive Schritt ein relatives Minimum C generiert. Wenn weitere Bits von selbem Wert folgen (d. h. Bits mit Datenraten Δt), verursacht dies die Schließung der oberen inneren Augengrenze bei diesem Level ΔV. Dies findet ebenso Anwendung für negative Schritte, so dass die untere Grenze des inneren Auges ebenfalls mit ΔV schließt. Daher wird also der innere Augenbereich auch vertikal in einer sehr kontrollierten Weise geschlossen:
  • Ein Jittereinspeisungsfilter einer vorteilhaften Ausführung ist von zweiter Ordnung. Daher kann der Jittereinspeisungsfilter mit weniger Filterkomplexität erreicht werden, z. B. aus wirtschaftlichen Gründen, Erleichterung der technischen Durchführung und Kontrolle. Die Jittereinspeisungsfilter-Synthese ist abgeleitet von der Beschreibung eines Systems zweiter Ordnung in der Frequenzdomäne:
  • In dieser Formel stellen z&sub1; und z&sub2; die Nullpunkte dar und p&sub1; und p&sub2; die Pole. Die Konstanten α und β visualisieren die Lage der Nullpunkte, welche mit O angegeben werden, und die Pole - angegeben mit X-auf dem Einheitskreis in der normalisierten komplexen Frequenzdomäne. (Fig. 4a). Variieren der Konstante α zwischen 0 und 2, generiert einander zugeordnete komplexe Pole und Nullpunkte und bewegt den Pol p&sub1; vom Punkt S = 0 + i1 (R) zum Punkt S = - 1 + i0 (Q) und den Pol p&sub2; vom Punkt S = 0 - i1 (T) zum Punkt S = -1 + i0 (Q). Dies findet auch Anwendung bei den Nullpunkten z&sub1; und z&sub2; bei Variieren von β von 0 bis 2.
  • Ein anderer wichtiger Fall von Pol-Nullpunkt-Lokalisierung ist gezeigt in Fig. 4b. Bei Variieren der Konstanten β zwischen 2 und positiver Unendlichkeit, liegen beide Pole auf der realen Achse und der Pol p&sub1; wird bewegt vom Punkt Q in Richtung des Ursprungs 0 + i0, und der Pol p&sub2; wird bewegt auf der realen Achse in Richtung negativer Unendlichkeit - + 10.
  • Eine vorteilhafte Ausführung des Filters zweiter Ordnung wird erreicht, wenn entweder beide Nullpunkte sich auf dem Einheitskreis befinden und näher an der imaginären Achse sind als die Pole (Fig. 4a) oder wenn die Nullpunkte sich auf dem Einheitskreis befinden, während die Pole auf der realen Achse sind (Fig. 4b). In dieser vorteilhaften Ausführung ist die Lokalisierung von Polen und Nullpunkten absichtlich unter Kontrolle, um horizontale und vertikale Augenschließung einzustellen und die Anpassung an eine gegebene Datenrate zu ermöglichen.
  • Als ein Ergebnis der Pol-Nullpunkt-Konfiguration dargestellt in Fig. 4a reagiert der Filter zweiter Ordnung auf eine Schrittfunktion im Datensignal mit einer Schrittantwort dargestellt in Fig. 5a. Als ein Ergebnis der Pol-Nullpunkt- Konfiguration dargestellt in Fig. 4b reagiert der Filter auf eine Schrittfunktion im Datensignal mit einer Schrittantwort dargestellt in Fig. 5b. In beiden Fällen werden die Kriterien, einen dominanten negativen Extremwert D mit einem relativen Minimum C zu haben nach der anfänglich steigenden Kurve B wie in Fig. 1 beschrieben, erfüllt. Im Falle der beiden einander zugeordneten komplexen Pole resultiert eine gedämpfte Oszillation mit mehreren Minima und Maxima vor Erreichen des konstanten Status wie in Fig. 5a dargestellt. Der erste dominante Extremwert D mit Minimum C ist der wichtige Extremwert für Amplitudenreduzierung im Fall der oszillierenden Schrittantwort. Im Falle von zwei realen Polen ist es eine kurzzeitige Amplitudenreduzierung (Extremwert) mit einem einzigen Minimum C vor dem asymptotischen Annähern an den konstanten Status, wie dargestellt in Fig. 5b. Dies ist das Ergebnis von zwei überlagerten Exponentialfunktionen generiert von den verschiedenen Positionen der Pole auf der realen Achse.
  • Fig. 6 zeigt das Ergebnis der Pol-Nullpunkt-Konfiguration der vorteilhaften Ausführung des Filters in der Frequenzdomäne. Sie zeigt eine Bandablehnung oder Notch-Filter-Operation in der Magnitudencharakteristik (U) und eine starke Diskontinuität in der Gruppenverzögerungscharakteristik (V). Sich bewegende Pole und Nullpunkte nahe aneinander (geringer Unterschied zwischen α und β) bedeutet eine geringe Abschwächung innerhalb des Ablehnungsbandes und eine kleine Diskontinuität der Gruppenverzögerung, welche äquivalent ist zu einem schwachen negativen Extremwert (D) mit einem kleinen negativen Minimum (C) in der Schrittantwort. Ein großer Unterschied zwischen α und β erzeugt eine hohe Abschwächung im Ablehnungsband und eine starke Diskontinuität der Gruppenverzögerung, welche äquivalent ist zu einem starken negativen Extremwert (D) mit einem starken negativen Minimum (C) in der Schrittantwort.
  • Die Pole nahe an die imaginäre Achse zu bewegen, bedeutet ein Oszillieren mit schwachem Dämpfen wie in Fig. 5a. Da die Nullpunkte jedoch näher an der imaginären Achse sein müssen als die Pole, reduziert das Bewegen der Pole in Richtung der imaginären Achse auch die Pol-Nullpunkt-Differenz und reduziert somit die Extremwertgröße des dominanten negativen Extremwerts (D). Bewegen der Pole auf dem Einheitskreis in Richtung der realen Achse erhöht das Dämpfen in der Oszillation. Da die Pol-Nullpunkt-Distanz größer sein kann, kann die Abschwächung in dem Pass-Band ebenfalls größer sein und in einem stärkeren negativen Extremwert (D) resultieren. Wenn schließlich Bewegen der Pole auf der realen Achse den dominanten negativen Extremwert erzeugt ohne Oszillation von Exponentialfunktionen, kann in diesem Fall die Pol-Nullpunkt- Distanz sogar größer sein und in einem relativen Minimum (C) resultieren, welches fast die Grundlinie berühren kann. Dieser Fall ist jedoch praktisch von weniger Bedeutung, da eine komplette vertikale Augenschließung bereits erreicht ist, wenn das relative Minimum (C) die Hälfte des Schritt- Amplitudenwerts des konstanten Status erreicht
  • Die Position der charakteristischen Frequenz (die Position des Abschwächungsmaximums) im Abschwächungsband ist gegeben durch den realen Teil des zugeordneten komplexen Nullpunkts z&sub1;. Diese charakteristische Frequenz bestimmt die Position des relativen Minimums (C) auf der Zeitachse und erlaubt daher das Anpassen an die Bitintervall-Zeit einer gegebenen Datenrate.
  • Fig. 7 zeigt die vorteilhafte Ausführung einer Filteranordnung mit einer Filterstruktur 20 gemäß der vorliegenden Erfindung zum Einspeisen von datenabhängigem Jitter und Pegelrauschen. Im Beispiel der Fig. 7, wird die Filterstruktur 20 zwischen den Knoten A und B eingefügt in eine Übertragungslinie 30, welche ein Datensignal von einer Datenquelle 40 in einen Datenbehälter 50 überträgt. Die Anordnung der Datenquelle 40, des Datenbehälters 50 und der Übertragungslinie 30 kann einfach endend sein oder differential. Quellenhindernisse 60A und 60B werden zum Zwecke der Komplettierung gezeigt. Fig. 8 zeigt eine vorteilhafte Ausführung der Filterstruktur 20 bestehend aus einem einfachen Serien-Resonanzkreislauf zweiter Ordnung. Der Resonanzkreislauf weist eine Serien-Anordnung eines Widerstandselements 210 auf mit Widerstandswert von R&sub2;, ein Induktionselement 220 mit einem Induktionswert von L&sub1; und ein Kapazitätselement 230 mit Kapazitätswert von C&sub1;. Im Beispiel der Fig. 8 können das Widerstandsverhalten R&sub2; des Widerstandselements 210 und das Kapazitätsverhalten C&sub1; des Kapazitätselements 230 variiert werden.
  • Die Widerstands-, Induktions- und Kapazitätselemente 210-230 können in jeder Sequenz und auf verschiedene Wege implementiert werden, z. B. kann das Kapazitätselement 230 implementiert werden als Varaktordiode, das Widerstandselement 210 als FET.
  • In der beschriebenen Anordnung der Fig. 8, ist die konstante α gegeben durch:
  • α = R&sub2;·
  • und die Konstante β ist gegeben durch:
  • In dieser vorteilhaften Ausführung wird die bedeutende Größe (C) des dominanten negativen Extremwerts (D) kontrolliert durch die Pol-Nullpunkt- Distanz ausgedrückt in der Differenz zwischen den Konstanten α und β und daher durch Variieren des Wertes des Widerstandselements R&sub2; (210). Dies erlaubt das Kontrollieren der horizontalen oder vertikalen Schließung des Datenauges (als Betrag des eingespeisten Jitters und Pegelrauschen). Die charakteristische Frequenz ist gegeben durch:
  • ω = 1/
  • Daher erlaubt das Variieren des Wertes C&sub1; des Widerstandselements (210) eine direkte Anpassung an die Bit-Intervall-Zeit einer gegebenen Datenrate.
  • Fig. 9-11 zeigen die Funktionsweise der vorteilhaften Ausführung beschrieben in Fig. 7 und 8. Die Schrittantwort einer einfachen Schrittantwort mit einem relativen Minimum nach der gewünschten Augenschließung und einer Zeitpositionierung angepaßt an die Bit-Intervall-Zeit der gegebenen Datenrate entspricht der Fig. 5b. Fig. 9 zeigt eine kurze Lauflängensituation (Lauflänge 1) und Fig. 10 zeigt eine lange Lauflängensituation (Lauflänge 12). Fig. 11 stellt das resultierende Datenauge dar von einer realen Messung mit einem Filter gemäß der Erfindung.
  • Der Extremwert-Jitter ΔJ kann berechnet werden basierend auf einer Anstiegs- /Abnahmezeit tr/f des Datensignals. Es wird angenommen, dass Einführen einer limitierten Anstiegs-/Abnahmezeit anstelle eines Schritts mit unbegrenzter Anstiegs-/Abnahmezeit die Größe ΔV des dominanten negativen Extremwerts nicht signifikant ändert:
  • Durch Variieren des Wertes C1 des Kapazitätselements kann der Filter 20 dimensioniert werden in einem sich wiederholenden Prozeß, so dass die Position Δtmin des relativen Minimums C paßt zur Bit-Intervallzeit Δt der gegebenen Datenrate. In einem nächsten Schritt kann die Größe ΔV des dominanten negativen Extremwerts D an der Position des relativen Minimums angepaßt werden in einer Weise, dass der Extremwert-Jitter ΔJ den gewünschten Wert hat (gegebene Anstiegs-/Abnahmezeit tr/f) und eine passende horizontale und vertikale Augenschließung generiert wird.
  • Natürlich kann die Serien-Anordnung der Fig. 8 ersetzt werden durch einen äquivalenten parallelen Resonanzschaltkreis z. B. seriell gekoppelt zwischen den Enden eines geöffneten Knotens A oder B.
  • Hinzufügen des Filters 20 in den Loopback-Pfad oder in den Stimulus-Pfad z. B. einer Hochgeschwindigkeits-Pinkarte erlaubt daher präzises Generieren von Augenschließung durch Einspeisen kontrollierter Mengen von Jitter und Pegelrauschen. Dies hilft, die Testanforderungen zu niedrigsten Kosten zu lösen. Horizontale und vertikale Augenschließungen resultierend vom eingespeisten Jitter und Pegelrauschen können variabel gestaltet werden und der Filter kann an verschiedene Datenraten angepaßt werden.
  • Es ist klar, dass die Erfindung ganz oder teilweise ausgeführt werden kann oder unterstützt von einem oder mehreren passenden Softwareprogrammen, welche gespeichert werden können oder anderweitig zur Verfügung gestellt von jeder Art von Datenträger und welche ausgeführt werden können in oder durch jede passende Datenverarbeitungseinheit. Insbesondere können Softwaretools verwendet werden zum Berechnen von Filterelementen und Charakteristiken oder zum Simulieren von Filterverhalten.

Claims (11)

1. Ein Filter (20) zur Einspeisung von datenabhängigem Jitter und datenabhängigem Pegelrauschen in ein digitales Datensignal (1) mit einer vorgegebenem Datenrate (A), wobei der Filter (20) auf eine Schrittfunktion mit einer Schrittantwort (2) reagiert und nach einer ersten Zunahme oder Abnahme (B) einen wesentlichen Extremwert (C) zeigt, wie ein Minimum oder Maximum, entgegengesetzt der ersten Zunahme oder Abnahme, wobei das zeitliche Vorkommen des wesentlichen Extremwerts (C) mit Hinblick auf die Schrittfunktion im Wesentlichen im Bereich der gegebenen Datenrate (A) ist.
2. Der Filter (20) nach Anspruch 1, wobei der Filter (20) zumindest zweiter Ordnung ist.
3. Der Filter (20) nach Anspruch 2, wobei der Filter (20) ein Widerstandselement (210) aufweist mit Widerstandswert von R&sub2;, ein Induktionselement (220) mit einem Induktionswert von L&sub1;, und ein Kapazitätselement (230) mit einem Kapazitätswert von C&sub1;.
4. Der Filter (20) nach Anspruch 3, wobei der Widerstandswert von R&sub2; und/oder der Kapazitätswert von C&sub1; variiert werden kann.
5. Der Filter (20) nach Anspruch 3, wobei das Widerstandselement (210), das Induktionselement (220) und das Kapaziätselement (230) gekoppelt werden als Serie oder ein paralleler Resonanzschaltkreis.
6. Der Filter (20) nach Anspruch 2 mit einem Widerstandselement (210) und mindestens zwei Elementen mit Kapaziäts- (230) und/oder Induktionsverhalten (220)
7. Der Filter (20) nach Anspruch 2, wobei sich beide Nullpunkte des Filters zweiter Ordnung (20) auf dem Einheitskreis befinden, und beide Nullpunkte näher an der imaginären Achse sind als die Pole oder die Pole sich auf der realen Achse befinden.
8. Ein Filter (20) zur Einspeisung von datenabhängigem Jitter und datenabhängigem Pegelrauschen in ein digitales Datensignal mit einer gegebenen Datenrate, wobei der Filter (20) auf eine zunehmende Schrittfunktion mit einer Schrittantwort reagiert, welche zumindest ein wesentliches Minimum nach einer ersten Zunahme aufweist, wobei das zeitliche Vorkommen des zumindest einen wesentlichen Minimums der Schrittfunktion im Wesentlichen im Bereich der gegebenen Daten ist.
9. Verwenden eines Filters (20) nach einem der genannten Ansprüche zur Einspeisung von datenabhängigem Jitter und datenabhängigem Pegelrauschen in ein digitales Datensignal mit einer gegebenen Datenrate.
10. Ein Verfahren zur Einspeisung von datenabhängigem Jitter und datenabhängigem Pegelrauschen in ein digitales Datensignal (1) mit einer gegebenen Datenrate (A), wobei das Verfahren folgende Schritte aufweist:
(a) Senden des digitalen Datensignals (1) an einen Filter (20), welcher auf eine Schrittfunktion mit einer Schrittantwort (2) reagiert und nach einer ersten Zunahme oder Abnahme (B) einen wesentlichen Extremwert (C) zeigt, wie ein Minimum oder ein Maximum, entgegengesetzt der ersten Zunahme oder Abnahme, und
(b) Anpassen des Filters (20), so dass das zeitliche Vorkommen des wesentlichen Extremwerts (C) im Hinblick auf die Schrittfunktion im Wesentlichen im Bereich der gegebenen Datenrate ist (A).
11. Ein Softwareprogramm oder -produkt, vorzugsweise gespeichert auf einem Datenträger, zum Durchführen des Verfahrens nach Anspruch 10, wenn dieses auf einem Datenverarbeitungssystem wie einem Computer durchgeführt wird.
DE60100114T 2001-04-03 2001-04-03 Filter zur Einspeisung von datenabhängigem Jitter und Pegelgeräusch Expired - Lifetime DE60100114T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP01108337A EP1162739B1 (de) 2001-04-03 2001-04-03 Filter zur Einspeisung von datenabhängigem Jitter und Pegelgeräusch

Publications (2)

Publication Number Publication Date
DE60100114D1 DE60100114D1 (de) 2003-04-10
DE60100114T2 true DE60100114T2 (de) 2003-10-02

Family

ID=8177025

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60100114T Expired - Lifetime DE60100114T2 (de) 2001-04-03 2001-04-03 Filter zur Einspeisung von datenabhängigem Jitter und Pegelgeräusch

Country Status (4)

Country Link
US (1) US6961745B2 (de)
EP (1) EP1162739B1 (de)
JP (1) JP4208046B2 (de)
DE (1) DE60100114T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006006048B4 (de) * 2005-02-11 2008-05-15 Advantest Corp. Testgerät und Testverfahren

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7184469B2 (en) 2003-02-06 2007-02-27 Verigy Pte. Ltd. Systems and methods for injection of test jitter in data bit-streams
EP1508813B1 (de) * 2003-08-20 2007-01-31 Agilent Technologies, Inc. Spektrale Jitter-Analyse mit Jitter-Modulation-Wellenform-Analyse
US7203460B2 (en) * 2003-10-10 2007-04-10 Texas Instruments Incorporated Automated test of receiver sensitivity and receiver jitter tolerance of an integrated circuit
US7136773B2 (en) * 2003-12-16 2006-11-14 Advantest Corporation Testing apparatus and testing method
JP2005233933A (ja) * 2004-01-19 2005-09-02 Nec Electronics Corp 組合せ試験方法及び試験装置
JP2006025114A (ja) * 2004-07-07 2006-01-26 Kawasaki Microelectronics Kk 通信装置
US7239969B2 (en) 2004-11-09 2007-07-03 Guide Technology, Inc. System and method of generating test signals with injected data-dependent jitter (DDJ)
WO2006063361A2 (en) 2004-12-08 2006-06-15 Guide Technology Periodic jitter (pj) measurement methodology
JP4811902B2 (ja) * 2004-12-24 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置のテスト方法
US8327204B2 (en) * 2005-10-27 2012-12-04 Dft Microsystems, Inc. High-speed transceiver tester incorporating jitter injection
US20070121711A1 (en) * 2005-11-30 2007-05-31 Offord Glen E PLL with programmable jitter for loopback serdes testing and the like
US7681091B2 (en) * 2006-07-14 2010-03-16 Dft Microsystems, Inc. Signal integrity measurement systems and methods using a predominantly digital time-base generator
US7813297B2 (en) * 2006-07-14 2010-10-12 Dft Microsystems, Inc. High-speed signal testing system having oscilloscope functionality
US7849374B1 (en) * 2006-10-11 2010-12-07 Ltx Corporation Testing a transceiver
EP2115940A2 (de) * 2007-02-09 2009-11-11 DFT Microsystems, Inc. System und verfahren zur testung der physischen schicht serieller hochgeschwindigkeitsverbindungen in deren einsatzumgebungen
US8255188B2 (en) * 2007-11-07 2012-08-28 Guidetech, Inc. Fast low frequency jitter rejection methodology
US20090158100A1 (en) * 2007-12-13 2009-06-18 Advantest Corporation Jitter applying circuit and test apparatus
US7843771B2 (en) * 2007-12-14 2010-11-30 Guide Technology, Inc. High resolution time interpolator
US7917319B2 (en) * 2008-02-06 2011-03-29 Dft Microsystems Inc. Systems and methods for testing and diagnosing delay faults and for parametric testing in digital circuits
JP5210840B2 (ja) * 2008-12-10 2013-06-12 株式会社アドバンテスト ジッタ印加装置および試験装置
JP5716604B2 (ja) 2011-08-08 2015-05-13 富士通株式会社 回路シミュレータプログラム,装置およびアイパターン生成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2146205B (en) * 1983-09-03 1987-06-24 Marconi Instruments Ltd Jitter circuits assessing jitter performance
US5121342A (en) * 1989-08-28 1992-06-09 Network Communications Corporation Apparatus for analyzing communication networks
DE69031201T2 (de) * 1989-09-29 1998-02-19 Toshiba Kawasaki Kk Phasensynchrone Regeleinrichtung zur Herstellung eines Referenztaktsignals in einem Plattenantriebssystem
US5309428A (en) * 1993-01-11 1994-05-03 John Fluke Mfg. Co., Inc. Token ring local area network testing apparatus for phase jitter testing
US5751766A (en) * 1995-04-27 1998-05-12 Applied Signal Technology, Inc. Non-invasive digital communications test system
US6076175A (en) * 1997-03-31 2000-06-13 Sun Microsystems, Inc. Controlled phase noise generation method for enhanced testability of clock and data generator and recovery circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006006048B4 (de) * 2005-02-11 2008-05-15 Advantest Corp. Testgerät und Testverfahren

Also Published As

Publication number Publication date
EP1162739A1 (de) 2001-12-12
JP4208046B2 (ja) 2009-01-14
US6961745B2 (en) 2005-11-01
DE60100114D1 (de) 2003-04-10
JP2002368827A (ja) 2002-12-20
EP1162739B1 (de) 2003-03-05
US20020174159A1 (en) 2002-11-21

Similar Documents

Publication Publication Date Title
DE60100114T2 (de) Filter zur Einspeisung von datenabhängigem Jitter und Pegelgeräusch
DE68916053T2 (de) Binärdaten-Regenerator mit adaptivem Schwellwertpegel.
DE3308903C2 (de)
DE69431266T2 (de) Pufferschaltungen
DE2432834C3 (de) Entzerrer für digitale Übertragung
EP0521341B1 (de) Entzerrer für optisch übertragene Nachrichtensignale
DE102011086659A1 (de) Verfahren und vorrichtung zur steuerung eines zeitkontinuierlichen linear-equalizers
DE3877781T2 (de) Automatische verstaerkungsregelungseinrichtung fuer videosignale.
EP0028734A1 (de) Vorrichtung in einer Signal- bzw. Datenübertragungsanlage zur Einstellung einer Entzerrerschaltung
DE102013214870A1 (de) Teilnehmerstation für ein Bussystem und Verfahren zur Verbesserung derFehlerrobustheit einer Teilnehmerstation eines Bussystems
EP0521342A2 (de) Entzerrer für optische Nachrichtenübertragungssysteme
DE3623136C2 (de)
DE60213443T2 (de) Speicherschaltung und schaltung zur erkennung eines gültigen überganges
EP1111706B1 (de) Vorrichtung zur Signalübertragung zwischen beweglichen Teilen
DE10241848A1 (de) Verfahren zur Erfassung von optischen bzw. elektrischen Signalfolgen und Augenmonitor zur Erfassung und Darstellung von Signalfolgen
DE112007000795T5 (de) Jitterverstärker, Jitterverstärkungsverfahren, elektronische Vorrichtung, Prüfvorrichtung und Prüfverfahren
DE69211585T2 (de) Verfahren und Schaltungsanordnung zur Prüfung zweiseitiger, serialer Übertragungen
DE3700417C2 (de)
EP1187330B1 (de) Spannungskomparatorschaltung für die Einhüllende einer Wechselspannung und Verfahren dazu
DE2232757C3 (de) Vorsatz-Schaltungsanordnung zu einem Datenempfänger
DE10241810B4 (de) Schaltungsanordnung zur Auswertung eines reflektierten Signals
DE3724402C2 (de) Verfahren zur Prüfung der Störfestigkeit von mit Filtern am Eingang ausgerüsteten elektronischen Geräten
DE3545263A1 (de) Verfahren zur wechselspannungsgekoppelten uebertragung digitaler signale auf metallenen leiterpaaren ueber verbindungen jeweils wechselnder laenge
WO2005054902A1 (de) Schaltungsanordnung zur auswertung eines reflektierten signals
DE102021001093B4 (de) Eingebundenes Testinstrument für Hochgeschwindigkeitsschnittstellen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: VERIGY (SINGAPORE) PTE. LTD., SINGAPORE, SG

R082 Change of representative

Ref document number: 1162739

Country of ref document: EP

Representative=s name: SCHOPPE, ZIMMERMANN, STOECKELER, ZINKLER & PARTNER