DE4311395A1

DE4311395A1 - Multiplication circuit

Info

Publication number: DE4311395A1
Application number: DE19934311395
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1992-03-30
Filing date: 1993-04-02
Publication date: 1994-11-03

Abstract

The multiplication circuit according to the subject of the invention is a further development of the multiplication circuit according to P 4218870.9. The control unit (12) is thus also provided with a circuit (13), which controls the number of pulse cycles of circuit (16) for each multiplier digit, and thus sets the multiplication in motion. <IMAGE>

Description

Gegenstand der Erfindung ist die Verbesserung der Type A der Multiplizierschaltung nach P 42 18 870.9 , bei welcher die Multiplikatorziffern von einem Schieberegister aus ver arbeitet werden.The invention relates to the improvement of type A. the multiplier circuit according to P 42 18 870.9, in which ver the multiplier digits from a shift register be working.

In Fig. 1a bis 1c ist die Haupt-Schaltung 10 dargestellt, welche aus den Teil-Schaltungen 10a bis 10c besteht. In Fig. 2 ist die Tetraden-Schaltung 11 dargestellt. In Fig. 3 ist die Gesamt-Darstellung dargestellt. In Fig. 4 und 5 ist das Steuerwerk 12 dargestellt. In Fig. 6 ist die Zif fern-Eingabeschaltung 20 dargestellt. In Fig. 7 ist die Schaltung 13 dargestellt. In Fig. 8 ist die Schaltung 14 der Schaltung 13 dargestellt. In Fig. 9 ist die Schaltung 16 dargestellt. In Fig. 9b ist die Impuls-Wechselschaltung 32 der Schaltung 16 dargestellt. In Fig. 10a und 10b ist die Impuls-Schaltung 29 der Schaltung 16 dargestellt. In Fig. 11 ist der Impuls-Zähler 15 der Schaltung 13 darge stellt. In Fig. 12 ist die Anzeigeschaltung 45 dargestellt.In Figs. 1a to 1c, the main circuit 10 is shown, which consists of the sub-circuits 10 a to 10 c. In FIG. 2, the tetrads circuit 11 is shown. The overall representation is shown in FIG. 3. In Figs. 4 and 5, the control unit 12 is shown. In Fig. 6, the Zif remote input circuit 20 is shown. The circuit 13 is shown in FIG. 7. In FIG. 8, the circuit 14 of the circuit 13 illustrated. Circuit 16 is shown in FIG . In Fig. 9b, the pulse changing circuit 32 of the circuit 16 is shown. In Fig. 10a and 10b, the pulse circuit 29 is shown the circuit 16. In Fig. 11, the pulse counter 15 of the circuit 13 is Darge. In Fig. 12, the display circuit 45 is shown.

Die Haupt-Schaltung 10 (Fig. 1a bis 1c) besteht aus der Tetraden-Addierschaltung 11 und den vierfachen Schieberegis tern 21 und 55 und den Speicherreihen 22 und 25 und dem Leit ungs-System BL mit den Tor-Schaltungen 24 und 29 und 33, wel che aus je 8 Einzel-Torschaltungen bestehen, die ihrerseits je 4fach sind. An weiteren Teilen besteht diese Haupt- Schaltung 10 aus den Tor-Schaltungen 61 bis 63, welche je 32 fach sind und den Dioden 27. Die Anzeigeschaltung hat die Nummer 45. In der Gesamt-Darstellung (Fig. 3) ist für je 4 Leitungen nur eine Leitung dargestellt und sind somit an Stelle von je 32 Leitungen nur je 8 Leitungen dargestellt.The main circuit 10 ( Fig. 1a to 1c) consists of the tetrad adding circuit 11 and the fourfold shift registers 21 and 55 and the memory rows 22 and 25 and the line system BL with the gate circuits 24 and 29 and 33rd , which consist of 8 individual goal scorings, each of which is 4-fold. In other parts, this main circuit 10 consists of the gate circuits 61 to 63 , which are 32 times each, and the diodes 27 . The display has the number 45 . In the overall representation ( FIG. 3), only one line is shown for every 4 lines and therefore only 8 lines are shown instead of 32 lines.

Die Tetraden-Addierschaltung 11 (Fig. 2) besteht aus 2 Und- Schaltungen 1 und 2 Und-Schaltungen 4 mit je 2 Eingängen und 2 Negier-Schaltungen 2 und 2 Oder-Schaltungen 3 mit je 2 Eingängen und den Oder-Schaltungen 3 und 5 mit je 2 Eingän gen und 5 Und-Schaltungen 6 mit je 2 Eingängen und 5 Oder- Schaltungen 7 mit je 2 Eingängen und den Und-Schaltungen 8 und 10 und 12 und 14 mit je 2 Eingängen und den Negier- Schaltungen 11 und 13 und den Oder-Schaltungen 9 und 15 mit je 2 Eingängen und den Oder-Schaltungen 16 und 17 mit je 3 Eingängen und den dualen Voll-Addierern 23 und 24 und den zugehörigen Leitungen. Die Eingänge A sind die Eingänge für die Ziffern des Multiplilanden und die Eingänge B die Ein gänge für die Ziffern der Zwischen-Ergebniszahl. Die Aus gänge G liefern aufeinanderfolgend die Ziffern der Folge- Zwischen-Ergebniszahl. Der Übertrag-Eingang hat die Bezeich nung x und der Übertrag-Ausgang die Bezeichnung y.The tetrad adder circuit 11 ( FIG. 2) consists of 2 AND circuits 1 and 2 AND circuits 4 with 2 inputs each and 2 negation circuits 2 and 2 OR circuits 3 with 2 inputs each and the OR circuits 3 and 5 with 2 inputs each and 5 AND circuits 6 with 2 inputs each and 5 OR circuits 7 with 2 inputs each and the AND circuits 8 and 10 and 12 and 14 with 2 inputs each and the negating circuits 11 and 13 and the OR circuits 9 and 15 with 2 inputs each and the OR circuits 16 and 17 with 3 inputs each and the dual full adders 23 and 24 and the associated lines. Inputs A are the inputs for the digits of the multiplier and inputs B are the inputs for the digits of the intermediate result number. The outputs G successively deliver the digits of the sequence intermediate result number. The carry input has the designation x and the carry output has the designation y.

Das Steuerwerk 12 (Fig. 4 und 5) besteht aus den Teil- Schaltungen 12a und 12b und somit aus den Schaltungen 13 und 16 und den Flip-Flops 2 bis 4 und den Und-Schaltungen 9 und 11 und 14 und 15 und 22 mit je 2 Eingängen und den Oder- Schaltungen 18 und 19 mit je 2 Eingängen und der Oder- Schaltung 20 mit 4 Eingängen und der Und-Schaltung 21 mit 3 Eingängen und den zugehörigen Leitungen.The control unit 12 ( Fig. 4 and 5) consists of the sub-circuits 12 a and 12 b and thus from the circuits 13 and 16 and the flip-flops 2 to 4 and the AND circuits 9 and 11 and 14 and 15 and 22 with 2 inputs each and the OR circuits 18 and 19 with 2 inputs each and the OR circuit 20 with 4 inputs and the AND circuit 21 with 3 inputs and the associated lines.

Die Ziffern-Eingabeschaltung 20 (Fig. 6) besteht aus 11 Tipp-Schaltern 17 und 3 Tipp-Schaltern 19 und der Oder- Schaltung 1 mit 9 Eingängen und der Oder-Schaltung 2 mit 2 Eingängen und der Oder-Schaltung 3 mit 5 Eingängen und 2 Oder-Schaltungen 4 mit je 4 Eingängen und der Oder-Schalt ung 5 mit 8 Eingängen und 2 Tor-Schaltungen 6 und 7, besteh end aus je 4 Und-Schaltungen mit je 2 Eingängen und den Flip-Flops 8 bis 10 und den Und-Schaltungen 11 und 12 mit je 2 Eingängen und den Oder-Schaltungen 14 bis 16 mit je 2 Ein gängen und den zugehörigen Leitungen.The digit input circuit 20 ( FIG. 6) consists of 11 tap switches 17 and 3 tap switches 19 and the OR circuit 1 with 9 inputs and the OR circuit 2 with 2 inputs and the OR circuit 3 with 5 inputs and 2 OR circuits 4 with 4 inputs each and the OR circuit 5 with 8 inputs and 2 gate circuits 6 and 7 , consisting of 4 AND circuits each with 2 inputs and the flip-flops 8 to 10 and the AND circuits 11 and 12 with 2 inputs each and the OR circuits 14 to 16 with 2 inputs each and the associated lines.

Die Schaltung 13 (Fig. 7) besteht aus der Schaltung 14 und dem Impuls-Zähler 15 und 9 Und-Schaltungen 1 mit je 2 Ein gängen und der Oder-Schaltung 2 mit 9 Eingängen und der Ne gier-Schaltung 3 und den zugehörigen Leitungen. The circuit 13 ( Fig. 7) consists of the circuit 14 and the pulse counter 15 and 9 AND circuits 1 with 2 inputs and the OR circuit 2 with 9 inputs and the Ne gier circuit 3 and the associated lines .

Die Schaltung 14 (Fig. 8) besteht aus den Und-Schaltungen 1 und 4 mit je 2 Eingängen und den Oder-Schaltungen 2 und 3 mit je 2 Eingängen und den zugehörigen Leitungen.The circuit 14 ( Fig. 8) consists of the AND circuits 1 and 4 with 2 inputs each and the OR circuits 2 and 3 with 2 inputs each and the associated lines.

Die Schaltung 16 (Fig. 9) besteht als der Impuls-Schaltung 29 und der Impuls-Wechselschaltung 32 und den zugehörigen Leitungen.The circuit 16 ( FIG. 9) consists of the pulse circuit 29 and the pulse changeover circuit 32 and the associated lines.

Die Impuls-Wechselschaltung (32) besteht aus den Flip-Flops 1 und 2 und den Und-Schaltungen 3 bis 5 mit je 2 Eingängen und der Negier-Schaltung 6 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung d. Die Impuls-Aus gänge, welche abwechselnd je einen Impuls liefern, haben die Bezeichnungen a und b. Der Rückstell-Eingang hat die Be zeichnung r. (Fig. 9b).The pulse changeover circuit ( 32 ) consists of the flip-flops 1 and 2 and the AND circuits 3 to 5 , each with 2 inputs and the negation circuit 6 and the associated lines. The pulse input has the designation d. The pulse outputs, which alternately deliver one pulse each, have the designations a and b. The reset input has the designation r. ( Fig. 9b).

Die Impuls-Schaltung 29 (Fig. 10 a und 10 b) besteht aus den Teil-Schaltungen 29 a und 29 b und somit aus 16 Flip- Flops 1 bis 16 und 16 Und-Schaltungen 21 mit je 2 Eingängen und 12 Und-Schaltungen 22 mit je 2 Eingängen und 4 Dioden 26 und der Oder-Schaltung 27 mit 2 Eingängen und den zugehöri gen Leitungen.The pulse circuit 29 ( Fig. 10 a and 10 b) consists of the sub-circuits 29 a and 29 b and thus from 16 flip-flops 1 to 16 and 16 AND circuits 21 , each with 2 inputs and 12 AND circuits 22 each with 2 inputs and 4 diodes 26 and the OR circuit 27 with 2 inputs and the associated lines.

Der Impuls-Zähler 15 (Fig. 11) besteht aus 9 Flip-Flops 1 bis 9 und 7 Und-Schaltungen 11 mit je 2 Eingängen und 9 Und- Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 5 Eingängen und dem weiteren Flip-Flop 15 und 2 Und- Schaltungen 16 und 2 Und-Schaltungen 17 mit je 2 Eingängen und 2 Negier-Schaltungen 18 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Die Rückstell- Eingänge auf den Zählerstand 1 haben die Bezeichnungen ra und rb. Die Zählerstand-Ausgänge haben die Bezeichnungen 1 bis 9. Der Eingang u2 liegt im Betriebs-Zustand ständig an H-Potential. The pulse counter 15 ( Fig. 11) consists of 9 flip-flops 1 to 9 and 7 AND circuits 11 with 2 inputs each and 9 AND circuits 12 with 2 inputs each and the OR circuit 13 with 5 inputs and the further flip-flop 15 and 2 AND circuits 16 and 2 AND circuits 17 , each with 2 inputs and 2 negation circuits 18 and the associated lines. The pulse input has the designation a. The reset inputs on counter reading 1 have the designations ra and rb. The meter reading outputs have the designations 1 to 9 . In the operating state, input u2 is constantly at H potential.

Die Anzeigeschaltung 45 (Fig. 12) ist um 3 Teil-Schaltungen verkürzt dargestellt und besteht aus einer Anfangs-Teil- Schaltung 1 und 6 mittleren Teil-Schaltungen 2 und einer Schluß-Teil-Schaltung 3. Eine mittlere Teil-Schaltung 2 be steht aus einer Und-Schaltung 3 mit 2 Eingängen und 2 Oder- Schaltungen 4 und 7 mit je 2 Eingängen und einer Oder-Schalt ung 5 mit 4 Eingängen und einer Negier-Schaltung 6 und 2 Dioden 8 und einer Und-Schaltung 9 mit 3 Eingängen und einer Dekodier-Schaltung 10 und den zugehörigen Leitungen. Die Komma-Schieberegister haben die Nummern 50 a und 50 b.The display circuit 45 ( FIG. 12) is shown shortened by 3 sub-circuits and consists of an initial sub-circuit 1 and 6 middle sub-circuits 2 and a final sub-circuit 3 . A middle sub-circuit 2 consists of an AND circuit 3 with 2 inputs and 2 OR circuits 4 and 7 with 2 inputs each and an OR circuit 5 with 4 inputs and a negation circuit 6 and 2 diodes 8 and an AND circuit 9 with 3 inputs and a decoding circuit 10 and the associated lines. The comma shift registers have the numbers 50 a and 50 b.

Die Eingänge u2 liegen im Betriebszustand ständig an H-Po tential. Die Eingänge r werden beim Antippen der Taste R von Abzweigungen des Ausgangs R2 rückstell-angesteuert. Der Ausgang K steuert das Schieberegister 21 mit Links-Ver schiebetakten an. Der Ausgang I steuert das Schieberegister 55 mit Rechts-Verschiebetakten an. Die Ausgänge S1 steuern die Eingänge s1 des Schieberegisters 21 an (Wertigkeit 5 an. Wertigkeit 5 angeschlossen). Die Ausgänge S2 steuern die Eingänge s2 des Schieberegisters 55 an (Wertigkeit 5 an Wertigkeit 5 angeschlossen). Die Ausgänge S3 steuern die Eingänge s3 an (richtig dargestellt). Der Eingang t wird mit der Takt-Frequenz angesteuert. Der Ausgang L1 steuert mit einem H-Impuls die Rückstellung der Speicherreihe 22 an. Der Ausgang L2 steuert mit einem H-Impuls den Eingang l2 an und somit die Einblendung der vorherigen Zwischen-Ergebnis zahl von der Speicherreihe 25 über die Tor-Schaltung 63 in die Speicherreihe 22 an. Der Ausgang L3 steuert mit einem H-Impuls die Rückstellung der Speicherreihe 25 an. Der Aus gang S4 hat dann H-Potential, wenn die Zahl 99999999 über laufen ist. Der Ausgang N1 steuert die erste Rück-Stellung des Schieberegisters 55 an. Der Ausgang N2 steuert die erste Rückstellung des Komma-Schieberegisters 50 b an. Der Ausgang E1 steuert die zweite Rückstellung des Schiebere gisters 55 an. Der Ausgang E2 steuert die zweite Rückstell ung des Komma-Schieberegisters 50b an. Der Ausgang C1 steuert den Eingang c1 an. Der Ausgang I2 steuert den Ein gang i2 der Schaltung 45 an. Der Ausgang I3 steuert den Eingang i3 an. Der Ausgang N3 steuert den Eingang n3 an. Der Ausgang N4 steuert den Eingang n4 an. Der Ausgang N5 steuert den Eingang n5 an. Der Ausgang N6 steuert den Ein gang n6 an. Der Ausgang C4 steuert den Eingang c4 an. Der Ausgang C5 steuert den Eingang c5 an.In the operating state, the inputs u2 are constantly at H potential. Inputs r are reset-controlled by tapping the R button on branches of output R2. The output K controls the shift register 21 with left-shift clocks. The output I controls the shift register 55 with right shift clocks. The outputs S1 control the inputs s1 of the shift register 21 (value 5 on. Value 5 connected). The outputs S2 control the inputs s2 of the shift register 55 (value 5 connected to value 5 ). The outputs S3 control the inputs s3 (shown correctly). The input t is driven with the clock frequency. The output L1 controls the reset of the memory row 22 with an H pulse. The output L2 controls the input l2 with an H pulse and thus the display of the previous intermediate result number from the memory row 25 via the gate circuit 63 in the memory row 22 . The output L3 controls the reset of the memory row 25 with an H pulse. The output S4 has high potential if the number 99999999 has overflowed. The output N1 controls the first reset position of the shift register 55 . The output N2 controls the first reset of the comma shift register 50 b. The output E1 controls the second reset of the shift register 55 . The output E2 controls the second reset of the comma shift register 50 b. Output C1 controls input c1. The output I2 controls the input i2 of the circuit 45 . Output I3 controls input i3. Output N3 controls input n3. The output N4 controls the input n4. Output N5 controls input n5. The output N6 controls the input n6. Output C4 controls input c4. The output C5 controls the input c5.

Der Ausgang 1 (Fig. 6) steuert das Schieberegister 21 mit Links-Verschiebetakten an. Der Ausgang 2 steuert das Schie beregister 55 mit Links-Verschiebetakten an. Der Ausgang 3 steuert das Komma-Schieberegister 50a mit Links-Verschie betakten an. Der Ausgang 4 steuert das Komma-Schieberegis ter 50b mit Links-Verschiebetakten an.The output 1 ( FIG. 6) controls the shift register 21 with left shift clocks. The output 2 controls the shift register 55 with left shift clocks. The output 3 controls the comma shift register 50 a with left shift clocks. Output 4 controls the comma shift register 50 b with left shift clocks.

Mittels Antippen der Taste M wird die Eingabe des Multipli kators vor-angesteuert. Mittels Antippen der Taste G wird der additive Multiplikations-Ablauf ausgelöst. Mittels An tippen der Taste R wird die gesamte Rechenschaltung rück stell-angesteuert. By pressing the M key, the multipli is entered kators pre-driven. By pressing the G button the additive multiplication process triggered. By means of tapping the R button will reset the entire arithmetic circuit actuated.

Die Wirkungsweise dieser elektronischen Multiplizierschalt ung ergibt sich wie folgt: Zuerst muß diese Multiplizier schaltung mittels Antippen der Taste R rückgestellt werden, sofern sie nicht schon rückgestellt ist. In dieser Grund- Stellung ist die Eingabe des Multiplikanden vor-angesteuert und wird der Multiplikand über die Tastatur 17 der Schalt ung 20 in die Schieberegister 21 und 55 eingetippt, weil hierbei nicht nur die Tor-Schaltung 6 vor-angesteuert ist, sondern auch die Tor-Schaltung 7 vor-angesteuert ist. Die Ziffern werden in normaler Reihenfolge eingetippt; wenn als Multiplikand die Zahl 6928 zur Verarbeitung kommt, wird so mit zuerst die Ziffer 6 eingetippt. Ein eventuelles Komma wird in der richtigen Reihenfolge über die Taste P einge tippt. Der Eingang n3 liegt hierbei vom Ausgang N3 an H- Potential; somit ist die Tor-Schaltung 61 vor-angesteuert und wird das Eintippen dieses Multiplikanden vom Schiebere gister 55 aus von der Anzeigeschaltung 45 angezeigt. Nach diesem Eintippen des Multiplikanden wird die Taste M ange tippt und damit die Eingabe des Multiplikators vor-angesteu ert, welcher nur in das Schieberegister 55 eingetippt wird. Dann wird über die Tastatur 17 in normaler Reihenfolge der Multiplikator in das Schieberegister 55 eingetippt; hierbei ist nur die Tor-Schaltung 7 vor-angesteuert und wird somit der Multipikator von den Ausgängen S2 der Schaltung 20 über die Eingänge s2 des Schieberegisters 55 in dieses Schieberegister 55 eingetippt. Auch hierbei liegt der Ein gang n3 an H-Potential. Nachdem sich nun jede dieser beiden Zahlen in ihrem Schieberegister befindet, wird die Taste G angetippt und damit der additive Multiplikations-Ablauf aus gelöst, indem hierbei die Und-Schaltung 9 der Teil-Schaltung 12b vor-angesteuert wird. Falls bei dieser Multiplikation als Multiplikator die Zahl 7364 zur Verarbeitung kommt, wird nun somit die Ziffer 4 verarbeitet, indem erst beim vierten Additions-Zyklus der Ausgang d der Schaltung 13 von L-Poten tial auf H-Potential wechselt. Damit kippt vom a-Impuls der Schaltung 16 das Flip-Flop 2 in seine Links-Stellung und liefert der Ausgang der Und-Schaltung 21 beim b-Impuls der Schaltung 16 einen H-Impuls, welcher über den Ausgang K das Schieberegister 21 links-verschiebend ansteuert und über den Ausgang I das Schieberegister 55 rechts-verschiebend ansteu ert. Somit wurde nun der Multiplikand im Schieberegister 21 um eine Stelle nach links verschoben und der Multiplikator im Schieberegister 55 um eine stelle nach rechts verschoben und liegt somit an den Eingängen s3 der Schaltung 13 die Ziffer 6 an. Die Rückstellung der Schaltung 13 erfolgt beim nächsten NK-Impuls-Zyklus, indem über die Leitung c der Im puls-Zähler 15 der Schaltung 13 auf den Zählerstand 1 rück gestellt wird. Dann folgt der H-Impuls der Leitung d, welcher die Schaltung 13 mit einem Aufwärts-H-Impuls ansteuert und damit den Zählerstand des Impuls-Zählers 15 von 1 auf 2 an hebt. Beim sechsten Additions-Zyklus steigt somit der Zähler stand des Impulszählers von 6 auf 7 und ist somit wieder die Umd-Schaltung 11 der Teil-Schaltung 12a vor-angesteuert. Somit liefert nun wieder der Ausgang der Und-Schaltung 21 einen H-Impuls, welcher das Schieberegister 21 nach links mit einen Takt ansteuert und das Schieberegister 55 nach rechts mit einem Takt ansteuert. Somit sind nun die beiden ersten Multiplikatorziffern 4 und 6 verarbeitet und wird die Schalt ung 13 wieder rückgesetzt und die beiden Schieberegister 21 und 55 mit je einem Takt angesteuert. Somit folgt nun die Verarbeitung der Multiplikatorziffer 3 und dann die Verar beitung der Multiplikatorziffer 7 auf dieselbe Weise. Mit der Verarbeitung der Multiplikator-Ziffer 7 ist diese Mul tiplikation zu Ende. Hierbei wechselt der Ausgang C5 des Schieberegisters 55 von L-Potential auf H-Potential und wird der Eingang c5 der Teil-Schaltung 12a mit H-Potential an gesteuert und damit das Flip-Flop 3 in seine Rechts-Stel lung gekippt. Damit ist die Und-Schaltung 22 vor-angesteu ert und kippt beim b-Impuls der Schaltung 16 das Flip- Flop 4 in seine Links-Stellung. Vom Ausgang der Und-Schalt ung 22 wird hierbei außerdem über die Oder-Schaltungen 18 und 16 das Flip-Flop 9 der Schaltung 20 in seine Rechts- Stellung gekippt und damit die Takt-Ansteuerung der Schalt ung 16 ausgestaltet. Somit ist nun die Takt-Ansteuerung der Schaltung 16 zu Ende und haben die Ausgänge C1 und I2 und I3 der Schaltung 12a H-Potential. Der Ausgang C1 steuert hierbei den Eingang c1 an; somit ist nun nicht nur die Tor- Schaltung 61 vor-angesteuert, sondern auch die Tor-Schalt ung 62 vor-angesteuert und erscheint damit die Multiplika tions-Ergebniszahl im Anzeigefeld der Anzeigeschaltung 45. Der Ausgang I2 steuert den Eingang i2 der Schaltung 45 an, womit der Komma-Index der Ergebniszahl in die Anzeigeschalt ung 45 eingeblendet wird. Der Ausgang I3 steuert den Ein gang i3 der Schaltung 10 n an, womit die Anzeige eines eventuellen Überlaufs vor-angesteuert ist.The operation of this electronic multiplier circuit results as follows: First, this multiplier circuit must be reset by pressing the R key, unless it has already been reset. In this basic position, the input of the multiplicand is precontrolled and the multiplicand is typed into the shift registers 21 and 55 via the keyboard 17 of the circuit 20 , because not only the gate circuit 6 is precontrolled, but also that Gate circuit 7 is pre-activated. The digits are typed in in the normal order; If the number 6928 is processed as a multiplicand, the number 6 is typed in first. A possible comma is entered in the correct order using the P key. The input n3 is connected to the H potential from the output N3; thus the gate circuit 61 is pre-driven and the typing of this multiplicand from the shift register 55 is displayed by the display circuit 45 . After the multiplicand has been typed in, the M key is tapped and the input of the multiplier is thus pre-controlled, which is only typed into the shift register 55 . The multiplier is then typed into the shift register 55 via the keyboard 17 in the normal order; in this case, only the gate circuit 7 is driven and the pre-Multipikator is thus typed by the outputs S2 of the circuit 20 via the inputs s2 of the shift register 55 in this shift register 55th Here, too, the input n3 is at H potential. Having now described each of these two numbers is in its shift register, the G button is touched, and thus the additive multiplication effluent from solved by the AND circuit 9 of the supply circuit 12 b is driven pre-case. If the number 7364 is processed as a multiplier in this multiplication, the number 4 is now processed by the output d of the circuit 13 changing from L potential to H potential only in the fourth addition cycle. The flip-flop 2 thus tilts from the a pulse of the circuit 16 to its left position and the output of the AND circuit 21 supplies an H pulse for the b pulse of the circuit 16 , which shifts the left-hand shift register 21 via the output K. actuating shifting and actuating shift register 55 right-shifting via output I. Thus, the multiplicand in shift register 21 has now been shifted one position to the left and the multiplier in shift register 55 has been shifted one position to the right and is therefore at inputs s3 of Circuit 13 to the number 6. The circuit 13 is reset at the next NK pulse cycle by resetting the pulse counter 15 of the circuit 13 to the counter reading 1 via the line c. Then follows the H pulse of line d, which controls the circuit 13 with an upward H pulse and thus raises the count of the pulse counter 15 from 1 to 2. The sixth addition cycle thus increases the counter state of the pulse counter from 6 to 7 and is therefore again the Umd circuit 11 of the sub-circuit driven before-12 a. Thus, the output of the AND circuit 21 now again supplies an H pulse, which drives the shift register 21 to the left with a clock and drives the shift register 55 to the right with a clock. Thus, the first two multiplier digits 4 and 6 are now processed and the circuit 13 is reset again and the two shift registers 21 and 55 are controlled with one cycle each. So now the processing of the multiplier number 3 and then the processing of the multiplier number 7 follows in the same way. With the processing of the multiplier number 7, this multiplication ends. Here, the output C5 of the shift register 55 changes from L potential to H potential and the input c5 of the sub-circuit 12 a is controlled with H potential and thus the flip-flop 3 is tilted to its right position. The AND circuit 22 is thus pre-controlled and tilts the flip-flop 4 into its left position at the b-pulse of the circuit 16 . From the output of the AND circuit 22 is in this case also ung the flip-flop of the circuit tilted via the OR circuits 18 and 16 9 20 to its right position, thus configured, the clock driving the switching ung sixteenth Thus, the clock control of the circuit 16 has ended and the outputs C1 and I2 and I3 of the circuit 12 have a H potential. The output C1 controls the input c1; Thus, not only is the gate circuit 61 pre-activated, but also the gate circuit 62 is pre-activated and the multiplication result number appears in the display field of the display circuit 45 . I2 of the output drives the input i2 of the circuit 45, whereby the index point is displayed the result number in the display switching ung 45th The output I3 controls the input i3 of the circuit 10 n, which precontrols the display of a possible overflow.

Mittels Verwendung einer Tabelle, welche für die Zahlen 2 bis 99 die Reziprokwerte (1/n) liefert, können mit die ser Multiplizierschaltung auch die am häufigsten vorkom menden Divisionen ausgeführt werden, weil bei der Multi plikations-Division der Dividend mit dem Reziprok-Wert des Divisors multipliziert wird. Die Genauigkeit der Ergebnis zahl ist in diesem Fall davon abhängig, wieviel Kommastellen die Zahl 1/n hat. Wenn eine Tabelle zur Verwendung kommt welche diese Werte mit 5 Komma-Stellen liefert, ergibt sich für die Division 33845 : 7 die Multiplikation 33845 × 0,14285 = 4835.By using a table, which is for the numbers 2 to 99 returns the reciprocal values (1 / n), can with the this multiplier circuit also the most frequently occurring divisions, because the Multi division of the dividend by the reciprocal of the Divisors is multiplied. The accuracy of the result In this case, the number depends on how many decimal places has the number 1 / n. If a table is used which gives these values with 5 decimal places multiplication for the 33845: 7 division 33845 x 0.14285 = 4835.

Bei der Type B der vorliegenden Multiplizierschaltung kommt an Stelle der Speicherreihe 25 das Schieberegister 25 b zur Verwendung. Damit wird der Vorteil erzielt, daß die Ergeb niszahl zum Schluß automatisch nach rechts getaktet wird, wenn eine Ergebniszahl nach dem Muster 258,0 oder 258,00 oder 258,000 anfällt. In diesem Fall kommt als Anzeige Schaltung 45 eine Anzeigeschaltung 45 nach P 43 07 013.2 zur Verwendung, mittels der eine solche Ergebniszahl bis zum Komma nach rechts getaktet wird. Die Schaltung 10c/10d ist in Fig. 13 dargestellt und die Gesamt-Darstellung in Fig. 14. In the type B of the present multiplier memory row comes in place of 25, the shift register 25 b for use. This has the advantage that the result number is automatically clocked to the right at the end when a result number according to the pattern 258.0 or 258.00 or 258,000 is obtained. In this case, comes as a display circuit 45, a display circuit 45 to P 43 07 013.2 for use, by means of which such a result number is clocked to the decimal point to the right. The circuit 10 c / 10 d is shown in FIG. 13 and the overall representation in FIG. 14.

Im Leitungs-Bereich Q sind in Pfeil-Richtung Dioden ange ordnet.Diodes are arranged in the line area Q in the direction of the arrow arranges.

Bei den Ausführungen B steuert das Schieberegister 55 die Anzeigeschaltung 45 direkt an und sind somit die Leitungen Q nicht erforderlich. In diesem Fall ist auch die Tor-Schalt ung 62 nicht erforderlich.In versions B, shift register 55 drives display circuit 45 directly and lines Q are therefore not required. In this case, gate switching 62 is also not required.

Claims

1. Electronic multiplier circuit, which forms the multiplication result numbers in an addi tive manner and adds the respective two numbers by means of a tetrahedron adder circuit ( 11 ) together in serial numbers, the multiplicand running in relation to the respective intermediate result number (after left) is shifted and in which the tetrad adding circuit ( 11 ) is combined with a gate circuit system which supplies the two respective digits of the two respective numbers of the tetrad adding circuit ( 11 ) and the resultant digits in one Potential memory row ( 25 ) or a shift register ( 25 b) stores, characterized in that the multiplier kator shift register ( 55 ) controls the display circuit ( 45 ) in parallel via the same inputs as the memory row ( 25 ) or the shift register ( 25 b) .

2. Electronic multiplier circuit according to claim 1, characterized in that the shift register ( 55 ) from the display circuit ( 45 ) also indicates the input of the multiplicand and that the multiplicand is thus typed into the shift register ( 21 and 55 ).

3. Electronic multiplier circuit according to claim 1 or according to claim 1 and 2, characterized in that the decimal places of both input numbers (Multipli kand and multiplier) in the comma shift register ( 50 a and 50 b) are typed and when tapping the Key (M) and when pressing key (G) the comma shift register ( 50 b) is reset.

4. Electronic multiplier circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that a memory row ( 25 ) is used as the circuit (A).

5. Electronic multiplier circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that a shift register ( 25 b) with parallel inputs and parallel outputs is used as the circuit (A), the has only one direction of displacement.

6. Electronic multiplier circuit according to claim 1 to 4 or according to claim 1 to 3 and 5, characterized in that the circuit ( 16 ) only 8 NK outputs and the outputs L1 to L3 and the outputs (a and b) and a switch-off -Output (c) and the frequency input (d).

7. Electronic multiplier circuit according to claim 1 to 4 or according to claim 1 to 3 and 5, characterized in that the sub-circuit ( 10 b) of the main circuit ( 10 ) is provided with an additional gate circuit ( 64 ), which is controlled by the output of the OR circuit ( 20 ) of the control unit ( 12 ).

8. Electronic multiplier circuit according to claim 1 to 4 or according to claim 1 to 3 and 5, characterized in that the control unit ( 12 ) only 3 additional flip-flops ( 2 to 4 ) and only 4 additional AND circuits ( 11 and 14th and 15 and 22 ) with 2 inputs each and only has an additional AND circuit ( 21 ) with 3 inputs or 6 AND circuits with 2 inputs each.

9. Electronic multiplier circuit according to claim 1 to 4 or according to claim 1 to 3 and 5, characterized net that you can use a table that for the Zah len 2 to 99 provides the reciprocal values, also for the divi is used by dividing from 252: 4 the multiplication is made 252 × 0.25.