DE4303059A1 - - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf die Halbleitertechnologie und betrifft im spezielleren die Ausbildung und Herstellung von Kon­ densatoren, die in DRAM-Anordnungen (Dynamic Random Access Memories) verwendet werden. Das Augenmerk der Erfindung besteht in der Verwendung dünner dielektrischer Abstandselemente an den Seitenwänden des Grabens einer Stapel-Graben-DRAM-Zelle zum Verhindern eines Diffundierens von Phosphor-Dotierstoffatomen von der unteren Kondensatorplatte in Zugriffstransistorkanalbereiche.

Die Speicherzellen von DRAMs setzen sich aus zwei Hauptkompo­ nenten zusammen, nämlich einem Feldeffekttransistor und einem Kon­ densator. Bei DRAM-Zellen, die einen herkömmlichen planaren Kon­ densator verwenden, wird ein viel größerer Oberflächenbereich des Chips für den planaren Kondensator als für den Feldeffekttransistor (FET) verwendet. Wortleitungen werden im allgemeinen aus einer er­ sten Schicht aus dotiertem polykristallinem Silizium, das im folgenden auch kurz als Polysilizium bezeichnet wird, geätzt. Ein dotierter Be­ reich des Siliziumsubstrats dient als untere Kondensatorplatte (Speicherknotenkondensatorplatte), während eine zweite Schicht aus dotiertem Polysilizium im allgemeinen als obere Kondensatorplatte (Zellenplatte) wirkt. Obwohl sich planare Kondensatoren im allgemei­ nen für die Verwendung bei DRAM-Chips bis zum Niveau von 1 Me­ gabit als geeignet erwiesen haben, werden sie für fortschrittlichere DRAM-Generationen als unverwendbar erachtet. Da die Bauteildichte in Speicherchips zugenommen hat, hat das Schrumpfen der Zellenkon­ densatorgröße zu einer Anzahl von Problemen geführt. Als erstes kann die Alphateilchen-Komponente normaler Hintergrundstrahlung zur Entstehung von Loch-Elektron-Paaren in dem Siliziumsubstrat führen, das als untere Kondensatorplatte wirkt. Dieses Phänomen führt dazu, daß eine in dem betroffenen Zellenkondensator gespeicherte Ladung rasch verlorengeht, wodurch ein "Soft-Error" entsteht. Als zweites wird das Abfrage-Verstärker-Differenzsignal reduziert. Dies ver­ schlechtert die Ansprechempfindlichkeit auf Rauschen und erschwert die Ausbildung eines Abfrage-Verstärkers mit einer geeigneten Signal­ selektiviät. Drittens muß bei der Reduzierung der Zellenkondensator­ größe die Zellen-Auffrischzeit im allgemeinen verkürzt werden, wo­ durch häufigere Unterbrechungen für allgemeine Auffrischungen erfor­ derlich sind. Die schwierige Aufgabe eines DRAM-Konstrukteurs be­ steht daher in der Erhöhung oder wenigstens der Beibehaltung der Speicherzellenkapazität bei immer geringer werdender Speicherzellen­ größe, ohne dabei auf Prozesse zurückzugreifen, die die Produktaus­ beute vermindern oder eine beträchtliche Erhöhung der Anzahl von Maskier- und Niederschlagschritten in dem Herstellungsvorgang mit sich bringen.

Als Ergebnis der mit der Verwendung von planaren Kondensatoren für DRAM-Anordnungen hoher Dichte verbundenen Probleme verwenden alle Hersteller von 4-Megabit DRAMs Speicherzellenausbildungen auf der Basis von nicht-planaren Kondensatoren. Derzeit werden zwei grundlegende nicht-planare Kondensatorausbildungen verwendet: Der Grabenkondensator, der in Anlehnung an den englischen Sprachge­ brauch im folgenden auch als Trench-Kondensator bezeichnet wird, und der Stapelkondensator. Bei beiden Arten von nicht-planaren Kon­ densatoren ist typischerweise eine beträchtlich größere Anzahl von Maskier-, Niederschlag- und Ätzschritten für ihre Herstellung als bei einem planaren Kondensator erforderlich.

Bei einem Grabenkondensator wird Ladung in erster Linie vertikal ge­ speichert, im Gegensatz zu horizontal, wie dies bei dem planaren Kon­ densator der Fall ist. Da Grabenkondensatoren in Gräben oder Tren­ ches gebildet werden, die in das Substrat geätzt werden, unterlagen die frühen Grabenkondensatoren ebenso wie planare Kondensatoren Soft- Errors. Außerdem besitzt das Trench-Design mehrere andere diesem innewohnende Probleme. Ein Problem besteht darin, daß ein Lecken von Ladung von Graben zu Graben auftritt, wobei dies durch einen pa­ rasitären Transistoreffekt zwischen benachbarten Gräben verursacht wird. Ein weiteres Problem besteht in dem Kondensator-Lecken auf­ grund von Fehlern in der Substrat-Kristallstruktur, die entweder durch den eigentlichen Graben-Ätzvorgang oder durch Temperaturwechsel­ beanspruchung unterschiedlicher Materialien verursacht werden, die sich in engem Kontakt miteinander befinden und verschiedene Ausdeh­ nungskoeffizienten aufweisen. Noch ein weiteres Problem besteht in der Schwierigkeit, die Gräben während des Herstellungsvorgangs voll­ ständig zu reinigen; falls eine vollständige Reinigung eines Grabens nicht gelingt, führt dies im allgemeinen zu einer fehlerhaften Speicher­ zelle.

Die Stapelkondensatorausbildung dagegen hat sich als etwas zuverläs­ siger und leichter herstellbar als die Trench-Ausbildung erwiesen. Da sowohl die untere als auch die obere Platte eines typischen Stapelkon­ densators aus einzelnen leitfähigen Schichten gebildet werden, ist der Stapelkondensator im allgemeinen viel weniger anfällig für Soft-Errors als der planare Kondensator oder auch der Grabenkondensator. Durch Plazieren der Wortleitung und bei einigen Ausbildungen auch der Zif­ fernleitung unterhalb der kapazitiven Schichten sowie dadurch, daß man die untere Schicht mittels eines vergrabenen Kontakts mit dem Substrat in Berührung treten läßt, haben einige Hersteller Stapelkon­ densatorausbildungen geschaffen, bei denen vertikale Bereiche des Kondensators in beträchtlichem Umfang zu der Gesamtladungsspei­ cherkapazität beitragen. Da ein Stapelkondensator im allgemeinen nicht nur die gesamte Fläche einer Speicherzelle (einschließlich des Zugriffs-FETs der Zelle), sondern auch benachbarte Feldoxidbereiche bedeckt, ist die Kapazität im Vergleich zu der mit einer Speicherzelle des planaren Typs erhältlichen Kapazität beträchtlich gesteigert.

Der Stapelzellenkondensator hat sich zwar als am besten herstellbare Ausbildung für die 4-Megabit-Generation erwiesen, doch Trenches oder Gräben werden im allgemeinen als gute Wahl für zukünftige Ge­ nerationen angesehen, und zwar aufgrund der Tatsache, daß sich Grä­ ben zur Erhöhung ihrer Kapazität tiefer ausbilden lassen, ohne daß man dabei die Topografie der Anordnung beeinträchtigt. Die konti­ nuierliche Entwicklung neuer Technologien machte es jedoch unmög­ lich, die Ausbildung zukünftiger DRAM-Generationen zuverlässig vor­ auszusagen. Das Problem eines Kondensator-Leckens aufgrund von Kristalldefekten sowie das Problem einer hohen Soft-Error-Rate, die charakteristisch für frühe Graben-Ausbildungen waren, wurde zum Beispiel dadurch gelöst, daß man die Gräben mit einem dielektrischen Material auskIeidete und die niedergeschlagene leitfähige Schicht als Speicherknotenplatte verwendete. Fortschritte in der Stapelkondensator-Technologie versprechen außerdem, daß diese Ausbildung an der 64-Megabit-Generation teilnehmen wird. Zum Bei­ spiel sind komplexe dreidimensionale Strukturen geschaffen worden, die den Speicherknotenplatten-Oberflächenbereich in starkem Ausmaß vergrößern. Im allgemeinen ist für derartige Strukturen jedoch eine komplizierte Bearbeitung sowie die Verwendung einer Mehrzahl von Fotomasken erforderlich.

Die Elektroden oder Platten eines Stapelkondensators werden typi­ scherweise aus einzelnen Schichten leitfahig dotierten Polysiliziums in ein Muster gebracht. Ein bei der Verwendung einer leitfähig dotierten Polysiliziumschicht als Bodenplatte eines DRAM-Kondensators auftretendes Problem besteht darin, daß dann, wenn der Kontakt der Speicherknotenplatte mit dem Substrat nicht in einem beträchtlichen Abstand von dem Zellen-Zugriffstransistor erfolgt, die Dotierstoffe aus der Polysilizium-Speicherknotenplatte die Tendenz haben, in den Ka­ nal des Zellen-Zugriffstransistors hineinzudiffundieren, was zu niedri­ geren Schwellenwertspannungen sowie hohem Leckstrom durch den Kondensator bei nicht aktiviertem Gate führt.

Eine neue Kondensatorausbildung, die Gesichtspunkte sowohl der Sta­ pelausbildung als auch der Grabenausbildung zur weiteren Erhöhung des Kondensator-Oberflächenbereichs beinhaltet, hat in jüngster Zeit beträchtliche Beachtung in der DRAM-Industrie gefunden. Wie der Stapelkondensator verwendet der neuartige Kondensator aufgebrachte leitfähige Schichten für beide Kondensatorplatten. Bei dem kombinier­ ten Stapel-Graben-Kondensator ist es jeodch so, daß die Speicherkno­ tenplatte zusätzlich zum Überdecken der Wortleitung einen Graben in dem Substrat auskleidet. Die platzsparendste Weise zur Bildung eines Stapel-Graben-Kondensators besteht in einem derartigen Ätzen des Grabens, daß dieser sowohl zu einem benachbarten Feldoxidbereich als auch zu dem vertikalen Rand des Zugriffstransistorgate- Abstandselements selbstausgerichtet ist. Wenn der Kondensator eine mit Phosphor dotierte Polysilizium-Speicherknotenkondensatorplatte aufweist, ist diese Struktur besonders anfällig für ein Herausdiffundie­ ren von Phosphor aus der Speicherknotenplatte in den Kanalbereich des benachbarten Zugriffstransistors, wobei dies zu niedrigeren Zugriffstransistor-Schwellenspannungen sowie zu hohem Leckstrom führt.

Eine für dieses Problem vorgeschlagene Lösung sieht die Verwendung von Arsen als ausschließlichen Dotierstoff für die Speicherknotenplatte vor. Es ist jedoch viel schwieriger, eine Polysiliziumschicht mit Arsen als mit Phosphor zu dotieren. Eine weitere vorgeschlagene Lösung be­ steht in der Auskleidung des Grabens mit einem Material, das eine wirksame Barriere gegen das Diffundieren von Phosphor bildet, wie dies zum Beispiel bei Titannitrid der Fall ist. Die bei hoher Temperatur erfolgende Bearbeitung des Wafers müßte dann mit dem Aufbringen von Titannitrid enden, und dies stellt definitiv einen Nachteil dar.

Es besteht daher ein Bedarf für eine neuartige Stapel-Graben- Zellenausbildung, die das Dotieren der Speicherknotenplatte mit Phosphor gestattet, jedoch das Problem des Diffundierens von Phosp­ hor aus der Speicherknotenplatte heraus in den Kanalbereich hinein eliminiert.

Diesen Bedarf erfüllt die vorliegende Erfindung durch eine Stapel- Graben-DRAM-Zelle gemäß dem Kennzeichen des Anspruchs 1, bei der das Diffundieren von Phosphor aus der Speicherknoten- Kondensatorplatte der Stapel-Graben-DRAM-Zelle heraus und in den Zugriffstransistor-Kanalbereich dieser Zelle hinein eliminiert ist.

Dabei wird das Problem eines möglicherweise auftretenden Herausdif­ fundierens gelöst durch Dotieren der Grabenseitenwände mit Arsen, Erzeugen eines dielektrischen Überzugs auf den mit Arsen dotierten Seitenwänden sowie Herstellung eines elektrischen Kontakts mit dem Zugriffstransistor über die mit Arsen dotierten Seitenwände vom Bo­ den des Grabens her. Der Phosphor in der Speicherknoten- Kondensatorplatte ist somit von dem Zugriffstransistorkanal beabstan­ det, so daß die Zugriffstransistor-Leistungseigenschaften nicht mehr durch ein Diffusionsvermögen beeinträchtigt werden.

Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den Un­ teransprüchen.

Die Erfindung und Weiterbildungen der Erfindung werden im folgen­ den anhand der zeichnerischen Darstellungen eines Ausführungsbei­ spiels noch näher erläutert. In den Zeichnungen zeigen:

Fig. 1 eine Querschnittsansicht einer im Herstellungsprozeß befindli­ chen DRAM-Anordnung in einem Herstellungsstadium, in dem aktive Bereiche und Feldoxidbereiche geschaffen worden sind, Wortleitungen aus einer silizidbeschichteten Polysilizium-1-Schicht mit einer Siliziumdioxidbeschichtung in ein Muster gebracht worden sind, ein Bor-Durchgreifbereich in Ausrichtung mit den vertikalen Rändern der Wortleitungen im­ plantiert worden ist, eine erste Siliziumdioxid-Abstandsschicht über der Anordnungsoberfläche konform niedergeschlagen worden ist und schwach dotierte Übergangsbereiche durch Im­ plantieren von Phosphor in Ausrichtung mit den vertikalen Be­ reichen der ersten Abstandsschicht gebildet worden sind;

Fig. 2 eine Querschnittsansicht der DRAM-Anordnung der Fig. 1 nach einem bei erhöhter Temperatur erfolgenden Steuerschritt, dem Niederschlagen einer zweiten Siliziumdioxid- Abstandsschicht, einem Oxid-Verdichtungsschritt sowie der Erzeugung einer Speicherknotenkontakt-Photoresistmaske;

Fig. 3 eine Querschnittsansicht der DRAM-Anordnung der Fig. 2 nach einem Oxid-Ätzvorgang, durch den Siliziumdioxid- Abstandsschichten von horizontalen Flächen in den Speicher­ knotenkontaktbereichen entfernt werden und dielektrische Ab­ standselemente an den Seitenwänden der Wortleitungen in den Speicherknotenkontaktbereichen erzeugt werden;

Fig. 4 eine Querschnittsansicht der DRAM-Anordnung der Fig. 3 nach einem anisotropen Silizium-Ätzvorgang, durch den Grä­ ben in dem Substrat an den Stellen erzeugt werden, wo dieses von Siliziumoxid befreit ist;

Fig. 5 eine Querschnittsansicht der DRAM-Anordnung der Fig. 4 nach einer winkeligen Arsenimplantation;

Fig. 6 eine Querschnittsansicht der DRAM-Anordnung der Fig. 5 un­ ter Darstellung des Beginns einer Reihe herkömmlicher Schrit­ te zum fertigen Ausbilden der Anordnung (d. h. Niederschlagen einer konformen Speicherknotenplattenschicht sowie Maskie­ ren derselben mit Photoresist);

Fig. 7 eine Querschnittsansicht der DRAM-Anordnung der Fig. 6 nach einem Ätzvorgang der Speicherknotenplattenschicht so­ wie dem Entfernen des Photoresist;

Fig. 8 eine Querschnittsansicht der DRAM-Anordnung der Fig. 7 nach dem Niederschlagen einer kapazitiven Dielektrikum­ schicht und dem Niederschlagen einer Zellenplattenschicht;

Fig. 9 eine Querschnittsansicht der DRAM-Anordnung der Fig. 5 un­ ter Darstellung des Beginns einer Reihe von Schritten zum fer­ tigen Ausbilden der Anordnung gemäß der vorliegenden Erfin­ dung, wobei es sich bei dem ersten Schritt um das Niederschla­ gen einer Überzugsschicht aus dielektrischem Material handelt;

Fig. 10 eine Querschnittsansicht der DRAM-Anordnung der Fig. 9 nach einem anisotropen Ätzvorgang der dritten Siliziumdioxid- Abstandsschicht;

Fig. 11 eine Querschnittsansicht der DRAM-Anordnung der Fig. 10 nach dem Niederschlagen einer konformen Speicherknoten­ plattenschicht und dem Maskieren derselben mit Photoresist;

Fig. 12 eine Querschnittsansicht der DRAM-Anordnung der Fig. 11 nach einem Ätzvorgang der Speicherknotenplattenschicht und dem Entfernen des Photoresist; und

Fig. 13 eine Querschnittsansicht der DRAM-Anordnung der Fig. 11 nach dem Niederschlagen einer konformen kapazitiven Dielek­ trikumschicht und dem Niederschlagen einer Zellenplatten­ schicht.

Unter Bezugnahme auf Fig. 1 ist ein kleiner Bereich einer im Herstel­ lungsprozeß befindlichen DRAM-Anordnung zu Beginn des Zellenkondensator-Herstellungsstadiums dargestellt, wobei diese An­ ordnung dann durch Bilden von Zellenkondensatoren in kombinierter Stapel-Graben-Ausbildung fertiggestellt wird. In dieser Querschnitt­ sansicht sind vier Wortleitungen 11A, 11B, 11C und 11D dargestellt. In dem dargestellten Bereich der Anordnung erstrecken sich die Wort­ leitungen 11A und 11D über Feldoxidbereiche 12A bzw. 12B. Die Wortleitungen 11B und 11C dagegen erstrecken sich über einen akti­ ven Bereich. Jede Wortleitung ist aus einer silizidbeschichteten Polysilizium-1-Schicht 13 mit einer Siliziumdioxidbeschichtung in ein Muster gebracht worden, so daß jede Wortleitung mit einer hitzebe­ ständigen Metallsilizidschicht 14 für einen reduzierten Flächenwider­ stand sowie mit einer Siliziumdioxid-Isolierschicht 15 überzogen ist. Während der Waferherstellung bis zu dieser Stufe ist ein Anti- Durchgreifbereich 16 durch vertikales Implantieren von Bor geschaf­ fen worden, wobei der mit Bor implantierte Bereich mit den vertikalen Rändern der Wortleitungen ausgerichtet ist, und eine erste Siliziumdioxid-Abstandsschicht 17 ist konform über der Anordnungs­ oberfläche niedergeschlagen worden, und außerdem sind ein schwach dotierter Zugriffsknoten-Übergangsbereich 18 sowie Speicherknoten- Übergangsbereiche 19A und 19B durch vertikales Implantieren von Phosphor geschaffen worden, wobei der mit Phosphor implantierte Bereich mit den vertikalen Bereichen der ersten Abstandsschicht 17 ausgerichtet ist. Die Wortleitung 11B bildet somit einen ersten Zu­ griffstransistor in Kombination mit dem Zugriffsknotenübergang 18 und dem Speicherknotenübergang 19A, während die Wortleitung 11C einen zweiten Zugriffstransistor in Kombination mit dem Zugriffskno­ tenübergang 18 und dem Speicherknotenübergang 19B bildet.

Unter Bezugnahme auf Fig. 2 ist ein bei erhöhter Temperatur stattfin­ dender Steuerschritt erfolgt, durch den die implantierten Bor- und Phosphoratome in dem Anti-Durchgreifbereich 16 bzw. den schwach dotierten Übergangsbereichen 18, 19A und 19B dazu veranlaßt wer­ den, in gesteuerter Weise unter die Ränder der Gates 11B und 11C zu diffundieren. Danach wird eine zweite Siliziumdioxid-Abstandsschicht 21 konform niedergeschlagen, wonach die Abstandsschichten 17 und 21 durch einen weiteren bei erhöhter Temperatur erfolgenden Schritt verdichtet worden sind. Die Anordnung wird dann mit einer Speicherknotenkontakt-Photoresistmaske 22 maskiert.

Unter Bezugnahme auf Fig. 3 sind in einem anisotropen Oxid- Ätzvorgang die horizontalen Bereiche der Siliziumdioxid- Abstandsschichten 17 und 21 in den Speicherknotenkontaktbereichen 31 entfernt worden und dielektrische Abstandselemente 32A und 32A an den Seitenwänden der Wortleitungen 11A, 11B bzw. 11C, 11D ge­ bildet worden.

Unter Bezugnahme auf Fig. 4 ist die Speicherknotenkontakt- Photoresistmaske 22 entfernt worden, und es erfolgt ein anisotroper Silizium-Ätzvorgang, durch den sich verjüngende Gräben 41A und 41B in den Speicherknotenkontaktbereichen 31 in dem Substrat gebil­ det werden. Es ist darauf hinzuweisen, daß der Graben 41A mit einem Feldoxidbereich 12A und einem Abstandselement 32A ausgerichtet ist, während der Graben 41B mit einem Feldoxidbereich 12B und einem Abstandselement 32B ausgerichtet ist.

Unter Bezugnahme auf Fig. 5 ist eine winkelige bzw. schräge Implan­ tation durchgeführt worden, bei der ein langsam diffiindierender, zu N-Leitfähigkeit führender Dotierstoff, wie zum Beispiel Arsen oder Anti­ mon (wobei jedoch auch andere Materialien als diese möglich sind) verwendet wurde, wodurch der Boden und die Seitenwände jedes sich verjüngenden Grabens 41 dotiert worden sind.

Unter Bezugnahme auf Fig. 6 beginnt die Herstellung der unteren Kondensatorplatten einer herkömmlichen Stapel-Graben-Anordnung durch konformes Niederschlagen einer Polysilizium-2-Schicht 61 über der Oberfläche der Anordnung, wobei jeder sich verjüngende Graben 41 vollständig bedeckt wird. Nach dem Dotieren der Polysilizium-2-Schicht 61 mit Phosphor wird die Anordnung mit einer Speicherknotenplatte-Photoresistmaske 62 maskiert.

Unter Bezugnahme auf Fig. 7 ist die Anordnung einem Polysilizium- Ätzvorgang unterzogen worden, durch den einzelne Speicherknoten­ platten 71 gebildet werden. Nach diesem Ätzvorgang wird die Photo­ resistmaske 62 entfernt.

Unter Bezugnahme auf Fig. 8 wird eine Kondensator- Dielektrikumschicht 81 konform über der Anordnungsoberfläche nie­ dergeschlagen, wonach eine Polysilizium-3-Zellenplattenschicht 82 konform niedergeschlagen wird. Zu diesem Punkt sind die Speicher­ kondensatoren vollständig ausgebildet. Ein Kontakt zu dem Zugriffs­ knotenübergang 18 wird später hergestellt. Diese herkömmliche Stapel-Graben-Zellenausbildung ist besonders anfällig für das Diffun­ dieren von Phosphor aus der stark dotierten Speicherknotenplatte in den Zugriffstransistorkanal, und zwar aufgrund der Nähe des Kanals zu der Platte. Eine solche Diffusion besitzt nachteilige Einflüsse auf die Transistorleistung, einschließlich einer reduzierten Schwellenspannung sowie eines hohen Leckstroms.

Die Fig. 9 bis 11 zeigen nun das Verfahren zur Schaffung der ver­ besserten Zelle, auf die sich die vorliegende Erfindung konzentriert. Die Herstellungsschritte für die erfindungsgemäße Zelle erfolgen dabei bis zu den in Fig. 5 dargestellten Schritten in identischer Weise wie bei der herkömmlichen Anordnung. Fig. 9 schließt sich also unmittelbar an die in Fig. 5 beschriebenen Herstellungsschritte an.

Unter Bezugnahme auf Fig. 9 ist die Anordnung der Fig. 5 nach dem konformen Niederschlagen einer Siliziumdioxid-Überzugsschicht 91 dargestellt. Anstatt der Siliziumdioxid-Überzugsschicht 91 könnte auch eine Siliziumnitrid-Überzugsschicht verwendet werden.

Unter Bezugnahme auf Fig. 10 ist die Anordnung einem anisotropen Siliziumdioxid-Ätzvorgang unterzogen worden, durch den ein Siliziumdioxid-Überzug nur an den Wänden der sich verjüngenden Gräben 41 verbleibt. Es ist darauf hinzuweisen, daß der anisotrope Siliziumdioxid-Ätzvorgang die Bereiche der Überzugsschicht 91 von den Böden der sich verjüngenden Gräben 41 entfernt hat.

Unter Bezugnahme auf Fig. 11 ist eine Speicherknoten-Polysilizium-2-Schicht 111 konform über der Anord­ nungsoberfiäche niedergeschlagen worden, so daß sie jeden sich ver­ jüngenden Graben 41 vollständig auskleidet. Nach dem Dotieren der Polysilizium-2-Schicht 111 mit Phosphor wird die Anordnung mit ei­ ner Speicherknotenplatte-Photoresistmaske 112 maskiert.

Unter Bezugnahme auf Fig. 12 ist die Anordnung einem isotropen Polysilizium-Ätzvorgang unterzogen worden, durch den einzelne Spei­ cherknotenplatten 121 gebildet werden. Nach diesem Ätzvorgang wird die Photoresistmaske 112 entfernt.

Unter Bezugnahme auf Fig. 13 wird eine Kondensator- Dielektrikumschicht 131 konform über der Anordnungsoberfläche nie­ dergeschlagen, wonach eine Polysilizium-3-Zellenplattenschicht 132 konform niedergeschlagen wird.

Aus der sich letztendlich ergebenden Kondensatorstruktur gemäß Fig. 13 ist zu erkennen, daß das Problem eines möglichen Herausdiffundie­ rens durch Verlängern des Phosphor-Diffusionsweges von der Spei­ cherknotenplatte zu dem Zugriffstransistorkanal gelöst worden ist.

Claims (10)

1. Stapel-Graben-DRAM-Zelle mit einer mit Phosphor dotierten Polysilizium-Speicherknotenplatte (12), die wenigstens teilwei­ se über einer benachbarten Wortleitung (11) liegt und sich na­ he dem Zellenzugriffstransistor in einen Graben (41) erstreckt, wobei der Zugriffstransistor sowohl einen Speichenknoten­ übergang (19) als auch einen Zugriffsknotenübergang (18) auf­ weist und die Seitenwände und der Boden des Grabens mit ei­ nem langsam diffundierenden, zu N-Leitfahigkeit führenden Dotierstoff dotiert sind und die Seitenwände und der Boden mit dem Speicherknotenübergang in elektrischer Verbindung stehen, dadurch gekennzeichnet, daß ein Überzug (91) aus dielektrischem Material vorgesehen ist, der die Seitenwände des Grabens (41) bedeckt und als Bar­ riere für das Diffundieren von Phosphor aus der Speicherkno­ tenplatte in den Zugriffstransistor-Kanalbereich wirkt, und daß ein elektrischer Kontakt zwischen der Speicherknotenplatte und dem Speicherknotenübergang des Zugriffstransistors an dem nicht mit dem Überzug aus dielektrischem Material be­ deckten Boden des Grabens (41) erfolgt.

2. Stapel-Graben-DRAM-Zelle nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei dem Überzug (91) aus dielektrischem Material um Siliziumdioxid handelt.

3. Stapel-Graben-DRAM-Zelle nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei dem Überzug (91) aus dielektrischem Material um Siliziumnitrid handelt.

4. Stapel-Graben-DRAM-Zelle nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß es sich bei dem langsam diffundierenden Dotierstoff um Arsen handelt.

5. Stapel-Graben-DRAM-Zelle nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß es sich bei dem langsam diffundierenden Dotierstoff um Antimon handelt.

6. Stapel-Graben-DRAM-Zelle nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Graben (41) sowohl mit einem benachbarten Feldoxid­ bereich (12) als auch mit einem Abstandshalter (32) am Rand des Gates des Zellenzugriffstransistors ausgerichtet ist.

7. Stapel-Graben-Zelle in einer DRAM-Anordnung, gekennzeichnet durch:
einen an den Zellenzugriffstransistor angrenzenden Graben (41), wobei der Zellenzugriffstransistor definitionsgemäß so­ wohl einen Speicherknotenübergang (19) als auch einen Zu­ griffsknotenübergang (18) aufweist und die Seitenwände und der Boden des Grabens mit einem langsam diffundierenden, zu N-Leitfähigkeit führenden Dotierstoff dotiert sind und sich in elektrischer Verbindung mit dem Speicherknotenübergang be­ finden;
eine mit Phosphor dotierte Polysilizium-Speicherknotenplatte (121), die wenigstens teilweise über einer benachbarten Wort­ leitung (11) der Anordnung liegt und sich in den Graben hineinerstreckt; und
einen Überzug (91) aus dielektrischem Material, der die Sei­ tenwände des Grabens bedeckt und als Barriere für das Diffun­ dieren von Phosphor aus der Speicherknotenplatte in den Zugriffstransistor-Kanalbereich wirkt, wobei ein elektrischer Kontakt zwischen der Speicherknotenplatte und dem Spei­ cherknotenübergang des Zugriffstransistors an dem nicht mit dem Überzug aus dielektrischem Material bedeckten Boden des Grabens erfolgt.

8. Stapel-Graben-Zelle nach Anspruch 7, dadurch gekennzeichnet, daß es sich bei dem Überzug (91) aus dielektrischem Material um Siliziumdioxid handelt.

9. Stapel-Graben-Zelle nach Anspruch 7, dadurch gekennzeichnet, daß es sich bei dem Überzug (91) aus dielektrischem Material um Siliziumnitrid handelt.

10. Stapel-Graben-Zelle nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß der Graben (41) sowohl mit einem benachbarten Feldoxid­ bereich (12) als auch mit einem Abstandshalter (32) an dem Rand des Gates des Zugriffstransistors ausgerichtet ist.