[go: up one dir, main page]

DE4034399A1 - Multiplizier-dividierschaltung - Google Patents

Multiplizier-dividierschaltung

Info

Publication number
DE4034399A1
DE4034399A1 DE19904034399 DE4034399A DE4034399A1 DE 4034399 A1 DE4034399 A1 DE 4034399A1 DE 19904034399 DE19904034399 DE 19904034399 DE 4034399 A DE4034399 A DE 4034399A DE 4034399 A1 DE4034399 A1 DE 4034399A1
Authority
DE
Germany
Prior art keywords
circuit
circuits
inputs
comma
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19904034399
Other languages
English (en)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19904028149 external-priority patent/DE4028149A1/de
Application filed by Individual filed Critical Individual
Priority to DE19904034399 priority Critical patent/DE4034399A1/de
Publication of DE4034399A1 publication Critical patent/DE4034399A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491Computations with decimal numbers radix 12 or 20.
    • G06F7/4915Multiplying; Dividing
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491Computations with decimal numbers radix 12 or 20.
    • G06F7/4915Multiplying; Dividing
    • G06F7/4917Dividing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Description

Gegenstand der Erfindung ist die Beseitigung von Fehlern bei der Multiplizier-Dividierschaltung nach P 40 31 604.1, welche noch eine Anzahl Fehler aufweist. Auch das Komma- Steuerwerk 60 wurde weiter verbessert.
Diese elektronische Multiplizier-Dividierschaltung ist mit ihren hauptsächlichen Teilen in Fig. 1 dargestellt. In Fig. 2 ist eine Tetraden-Schaltung 5 der Reihe 32 darge­ stellt, welche von Addition auf Subtraktion und von Subtrak­ tion auf Addition umschaltbar ist. In Fig. 3 ist die Spe­ zial-Neuner-Komplementschaltung 30 einer Schaltung 5 darge­ stellt. In Fig. 4 ist ein dualer Voll-Addierer einer Tet­ raden-Schaltung 5 dargestellt. In Fig. 5a bis 5c ist das Haupt-Steuerwerk 2 dargestellt. In Fig. 6 ist die Im­ puls-Schaltung 11a dargestellt. In Fig. 7 ist die Umco­ dierschaltung 7 dargestellt. In Fig. 8 ist die Schaltung 8 dargestellt, welche als Bestandteil die Schaltung 7 auf­ weist. In Fig. 9 ist die Schaltung 12 dargestellt. In Fig. 10 ist der Impuls-Zähler 9 dargestellt, welcher auch ein Bestandteil der Schaltung 8 ist. In Fig. 11 ist ein Teilstück mit 4 bit des Schieberegisters 3 dargestellt, das Parallel-Eingabe und Links-Verschiebung und Rechts-Ver­ schiebung aufweist (pro Takt um 4 bit). In Fig. 12 ist ein Teil-Stück mit 4 bit des Schieberegisters 3b dargestellt, das als rechts-seitige Verlängerung des Schieberegisters 3 angeordnet ist und nur Links-Verschiebung und Rechts-Ver­ schiebung aufweist (auch pro Takt um 4 bit). In Fig. 13 ist ein Teilstück mit 4 bit des Schieberegisters 4 darge­ stellt, das nur Links-Verschiebung um 4 bit pro Takt auf­ weist. In Fig. 14 ist die Schaltung 18 dargestellt. In Fig. 15 ist der Impuls-Zähler 13 dargestellt. In Fig. 16 ist der Impuls-Zähler 14 dargestellt. In Fig. 17 ist die Ziffern-Eingabeschaltung 50 dargestellt. In Fig. 18a und 18b ist das kombinierte Komma- und Schieberegister-Steu­ erwerk 60 dargestellt.
Diese Multiplizier-Dividierschaltung besteht aus der Haupt- Schaltung 1 und dem Zusatz-Schieberegister 3b und dem Haupt-Steuerwerk 2 und dem kombinierten Komma- und Schiebe­ register-Steuerwerk 60 und der Ziffern-Eingabeschaltung 50 und dem Quotienten-Schieberegister 20. Das Multiplikator- Schieberegister 6 ist als Bestandteil der Ziffern-Eingabe­ schaltung 50 dargestellt. Die Haupt-Schaltung 1 ist um 2 oder 3 oder 4 Teil-Schaltungen verkürzt dargestellt und hat somit 8 oder 9 oder 10 Tetraden-Schaltungen 5, welche von Addition auf Subtraktion und von Subtraktion auf Addi­ tion umschaltbar sind. Die Haupt-Schaltung 1 besteht somit aus 8 oder 9 oder 10 Tetraden-Schaltungen 5 und den Schie­ beregistern 3 und, 4, wovon das Schieberegister 3 bei Mul­ tiplikation das Ergebnis-Schieberegister ist und bei Divi­ sion das Dividenden-Schieberegister ist. Das Schiebere­ gister 4 ist bei Multiplikation das Multiplikanden-Schiebe­ register und bei Division das Divisor-Schieberegister. Das Schieberegister 3b ist die rechts-seitige Verlängerung des Schieberegisters 3.
Eine Tetraden-Schaltung 5 (Fig. 2) besteht aus 2 Negier- Schaltungen 16 und 2 Und-Schaltungen 17 und 2 Und-Schalt­ ungen 18 und 2 Oder-Schaltungen 19 mit je 2 Eingängen und 5 Und-Schaltungen 20 mit je 2 Eingängen und 5 Oder-Schalt­ ungen 21 mit je 2 Eingängen und der Oder-Schaltung 22 und 7 Und-Schaltungen 23 mit je 2 Eingängen und 2 Negier- Schaltungen 24 und 2 Oder-Schaltungen 25 mit je 2 Eingän­ gen und 2 Oder-Schaltungen 26 mit je 3 Eingängen und 2 dualen Voll-Addierern 27 und 28 und der Spezial-Neuner- Komplement-Schaltung 30 und den zugehörigen Leitungen. Die Eingänge A und B und die Ausgänge C sind mit den zugehör­ igen Zahlenwerten 5 2 1 1 gekennzeichnet. Der Übertrag- Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Bezeichnung y.
Die Spezial-Neuner-Komlementschaltung 30 (Fig. 3) besteht aus 4 Negier-Schaltungen 61 und 8 Und-Schaltungen 62 mit je 2 Eingängen und 4 Oder-Schaltungen 63 mit je 2 Eingän­ gen und der Negier-Schaltung 64 und den zugehörigen Leit­ ungen.
Der duale Voll-Addierer 27 (Fig. 4) besteht aus 4 Und- Schaltungen 51 mit je 2 Eingängen und 3 Oder-Schaltungen 52 mit je 2 Eingängen und 2 Negier-Schaltungen 53 und den zugehörigen Leitungen. Die Eingänge haben die Bezeichnun­ gen x und k und l. Der Ausgang hat die Bezeichnung m und der Übertrag-Ausgang die Bezeichnung n.
Eine Teil-Schaltung des Schieberegisters 3 (Fig. 11), das Parallel-Eingabe und Links-Verschiebung und Rechts-Ver­ schiebung um 4 bit pro Takt aufweist, besteht aus einem Doppel-Flip-Flop 40 und 2 Und-Schaltungen 1 mit je 2 Ein­ gängen und der Und-Schaltung 2 mit 2 Eingängen und 2 Ne­ gier-Schaltungen 3 und 2 Oder-Schaltungen 4 mit je 3 Ein­ gängen und 3 Und-Schaltungen 5 mit je 2 Eingängen.
Eine Teil-Schaltung des Schieberegisters 3b (Fig. 12), das Links-Verschiebung und Rechts-Verschiebung um 4 bit pro Takt aufweist, besteht aus einem Doppel-Flip-Flop 40 und 2 Und-Schaltungen 1 mit je 2 Eingängen und der Und- Schaltung 2 mit 2 Eingängen und 2 Negier-Schaltungen 3 und 2 Oder-Schaltungen 6 mit je 2 Eingängen und 2 Und-Schalt­ ungen 7 mit je 2 Eingängen.
Eine Teil-Schaltung des Schieberegisters 4 (Fig. 13), das nur Links-Verschiebung um 4 bit pro Takt aufweist, be­ steht aus einem Doppel-Flip-Flop 40 und 2 Und-Schaltungen 1 mit je 2 Eingängen und 2 Negier-Schaltungen 2. Die erste 4 bit-Schaltung dieses Schieberegisters 4 ist in P 40 31 604.1 dargestellt; diese erste 4-bit-Schaltung hat auch 4 Parallel-Eingänge und wirkt somit als Umsetz-Schaltung von Ziffern-seriell auf bit-seriell.
Das Haupt-Steuerwerk 2, welches in den Fig. 5a bis 5c dargestellt ist, besteht aus der Start-Schaltung 30 und der Schaltung 8 und der Impuls-Schaltung 11a und der Schaltung 12 und der Impuls-Schaltung 11b und dem Impuls- Zähler 17 und der Schaltung 18. An weiteren Teilen besteht dieses Haupt-Steuerwerk 2 aus den Potential-Speicher-Flip- Flops 18 und 19 und den Und-Schaltungen 23 bis 26 mit je 2 Eingängen und den Oder-Schaltungen 27 und 28 mit je 2 Ein­ gängen und 4 Tast-Schaltern 29 und dem Potential-Speicher- Flip-Flop 31 und den Und-Schaltungen 32 bis 36 mit je 2 Eingängen und den Negier-Schaltungen 37 und 38 und der Oder-Schaltung 39 mit 2 Eingängen und den Potential-Spei­ cher-Flip-Flops 41 bis 43 und den Und-Schaltungen 44 bis 51 mit je 2 Eingängen und den Negier-Schaltungen 52 bis 55 und den Oder-Schaltungen 56 und 57 und den zugehörigen Leit­ ungen. Das Quotienten-Schieberegister hat die Nummer 20.
Die Schaltung 8 (Fig. 8) besteht aus der Umcodierschalt­ ung 7 und dem Impuls-Zähler 9 und 9 Und-Schaltungen 1 mit je 2 Eingängen und der Oder-Schaltung 2 mit 9 Eingängen und der Negier-Schaltung 3 und den zugehörigen Leitungen.
Die Schaltung 12 (Fig. 9) besteht aus den Impuls-Zählern 13 und 14 und 8 Und-Schaltungen 1 mit je 2 Eingängen und der Oder-Schaltung 2 mit 8 Eingängen und den zugehörigen Leitungen.
Die Impuls-Schaltung 11a (Fig. 6) besteht aus 2 Doppel- Flip-Flops 21 und 22 (4 einfachen Flip-Flops 1 bis 4) und 4 Und-Schaltungen 5 mit je 2 Eingängen und 4 Und-Schalt­ ungen 6 mit je 2 Eingängen und 4 Und-Schaltungen 7 mit je 2 Eingängen und 4 Und-Schaltungen 8 mit je 2 Eingängen und einer weiteren Und-Schaltung 9 mit 2 Eingängen und 2 Oder-Schaltungen 10 mit je 2 Eingängen und 2 Negier- Schaltungen 11 und den zugehörigen Leitungen. Der Impuls- Eingang hat die Bezeichnung f. Der Rückstell-Eingang hat, die Bezeichnung r. Die Impuls-Ausgänge sind mit den Buch­ staben a bis d gekennzeichnet.
Die Schaltung 7 (Fig. 7) ist eine Umcodierschaltung vom 5211-Code in den Zähl-Code und besteht aus 5 Und-Schalt­ ungen 1 mit je 2 Eingängen und 5 Oder-Schaltungen 2 mit je 2 Eingängen und den zugehörigen Leitungen. Die Eingänge sind mit den zugehörigen Zahlenwerten 5 2 1 1 gekenn­ zeichnet. Die Ausgänge sind auch mit den zugehörigen Zah­ lenwerten (Ziffern 1 bis 9) gekennzeichnet.
Der Impuls-Zähler 9 (Fig. 10) besteht aus 10 einfachen Flip-Flops 1 bis 10 und 9 Und-Schaltungen 11 mit je 2 Ein­ gängen und 9 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 5 Eingängen und 2 Oder-Schaltungen 14 mit je 2 Eingängen und dem weiteren einfachen Flip- Flop 15 und 4 Und-Schaltungen 16 mit je 2 Eingängen und 2 Negier-Schaltungen 17 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell-Ein­ gang auf den Zählerstand 0 (Null) hat die Bezeichnung r 1. Der Rückstell-Eingang auf den Zählerstand 1 hat die Be­ zeichnung r 2.
Der Impuls-Zähler 13 (Fig. 15) besteht bei der Ausführung A (nur 8 Tetraden-Schaltungen 5) aus 8 einfachen Flip-Flops 1 bis 8 und 6 Und-Schaltungen 9 mit je 2 Eingängen und 4 Und-Schaltungen 10 mit je 2 Eingängen und der Oder-Schalt­ ung 11 mit 4 Eingängen und dem weiteren einfachen Flip- Flop 12 und 4 Und-Schaltungen 13 mit je 2 Eingängen und 2 Negier-Schaltungen 14 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell-Ein­ gang auf den Zählerstand 0 hat die Bezeichnung r. Dieser Impuls-Zähler liefert den Zählerstand im Zähl-Code. Die Ausgänge sind mit den Ziffern 1 bis 8 gekennzeichnet.
Der Impuls-Zähler 14 (Fig. 16) besteht bei der Ausführung A (nur 8 Tetraden-Schaltungen 5) aus 8 einfachen Flip-Flops 1 bis 8 und 6 Und-Schaltungen 11 mit je 2 Eingängen und 7 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schalt­ ung 13 mit 5 Eingängen und dem weiteren einfachen Flip- Flop 15 und 4 Und-Schaltungen 16 mit je 2 Eingängen und 2 Negier-Schaltungen 17 und den zugehörigen Leitungen. Der Im­ puls-Eingang hat die Bezeichnung a. Der Rückstell-Eingang auf den Zählerstand 1 hat die Bezeichnung r. Die Ausgänge sind mit den Ziffern 1 bis 9 gekennzeichnet.
Die Schaltung 18 (Fig. 14) zählt die Eingangs-Impulse bis zur nächsten Rückstellung und liefert die betreffende Im­ puls-Anzahl im 5211-Code und damit in speicherbarer Form. Diese Schaltung 18 besteht aus dem Impuls-Zähler 18a und der Eingangs-Schaltung 18b und der Umcodierschaltung 18c. Der Impuls-Zähler 18a besteht aus 9 einfachen Flip- Flops 41 und 8 Und-Schaltungen 42 mit je 2 Eingängen und 8 Und-Schaltungen 43 mit je 2 Eingängen und der Oder- Schaltung 44 mit 5 Eingängen und den zugehörigen Leitun­ gen. Die Eingangs-Schaltung 18 b besteht aus 4 Und-Schalt­ ungen 45 mit je 2 Eingängen und dem weiteren einfachen Flip-Flop 46 und 2 Negier-Schaltungen 47. Die Umcodier- Schaltung 18c besteht aus 2 Oder-Schaltungen 48 mit je 4 Eingängen und der Oder-Schaltung 49 mit 5 Eingängen und der Oder-Schaltung 55 mit 8 Eingängen und den zugehörigen Leitungen. Der Zähl-Impuls-Eingang hat die Bezeichnung a. Der Rückstell-Eingang hat die Bezeichnung r. Die Ausgänge sind mit den zugehörigen Zahlenwerten 5 2 1 1 gekenn­ zeichnet.
Die Ziffern-Eingabeschaltung 50 (Fig. 17) besteht aus der Oder-Schaltung 1 mit 9 Eingängen und der Oder-Schaltung 2 mit 2 Eingängen und der Oder-Schaltung 3 mit 5 Eingängen und 2 Oder-Schaltungen 4 mit je 4 Eingängen und der Oder- Schaltung 5 mit 8 Eingängen und den Tor-Schaltungen 9 bis 11, bestehend aus je 4 Und-Schaltungen 12 und der Oder- Schaltung 13 und den zugehörigen Leitungen. Das Multiplika­ tor-Schieberegister hat 2 Schiebe-Richtungen und die Num­ mer 6. Die Test-Schalter N sind mit den zugehörigen Zif­ fern 0 bis 9 gekennzeichnet. Der Tast-Schalter für das Komma hat die Bezeichnung P.
Das kombinierte Komma- und Schieberegister-Steuerwerk 60 (Fig. 18a und 18b) besteht aus 4 Potential-Speicher- Flip-Flops 21 bis 24 und den Und-Schaltungen 26 bis 34 mit je 2 Eingängen und den Oder-Schaltungen 35 bis 37 mit je 2 Eingängen und der Negier-Schaltung 38 und den Dioden 39 und 40 und der Oder-Schaltung 41 mit 3 Eingängen und den zu­ gehörigen Leitungen. Die Schieberegister 3 und 3b und 4 und 6 und 20 sind stark vereinfacht dargestellt (nur eine Teilschaltung pro Ziffer). Die Komma-Schieberegister haben die Nummern 22a bis 22c.
Beim Multiplizieren ergibt sich die Wirkungsweise dieser Multiplizier-Dividierschaltung wie folgt: Beim Anlegen der Betriebs-Spannung wird mit kurzer Verzögerung die ganze Rechenschaltung rückgestellt und werden somit auch die Schieberegister und die Potentialspeicher-Flip-Flops rück­ gestellt, damit nicht schon aus diesem Grund ein falsches Rechen-Ergebnis zustande kommt. Damit hat der Ausgang D der Schaltung 2a H-Potential und sind somit über den Ein­ gang d der Schaltung 50 die Tor-Schaltungen 9 und 10 vor­ angesteuert. Dann wird der Multiplikand über die Tastatur N der Schaltung 50 in das Schieberegister 4 eingetippt und gleichzeitig außerdem in das Schieberegister 3b einge­ tippt, weil es nicht üblich ist, eine derartige Rechen- Schaltung zuvor auf Multiplikation oder Division einzu­ stellen. Somit wird nun eine Ziffer nach der andern in die­ se beiden Schieberegister eingetippt und durch Antippen der Taste P das Komma an der richtigen Stelle eingegeben. Beim Antippen der Taste P hat der Ausgang U H-Potential und wird somit der Eingang u mit einem H-Impuls angesteuert und somit über die Oder-Schaltung 35 im Komma-Schieberegister 22a das Komma gesetzt. Gleichzeitig wird auch das Flip- Flop 24 in seine Links-Stellung gekippt, womit bei den wei­ teren Ziffern nach dem Komma der Komma-Index im Komma- Schieberegister 22a jedesmal um ein weiteres bit nach links verschoben wird. Dann wird die Taste M (Multiplika­ tion) angetippt, wobei zunächst über den Ausgang B der Ein­ gang b mit einem H-Impuls angesteuert wird und somit nicht nur das Flip-Flop 19 in seine Links-Stellung gekippt wird sondern auch das Flip-Flop 21 in seine Links-Stellung ge­ kippt wird und außerdem das Flip-Flop 24 wieder in seine Rechts-Stellung gekippt wird. Damit wird vom Ausgang C der Eingang c der Schaltung 32 mit H-Potential angesteuert und vom Ausgang F der Eingang f der Schaltung 50 mit H-Poten­ tial angesteuert und ist somit die Tor-Schaltung 11 vor­ angesteuert und sind die Tor-Schaltungen 9 und 10 nicht mehr vor-angesteuert und ist die Und-Schaltung 26 vor-ange­ steuert. Nun folgt auf dieselbe Weise das Eintippen der Mul­ tiplikator-Ziffern, wobei auch wieder ein eventuelles Kom­ ma an der richtigen Stelle eingetippt wird. Hierbei sind die Und-Schaltungen 27 und 30 vor-angesteuert und kippt beim Eintippen des Kommas das Flip-Flop 24 zum zweiten mal in seine Links-Stellung und liefert somit der Ausgang der Und-Schaltung 22 beim Eintippen der Ziffern nach dem Komma jedesmal einen H-Impuls, womit wieder der Komma-Index im Schieberegister 22a oder 22c jedesmal um 1 bit nach links verschoben wird. Falls der Multiplikand 2 Stellen nach dem Komma hat und der Multiplikator 3 Stellen nach dem Komma hat, befindet sich damit der Komma-Index im Schieberegis­ ter 22a um 5 bit weiter links. Nach dem voll-ständigen Eintippen des Multiplikators wird dann die Taste G ange­ tippt und damit der Multiplikations-Vorgang ausgelöst, weil nun die Impuls-Schaltung 11 b über die Und-Schaltungen 26 und 36 mit der Takt-Frequenz angesteuert wird. Bei diesem Multiplikations-Vorgang bildet sich im Schieberegister 3 durch aufeinander-folgende Parallel-Additionen die Pro­ duktzahl, wobei die endgültigen Ziffern laufend in das Schieberegister 3b abgeschoben werden. Damit ist die Er­ gebniszahl nicht nur im Schieberegister 3 gespeichert, son­ dern teilweise auch im Schieberegister 3b und befindet sich der Komma-Index noch nicht an der richtigen Stelle, sondern um 9 bit zu weit rechts. Dann wird die Ergebnis­ zahl, welche in den Schieberegistern 3 und 3b gespeichert ist nach rechts über eine Umsetz-Schaltung, in ein Vier­ fach-Schieberegister getaktet und dabei auch die Komma- Schieberegister 22e und 22c nach rechts-Takt-angesteuert womit zum Schluß die Stellung des Kommas genau stimmt, weil das Schieberegister 22c eine Länge von 9 bit auf­ weist. Dann folgt die Verarbeitung der Ergebniszahl in einer Ergebniszahl-Verschieberschaltung nach P 40 31 603.3 und in einer Nullen-Eingabeschaltung nach P 40 31 897.4.
Beim Dividieren ergibt sich die Wirkungsweise wie folgt: Zunächst wird diese Multiplizier-Dividierschaltung auch durch Antippen der Taste R rückgestellt oder durch Anlegen an die Betriebs-Spannung, wobei mit kurzer Verzögerung die Rückstellung automatisch erfolgt. Dann wird wie beim Mul­ tiplizieren die erste Zahl über die Schaltung 50 einge­ tippt, welche jedoch nicht der Multiplikand, sondern der Dividend ist und als Dividend verarbeitet wird. Hierbei sind auch die Tor-Schaltungen 9 und 10 vor-angesteuert und wird somit der Dividend unbeabsichtigt auch in das Schie­ beregister 4 eingetippt. Die Komma-Verarbeitung ist hierbei gleich, wie beim Eintippen eines Multiplikanden. Damit ist der Dividend im Schieberegister 3 und im Schieberegister 4 gespeichert und erfolgt die Löschung des Inhalts des Schieberegisters 4 durch Antippen der Taste D (Division) wobei vom Ausgang A der Eingang e mit einem H-Impuls ange­ steuert wird und somit nicht nur das Potential-Speicher- Flip-Flop 19 in seine Rechts-Stellung gekippt wird, son­ dern euch die Flip-Flops 21 und 23 in ihre Links-Stellung gekippt werden. Damit ist außerdem auch das Flip-Flop 24 wieder rückgestellt und erfolgt auf dieselbe Weise das Ein­ tippen des Divisors und die Verarbeitung eines eventuellen Kommas. Beim Eintippen des Kommas kippt also auch wieder des Flip-Flop 24 in seine Links-Stellung und liefert der Ausgang der Und-Schaltung 32 bei jeder Ziffer nach dem Komma einen H-Impuls. Hierbei ist die Und-Schaltung 33 vor­ angesteuert und wird der Komma-Index bei jeder Ziffer nach dem Komma um 1 bit nach rechts verschoben. Nach dem voll­ ständigen Eintippen des Divisores wird dann die Taste G an­ getippt und damit der Divisions-Vorgang ausgelöst, weil nun die Impuls-Schaltung 11b über die Und-Schaltungen 25 und 48 mit der Takt-Frequenz angesteuert wird. Dieser Divisions-Ablauf ist dann zu Ende, wenn die Negier-Schalt­ ung 53 an ihrem Ausgang von H-Potential auf L-Potential (Fig. 5c) an ihrem Ausgang von H-Potential auf L-Potential wechselt, weil dann die Und-Schaltung 48 nicht mehr vor­ angesteuert ist. Die Ergebniszahl (Quotient) ist dann im Schieberegister 20 gespeichert. Der Komma-Index im Schie­ beregister 22a muß hierbei nicht zusätzlich um 9 bit nach links verschoben werden. Sobald der Komma-Index des Schie­ beregisters 22a in den linken Bereich dieses Schiebere­ gisters 22a kommt, befindet sich auch im Schieberegister 22b dieser Komma-Index und zeigt somit dort die Komma- Stelle an. Denn wird die Ergebniszahl nach rechts (niederes Ende vorn) der kombinierten Schaltung nach P 40 31 603.3 und P 40 31 897.4 zugeführt und erscheint dann auch formal richtig im Anzeigefeld der Anzeigeschaltung, wie eine Mul­ tiplikations-Ergebniszahl.
Der Ausgang A steuert den Eingang a an.
Der Ausgang B steuert den Eingang b an.
Der Ausgang C steuert den Eingang c an.
Der Ausgang D steuert den Eingang d an.
Der Ausgang E steuert den Eingang e an.
Der Ausgang F steuert den Eingang f an.
Der Ausgang R1 steuert den Eingang r1 an.
Der Ausgang H steuert das Schieberegister 3 quer an.
Der Ausgang I steuert den Eingang i an.
Der Ausgang K steuert den Eingang k an.
Der Ausgang R2 steuert den Gesamt-Rückstell- Eingang der Schieberegister an.
Der Ausgang U steuert den Eingang u an.
Der Ausgang V steuert den Eingang v an.
Der Ausgang W steuert den Eingang w an.
Der Eingang T ist der Eingang für die Takt-Frequenz. Der Eingang S liegt im Betriebs-Zustand ständig an H-Potential.

Claims (5)

1. Elektronische Multiplizier-Dividier-Schaltung nach P 40 28 149.3, welche zusätzlich mit einem Komma- Steuerwerk und einem Schieberegister-Steuerwerk oder einem entsprechenden kombinierten Zusatz-Steuerwerk versehen ist, dadurch gekennzeichnet, daß sie mit einer Ergebniszahl-Verschiebe-Schaltung nach P 40 31 603.3 versehen ist und einer Nullen-Eingabeschaltung nach P 40 31 897.4 versehen ist.
2. Elektronische Multiplizier-Dividierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß für jede er­ ste Zahl (Multiplikand oder Dividend) ein Komma ver­ arbeitet wird, indem bei Multiplikanden und Dividen­ den ohne Komma automatisch ein künstlich gesetztes Schluß-Komma verarbeitet wird.
3. Elektronische Multiplizier-Dividierschaltung nach An­ spruch 1 oder nach Anspruch 1 und 2, dadurch gekenn­ zeichnet, daß die Setzung eines künstlichen Kommas mittels einer Zusatz-Schaltung (90) erfolgt, welche ein Potential-SpeicherFlip-Flop (22) aufweist.
4. Elektronische Multiplizier-Dividier-Schaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach An­ spruch 1 bis 3, dadurch gekennzeichnet, daß beim An­ tippen der Divisions-Taste 2 Potential-Speicher- Flip-Flops (21 und 23) in ihre andere Stellung (Links-Stellung) kippen.
5. Elektronische Multiplizier-Dividierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach An­ spruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß das Zusatz-Steuerwerk (60) nur 4 Potential-Speicher-Flip-Flops (21 bis 24) aufweist und nur 9 Und-Schaltungen mit je 2 Eingängen (26 bis 34) aufweist und keine weitere Und-Schaltung auf­ weist.
DE19904034399 1990-09-05 1990-10-29 Multiplizier-dividierschaltung Ceased DE4034399A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19904034399 DE4034399A1 (de) 1990-09-05 1990-10-29 Multiplizier-dividierschaltung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19904028149 DE4028149A1 (de) 1990-09-05 1990-09-05 Multiplizier-dividierschaltung
DE19904034399 DE4034399A1 (de) 1990-09-05 1990-10-29 Multiplizier-dividierschaltung

Publications (1)

Publication Number Publication Date
DE4034399A1 true DE4034399A1 (de) 1992-05-21

Family

ID=25896586

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904034399 Ceased DE4034399A1 (de) 1990-09-05 1990-10-29 Multiplizier-dividierschaltung

Country Status (1)

Country Link
DE (1) DE4034399A1 (de)

Similar Documents

Publication Publication Date Title
DE4034399A1 (de) Multiplizier-dividierschaltung
DE4035100A1 (de) Multiplizier-dividierschaltung
DE4124280A1 (de) Rechenschaltung fuer alle vier grund-rechenarten
DE4109237A1 (de) Dividierschaltung
DE4120673A1 (de) Rechenschaltung fuer alle vier grund-rechenarten
DE4110760A1 (de) Multiplizier-dividierschaltung
DE4123171A1 (de) Rechenschaltung fuer alle vier grund-rechenarten
DE4116532A1 (de) Rechenschaltung fuer alle vier grund-rechenarten
DE4105641A1 (de) Dividierschaltung
DE4121731A1 (de) Rechenschaltung fuer alle vier grund-rechenarten
DE4112305A1 (de) Multiplizier-dividierschaltung
DE4106981A1 (de) Dividierschaltung
DE4101267A1 (de) Dividierschaltung
DE4106469A1 (de) Dividierschaltung
DE4031604A1 (de) Multiplizier-dividierschaltung
DE4108784A1 (de) Dividierschaltung
DE4130374A1 (de) Multiplizier-dividierschaltung
DE4031606A1 (de) Multiplizier-dividierschaltung
DE4134635A1 (de) Rechenschaltung fuer addition und subtraktion
DE4115226A1 (de) Rechenschaltung fuer alle vier grund-rechenarten
DE4032819A1 (de) Multiplizierschaltung
DE4100353A1 (de) Dividierschaltung
DE4234975A1 (de) Rechenschaltung für alle 4 Rechenarten
DE4107774A1 (de) Dividierschaltung
DE4110130A1 (de) Dividierschaltung

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 4028149

Format of ref document f/p: P

8131 Rejection