[go: up one dir, main page]

DE4028714A1 - Multiplizier-dividierschaltung - Google Patents

Multiplizier-dividierschaltung

Info

Publication number
DE4028714A1
DE4028714A1 DE19904028714 DE4028714A DE4028714A1 DE 4028714 A1 DE4028714 A1 DE 4028714A1 DE 19904028714 DE19904028714 DE 19904028714 DE 4028714 A DE4028714 A DE 4028714A DE 4028714 A1 DE4028714 A1 DE 4028714A1
Authority
DE
Germany
Prior art keywords
circuit
shift register
inputs
circuits
divider circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19904028714
Other languages
English (en)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19904028156 external-priority patent/DE4028156A1/de
Application filed by Individual filed Critical Individual
Priority to DE19904028714 priority Critical patent/DE4028714A1/de
Publication of DE4028714A1 publication Critical patent/DE4028714A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491Computations with decimal numbers radix 12 or 20.
    • G06F7/4915Multiplying; Dividing
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491Computations with decimal numbers radix 12 or 20.
    • G06F7/4915Multiplying; Dividing
    • G06F7/4917Dividing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Description

Gegenstand der Erfindung ist die Anordnung eines Steuer­ werks bei der Multiplizier-Dividierschaltung nach P 40 28 156.6, welche auch die Produktzahlen auf subtraktive Weise erzeugt und somit eine Rechenschaltung nach P 40 25 468.2 aufweist. Bei der vorliegenden Multiplizier- Dividierschaltung werden die Zahlen auch 5211-codiert verarbeitet und fallen die Ergebniszahlen auch in diesem 5211-Code an. Die Umcodierung der Zahlen von Ziffern­ seriell auf bit-seriell ist besonders einfach, weil alle Schieberegister eine Verschiebung von 4 bit pro Takt auf­ weisen.
Diese elektronische Multiplizer-Dividierschaltung ist ohne Verlängerungs-Schieberegister 3b und ohne Steuer­ werk 2 in Fig. 1 dargestellt. In Fig. 2 ist eine Tetra­ den-Subtrahierschaltung 4 dargestellt, welche keine echte Tetraden-Subtrahierschaltung ist, sondern eine Spezial- Schaltung mit negierten Eingängen für den Subtrahenden ist. In Fig. 3a und 3b ist das Steuerwerk 2 dargestellt. In Fig. 4 ist die Schaltung 14 dargestellt. In Fig. 5 ist die Impuls-Schaltung 12 dargestellt. In Fig. 6 ist ein Teil-Stück mit 4 bit der Schieberegister 3 und 5 darge­ stellt. In Fig. 7 ist ein Teil-Stück mit 4 bit des Ver­ längerungs-Schieberegisters 3b dargestellt. In Fig. 8 ist ein Teilstück mit 4 bit des Schieberegisters 6 darge­ stellt. In Fig. 9 ist der Impuls-Zähler 13 dargestellt.
Diese Multiplizier-Dividierschaltung besteht aus der Hauptschaltung 1 und dem Zusatz-Schieberegister 3b und dem Steuerwerk 2. Die Haupt-Schaltung 1 besteht im Normal­ fall aus 8 Tetraden-Subtrahierschaltungen 4 und im darge­ stellten Fall aus 6 Tetraden-Subtrahierschaltungen 4 und den Schieberegistern 3 und 5 und 6, welche eine Länge ent­ sprechend der Anzahl der Schaltungen 4 aufweisen. Das Steuerwerk 2 besteht aus der Spezial-Ansteuer-Schaltung 10 und der Start-Schaltung 11 und der Impuls-Schaltung 12 und dem Impuls-Zähler 13 und der Schaltung 14 und 4 Poten­ tial-Speicher-Flip-Flops 16 bis 19 und 3 Oder-Schaltungen 21 bis 23 mit je 3 Eingängen und 3 Oder-Schaltungen 24 bis 26 mit je 2 Eingängen und 3 Und-Schaltungen 27 bis 29 mit je 2 Eingängen und den Negier-Schaltungen 20 und 30 und den Und-Schaltungen 31 bis 38 mit je 2 Eingängen und den Oder-Schaltungen 39 bis 42 mit je 2 Eingängen und den Ne­ gier-Schaltungen 43 bis 46 und 2 Verzögerungs-Schaltungen 61 und 62 und der Und-Schaltung 63 und dem Flip-Flop 64) und den zugehörigen Leitungen. An weiteren Teilen besteht dieses Steuerwerk aus der in Fig. 10 dargestellten Zif­ fern-Eingabe-Tastatur für die Ziffern 0, bis 9 und einer 1- aus-10/5211-Umcodierschaltung, mittels der die erste Zahl in die Schieberegister 3 und 5 eingetaktet wird und die zweite Zahl nur in das Schieberegister 3 eingetaktet wird, weil nach dem Antippen der M-Taste der Ausgang K L-Poten­ tial hat.
Die Tetraden-Subtrahierschaltung 4, welche im dargestellten Fall sechsfach angeordnet ist, ist keine echte Tetraden- Subtrahierschaltung, welche auf subtraktive Weise die Dif­ ferenz-Ziffer bildet, sondern eine Schaltung mit negierten B-Eingängen, welche auf additive Weise die Differenz-Ziffer bildet. Somit ist bei dieser Tetraden-Subtrahierschaltung 4 ein Übertrag kein Übertrag und kein Übertrag ein Über­ trag. Aus diesem Grund ist am Ende der Schaltung F die Ne­ gier-Schaltung 50 angeordnet. Diese unechte Tetraden-Sub­ trahierschaltung 4 besteht aus 16 Und-Schaltungen 11 mit je 2 Eingängen und 10 Oder-Schaltungen 12 mit je 2 Eingän­ gen und 2 Oder-Schaltungen 13 mit je 3 Eingängen und 8 Negier-Schaltungen 14 und 2 dualen Voll-Addierern 15 und 16 und den zugehörigen Leitungen. Die Eingänge A und B und die Ausgänge C sind mit den zugehörigen Zahlenwerten 5211 gekennzeichnet. Der Übertrag-Eingang hat die Be­ zeichnung x. Der Übertrag-Ausgang hat die Bezeichnung y.
Die Schieberegister 3 und 5 sind gleich und haben Links- Verschiebung um 4 bit pro Takt und Parallel-Eingabe. Ein Teil-Stück mit 4 bit ist in Fig. 6 dargestellt. Eine Teil- Schaltung besteht aus einem Doppel-Flip-Flop 10 und 2 Und- Schaltungen 21 mit je 2 Eingängen und der Und-Schaltung 22 mit 2 Eingängen und 2 weiteren Und-Schaltungen 23 mit je 2 Eingängen und 2 Oder-Schaltungen 24 mit je 2 Eingängen und 2 Negier-Schaltungen 25. Die Takt-Leitung hat die Be­ zeichnung t. Die Vor-Ansteuerleitung für Parallel-Eingabe hat die Bezeichnung b. Die Vor-Ansteuerleitung für Ver­ schiebung (Links-Verschiebung um 4 bit pro Takt) hat die Bezeichnung a.
Von dem in Fig. 1 nicht dargestellten Schieberegister 3b, das die rechts-seitige Verlängerung des Schieberegisters 3 bildet ist ein Teilstück mit 4 bit in Fig. 7 dargestellt. Dieses Schieberegister 3b hat auch Links-Verschiebung um 4 bit pro Takt und keine Parallel-Eingabe. Eine Teil- Schaltung besteht aus einem Doppel-Flip-Flop 10 und 2 Und- Schaltungen 26 und 2 Negier-Schaltungen 27. Die Leitungen t der Schieberegister 3 und 3b sind direkt miteinander ver­ bunden.
Das Schieberegister 6 weist im Vergleich mit dem Schiebe­ register 3b (Fig. 7) den Unterschied auf, daß es auch Parallel-Ausgänge hat und daß die ersten 4 bits auch Parallel-Eingänge entsprechend Fig. 6 haben. Die ersten 4 bits dieses Schieberegisters 6 haben somit auch die Funk­ tion einer Umsetzer-Schaltung von Ziffern-seriell auf bit­ seriell.
Die Schaltung 14 (Fig. 4) besteht aus den Teil-Schaltun­ gen 14a und 14b und 14c. Die Teil-Schaltung 14a besteht aus 9 einfachen Flip-Flops 41 und 8 Und-Schaltungen 42 mit je 2 Eingängen und 8 Und-Schaltungen 43 mit je 2 Eingän­ gen und der Oder-Schaltung 44 mit 5 Eingängen und den zu­ gehörigen Leitungen. Die Teil-Schaltung 14b besteht aus 4 Und-Schaltungen 45 mit je 2 Eingängen und dem einfachen Flip-Flop 46 und 2 Negier-Schaltungen 47 und den zugehöri­ gen Leitungen. Die Teil-Schaltung 14c besteht aus 2 Oder- Schaltungen 48 mit je 4 Eingängen und der Oder-Schaltung 49 mit 5 Eingängen und der Oder-Schaltung 55 mit 8 Eingän­ gen und den zugehörigen Leitungen. Die Ausgänge sind mit den zugehörigen Zahlenwerten 5211 gekennzeichnet. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell-Eingang hat die Bezeichnung r.
Die Impuls-Schaltung 12 (Fig. 5) besteht aus 2 Doppel- Flip-Flops 21 und 22 (Flip-Flops 1 bis 4) und 4 Und- Schaltungen 5 mit je 2 Eingängen und 4 Und-Schaltungen 6 mit je 2 Eingängen und 4 Und-Schaltungen 7 mit je 2 Ein­ gängen und 4 Und-Schaltungen 8 mit je 2 Eingängen und der Und-Schaltung 9 mit 2 Eingängen und 2 Oder-Schaltungen 10 mit je 2 Eingängen und 2 Negier-Schaltungen 11 und den zu­ gehörigen Leitungen. Der Impuls-Eingang hat die Bezeich­ nung f. Der Rückstell-Eingang hat die Bezeichnung r. Beim ersten Zyklus-Impuls hat der Ausgang a H-Potential. Beim zweiten Zyklus-Impuls hat der Ausgang b H-Potential. Beim dritten Zyklus-Impuls hat der Ausgang c H-Potential. Beim vierten Zyklus-Impuls hat der Ausgang d H-Potential. Die Ausführung B dieser Impuls-Schaltung hat nur die Ausgänge a und c und somit 4 Und-Schaltungen mit je 2 Eingängen weniger und somit nur 2 Und-Schaltungen 7 mit je 2 Ein­ gängen und nur 2 Und-Schaltungen 8 mit je 2 Eingängen.
Der Impuls-Zähler 13 (Fig. 9) besteht aus 9 einfachen Flip-Flops 1 bis 9 und 8 Und-Schaltungen 11 mit je 2 Ein­ gängen und 4 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 5 Eingängen und dem weiteren einfa­ chen Flip-Flop 14 und 4 Und-Schaltungen 15 mit je 2 Ein­ gängen und 2 Negier-Schaltungen 16 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell-Eingang auf 0 (Null) hat die Bezeichnung r. Der letzte Ausgang hat die Bezeichnung z. Dieser Impulszähler 13 hat keine bestimmte Länge und somit keine bestimmte Teilschaltungs-Anzahl.
Beim Dividieren ergibt sich die Wirkungsweise dieser Mul­ tiplizier-Dividierschaltung wie folgt: Die Rückstellung der gesamten Multiplizier-Dividierschaltung einschließlich Steuerwerk erfolgt durch Antippen der Taste R. Dann wird über die in Fig. 10 dargestellte Tastatur der Dividend in das Schieberegister 3 eingetaktet, wobei dieser Dividend auch gleichzeitig in das Schieberegister 5 eingetaktet wird. Dann wird die raste D (Division) angetippt und damit der Inhalt des Schieberegisters 5 gelöscht, weil hierbei der Ausgang E über die Oder-Schaltung 25 mit einem H-Impuls be­ liefert wird, und dieser H-Impuls die Rückstellung des Schieberegisters 5 ansteuert. Dann wird über dieselbe Ein­ gabe-Tastatur der Divisor in das Schieberegister 5 einge­ taktet. Die Division wird dann damit ausgelöst, daß die Taste G angetippt wird, womit der Eingang s der Start- Schaltung 11 mit einem H-Impuls angesteuert wird. Der Im­ puls-Zähler 13 hat hierbei an seinem Ausgang z L-Potential, weil er hierbei noch den Zählerstand 0 (Null) aufweist. Somit ist bei diesem Divisions-Start die Und-Schaltung 35 vor-angesteuert und beginnt der Ablauf der Division ent­ sprechend der Beschreibung der Patentanmeldung P 40 25 468.2. Der Divisions-Ablauf ist beendet, wenn der Ausgang z des Impuls-Zählers 13 von L-Potential auf H-Potential wech­ selt, weil dann die Negier-Schaltung 46 an ihrem Ausgang von H-Potential auf L-Potential wechselt, und dann die Und- Schaltung 35 nicht mehr vor-angesteuert ist. Der Quotient ist dann bit-seriell im Schieberegister 6 gespeichert und wird dann mittels eines Umsetzers von der bit-seriellen Speicherung in die Ziffern-serielle Speicherung umgesetzt.
Beim Multiplizieren ergibt sich die Wirkungsweise dieser Multiplizier-Dividierschaltung wie folgt: Die Rückstellung der gesamten Multiplizier-Dividierschaltung einschließlich Steuerwerk erfolgt auch durch Antippen der Taste R. Dann wird über die Eingabe-Tastatur 5211-codiert der erste Faktor gleichzeitig in die Schieberegister 3 und 5 eingetaktet. Dann wird die Taste M (Multiplikation) angetippt und damit ein automatischer Zyklus ausgelöst, weil nun zunächst die Zahl 1 durch den ersten Faktor geteilt werden muß. Dieser Zyklus läuft damit an, daß nun die Und-Schaltung 28 vor­ angesteuert ist und damit die Schaltung 10 Takt-angesteu­ ert wird. Der erste H-Impuls wird vom Ausgang c geliefert und löscht den Inhalt des Schieberegisters 3. Der zweite H-Impuls vom Ausgang N setzt den Abschnitt I des Schiebe­ registers 3 auf 1 (LLLH). Der dritte H-Impuls vom Ausgang der Oder-Schaltung 23 der Schaltung 10 steuert den Eingang s der Start-Schaltung 11 an, womit die Division der Zahl 1 durch den ersten Faktor ausgelöst wird. Wenn diese Division zu Ende ist, hat der Ausgang z des Impuls-Zählers 13 H- Potential und wird mit dem H-Impuls des Ausgangs E der In­ halt der Schieberegister 3 und 5 gelöscht und befindet sich der Quotient 1 : n im Schieberegister 6. Dann liefert der Ausgang F einen H-Impuls, der die Parallel-Eingabe des Schieberegisters 5 ansteuert, womit das Schieberegister 5 denselben Inhalt hat, wie das Schieberegister 6. Dann wird der zweite Faktor in das Schieberegister 3 eingetaktet, wobei beim Eintippen der ersten Ziffer der Inhalt des Schie­ beregisters 6 gelöscht wird. Dann wird der Eingang G ange­ tippt und damit die zweite Division ausgelöst, bei der der zweite Faktor durch den ersten Quotienten geteilt wird. Diese Division ist dann zu Ende, wenn der Impuls-Zähler 13 zum zweiten mal an seinem Ausgang z H-Potential hat. Die Produkt-Zahl befindet sich dann als zweiter Quotient im Schieberegister 6. Die Produktzahl ist damit bit-seriell im Schieberegister 6 gespeichert und wird dann mittels eines entsprechenden Schieberegister-Teilstücks von der bit-seriellen Speicherung in die Ziffern-serielle Speicher­ ung umgesetzt.
Die Eingabe-Schaltung 50 ist in Fig. 10 dargestellt.
Diese Eingabe-Schaltung 50 besteht aus der Tastatur M für die Ziffern 0 und 1 bis 9 und der Oder-Schaltung 51 mit 9 Eingängen und der Oder-Schaltung 52 mit 2 Eingängen und der Oder-Schaltung 53 mit 5 Eingängen und 2 Oder- Schaltungen 54 mit je 2 Eingängen und der Oder-Schaltung 55 mit 8 Eingängen und 4 Und-Schaltungen 56 mit je 2 Ein­ gängen und 4 Oder-Schaltungen 57 mit je 2 Eingängen und den zugehörigen Leitungen. Der Eingang e liegt im Betriebs­ zustand ständig an H-Potential. Der Eingang f wird vom Ausgang K angesteuert. Vom Ausgang g wird der Inhalt des Schieberegisters 6 gelöscht. Vom Ausgang h werden die Schieberegister 3 und 5 Zusatz-Takt-angesteuert.
Der Ausgang A steuert die Leitung b des Schieberegisters 3 an und somit über die Oder-Schaltung 70 auch die Leitung t.
Der Ausgang B steuert die Leitung a des Schieberegisters 3 an und somit über die Oder-Schaltung 70 auch die Leitung t.
Die Leitungen t der Schieberegister 3 und 3b sind mitein­ ander verbunden.

Claims (5)

1. Elektronische Multiplizier-Dividierschaltung, welche auf echte Weise die Quotienten-Zahlen erzeugt und auf unechte Weise die Produkt-Zahlen erzeugt, dadurch ge­ kennzeichnet, daß die erste Eingabezahl (Faktor oder Dividend) gleichzeitig in die Schieberegister (3 und 5) eingetaktet wird.
2. Elektronische Multiplizier-Dividierschaltung nach An­ spruch 1, dadurch gekennzeichnet, daß beim Antippen der Taste (D) (Division) nur der Inhalt des Schiebe­ registers (5) gelöscht wird.
3. Elektronische Multiplizier-Dividierschaltung nach An­ spruch 1 oder nach Anspruch 1 und 2, dadurch gekenn­ zeichnet, daß beim Antippen der Taste (M) (Multipli­ kation) ein automatischer Zyklus ausgelöst wird, bei dem die Ziffer 1 durch den ersten Faktor geteilt wird.
4. Elektronische Multiplizier-Dividierschaltung nach An­ spruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß bei dem automa­ tischen Zyklus nach Anspruch 3 zunächst der Inhalt des Schieberegisters (3) gelöscht wird und dann das Schie­ beregister (3) im Abschnitt (i) mit der Ziffer 1 (LLLH) geladen wird und dann diese Division durchge­ steuert wird und dann der Inhalt der Schieberegister (3 und 5) gelöscht wird und dann das Schieberegister (5) mit dem Inhalt des Schieberegisters (6) mit einem Parallel-Ansteuerungs-Takt geladen wird.
5. Elektronische Multiplizier-Dividierschaltung nach An­ spruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekenn­ zeichnet, daß die Löschung des Inhalts des Schiebere­ gisters (6), welche beim Multiplizieren nach der Er­ zeugung des Hilfs-Quotienten und dessen Eingabe in das Schieberegister (5) erforderlich ist vom Ausgang (g) der Schaltung (50) beim Eintippen des zweiten Faktors erfolgt.
DE19904028714 1990-09-05 1990-09-10 Multiplizier-dividierschaltung Ceased DE4028714A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19904028714 DE4028714A1 (de) 1990-09-05 1990-09-10 Multiplizier-dividierschaltung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19904028156 DE4028156A1 (de) 1990-09-05 1990-09-05 Multiplizier-dividierschaltung
DE19904028714 DE4028714A1 (de) 1990-09-05 1990-09-10 Multiplizier-dividierschaltung

Publications (1)

Publication Number Publication Date
DE4028714A1 true DE4028714A1 (de) 1992-05-21

Family

ID=25896590

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904028714 Ceased DE4028714A1 (de) 1990-09-05 1990-09-10 Multiplizier-dividierschaltung

Country Status (1)

Country Link
DE (1) DE4028714A1 (de)

Similar Documents

Publication Publication Date Title
DE4028714A1 (de) Multiplizier-dividierschaltung
DE4031606A1 (de) Multiplizier-dividierschaltung
DE4029459A1 (de) Multiplizier-dividierschaltung
DE4123171A1 (de) Rechenschaltung fuer alle vier grund-rechenarten
DE4028149A1 (de) Multiplizier-dividierschaltung
DE4302710A1 (de) Multiplizier-Dividierschaltung
DE4107774A1 (de) Dividierschaltung
DE4110760A1 (de) Multiplizier-dividierschaltung
DE4106981A1 (de) Dividierschaltung
DE4025473A1 (de) Multiplizierschaltung
DE4112305A1 (de) Multiplizier-dividierschaltung
DE4139036A1 (de) Rechenschaltung fuer addition und subtraktion
DE4200037A1 (de) Rechenschaltung fuer addition und subtraktion
DE4025474A1 (de) Multiplizierschaltung
DE4018030A1 (de) Dividierschaltung
DE4200511A1 (de) Rechenschaltung fuer addition und subtraktion
DE4133024A1 (de) Rechenschaltung fuer addition und subtraktion
DE4227191A1 (de) Rechenschaltung für alle 4 Rechenarten
DE4239964A1 (de) Rechenschaltung für alle 4 Rechenarten
DE4236615A1 (de) Rechenschaltung für alle 4 Rechenarten
DE4320701A1 (de) Dividierschaltung
DE4131231A1 (de) Rechenschaltung fuer addition und subtraktion
DE4124280A1 (de) Rechenschaltung fuer alle vier grund-rechenarten
DE4135296A1 (de) Rechenschaltung fuer addition und subtraktion
DE4135788A1 (de) Rechenschaltung fuer addition und subtraktion

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 4028156

Format of ref document f/p: P

8131 Rejection