DE4014141A1

DE4014141A1 - Digital multiplier circuit for 5211-coded decimal numbers - uses cumulative result register with unidirectional shift and three=phase internal timing signals

Info

Publication number: DE4014141A1
Application number: DE19904014141
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1990-01-10
Filing date: 1990-05-02
Publication date: 1991-11-07

Abstract

The circuit includes a decade multiplier (1) and an 8-decade shift and add circuit comprising decade adders (2) and (3), carry propagation adders (4) and shift register (5b). For each multiplier digit the cumulative total completes one rotation around the shift register (5b) and one digit is shifted into an adjacent result register. ADVANTAGE - Improvement on that which uses 4-phase timing circuit. Only one full rotation is required for each multiplier digit. 3-phase timing pulse generator uses only 5 simple flip-flops.

Description

Gegenstand der Erfindung ist eine Verbesserung der Multiplizierschaltung nach P 40 11 494.5 in der Weise, daß an Stelle einer Impuls-Schaltung 11 mit 4 Ausgängen nur eine Impuls-Schaltung 11 mit 3 Ausgängen zur Verwendung kommt.The invention relates to an improvement of the multiplier circuit according to P 40 11 494.5 in such a way that instead of a pulse circuit 11 with 4 outputs, only a pulse circuit 11 with 3 outputs is used.

Die Multiplizierschaltung Type A ist in Fig. 1 als Block- Schaltbild dargestellt, aber nicht in voller Länge, sondern um drei Teil-Schaltungen verkürzt. Die Stellen-Multiplizierschaltung 1 ist nur in Fig. 1 als Rechteck eingezeichnet. Die zweite Tetraden-Addierschaltung 3 ist in Fig. 2 dargestellt. Eine Übertrag-Addierschaltung 4 ist in Fig. 3 dargestellt. In Fig. 4 ist der duale Voll-Addierer 23 dargestellt. In Fig. 5 ist ein Teilstück des vierfachen Schieberegisters 5b dargestellt. In Fig. 6 ist ein Teilstück des Schieberegisters 5a dargestellt. In Fig. 7 sind vereinfacht die Schieberegister 5b und 5a mit der doppelten Tor-Schaltung 50 dargestellt. In Fig. 8a und 8b ist das Steuerwerk 9a dargestellt. In Fig. 9 ist die Schaltung 60a dargestellt. In Fig. 10 ist die Schaltung 70 dargestellt. In Fig. 11 ist die Impuls-Schaltung 11 dargestellt. In Fig. 12 ist der Impuls-Zähler 12 dargestellt. In Fig. 13 ist der Impuls-Zähler 13 dargestellt. In Fig. 14 ist der Impuls-Zähler 14 dargestellt. In Fig. 15 ist das Ansteuer-Diagramm dargestellt. In Fig. 16 und 8c ist das Steuerwerk 9b dargestellt.The multiplier circuit type A is shown in Fig. 1 as a block diagram, but not in full length, but shortened by three sub-circuits. The position multiplier circuit 1 is shown as a rectangle only in FIG. 1. The second tetrad adding circuit 3 is shown in FIG. 2. A carry adder circuit 4 is shown in FIG. 3. The dual full adder 23 is shown in FIG . In Fig. 5, a portion of the fourfold shift register 5 b is shown. In Fig. 6, a portion of the shift register 5 a is shown. In Fig. 7, the shift registers 5 b and 5 a are shown in simplified form with the double gate circuit 50 . In Fig. 8a and 8b, the controller 9 is shown a. In Fig. 9 the circuit 60 a is shown. Circuit 70 is shown in FIG . In Fig. 11, the pulse circuit 11 is shown. The pulse counter 12 is shown in FIG . In Fig. 13, the pulse counter 13 is shown. In Fig. 14, the pulse counter 14 is shown. The control diagram is shown in FIG . In Figs. 16 and 8c, the control circuit 9 is shown b.

Die Multiplizierschaltung Type A besteht aus der Matrix- Stellen-Multiplizierschaltung 1 oder einer sonstigen Stellen- Multiplizierschaltung und der ersten Tetraden-Addierschaltung 2 und der zweiten Tetraden-Addierschaltung 3 und 6 Übertrag-Addierschaltungen 4 und dem vierfachen Ergebnis- Schieberegister 5b, welches auch eine Quer-Eingabe aufweist und dem vierfachen Scheiberegister 5a, das über die Tor-Schaltung 50 die rechtsseitige Verlängerung des Schieberegisters 5b bildet und dem Steuerwerk 9a und dem vierfachen Eingangs-Schieberegister AS, in welchem der Multiplikand gespeichert ist und dem vierfachen Eingangs-Schieberegister BS, in welchem der Multiplikator gespeichert ist. Das Multiplikanden-Schieberegister AS weist eine Neuner-Rückkopplung auf.The multiplier circuit type A consists of the matrix digit multiplier circuit 1 or another digit multiplier circuit and the first tetrad adder circuit 2 and the second tetrad adder circuit 3 and 6 carry adder circuits 4 and the fourfold result shift register 5 b, which also a cross input and having four times the disk register 5 a, which forms on the gate circuit 50, the right-side extension of the shift register 5 b and the control unit 9 a and four times the input shift register AS, where the multiplicand is stored, and the fourfold input Shift register BS in which the multiplier is stored. The multiplicand shift register AS has a nine feedback.

Die Tetraden-Addierschaltung 3 (Fig. 2) besteht aus 2 Negier-Schaltungen 11 und 4 Und-Schaltungen 12 mit je 2 Eingängen und 2 Oder-Schaltungen 13 mit je 2 Eingängen und der Oder-Schaltung 14 mit 2 Eingängen und 5 Und-Schaltungen 15 mit je 2 Eingängen und 5 Oder-Schaltungen 16 mit je 2 Eingängen und 7 Und-Schaltungen 17 mit je 2 Eingängen und der Oder-Schaltung 18 mit 2 Eingängen und 2 Negier-Schaltungen 19 und der Oder-Schaltung 20 mit 2 Eingängen und 2 Oder- Schaltungen 21 mit je 3 Engängen und den dualen Voll-Addierern 22 und 23 und den zugehörigen Leitungen. Der Tetraden-Addierer 2 hat an Stelle des dualen Voll-Addierers 22 nur einen dualen Halb-Addierer 22b. Die Eingänge und die Ausgänge sind mit den zugehörigen Zahlenwerten 5 2 1 1 gekennzeichnet. Die dargestellte Multiplizierschaltung ist somit eine Multiplizierschaltung im 5211-Code, wenn die Stellen-Multiplizierschaltung 1 auch diesen Code aufweist.The tetrad adding circuit 3 ( FIG. 2) consists of 2 negation circuits 11 and 4 AND circuits 12 with 2 inputs each and 2 OR circuits 13 with 2 inputs each and the OR circuit 14 with 2 inputs and 5 AND- Circuits 15 with 2 inputs and 5 OR circuits 16 with 2 inputs and 7 AND circuits 17 with 2 inputs each and the OR circuit 18 with 2 inputs and 2 negation circuits 19 and the OR circuit 20 with 2 inputs and 2 OR circuits 21 each with 3 aisles and the dual full adders 22 and 23 and the associated lines. The tetrads adder 2 has in place of the dual full-adder 22, only a dual half-adder b 22nd The inputs and the outputs are marked with the corresponding numerical values 5 2 1 1. The multiplier circuit shown is thus a multiplier circuit in the 5211 code if the position multiplier circuit 1 also has this code.

Die Übertrag-Addierschaltung 4, welche entsprechend der wirklichen Länge des Schieberegisters 5b in sechsfacher Anzahl erforderlich ist, besteht aus 12 Und-Schaltungen 25 mit je 2 Eingängen und 6 Oder-Schaltungen 26 mit je 2 Eingängen und 2 Und-Schaltungen 27 mit je 3 Eingängen und 4 Negier-Schaltungen 28 und den zugehörigen Leitungen. Der Übertrag-Eingang hat die Bezeichnung a. Der Übertrag-Ausgang hat die Bezeichnung b. Die Eingänge und die Ausgänge sind mit den zugehörigen Zahlenwerten 5 2 1 1 gekennzeichnet. The carry adder circuit 4 , which is required in accordance with the actual length of the shift register 5 b in six times the number, consists of 12 AND circuits 25 with 2 inputs each and 6 OR circuits 26 with 2 inputs each and 2 AND circuits 27 with each 3 inputs and 4 negation circuits 28 and the associated lines. The carry input has the designation a. The carry output has the designation b. The inputs and the outputs are marked with the corresponding numerical values 5 2 1 1.

Ein dualer Voll-Addierer (Fig. 4) besteht aus 4-Und-Schaltungen 51 mit je 2 Eingängen und 3 Oder-Schaltungen 52 mit je 2 Eingängen und 2 Negier-Schaltungen 53 und den zugehörigen Leitungen. Die Eingänge haben die Bezeichnungen a bis c. Der Ausgang hat die Bezeichnung d und der Übertrag- Ausgang die Bezeichnung e.A dual full adder ( FIG. 4) consists of 4-AND circuits 51 , each with 2 inputs and 3 OR circuits 52 , each with 2 inputs and 2 negation circuits 53 and the associated lines. The inputs have the designations a to c. The output has the designation d and the carry output has the designation e.

Das Schieberegister 5b (Fig. 5) ist ein vierfaches Schieberegister mit Rechts-Verschiebung und Quer-Eingabe. Eine Teil-Schaltung besteht aus einem Doppel-Flip-Flop 40 und 2 Und-Schaltungen 41 mit je 2 Eingängen und 2 Und-Schaltungen 42 mit je 2 Eingängen und 2 Oder-Schaltungen 43 mit je 2 Eingängen und den Und-Schaltungen 44 und 45 mit je 2 Eingängen und 2 Negier-Schaltungen 46, wovon eine nur als Punkt dargestellt ist.The shift register 5 b ( Fig. 5) is a fourfold shift register with right shift and cross input. A partial circuit consists of a double flip-flop 40 and 2 AND circuits 41 with 2 inputs each and 2 AND circuits 42 with 2 inputs each and 2 OR circuits 43 with 2 inputs each and the AND circuits 44 and 45 each with 2 inputs and 2 negation circuits 46 , one of which is only shown as a point.

Das Schieberegister 5a (Fig. 6) ist auch ein vierfaches Schieberegister, das jedoch nur Rechts-Verschiebung und keine Quer-Eingabe aufweist. Eine Teil-Schaltung besteht aus einem Doppel-Flip-Flop 40 und 2 Und-Schaltungen 42 mit je 2 Eingängen.The shift register 5 a ( Fig. 6) is also a fourfold shift register, which, however, only has a right shift and no cross input. A sub-circuit consists of a double flip-flop 40 and 2 AND circuits 42 , each with 2 inputs.

Das Steuerwerk 9a, welches in Fig. 8a und 8b dargestellt ist, besteht aus den Schaltungen 60a und 70 und der Impuls-Schaltung 11 und den einfachen Flip-Flops 15 und 16 und den Und-Schaltungen 17 bis 26 mit je 2 Eingängen und den Oder-Schaltungen 28 bis 35 mit je 2 Eingängen und der Oder-Schaltung 36 mit 3 Eingängen und der Oder-Schaltung 38 mit 8 Eingängen und den Negier-Schaltungen 41 mit 44 und der Verzögerungs-Schaltung 45 und den zugehörigen Leitungen. Der Takt-Eingang hat die Bezeichnung T. Der Start- Impuls-Eingang hat die Bezeichnung S. Der Gesamt-Rückstell- Eingang hat die Bezeichnung R. Der Impuls-Eingang für die Anzahl der Multiplikanden-Stellen hat die Bezeichnung v. Der Impuls-Eingang für die Anzahl der Multiplikator-Stellen hat die Bezeichnung w. Vom Ausgang A wird das Multiplikanden- Schieberegister AS Takt-Angesteuert. Vom Ausgang B wird das Multiplikator-Schieberegister BS Takt-angesteuert. The control unit 9 a, which is shown in Fig. 8a and 8b, consists of the circuits 60 a and 70 and the pulse circuit 11 and the simple flip-flops 15 and 16 and the AND circuits 17 to 26 , each with 2 inputs and the OR circuits 28 to 35 with 2 inputs each and the OR circuit 36 with 3 inputs and the OR circuit 38 with 8 inputs and the negation circuits 41 with 44 and the delay circuit 45 and the associated lines. The clock input has the designation T. The start pulse input has the designation S. The total reset input has the designation R. The pulse input for the number of multiplicand digits has the designation v. The pulse input for the number of multiplier digits is called w. The multiplicand shift register AS is clock-driven from output A. The multiplier shift register BS is clock-controlled from the output B.

Vom Ausgang C wird die Eingabe der jeweiligen Stellen-Produktzahl in das Schieberegister 5b Takt-angesteuert. Vom Ausgang H wird das Schieberegister 5b Verschiebetakt-angesteuert (Rechts-Verschiebung). Vom Ausgang E wird das Schieberegister 5a Verschiebetakt-angesteuert (auch Rechts-Verschiebung). Vom Ausgang N wird der Eingang n der Tor-Schaltung 50 angesteuert. Die Endlauf-Takt-Ansteuerung der Schieberegister 5b und 5a wird damit ausgelöst, daß der Ausgang der Oder-Schaltung 34 von H-Potential auf L-Potential wechselt.From the output C, the input of the respective digit product number into the shift register 5 b is clock-controlled. From the output H, the shift register 5 b is driven by a shift clock (right shift). From the output E, the shift register 5 a is driven by a shift clock (also shift to the right). The input n of the gate circuit 50 is driven by the output N. The end-of-stroke clock control of the shift registers 5 b and 5 a is triggered by the fact that the output of the OR circuit 34 changes from H potential to L potential.

Die Schaltung 60a (Fig. 9) besteht aus den Impuls-Zählern 12 und 13 (Fig. 12 und 13) und 8 Und-Schaltungen 1 mit je 2 Eingängen und 7 Und-Schaltungen 2 mit je 2 Eingängen und 7 Negier-Schaltungen 3 und der Oder-Schaltung 4 mit 8 Eingängen und den zugehörigen Leitungen.The circuit 60 a ( FIG. 9) consists of the pulse counters 12 and 13 ( FIGS. 12 and 13) and 8 AND circuits 1 with 2 inputs each and 7 AND circuits 2 with 2 inputs each and 7 negation circuits 3 and the OR circuit 4 with 8 inputs and the associated lines.

Die Schaltung 70 (Fig. 10) besteht aus den Impuls-Zählern 12 und 14 (Fig. 12 und 14) und 8 Und-Schaltungen 1 mit je 2 Eingängen und den zugehörigen Leitungen.The circuit 70 ( FIG. 10) consists of the pulse counters 12 and 14 ( FIGS. 12 and 14) and 8 AND circuits 1 , each with 2 inputs and the associated lines.

Die Impuls-Schaltung 11 (Fig. 11) besteht aus 2 Doppel-Flip-Flops und somit aus 4 einfachen Flip-Flops 1 bis 4 und 4 Und-Schaltungen 5 mit je 2 Eingängen und 2 Oder-Schaltungen 6 mit je 2 Eingängen und der Negier-Schaltung 7 und 4 Und-Schaltungen 8 mit je 2 Eingängen und 3 Und-Schaltungen 9 mit je 2 Eingängen und der Negier-Schaltung 10 und der Und-Schaltung 11 mit 2 Eingängen und dem zusätzlichen einfachen Flip-Flop 12 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung d. Der Rückstell-Eingang hat die Bezeichnung r. Die Impuls-Ausgänge sind mit den Buchstaben a bis c gekennzeichnet.The pulse circuit 11 ( Fig. 11) consists of 2 double flip-flops and thus of 4 simple flip-flops 1 to 4 and 4 AND circuits 5 with 2 inputs each and 2 OR circuits 6 with 2 inputs each and the negation circuit 7 and 4 AND circuits 8 with 2 inputs each and 3 AND circuits 9 with 2 inputs each and the negation circuit 10 and the AND circuit 11 with 2 inputs and the additional simple flip-flop 12 and the associated lines. The pulse input has the designation d. The reset input has the designation r. The pulse outputs are marked with the letters a to c.

Der Impuls-Zähler 12 (Fig. 12) besteht aus 8 einfachen Flip-Flops 1 bis 8 und 7 Und-Schaltungen 9 mit je 2 Eingängen und 4 Und-Schaltungen 10 mit je 2 Eingängen und der Oder-Schaltung 11 mit 4 Eingängen und dem weiteren einfachen Flip-Flop 12 und 4 Und-Schaltungen 13 mit je 2 Eingängen und 2 Negier-Schaltungen 14 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell-Eingang hat die Bezeichnung r. Die Ausgänge sind mit den Ziffern 1 bis 8 gekennzeichnet.The pulse counter 12 ( Fig. 12) consists of 8 simple flip-flops 1 to 8 and 7 AND circuits 9 with 2 inputs each and 4 AND circuits 10 with 2 inputs each and the OR circuit 11 with 4 inputs and the further simple flip-flop 12 and 4 AND circuits 13 , each with 2 inputs and 2 negation circuits 14 and the associated lines. The pulse input has the designation a. The reset input has the designation r. The outputs are marked with the numbers 1 to 8.

Der Impuls-Zähler 13 (Fig. 13) besteht aus 9 einfachen Flip-Flops 1 bis 9 und 8 Und-Schaltungen 11 mit je 2 Eingängen und 8 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 4 Eingängen und den Oder-Schaltungen 14 und 15 mit je 2 Eingängen und dem einfachen Flip-Flop 16 und 4 Und-Schaltungen 17 mit je 2 Eingängen und 2 Negier-Schaltungen 18 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell-Eingang auf Null hat die Bezeichnung r. Der Rückstell-Eingang auf 1 hat die Bezeichnung r2. Die Ausgänge D sind mit den Ziffern 1 bis 9 gekennzeichnet.The pulse counter 13 ( Fig. 13) consists of 9 simple flip-flops 1 to 9 and 8 AND circuits 11 with 2 inputs each and 8 AND circuits 12 with 2 inputs each and the OR circuit 13 with 4 inputs and the OR circuits 14 and 15 with 2 inputs each and the simple flip-flop 16 and 4 AND circuits 17 with 2 inputs and 2 negation circuits 18 and the associated lines. The pulse input has the designation a. The reset input to zero has the designation r. The reset input at 1 has the designation r 2 . The outputs D are marked with the numbers 1 to 9.

Der Impuls-Zähler 14 (Fig. 14) besteht aus 9 einfachen Flip-Flops 1 bis 9 und 8 Und-Schaltungen 11 mit je 2 Eingängen und 8 Und-Schaltungen 12 mit je 2 Eingängen und der Oder-Schaltung 13 mit 4 Eingängen und dem einfachen Flip-Flop 16 und 4 Und-Schaltungen 17 mit je 2 Eingängen und 2 Negier-Schaltungen 18 und den zugehörigen Leitungen. Der Impuls-Eingang hat die Bezeichnung a. Der Rückstell-Eingang hat die Bezeichnung r. Die Ausgänge D sind mit den Ziffern 1 bis 9 gekennzeichnet.The pulse counter 14 ( FIG. 14) consists of 9 simple flip-flops 1 to 9 and 8 AND circuits 11 with 2 inputs each and 8 AND circuits 12 with 2 inputs each and the OR circuit 13 with 4 inputs and the simple flip-flop 16 and 4 AND circuits 17 , each with 2 inputs and 2 negation circuits 18 and the associated lines. The pulse input has the designation a. The reset input has the designation r. The outputs D are marked with the numbers 1 to 9.

Die Impuls-Zähler 13 und 14 (Fig. 13 und 14) sind spiegelbildlich dargestellt. The pulse counters 13 and 14 ( FIGS. 13 and 14) are shown in mirror image.

Die Wirkungsweise dieser Multiplizierschaltung Type A ergibt sich wie folgt: Der Multiplikand wird 5211-codiert im nicht dargestellten Eingangs-Schieberegister AS gespeichert, das eine Neuner-Rückkopplung aufweist. Der Multiplikator wird 5211-codiert im Eingangs-Schieberegister BS gespeichert, das keine Rückkopplung aufweist. Vor Beginn der Multiplikation wird die Anzahl der Multiplikandenstellen über den Eingang v in den Impuls-Zähler 12 der Schaltung 60a eingetaktet. Dann wird die Anzahl der Multiplikatorstellen über den Eingang w in den Impuls-Zähler 12 der Schaltung 70 eingetaktet. Sofern hierbei die Zahl 357 mit der Zahl 236 multipliziert wird und die Zahl 357 als Multiplikand verarbeitet wird und die Zahl 236 als Multiplikator verarbeitet wird, steht damit der Impulszähler 12 der Schaltung 60a auf 3 und der Impuls-Zähler 12 der Schaltung 70 auch auf 3. Die Multiplikation wird mit einem H-Impuls über den Eingang S eingeleitet. Nach dem ersten H-Impuls der Schaltung 11 über ihren Ausgang a stehen die Impuls- Zähler 13 der Schaltung 60a und 14 der Schaltung 70 auf 1 und hat die Oder-Schaltung 38 und somit auch die Oder-Schaltung 34 an ihrem Ausgang H-Potential und ist somit die Und-Schaltung 22 Dauer-vorangesteuert. Dieser erste H-Impuls vom Ausgang a der Schaltung 11 beliefert außerdem die Ausgänge A und B mit je einem H-Impuls, womit die Eingangs-Schieberegister AS und BS mit je einem Takt angesteuert werden und sich somit die Ziffern 7 und 6 in ihrer aktiven Stellung befinden, in der sich in der Schaltung 1 die Stellen-Produktzahl 42 bildet. Dann folgt der zweite H-Impuls der Schaltung 11 über ihren Ausgang b, der über den Ausgang C die Einspeisung dieser Produktzahl 42 in das Ergebnis-Schieberegister 5b bewirkt. Dann folgt der dritte H-Impuls der Schaltung 11 über ihren Ausgang c, der über den Ausgang H das Schieberegister 5b Verschiebetakt-ansteuert. Bei diesem H-Impuls hat auch die Und-Schaltung 17 an ihrem Ausgang H-Potential. Damit wird gleichzeitig vom Ausgang N der Eingang n der Tor-Schaltung 50 mit einem H-Impuls angesteuert und das Schieberegister 5a auch mit einem H-Impuls angesteuert, womit die Ziffer 2 der Zahl 42 in das Schieberegister 5a abgezweigt wird. Dann folgt der Zyklus 2 und 3 der Impuls-Schaltung 11, bei denen die Und-Schaltung 17 nicht vor-angesteuert ist und somit beim dritten Takt nur das Ergebnis-Schieberegister 5b Verschiebetakt- angesteuert wird. Nach dem H-Impuls 1.3.3 der Impuls-Schaltung 11 hat die Und-Schaltung 20 an ihrem Ausgang H-Potential und somit der Ausgang i H-Potential und wird somit in der Impuls-Zwischenzeit das Flip-Flop 16 so umgeschaltet, daß die Und-Schaltung 18 vor-angesteuert ist. Dann liefert der Ausgang e der Und-Schaltung 18 aufeinanderfolgend 6 H-Impulse, weil erst nach dem sechsten H-Impuls der Ausgang k der Und-Schaltung 25 von H-Potential auf L-Potential wechselt und damit das Flip-Flop 16 wieder in der Impuls-Zwischenzeit umgeschaltet wird, weil die Und-Schaltung 25 vom Ausgang der Negier-Schaltung 43 vor-angesteuert wird. Somit ist nun wieder die Und-Schaltung 19 vor-angesteuert und beginnt der zweite Haupt-Zyklus, bei dem die Impuls-Schaltung 11 zunächst auch wieder 3 Zyklen durchläuft. Die Stellung des Flip-Flops 15 ist hierbei deshalb richtig, weil es schon mit Beginn des Impulses 1.3.3 umgeschaltet wurde und bei diesem Impuls 2.1.1 somit wieder an seinem Ausgang o H-Potential hat. Somit werden beim H-Impuls 2.1.1 wieder die Schaltungen 60a und 70 angesteuert und die Ausgänge A und B mit je einem H-Impuls beliefert. Die nächste Umschaltung des Flip-Flops 15 erfolgt beim Impuls 2.1.3, weil hierbei der Ausgang m H-Potential hat. Somit hat beim Impuls 2.2.1 wieder der Ausgang n des Flip-Flops 15 H-Potential und wird bei diesem Impuls und bei dem Impuls 2.3.1 nur die Schaltung 60a angesteuert und nur der Ausgang A mit einem Impuls beliefert. Bei der Gesamt-Rückstellung werden auch die Flip-Flops 15 und 16 so rückgestellt, daß ihre Stellung stimmt, wenn die Multiplikation beginnt. Hierbei muß das Flip-Flop 15 an seinem Ausgang o H-Potential haben und das Flip-Flop 16 an seinem Ausgang u H-Potential haben. Bei der Multiplikation 357×236 hat die Impuls-Schaltung 11 pro Haupt-Zyklus nur 3 Zyklen, welche mit je 6 Zusatz-Takten ergänzt werden, bei denen nur die Ausgänge H und A je einen H-Impuls liefern. Nach Ablauf von 3 Haupt-Zyklen (3 Zyklen des Impuls-Zählers 13 der Schaltung 60a) ist diese Multiplikation zu Ende. Die entsprechende Abschaltung bewirkt der H-Impuls 4.1.1, weil hierbei die Oder-Schaltung 38 an ihrem Ausgang von H-Potential auf L-Potential wechselt. Die erforderliche Verzögerung wird hierbei dadurch erreicht, daß die Oder-Schaltung 34 an ihrem zweiten Eingang vom Ausgang c der Schaltung 1 angesteuert wird. Nach 5 Endlauf-Impulsen, bei denen die Ausgänge H und E je einen Impuls abgeben und der Ausgang N dauernd H-Potential hat, ist der Endlauf zu Ende und befindet sich der Stellenwert 10° der Ergebniszahl im Stellenwert 10° des Schieberegisters 5a. Wenn die Ergebniszahl 12 Stellen hat, befinden sich somit 8 Stellen im Schieberegister 5a und die anderen 4 Stelleen im Schieberegister 5b. Die Rückstellung ist eine Einstellung auf die Grund-Stellung; infolgedessen muß die Rückstellung vor Beginn der Multiplikation erfolgen oder vor Beginn der Multiplikation wiederholt werden.The operation of this type A multiplier circuit is as follows: The multiplicand is stored 5211-coded in the input shift register AS, not shown, which has a nine-feedback. The multiplier is stored 5211-coded in the input shift register BS, which has no feedback. Before the multiplication begins, the number of multiplicand positions is clocked into the pulse counter 12 of the circuit 60 a via the input v. The number of multiplier positions is then clocked into the pulse counter 12 of the circuit 70 via the input w. Provided that in this case the number 357 to the number 236 is multiplied and the number is 357 processed as a multiplicand and the number 236 is processed as a multiplier, so is the pulse counter 12 of the circuit 60 a to 3 and the pulse counter 12 of circuit 70 also 3. The multiplication is initiated with an H pulse via input S. After the first H pulse of circuit 11 via its output a, pulse counters 13 of circuit 60 a and 14 of circuit 70 are at 1 and have OR circuit 38 and thus also OR circuit 34 at their output H- Potential and is thus the AND circuit 22 continuously pilot-controlled. This first H-pulse from the output a of the circuit 11 also supplies the outputs A and B with an H-pulse each, with which the input shift registers AS and BS are driven with one cycle each and thus the numbers 7 and 6 become active Position in which the number of positions 42 is formed in the circuit 1 . Then follows the second H pulse of the circuit 11 via its output b, which causes this product number 42 to be fed into the result shift register 5 b via the output C. Then, the third pulse is followed by H-c of the circuit 11 via its output, which controls the shift register shift clock via output 5 H b. With this H pulse, the AND circuit 17 also has H potential at its output. Thus, from the output N, the input n of the gate circuit 50 is driven with an H pulse and the shift register 5 a is also driven with an H pulse, with the number 2 of the number 42 being branched off into the shift register 5 a. Then the cycles 2 and 3 of the pulse circuit 11 follow, in which the AND circuit 17 is not pre-activated and thus only the result shift register 5 b shift clock is activated in the third cycle. After the H pulse 1.3.3 of the pulse circuit 11 , the AND circuit 20 has H potential at its output, and thus the output i H potential, and the flip-flop 16 is thus switched over in the pulse interval such that the AND circuit 18 is pre-activated. Then the output e of the AND circuit 18 delivers 6 H pulses in succession, because only after the sixth H pulse the output k of the AND circuit 25 changes from H potential to L potential and thus the flip-flop 16 back into the pulse intermediate time is switched because the AND circuit 25 is pre-driven by the output of the negation circuit 43 . Thus, the AND circuit 19 is now pre-activated and the second main cycle begins, in which the pulse circuit 11 initially also runs through 3 cycles again. The position of the flip-flop 15 is correct here because it was switched at the beginning of pulse 1.3.3 and therefore has o H potential again at its output at this pulse 2.1.1. In this way, the circuits 60 a and 70 are driven again in the H pulse 2.1.1 and the outputs A and B are each supplied with an H pulse. The next switchover of the flip-flop 15 takes place at pulse 2.1.3, because here the output has m H potential. Thus, at pulse 2.2.1, the output n of the flip-flop 15 again has H potential and, with this pulse and with pulse 2.3.1, only the circuit 60 a is driven and only the output A is supplied with a pulse. In the total reset, the flip-flops 15 and 16 are also reset so that their position is correct when the multiplication begins. Here, the flip-flop 15 must have o H potential at its output and the flip-flop 16 must have u H potential at its output. With the multiplication 357 × 236, the pulse circuit 11 has only 3 cycles per main cycle, which are each supplemented with 6 additional clock cycles, in which only the outputs H and A each deliver an H pulse. After 3 main cycles (3 cycles of the pulse counter 13 of the circuit 60 a), this multiplication has ended. The corresponding switch-off is effected by the H pulse 4.1.1, because here the OR circuit 38 changes from H potential to L potential at its output. The required delay is achieved in that the OR circuit 34 is controlled at its second input by the output c of the circuit 1 . After 5 end-run pulses, in which the outputs H and E each emit a pulse and the output N is constantly at H potential, the end run is over and the position 10 ° of the result number is in the position 10 ° of the shift register 5 a. If the result number has 12 digits, there are 8 digits in shift register 5 a and the other 4 digits in shift register 5 b. The reset is an adjustment to the basic position; as a result, the reset must be made before multiplication begins or repeated before multiplication begins.

Die Zahlen-Darstellung der Multiplikation 357×236=84 252 befindet sich auf Seite 9.The number representation of the multiplication 357 × 236 = 84 252 is on page 9.

Die Multiplizierschaltung Type A kann auch so ausgebildet werden, daß auch der Ausgang B beim Endlauf keinen Impuls abgibt. In diesem Fall ist der Bereich der Schaltung 70 (Fig. 8b) entsprechend Fig. 8c von P 40 11 494.5 ausgebildet.The multiplier circuit type A can also be designed so that the output B does not emit a pulse during the end run. In this case, the area of the circuit 70 ( FIG. 8b) is designed according to FIG. 8c of P 40 11 494.5.

Bei der Multiplizierschaltung Type B werden die Ziffern des Multiplikanden und des Multiplikators über ein entsprechendes Leitungsnetz in die Stellen-Multiplizierschaltung 1 eingebeben und somit über vierfache Leitungen und vierfache Tor-Schaltungen der Schaltung 1 zugeführt. Hierbei sind 16 vierfache Tor-Schaltungen erforderlich. Das entsprechende Steuerwerk 9b ist in Fig. 10 dargestellt. In the multiplier circuit Type B the digits of the multiplicand and the multiplier via a corresponding line network in job-multiplying circuit 1 are quake and thus supplied via quads and four times the gate circuits of the circuit. 1 16 quadruple gate circuits are required. The corresponding control unit 9 b is shown in Fig. 10.

Die Multiplikation 357×236=84 252 ergibt sich wie folgt:The multiplication 357 × 236 = 84 252 results as follows:

Claims

1. Electronic multiplier circuit, which is designed so that the digit partial products are added individually to the total intermediate product number and in which the result shift register ( 5 b) has only one direction of displacement and in which the number of main cycles to the number of Multiplier digits is limited and in which the pulse circuit ( 11 ) is only activated until the last multiplicand figure has been worked up in the relevant main cycle, characterized in that a pulse circuit ( 11 ) is used as the circuit ( 11 ) 3 main outputs (a and b and c) is used (three-circuit pulse circuit).

2. Electronic multiplier circuit according to claim 1, characterized in that the pulse circuit ( 11 ) has only 5 simple flip-flops.

3. Electronic multiplier circuit according to claim 1 or according to claim 1 and 2, characterized in that the input of the respective multiplicand number in the A region of the digit multiplier circuit ( 1 ) and the input of the respective multiplier number in the B region of the digit multiplier circuit ( 1 ) by means of shift registers, which are clock-controlled accordingly.

4. Electronic multiplier circuit according to claim 1 or according to claim 1 and 2, characterized in that the input of the respective multiplicand number in the A area of the digit multiplier circuit ( 1 ) and the input of the respective multiplier number in the B area of the digit multiplier circuit ( 1 ) via direct line connections in which quadruple gate circuits are arranged.

5. Electronic multiplier circuit according to claim 1 or according to claim 1 and 3 or according to claim 1 and 4, characterized in that in the special versions as a pulse circuit ( 11 ) a pulse circuit with more than 5 simple flip-flops is used or a pulse Circuit with only 4 simple flip-flops is used.