[go: up one dir, main page]

DE3735377A1 - Verfahren zur synchronisation eines zeitmultiplexsystems fuer eine uebertragung von paketen einheitlicher laenge - Google Patents

Verfahren zur synchronisation eines zeitmultiplexsystems fuer eine uebertragung von paketen einheitlicher laenge

Info

Publication number
DE3735377A1
DE3735377A1 DE19873735377 DE3735377A DE3735377A1 DE 3735377 A1 DE3735377 A1 DE 3735377A1 DE 19873735377 DE19873735377 DE 19873735377 DE 3735377 A DE3735377 A DE 3735377A DE 3735377 A1 DE3735377 A1 DE 3735377A1
Authority
DE
Germany
Prior art keywords
input
output
code word
time
time slots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19873735377
Other languages
English (en)
Inventor
Horst Dipl Ing Mueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE19873735377 priority Critical patent/DE3735377A1/de
Publication of DE3735377A1 publication Critical patent/DE3735377A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/048Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/08Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren und eine Anordnung zur Synchronisation eines digitalen Nachrichtenübertragungs­ systems, bei dem die zu übertragenden Zeitmultiplexsignale sen­ deseitig in Pakete einheitlicher Länge unterteilt werden, die jeweils m Zeitschlitze für einen Kopf wie eine Adresse und n Zeitschlitze für ein Datenfeld aufweisen, und bei dem empfangs­ seitig aus einem Synchronisiersignal die Paketanfänge ermittelt werden.
Ein derartiges Verfahren ist aus der Europäischen Patentschrift 01 08 028 B1 bekannt. In dem dort beschriebenen System wird in jeder nicht mit einem Paket besetzten Zeitschlitzgruppe m+n an­ stelle eines Kopfes ein Intervall-Synchronisations-Signal über­ tragen, das aber nicht als Kopf verwendbar ist. Der verbleiben­ de Teil der Zeitschlitzgruppe m+n wird mit irgendeiner Signal­ folge gefüllt. Eine empfangsseitige Synchronisierschaltung er­ kennt das Intervall-Synchronisations-Signal und damit den Be­ ginn der einzelnen Pakete.
Der Kopf beinhaltet beispielsweise eine logische Kanalnummer, die angibt, wohin das Paket geleitet werden soll. Bei einer Verfälschung dieser Kanalnummer wird das Paket fehlgeleitet und kann beim falschen Empfänger unter Umständen eine Störung ver­ ursachen.
Aus dem "CCITT Red Book", Vol. III-Fasicle III.3, Digital Net­ works-Transmission Systems and Multiplexing Equipment, Genf, 1985, Seiten 70-72 ist weiter ein CRC-Verfahren (Cydic Redun­ dancy Check) zur Fehlererkennung beschrieben. Eine mögliche schaltungstechnische Realisierung eines CRC-Verfahrens ist aus der US-PS 43 97 020 bekannt.
Aus dem "Handbuch der digitalen Schaltungen", Zuiderveen, 2. Auflage, Franzis-Verlag GmbH, München, 1985, Seiten 370-371 ist schließlich eine Paritätskontrolle mittels Prüfbits be­ kannt. Bei gerader Paritätskontrolle wird ein Prüfbit mit einem Zustand logisch "1" gesetzt, wenn die Anzahl der Datenbits im selben Zustand ungerade ist. Bei ungerader Paritätskontrolle wird das Prüfbit gesetzt, wenn die im Datenbyte vorhandenen Ein­ sen in ihrer Anzahl gerade sind.
Bei einem anderen Verfahren wird die Anzahl der Datenbits im Zu­ stand logisch "1" gezählt. Das Ergebnis wird als binäre Zahl in Form einer Prüfbitgruppe dem Datenbyte angehängt.
Aufgabe der Erfindung ist es, den Beginn der einzelnen Pakete zu erkennen und eine Fehlleitung von Paketen zu vermeiden.
Ausgehend von einem Verfahren der einleitend geschilderten Art wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß von dem Datenfeld sendeseitig x Zeitschlitze für ein erstes Codewort vorgesehen werden, das zur Fehlererkennung aus dem Kopf abge­ leitet ist, daß empfangsseitig aus einem m Zeitschlitze umfassenden Prüfteil des Zeitmultiplexsignals ein zweites Co­ dewort in gleicher Weise wie das erste Codewort abgeleitet wird, daß beide Codewörter empfangsseitig verglichen werden, daß bei mangelnder Übereinstimmung der Prüfteil im Zeitmulti­ plexsignal um ein Bit verschoben und der Vergleich wiederholt wird, daß bei einer bestimmten Anzahl von aufeinanderfolgen­ den Übereinstimmungen Synchronismus signalisiert wird, daß bei einer anschließenden bestimmten Anzahl von aufeinanderfolgen­ den Nichtübereinstimmungen ein Ausfall des Synchronismus fest­ gestellt wird und daß bei jeder Nichtübereinstimmung die Wei­ tergabe des zugehörigen Paketes gesperrt wird.
Vorteilhaft ist es, wenn die Codewörter nach einem CRC4-Verfah­ ren, nach einem Paritätsbitverfahren oder nach einem Verfahren gebildet werden, bei dem die Anzahl der Logisch-"1"-Bits im Kopf gezählt werden.
Eine Anordnung zur sendeseitigen Durchführung des erfindungs­ gemäßen Verfahrens ist derart ausgebildet, daß eine Blockprü­ fungseinrichtung vorgesehen ist, deren Eingang mit einem Ein­ gang für den Kopf verbunden ist, und daß ein Multiplexer vor­ gesehen ist, dessen erster Eingang mit dem Eingang für den Kopf, dessen zweiter Eingang mit dem Ausgang der Blockprüfungs­ einrichtung und dessen dritter Eingang mit einem Eingang für das verkürzte Datenfeld verbunden ist und dessen Ausgang als Aus­ gang für das Zeitmultiplexsignal dient.
Eine Anordnung zur empfangsseitigen Durchführung des erfin­ dungsgemäßen Verfahrens ist derart aufgebaut, daß eine Einrich­ tung zur Ableitung des zweiten Codewortes vorgesehen ist, deren Eingang mit dem Gesamteingang verbunden ist, daß ein Verglei­ cher zum Vergleich beider Codewörter vorgesehen ist, dessen erster Eingang mit dem Gesamteingang dessen zweiter Eingang mit dem Ausgang der Einrichtung zur Ableitung des zweiten Codewor­ tes verbunden sind, daß eine Auswerteeinrichtung für die Ver­ gleichsergebnisse vorgesehen ist, deren Eingang mit dem Ausgang des Vergleichers verbunden ist und deren Ausgang ein Synchronsi­ gnal abgeben kann, daß eine Paketsperreinrichtung vorgesehen ist, deren Eingang mit dem Gesamteingang und deren Steuereingang mit dem Ausgang des Vergleichers verbunden sind und deren Aus­ gang die gültigen Pakete abgibt und daß eine Taktzentrale vorge­ sehen ist, deren erster Eingang über eine Taktrückgewinnungsein­ richtung mit dem Gesamteingang, deren zweiter Eingang mit der Auswerteeinrichtung, deren erster Ausgang mit der Einrichtung zur Ableitung des zweiten Codewortes deren zweiter Ausgang mit dem Vergleicher und deren dritter Ausgang mit der Auswerteein­ richtung für die Vergleichsergebnisse verbunden sind.
Anhand eines Ausführungsbeispieles wird die Erfindung nachstehend näher erläutert.
Fig. 1 zeigt den Pulsrahmen eines Pakets nach dem Stand der Technik,
Fig. 2 zeigt den Pulsrahmen eines Pakets gemäß der Erfindung,
Fig. 3 zeigt eine sendeseitige Anordnung und
Fig. 4 zeigt eine empfangsseitige Anordnung.
Fig. 1 zeigt den Pulsrahmen eines Pakets fester Länge mit einem Kopf K, der m Zeitschlitze einnimmt, und mit einem Datenfeld D, das n Zeitschlitze ausfüllt.
Fig. 2 zeigt den Pulsrahmen eines Pakets gemäß der Erfindung mit einem Kopf K, der m Zeitschlitze füllt, mit einem Codewort CW, das x Zeitschlitze benötigt, und mit einem verkürzten Daten­ feld D, das n-x Zeitschlitze ausfüllt.
Sendeseitig wird das Codewort CW aus der Bitfolge des Kopfes K abgeleitet und gesendet. Empfangsseitig wird ein Fenster aus m Zeitschlitzen gebildet, durch das ein beliebiger Teil des Pakets erfaßt werden kann. Aus diesem Teil wird nach derselben Regel wie auf der Sendeseite ein Codewort abgeleitet, das mit dem emp­ fangenen Codewort verglichen wird. Bei jeder Nichtübereinstim­ mung wird das Fenster um ein Bit verschoben. Bei einer bestimm­ ten Anzahl von aufeinander folgenden Übereinstimmungen wird Syn­ chronismus angenommen. Ergeben sich später mehrere aufeinander­ folgende Nichtübereinstimmungen, dann wird ein Ausfall der Syn­ chronisation festgestellt.
Fig. 3 zeigt die sendeseitige Anordnung zur Durchführung des erfindungsgemäßen Verfahrens. Sie enthält eine Blockprüfungsein­ richtung 3 und einen Multiplexer 4.
In der Blockprüfungseinrichtung 3 wird das Codewort CW aus der Bitfolge des Kopfes K am Eingang 1 abgeleitet. Der Multiplexer 4 faßt die Bitfolgen des Kopfes K, des Codewortes CW und des verkürzten Datenfeldes D zu einem Zeitmultiplexsignal zusam­ men, das am Ausgang 5 des Multiplexers ausgesendet wird.
Fig. 4 zeigt die empfangsseitige Anordnung zur Durchführung des erfindungsgemäßen Verfahrens. Sie enthält eine Taktrückge­ winnungseinrichtung 7, eine Einrichtung 8 zur Ableitung des zweiten Codewortes, eine Taktzentrale 9, einen Vergleicher 10, eine Paketsperreinrichtung 11 und eine Auswerteeinrichtung 12. In der Taktrückgewinnungseinrichtung 7 wird aus dem am Eingang 6 empfangenen Zeitmultiplexsignal der Takt gewonnen. Dieser wird der Taktzentrale 9 zugeführt. In der Einrichtung 8 wird aus der im "Fenster" auftauchenden Bitfolge das zweite Codewort abgelei­ tet und dem Vergleicher 10 zugeführt. Dort wird es mit dem Code­ wort des Zeitmultiplexsignals am Eingang 6 in den Zeitschlitzen x verglichen. Meldet der Vergleicher 10 an die Auswerteeinrich­ tung 12, daß keine Übereinstimmung vorliegt, dann veranlaßt die­ se über die Taktzentrale 9 eine Verschiebung des Fensters in der Einrichtung 8. Meldet der Vergleicher 10 dagegen eine Überein­ stimmung und empfängt die Auswerteeinrichtung 12 anschließend eine bestimmte Anzahl weiterer entsprechender Meldungen, dann gibt sie am Ausgang 14 ein Synchronsignal ab. Meldet der Ver­ gleicher 10 Nichtübereinstimmung, dann wird die Übertragung des Zeitmultiplexsignals vom Eingang 6 zum Ausgang 13 für das zuge­ hörige Paket gesperrt.

Claims (6)

1. Verfahren zur Synchronisation eines digitalen Nachrichten­ übertragungssystems, bei dem die zu übertragenden Zeitmultiplex­ signale sendeseitig in Pakete einheitlicher Länge unterteilt werden, die jeweils m Zeitschlitze für einen Kopf (K) wie eine Adresse und n Zeitschlitze für ein Datenfeld (D) aufweisen, und bei dem empfangsseitig aus einem Synchronisiersignal die Pa­ ketanfänge ermittelt werden, dadurch gekennzeichnet,
daß von dem Datenfeld (D) sendeseitig x Zeitschlitze für ein erstes Codewort (CW) vorgesehen werden, das zur Fehlererkennung aus dem Kopf (K) abgeleitet ist,
daß empfangsseitig aus einem m Zeitschlitze umfassenden Prüfteil des Zeitmultiplexsignals ein zweites Codewort in gleicher Weise wie das erste Codewort abgeleitet wird,
daß beide Codewörter empfangsseitig verglichen werden, daß bei mangelnder Übereinstimmung der Prüfteil im Zeitmulti­ plexsignal um ein Bit verschoben und der Vergleich wiederholt wird,
daß bei einer bestimmten Anzahl von aufeinanderfolgenden Über­ einstimmungen Synchronismus signalisiert wird, daß bei einer anschließenden bestimmten Anzahl von aufeinan­ derfolgenden Nichtübereinstimmungen ein Ausfall des Synchronis­ mus festgestellt wird und
daß bei jeder Nichtübereinstimmung die Weitergabe des zugehö­ rigen Pakets gesperrt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Codewörter nach einem CRC4-Verfahren (Cyclic Redun­ dancy Check) gebildet werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Codewörter nach einem Paritätsbitverfahren gebildet werden.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Codewörter nach einem Verfahren gebildet werden, bei dem die Anzahl der Logisch-"1"-Bits im Kopf gezählt werden.
5. Anordnung zur sendeseitigen Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
daß eine Blockprüfungseinrichtung (3) vorgesehen ist, deren Eingang mit einem Eingang (1) für den Kopf (K) verbunden ist,
und daß ein Multiplexer (4) vorgesehen ist, dessen erster Ein­ gang mit dem Eingang (1) für den Kopf (K), dessen zweiter Ein­ gang mit dem Ausgang der Blockprüfungseinrichtung (3) und des­ sen dritter Eingang mit einem Eingang (2) für das verkürzte Da­ tenfeld (D) verbunden sind und dessen Ausgang (5) als Ausgang für das Zeitmultiplexsignal dient.
6. Anordnung zur empfangsseitigen Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet,
daß eine Einrichtung (8) zur Ableitung des zweiten Codewortes vorgesehen ist, deren Eingang mit dem Gesamteingang (6) ver­ bunden ist,
daß ein Vergleicher (10) zum Vergleich beider Codewörter vor­ gesehen ist, dessen erster Eingang mit dem Gesamteingang (6) dessen zweiter Eingang mit dem Ausgang der Einrichtung (8) zur Ableitung des zweiten Codewortes verbunden sind,
daß eine Auswerteeinrichtung (12) für die Vergleichsergebnisse vorgesehen ist, deren Eingang mit dem Ausgang des Vergleichers (10) verbunden ist, und deren Ausgang (14) ein Synchronsignal abgeben kann,
daß eine Paketsperreinrichtung (11) vorgesehen ist, deren Ein­ gang mit dem Gesamteingang (6) und deren Steuereingang mit dem Ausgang des Vergleichers (10) verbunden sind und deren Aus­ gang (13) die gültigen Pakete abgibt und
daß eine Taktzentrale (9) vorgesehen ist, deren erster Eingang über eine Taktrückgewinnungseinrichtung (7) mit dem Gesamtein­ gang (6), deren zweiter Eingang mit der Auswerteeinrichtung (12), deren erster Ausgang mit der Einrichtung (8) zur Ablei­ tung des zweiten Codewortes, deren zweiter Ausgang mit dem Ver­ gleicher (10) und deren dritter Ausgang mit der Auswerteein­ richtung (12) für die Vergleichsergebnisse verbunden sind.
DE19873735377 1987-10-19 1987-10-19 Verfahren zur synchronisation eines zeitmultiplexsystems fuer eine uebertragung von paketen einheitlicher laenge Withdrawn DE3735377A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19873735377 DE3735377A1 (de) 1987-10-19 1987-10-19 Verfahren zur synchronisation eines zeitmultiplexsystems fuer eine uebertragung von paketen einheitlicher laenge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873735377 DE3735377A1 (de) 1987-10-19 1987-10-19 Verfahren zur synchronisation eines zeitmultiplexsystems fuer eine uebertragung von paketen einheitlicher laenge

Publications (1)

Publication Number Publication Date
DE3735377A1 true DE3735377A1 (de) 1989-04-27

Family

ID=6338656

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873735377 Withdrawn DE3735377A1 (de) 1987-10-19 1987-10-19 Verfahren zur synchronisation eines zeitmultiplexsystems fuer eine uebertragung von paketen einheitlicher laenge

Country Status (1)

Country Link
DE (1) DE3735377A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0453876A3 (en) * 1990-04-21 1992-10-14 Standard Elektrik Lorenz Aktiengesellschaft Synchronisation method for sdh-systems and method and circuit for the recognition of various data structures
EP0407903A3 (en) * 1989-07-08 1992-12-02 Alcatel Sel Aktiengesellschaft Tdm information transmission system with a synchronising circuit at the receiver responding the coding of words inserted in the transmitted information
US5280484A (en) * 1989-07-08 1994-01-18 Alcatel N.V. Time-division multiplex communication system with a synchronizing circuit at the receiving end which responds to the coding of words inserted in the transmitted information
DE19743169A1 (de) * 1997-09-30 1999-04-01 Daimler Benz Ag Verfahren zur Rahmensynchronisation eines Empfangssignals
US6212660B1 (en) 1997-08-21 2001-04-03 Nokia Mobile Phones Limited Methods and apparatuses for identification of the position of data packets which are located in a serial received data stream
DE10015041A1 (de) * 2000-03-27 2001-10-18 Siemens Ag Verfahren zur Signalisierung des Beginns eines logischen Kanals in einem gemeinsam genutzten physikalischen Übertragungskanal eines Funk-Kommunikationssystems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0100820A2 (de) * 1982-08-10 1984-02-22 ANT Nachrichtentechnik GmbH Verfahren zur Synchronübertragung rahmenstrukturierter Daten
EP0100818A1 (de) * 1982-08-10 1984-02-22 ANT Nachrichtentechnik GmbH Verfahren zur Synchronübertragung von seriellen, wortweisen geordneten digitalen Daten

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0100820A2 (de) * 1982-08-10 1984-02-22 ANT Nachrichtentechnik GmbH Verfahren zur Synchronübertragung rahmenstrukturierter Daten
EP0100818A1 (de) * 1982-08-10 1984-02-22 ANT Nachrichtentechnik GmbH Verfahren zur Synchronübertragung von seriellen, wortweisen geordneten digitalen Daten

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0407903A3 (en) * 1989-07-08 1992-12-02 Alcatel Sel Aktiengesellschaft Tdm information transmission system with a synchronising circuit at the receiver responding the coding of words inserted in the transmitted information
US5280484A (en) * 1989-07-08 1994-01-18 Alcatel N.V. Time-division multiplex communication system with a synchronizing circuit at the receiving end which responds to the coding of words inserted in the transmitted information
EP0453876A3 (en) * 1990-04-21 1992-10-14 Standard Elektrik Lorenz Aktiengesellschaft Synchronisation method for sdh-systems and method and circuit for the recognition of various data structures
US5251239A (en) * 1990-04-21 1993-10-05 Alcatel N.V. Synchronizing method for SDH systems as well as method of and circuit arrangement for identifying different data structures
US6212660B1 (en) 1997-08-21 2001-04-03 Nokia Mobile Phones Limited Methods and apparatuses for identification of the position of data packets which are located in a serial received data stream
DE19743169A1 (de) * 1997-09-30 1999-04-01 Daimler Benz Ag Verfahren zur Rahmensynchronisation eines Empfangssignals
DE10015041A1 (de) * 2000-03-27 2001-10-18 Siemens Ag Verfahren zur Signalisierung des Beginns eines logischen Kanals in einem gemeinsam genutzten physikalischen Übertragungskanal eines Funk-Kommunikationssystems
DE10015041C2 (de) * 2000-03-27 2002-08-01 Siemens Ag Verfahren zur Signalisierung des Beginns eines logischen Kanals in einem gemeinsam genutzten physikalischen Übertragungskanal eines Funk-Kommunikationssystems und Vorrichtung zur Durchführung des Verfahrens

Similar Documents

Publication Publication Date Title
DE69113451T2 (de) Digitales datenübertragungssystem.
DE3850067T2 (de) Demultiplexeranordnung.
DE69106012T2 (de) Rahmensynchronisierungsanordnung.
DE69430175T2 (de) Paralleles Datenübertragungssystem unter Verwendung spezifischer Muster zur Synchronisierung
EP0453876B1 (de) Synchronisationsverfahren für SDH-Systeme sowie Verfahren und Schaltungsanordnung zum Erkennen unterschiedlicher Datenstrukturen
DE3852167T2 (de) Einrichtung und Verfahren zur sicheren digitalen Übertragung.
DE3788532T2 (de) Funkübertragungssystem mit vereinfachter Fehlerkorrekturschaltung und schneller Kanalumschaltung.
DE3144408A1 (en) Digital subscriber communication system
DE3238157C2 (de) Schaltungsanordnung zum Ermitteln der Synchronisierung von Eingangs-Datenblöcken
DE2832855C3 (de) Verfahren zum Übertragen von Daten
DE69324208T2 (de) Geteiltkanaldatenübertragung
DE68921706T2 (de) Synchrone Multiplexübertragungseinrichtung.
DE3344074C2 (de)
DE3735377A1 (de) Verfahren zur synchronisation eines zeitmultiplexsystems fuer eine uebertragung von paketen einheitlicher laenge
CH659747A5 (de) Verfahren zur synchronisation zwischen teilnehmer und schaltnetzwerk in einer digital-fernsprechanlage.
EP0503486A2 (de) Leitungsüberwachung für SDH-Signale
EP0284106B1 (de) Schaltungsanordnung zum Hinzufügen eines Dienstkanals für ein Nachrichtenübertragungssystem
DE69015865T2 (de) Einrichtung und Verfahren zur richtigen Dekodierung in einem Kodierer/Dekodierer.
EP0209946A2 (de) Einrichtungen zur Erzeugung und Erkennung der Kennzeichnung von unbeschalteten Übertragungsstrecken eines digitalen Übertragungssystems
DE4333000C2 (de) Verfahren und Anordnung zum Synchronisieren von Basisstationen in einem mehrzellularen, drahtlosen Fernsprechsystem
DE10033143A1 (de) Verbessertes CIMT-Codiersystem und -Verfahren mit einer automatischen Wortausrichtung für eine Simplexoperation
DE2846960B1 (de) Multiplexgeraet
EP0818093B1 (de) Verfahren zur synchronisierung des blockzählers in einem rds-radio-daten-empfänger
EP0301481B1 (de) Synchronisiereinrichtung für einen Digitalsignal-Demultiplexer
DE2556079C2 (de) Verfahren zur Überwachung einzelner Übertragungsabschnitte fur digitale Signale und Anordnung zur Durchführung des Verfahrens

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal