DE3501274A1

DE3501274A1 - Schalter

Info

Publication number: DE3501274A1
Application number: DE19853501274
Authority: DE
Inventors: Richard Grass Valley Calif. Bannister; Birney D. Nevada City Calif. Dayton
Original assignee: Grass Valley Group Inc
Current assignee: Grass Valley Group Inc
Priority date: 1984-01-16
Filing date: 1985-01-16
Publication date: 1985-11-21
Also published as: GB2153174A; DE3501274C2; DE3525522C2; US4684823A; GB2153174B; CA1276692C; JPS60176378A; CA1264358A; DE3525522A1; GB8501055D0; JPH0554757B2

Description

The Grass Valley Group, Inc. München, 16. Januar 1985 Grass Valley, CaI. 95945 (V.St.A.) kk-ks 14 667

Schalter

Die Erfindung betrifft einen Schalter zum selektiven Durchschalten eines angelegten Signals.

Bei der Übertragung von Informationen über ein Nachrichtensystem ist es oft erforderlich, Selektivsignale von verschiedenen Signal quel1 en zu unterschiedlichen Empfängern zu leiten. Allgemein gesprochen ergibt sich bei der Übertragung von Signalen von "!"-Quellen zu "j"-Empfängern eine i χ j-Matrix mit insgesamt i«j-Koppelpunkten. An jedem Koppelpunkt ist zum Durchschalten einer gegebenen Quelle zu einem gegebenen Empfänger ein Schalter erforderlich. Bei einem Extremfall auf dem Fernsehgebiet wird ein System mit 65 536 Koppel punkten verwendet, um Videosignale zwischen 256 Fernsehkameras und 256 Empfängern zu leiten.

Bekannte Leitwegsysteme benötigen eigens zugeordnete Steuerleitungen für jeden Schalter. Nachteilig ist dabei, daß mit steigender Matrixgröße die erforderlichen Verbindungen immer schwieriger werden. Ferner bleibt der Strombedarf zur Betätigung jedes Schalters unabhängig davon konstant, ob der Schalter ein Signal zum Empfänger leitet oder nicht.

Der Erfindung liegt die Aufgabe zugrunde einen äußerst rasch schaltenden Schalter anzugeben, der insbesondere rascher eingeschaltet als abgeschaltet wird.

Ferner soll ein Schalter derart ausgebildet werden, daß

er im Ruhezustand d.h. im unterbrochenen Zustand eine wesentlich geringere Leistungsaufnahme benötigt als im leitenden Zustand.

Im Rahmen der Erfindung soll auch eine Stromspiegelschaltung angegeben werden, die über einen breiten Bereich von Beta-Verstärkungsfaktoren der einzelnen Transistoren stabil und genau arbeitet und allgemein anwendbar ist.

Erfindungsgemäß gelingt dies durch einen Schalter gemäß Patentanspruch 1 bzw. 12 sowie eine Stromspiegelschaltung des Patentanspruchs 20.

Bevorzugte Einzelheiten und Weiterbildungen der Erfindung sind in den Unteransprüchen enthalten.

Gemäß einer bevorzugten Ausführung der Erfindung umfaßt ein monolithischer Schalter zwei Halteschaltungen, eine Different!al-Verzögerungsschaltung, einen Schalter und mehrere Pufferverstärker. Ein auf einer Datenleitung empfangenes Datensignal wird in die erste Halteschaltung geladen, wenn ein gleichzeitiges Markiersignal (Strobe) auf einer Markierleitung empfangen wird. Der Koppelschalter schließt dann und bewirkt, daß das Signal zu dem gewählten Ausgang geleitet wird. Das Datensignal läuft von der ersten Halteschaltung zur zweiten Halteschaltung und eine Zustandsänderung des Koppelpunkts wird möglich, wenn ein Taktsignal an einem Takteingang der zweiten Halteschaltung empfangen wird. Somit kann der nächste gewünschte Zustand jedes Schalters individuell und asynchron voreingestellt werden und die tatsächlichen Zustände aller Schalter können gleichzeitig geändert werden, z.B. während einer Vertikalaustastung, wenn Videosignale durchzuleiten sind. Die Gesamtzahl von

AO

Steuerleitungen, die zur Steuerung aller Schalter erforderlich ist, wird in dem Leitwegsystem zu einem Minimum, da eine gemeinsame Taktleitung verwendet wird, die Schalter jeder Zeile eine gemeinsame Datenleitung unter die Schalter jeder Spalte eine gemeinsame Markierleitung verwenden.

Das von der zweiten Halteschaltung empfangene Datensignal wird über eine Differential- Verzögerungsschaltung an den Schalter gelegt, die ermöglicht, daß der Schalter rascher eingeschaltet als abgeschaltet wird. Das Leitwegsystem arbeitet somit auf dem Prinzip "Schi ießen-Vor-Öffnen", was Spannungsspitzen in dem Ausgangssignal vermeidet, da der Ausgangstransistor sperrt, bevor ein anderer Schalter an der Ausgangssammelleitung eingeschaltet wird.

Ein erstes Ausgangssignal der Differential-Verzögerungsschaltung bestimmt, ob der Schalter das ankommende Signal unterbricht oder es zu dem Pufferverstärker und von diesem zu einem Empfänger leitet. Ein weiteres Ausgangssignal der Differential-Verzögerungsschaltung bewirkt, daß die Stromquelle des Pufferverstärkers in einen Ruhezustand mit niedrigem Strom übergeht, wenn das ankommende Signal zu unterbrechen ist. Hierdurch wird eine Reduzierung des Leistungsverbrauchs bei unterbrochenem Eingangssignal erzielt.

Weitere Einzelheiten, Merkmale und Vorteile ergeben sich aus der folgenden Beschreibung eines bevorzugten Ausführungsbeispiel es des erfindungsgemäßen Schalters. Hierbei wird auf die Zeichnung Bezug genommen.

Es zeigen:
Fig. 1 ein Blockschaltbild eines Schalters gemäß dem

Al

bevorzugten Ausführungsbeispiel der Erfindung,

Fig. 2 ein Blockschaltbild eines 3 χ 3-Matrix-Leitweg-

systems mit neun Schaltern gemäß Fig. 1,
5

Fig. 3 die Steuerleitungsverbindungen für das Leitwegsystem der Fig. 2,

Fig. 4 ein Schaltbild der Different!al-Verzögerungsschal-0 tung gemäß Fi g. 1,

Fig. 5 A-G zeigt Diagramme zur Erläuterung der Arbeitsweise der Schaltung nach Fig. 1,

Fig. 6 ein Schaltbild des Schalters der Fig. 1,

Fig. 7 ein Schaltbild des Pufferverstärkers gemäß Fig. 1,

Fig. 7 a ein Schaltbild eines Paares von miteinander verbundenen Transistoren, die an die Stelle des Doppelkollektortransistors 179 der Fig. 7 treten können und

Fig. 8 ein Zeitdiagramm zur Erläuterung der Arbeitsweise des Pufferverstärkers nach Fig. 7.

Figur 1 zeigt in einem Blockschaltbild einen Schalter der gemäß dem bevorzugten Ausführungsbeispiel der Erfindung aufgebaut ist und als monolithische Vorrichtung hergestellt werden kann. Eine Halteschaltung 1 empfängt ein Datensignal an einem Dateneingang 11, speichert die Daten bei Empfang eines Markiersignals an einem Markier-(Takt)-Eingang 13 und legt die gespeicherten Daten über eine Leitung 15 an eine Halteschaltung 3. Die Halteschaltung 1 kann eines aus einer Anzahl von bekannten

350Ί274

D-Flip-Flops aufweisen, wobei eine digitale "Eins" am Markiereingang 13 das Markiersignal darstellt. Eine digitale "Eins" am Dateneingang 11 ist ein Befehl für den Schalter zu schließen, und hierbei ein ausgewähltes Signal von einem Eingang 27 zu einem Ausgang 37 zu 1 ei ten.

Das Datensignal auf der Leitung 15 wird von der Halteschaltung 3 aufgenommen, die ein weiteres D-Fli ρ Flop aufweist, und bei Empfang eines Taktsignals am Takteingang 19 an eine Leitung 21 angelegt. Das Datensignal wird ferner durch einen Kondensator 23 und eine Stromquelle 17 modifiziert und über eine Leitung 21 an eine Different!al-Verzögerungsschaltung 5 gelegt. Ein verzögertes Datensignal und seine Umkehrung werden von der Different!al-Verzögerungsschaltung 5 an Leitungen 35 bzw. 25 abgegeben. Die Arbeitsweise der Different!al-Verzögerungsschal tung 5 und die zeitlichen Beziehungen zwischen dem Arbeiten der Halteschaltungen 1 und 3 wird nachstehend noch unter Bezugnahme auf die Figuren 4 und 5 erläutert.

Ein ankommendes Signal wird am Eingang 27 eines Pufferverstärkers 9 empfangen und abhängig vom Zustand eines

25Schalters 7 entweder zum Ausgang 37 über Verstärker 29 und 39 geleitet oder, wie nachstehend erläutert, unterbrochen. Ein verzögertes Datensignal auf einer Leitung 35 wird am Zustandseingang des Schalters 7 empfangen und bewirkt, daß sich der Schalter 7 abhängig von den

30Halteschaltungen 1 und 3 empfangenen Markier-, Takt- und Datensignalen öffnet oder schließt. Bei geschlossenem Schalter 7 ist ein Verbindungspunkt 41 zwischen den Verstärkern 29 und 39 geerdet, so daß die Übertragung des Signals zwischen einem Eingang 27 und einem Ausgang 37

35unterbrochen wird. Bei geschlossenem Schalter 7 bewirkt.

daß an dem Programmeingang des Pufferverstärkers 9 und der Leitung 25 empfangene Signal, das die im Pufferverstärker 9 angeordneten Stromquellen in einen Ruhezustand eintreten und somit erheblich weniger Leistung benötigen als während des Leitens eines Signals zwischen dem Eingang 27 und dem Ausgang 37 erforderlich ist. Die zeitliche Beziehung des Arbeitens des Schalters 7 und des Pufferverstärkers 9 wird später unter Bezugnahme auf die Figur 8 noch erläutert.
10

Die Kombination eines Ausgangstransistors 20 der Halteschaltung 3 der Stromquelle 17 und des Kondensators 23 bewirkt, daß der Pufferverstärker 9 und der Schalter 7 länger benötigen, um die Übertragung des Signals zwischen dem Eingang 27 und dem Ausgang 37 zu unterbrechen als für die Auslösung einer Übertragung erforderlich ist. Da der Kondensator 23 direkt über dem Transistor 20 liegt, fällt die Spannung auf Leitung 21 sehr rasch ab, wenn der Transistor 20 eingeschaltet wird, um das Signal durch den Pufferverstärker 9 zu leiten. Wird jedoch der Transistor 20 gesperrt, dann ist die Ladungsgeschwindigkeit des Kondensators 23 durch die von der Stromquelle 17 abgegebene Strommenge begrenzt. Somit kann die Unterbrechung der Übertragung des Signals durch den Pufferverstärker 9 nicht eingeleitet werden, bevor sich ein Kondensator 23 auf die vor bestimmte Schwellenspannung der Different! al-Verzögerungsschaltung 5 aufgeladen hat. Dies ermöglicht dann die Einstellung des Verhältnisses der Einschalt- zur Abschaltzeit der Signalübertragung. 30Der Grund für die Differenz zwischen der Einschalt- und Abschaltzeit wird noch aus der Erläuterung der Figuren 2 und 3 deutlich werden.

Figur 2 zeigt ein Blockschaltbild eines einfachen 3 χ 353-Signal-Leitwegsystem, das neun Schalter gemäß Figur 1

verwendet. Es ist zu beachten, daß das Einschalten irgend eines gegebenen Schalters das Ausgangssignal einer einzigen Signalquelle mit einem einzigen Signalempfänger verbindet. Der Einfachheit halber ist jeder der Schalter S.. lediglich mit dem Eingang 27 bzw. dem Ausgang 37 gezeigt. Die Daten, Markier- und Taktleitungen wurden weggelassen und sind in Figur 3 ohne die in Figur 2 gezeigten Signalleitungen veranschaulicht.

Figur 3 zeigt die Steuerleitungsverbindungen, wie sie in dem Leitwegsystem der Figur 2 verwendet werden. Es ist zu beachten, daß das System eine gemeinsame Taktleitung verwendet, was gewährleistet, daß alle Schalter gleichzeitig schalten. Wird das Leitwegsystem zur Verbindung von Videoquellen und -empfängern verwendet, dann erfolgt das Takten üblicherweise während des Vertikairücklaufs eines Videosignals, damit das übertragene Bild nicht unterbrochen wird. Für jede Schalterzeile ist eine gemeinsame Datenleitung, verbunden mit den Dateneingängen 11 in Figur 1, und für jede Spalte eine gemeinsame Markierleitung, verbunden mit den Markiereingängen 13 in Figur 1 vorgesehen. Durch geeignete zeitliche Abstimmung des Anlegens von Daten- und Markierimpulsen kann der nächste Zustand jedes einzelnen Schalters 3 asynchron zu der letzten synchron zum Taktimpuls durchgeführten Zustandsänderung voreingestellt werden. Somit verwendet eine 3 χ 3-Matrix sieben Steuerleitungen, nämlich drei Datenleitungen, drei Markierleitungen und eine Taktleitung, und eine 10 χ 10-Matrix benötigt nur einundzwanzig Steuerleitungen, nämlich zehn Datenleitungen, zehn Markierleitungen und eine Taktleitung.

Figur 4 ist ein Schaltbild einer Differential-Verzögerungsschal tung 5 und eines Teils der Halteschaltung 3 gemäß Figur 1. Der durch den Taktimpuls getaktete

35Ό1274

Datenimpuls wird an die Basis des Transistors 20 in der Halteschaltung 3 angelegt. Der Transistor 20 kann ein Hochgeschwindigkeitstransistor mit Schottky-Übergangen sein. Der Emitter des Transistors 20 ist mit einer -Vc-Spannungsversorgung verbunden, ebenso sein Kollektor über den Kondensator 23. Der Kollektor ist auch über eine vom Fachmann ohne weiteres herstellbare Stromquelle 17 mit einer +Vc-Spannungsversorgung verbunden. Der Kollektor des Transistors 20 ist ferner über die Leitung 21 an

^⁰ die Basis eines Transistors 57 angeschlossen. Der Kollektor des Transistors 57 liegt wiederum an der Leitung 35 zum Steuerschalter 7. Der Transistor 57 ist mit einem Transistor 59 zu einem Differential paar zusammengeschaltet, wobei der Kollektor eines Transistors

'⁵ 67 mit den Emittern der beiden Transistoren 57 und 59 verbunden ist. Der Emitter des Transistors 67 liegt über einen Widerstand 69 an der -Vc-Spannungsversorgung.

Der Kollektor des Transistors 59 ist über zwei in Reihe ^cu geschaltete Dioden 61 und 63 und einen Widerstand 65 an die +Vc-Spannungsversorgung gelegt. Die Basis des Transistors 59 ist über drei in Reihe geschaltete Dioden 71, 73 und 75 mit der -Vc-Spannungsversorgung verbunden. Der Kollektor des Transistors 59 steht auch mit der Leitung " 25 in Verbindung, um die Spannungsquellen des Pufferverstärkers 9, wie erforderlich, für hohen und niedrigen Strom zu programmieren. Die Basis des Transistors 67 ist an die Basis eines Transistors 77 angeschaltet, dessen Kollektor mit der Leitung 25 verbunden ist und der Emitter des Transistors 77 liegt über einen Widerstand 79 an der -Vc-Spannungsversorgung. Die Basis des Transistors 77 ist mit einer Stromquelle 83 verbunden, deren andere Klemme an der -Vc-Spannungsversorgung liegt. Die Basis des Transistors 77 steht auch mit dem Emitter eines Transistors 81 in Verbindung, dessen Kollektor direkt und

/¹V

dessen Basis über einen Widerstand 89 an Masse gelegt ist. Die Basis des Transistors 81 ist auch über einen Widerstand 91 und eine Diode 93 mit der -Vc-Spannungsver-

sorgung verbunden.
5

Die Arbeitsweise der Differential-Verzögerungsschaltung 5 der Figur 4 wird nun unter Hinzuziehung der Figur 1 und der Zeitdiagramme der Figuren 5A-H. erläutert. Die Basisspannung (Figur 5E) des Transistors 20 der Halteschal-

^O tung 3 steigt von einem niedrigen auf einen hohen Wert, wenn ein Taktimpuls (Figur 5D) am Takteingang 19 auftritt und das Datensignal auf die Leitung 15 (Figur 5C) von der Halteschaltung 1 infolge des gleichzeitigen Auftretens eines Datensignals (Figur 5A) und eines Markierinipulses (Figur 5B) den hohen Wert besitzt. Das Ausgangssignal der Differential-Verzögerungsschaltung 5 auf die Leitung 25 (Figur 5F) fällt vom hohen auf den niedrigen Wert, wenn das Ausgangssignal der Halteschaltung 3 (Figur 5E) vom niedrigen zum hohen Wert ansteigt. Der Anstieg des Ausgangssignals der Differential-Verzögerungsschaltung 5 auf Leitung 25 wird jedoch gegenüber dem Abfall des Ausgangssignals der Halteschaltung 3 verzögert. Dies bedeutet, daß in einem Leitwegsystem gemäß Figur 2 jeder Signalempfänger immer zumindest mit einem Schalter verbunden ist, der geschlossen ist, wenn zumindest ein Videoschalter in jeder Spalte eingeschaltet ist. Das Auftreten von störenden Spannungsspitzen in dem Ausgangssignal als Folge eines Klemmens des Ausgangssignals auf eine negative Gleichspannung wird vermieden. Da die Leitungen 25 und 35 mit den Kollektoren der Transistoren 59 bzw. 57 verbunden sind und da diese Transistoren zu einem Differential paar geschaltet sind, ist das Signal auf Leitung 35 die Umkehrung des Signals gemäß Figur 5F.

Tritt ein Anstieg, d.h. ein Übergang von niedrigen zum

hohen Wert an der Basis des Transistors 20 auf, dann fällt die Basisspannung des Transistors 57 rasch über den Transistor 20 ab. Bei einem Spannungsabfall, d.h. bei einem Übergang von einem hohen zu einem niedrigen Wert an der Basis 20, steigt die Basisspannung des Transistors 57 verhältnismäßig flach und langsam als Folge des Aufladens des Kondensators 23 durch die Stromquelle 17 an. Ist die Spannung an der Basis des Transistors 20 auf hohem Wert, was anzeigt, daß der Schalter geschlossen wurde und das "10 am Eingang 27 angelegte Signal zum Ausgang 37 leitet, dann wird der Transistor 20 leitend und der Transistor 57 gesperrt. Dies bewirkt, daß auf Leitung 35 und durch den Transistor 57 praktisch kein Strom fließt.

ist die Spannung an der Basis des Transistors 20 auf niedrigem Wert, was anzeigt, daß der Schalter das Signal unterbricht bevor es den Ausgang 37 erreicht, dann sperrt der Transistor 20 und der Transistor 57 wird leitend, so daß Strom auf Leitung 35 in den Kollektor des Transistors 57 fließt. Der Transistor 67 bewirkt, daß durch das differentiel 1 geschaltete Paar von Transistoren 57 und 59 ein konstanter Gesamtemitterstrom fließt. Wenn die Spannung auf Leitung 21 ansteigt und der Transistor 57 leitend geschaltet wird, fällt deshalb der Kollektorstrom durch die Leitung 25 und Transistor 59 von einem hohen auf einen niedrigen Wert ab.

Figur 6 zeigt ein Schaltbild des Schalters 7 der Figur 1. Der Zustandseingang des Schalters 7 empfängt einen Zustandssteuerimpuls über Leitung 35 von der Differential-Verzögerungsschaltung 5. Dieser Impuls wird an die Basis eines Transistors 107 angelegt, dessen Basis mit dem Verbindungspunkt einer Diode 103 und einer Stromquelle 101 verbunden ist, die wiederum an Masse bzw. die +Vc-Spannungsversorgung angeschlossen ist. Der Emitter

des Transistors 107 ist auf Masse gelegt und sein Kollektor ist über eine Stromquelle 105 mit der +Vc-Spannungsversorgung verbunden.

Der Kollektor des Transistors 107 ist auch an die Basis eines Transistors 109 angeschlossen, dessen Emitter auf Masse gelegt ist. Der Verbindungspunkt 41, der auch in Figur 1 gezeigt ist, liegt am Kollektor des Transistors 109. Die Transistoren 107 und 109 sind vorzugsweise Vorrichtungen, die mit Schottky-Basis-Kol1ektor-Klemmdioden hergestellt sind, um einen Substratstrom infolge Sättigung zu vermeiden.

Die Arbeitsweise der Schaltung gemäß Figur 6 wird nachstehend unter Hinzuziehung der Figuren 1, 4 und 5 erläutert. Der Schalter 7 schließt, d.h. der Transistor 109 leitet, wobei der Verbindungspunkt 41 auf Masse potential gelegt wird, wenn das Datensignal am Eingang 11 auf niedrigem Wert, d.h. auf dem Digitalwert 0 ist (Figur 5A) und ein folgender Markierimpuls (Figur 5B) und ein nachfolgender Taktimpuls (Figur 5D) mit dem Digitalwert 1 an den Eingängen 13 bzw. 19 empfangen werden. Es ist zu beachten, daß eine derartige Folge von Signalen bewirkt, daß die Kollektorspannung des Transistors 20 (Figur 4 und 5F) flach ansteigt. Wenn die Kollektorspannung des Transistors 20 eine vorbestimmte Schwellenspannung erreicht, wie sie durch Vorspannung des Transistors 59 und dem resultierendem Kollektorstrom desselben (Differential-Verzögerungsschaltung 5) eingestellt ist, so wird der Transistor 57 leitend und der Strom von Leitung 35 sinkt ab. Dies wiederum sperrt den Transistor 107 (Figur 6). Bei gesperrtem Transistor 107 kann die Basisspannung des Transistors 109 ansteigen, so daß dieser leitend wird. Da der Transistor 109 eine niedrige Sättigungsspannung besitzt, wird bei seinem Einschalten der Verbin-

dungspunkt 41 und das Signal an diesem, wie gewünscht, im wesentlichen auf Masse potential gelegt, was die Übertragung des Signals zum Ausgang 37 unterbricht. In ähnlicher Weise öffnet der Schalter 7, wenn am Dateneingang 11 der Digitalwert 1 empfangen wird und die nachfolgenden Markier- und Taktimpulse an den Eingängen 13 bzw. 19 auftreten.

Figur 7 ist ein Schaltbild des Pufferverstärkers 9 gemäß Figur 1. Der Eingang 27 ist mit der Basis eines Transistors 163 verbunden, dessen Kollektor über eine Stromquelle 151 an die -Vc-Spannungsversorgung angeschlossen ist.

Der Emitter eines Transistors 165 ist über eine Stromquelle 161 mit der -Vc-Spannungsversorgung verbunden und sein Kollektor liegt an der +Vc-Spannungsversorgung. Der Emitter des Transistors 165 ist auch an die Basis eines Transistors 181 geführt. Der Kollektor des Transistors 181 ist über drei in Reihe geschaltete Dioden 183, 185 und 187 mit dem Emitter des Transistors 163 in Verbindung. Der Emitter des Transistors 181 ist über die Kollektor-Emitter-Strecke eines Transistors 173 und einen Widerstand 171 an die +Vc-Spannungsversorgung gelegt. Der Emitter des Transistors 181 ist auch über die Emitter-Kollektor-Strecke eines Transistors 179 mit der +Vc-Spannungsversorgung verbunden. Der Transistor 179 besitzt zwei Kollektoren mit gleicher Fläche, wobei einer der Kollektoren mit der +Vc-Spannungsversorgung verbunden ist. Der zweite Kollektor des Transistors 179 ist unter Bildung einer Diode an die Basis des Transistors 179 gelegt. Die Basis des Transistors 179 ist mit dem Kollektor eines Transistors 175 verbunden, dessen Emitter an die Basis des Transistors 173 geführt ist.

Die Basis des Transistors 175 ist an die Programmei ngangsleitung 25 von der Di fferential-Verzögerungsschal tung 5 angeschlossen. Die Programmeingangsleitung 25 ist auch mit der Basis eines Darlington-Transistorpaars 203 und die Basis eines Transistors 205 gelegt. Der Emitter des Darlington-Transistorpaars 203 ist in einem Widerstand 201 mit der +Vc-Spannungsversorgung verbunden. Der Kollektor des Transistors 205 ist an die +Vc-Spannungsversorgung angeschlossen und der Emitter des Transistors 205 liegt über einer Diode 207 am Kollektor eines Transistors 209. Der Kollektor des Transistors 209 ist auch mit der Basis des Transistors 165 verbunden. Die Basis des Transistors 109 ist an den Kollektor des Darlington-Transistorpaars 203 geführt. Der Emitter des Transistors 209 ist über eine Reihenschaltung aus einer Diode 217 und einem Widerstand 219 an die -Vc-Spannungsversorgung angeschlossen. Die Basis des Transistors 209 liegt ebenfalls über eine Reihenschaltung aus Dioden 212 und 213 und einem Widerstand 215 an der -Vc-Spannungsversorgung.

Der Kollektor des Transistors 221 ist mit der +Vc-Spannungsversorgung verbunden. Die Basis des Transistors 221 ist an den Kollektor des Transistors 181 geführt und auch an den Verbindungspunkt 41 angeschlossen. Der Emitter des Transistors 221 steht über eine Stromquelle 223 mit der -Vc-Spannungsversorgung in Verbindung.

Der Ausgang 37 ist mit dem Emitter eines Transistors 229 verbunden, dessen Kollektor an die +Vc-Spannungsversorgung und dessen Basis an den Emitter des Transistors 221 über einen Widerstand 227 angeschlossen ist.

Die Arbeitsweise der Schaltung gemäß Figur 7 wird nachstehend unter Hinzuziehung der Figuren 1, 4 und 6

erläutert. Soll der Pufferverstärker 9 ein Signal vom Eingang 27 zum Ausgang 37 leiten, dann wird der Transistor 109 (Figur 6) gesperrt, was bedeutet, daß der Schalter 7 öffnet, und die Spannung am Verbindungspunkt 41 kann, wie gewünscht, frei gleiten. Da ferner auch der Transistor 57 (Figur 4) gesperrt wird, läßt der Transistor 59 den gesamten KoI lektorstrom des Transistors 67 durch. Dieser Strom zusammen mit dem Kollektorstrom des Transistors 77 fließt aus dem Pufferverstärker 9 in die Different!al-Verzögerungsschaltung 5 über Leitung 25 (Figur 1). Dieser Strom schaltet die Transistoren 175 und 179 (Figur 7) und die durch das Darlington-Transistorpaar 203 gebildete Stromspiegelschaltung leitend. Hierdurch werden wiederum die Stromquellen 151, 159 und 223 eingeschaltet und der Pufferverstärker 9 wird für eine Übertragung eines Signals zwischen dem Eingang 27 und dem Ausgang 37 vorbereitet. Das Signal wird am Eingang 27 empfangen und über die Transistoren 163, 221 und 229 und die Dioden 183, 185 und 187 zum Ausgang 37 durchgelassen. 20

Soll der Schalter gesperrt werden, dann wird der Verbindungspunkt 41 (Figur 6) durch Leitendschalten des Transistors 109 an Masse gelegt und die Stromquellen 151, 159 und 223 im Pufferverstärker 9 werden in den Ruhebetrieb mit niedrigerer Stromabgabe geschaltet. Unter diesen Bedingungen liegt der Emitter des Transistors 163 auf -0,7V, was bewirkt, daß die Dioden 183, 185 und 187 sperren, der Emitter des Transistors 221 nimmt -0,7V an, was wiederum den Transistor 229 sperrt. Somit wird die Übertragung des Signals vom Eingang 27 zum Ausgang 37 unterbrochen. Da ferner der Transistor 57 (Figur 4) nun leitend wird, verringert sich der Strom auf Leitung 25. Dies bedeutet, daß der aus der Different!al-Verzögerungsschaltung 5 auf der Programmsteuerleitung 25 (Figur 7) 35fließende Strom ebenfalls verringert wird. Es ist zu

nach—:—"-r —j

beachten, daß die Werte des Ruhe- und Leitungsstromes auf der Programmsteuerleitung 25 mittels der Widerstände 79 und 69 (Figur 4) eingestellt werden können. Bei Prüfung der zuvor beschriebenen Schaltungen ergab sich ein Ruhestrom von 800 μΑ bei einer 7,5:1-Reduzierung des Leistungsverbrauchs des Schalters im Ruhezustand, bezogen auf den Leitungszustand.

Es ist wichtig festzustellen, daß die Schaltung nach Figur 7 Übergangszeiten des Signalwegs zwischen Eingang 27 und Ausgang 37 in der Größenordnung von 100 ns mit einem Schaltungsverhalten ermöglicht, das größtenteils unabhängig von Änderungen in den Beta-Verstärkungen der verwendeten pnp-Transistören ist.
15

Es ist auch wichtig festzustellen, daß obwohl der Schalterstrom auf einen Ruhewert absinkt, wenn die Signalübertragung unterbrochen wird, die Stromquellen und Transistoren des Pufferverstärkers 9 niemals abgeschaltet werden. Es geht somit keine Zeit mit dem Einschalten verloren, wie sie sonst erforderlich ist, um die Kapazitäten der Transistorübergänge für einen Übergang von dem geerdeten in einen leitenden Zustand aufzuladen; somit können Übergangszeiten in der Größenordnung von 100 ns erzielt werden.

Das Verhalten der zuvor beschriebenen Schaltung ergibt sich aus der Figur 8. Wie erwähnt, können die relativen Ströme des Pufferverstärkers 9 mittels verschiedener Widerstände voreingestellt werden.

Da ein großes Signal-Leitwegsystem viele Tausende von Koppel punktschal tern aufweisen kann, ist es wünschenswert, sowohl die Größe als auch den Leistungsbedarf derartiger Schalter minimal zu machen. Schalter mit dem

zuvor erläutertem Aufbau können in monolithischer Form hergestellt werden, um diese beiden Anforderungen zu erfüllen. Tatsächlich wurde der erläuterte Schaltungsaufbau größtenteils so gewählt, um den monolithischen Schalter derart zu optimieren, daß er das gewünschte Verhalten zeigt. Dies trifft insbesondere für den Pufferverstärker 9 gemäß Figur 7 zu.

Das Hauptproblem, was bei jedem monolithischem Aufbau gelöst werden muß besteht darin, daß keine pnp-Vorrichtungen in Lateral anordnung mit hoher Beta-Verstärkung hergestellt werden können. Zur Lösung dieses Problems müssen die Ströme insbesondere in dem Pufferverstärker 9 gut definiert sein, damit sich die richtigen Versetzungen ergeben, so daß die gesamte Schaltung unempfindlich gegenüber den sehr niedrigen Beta-Verstärkungen der lateralen pnp-Vorrichtungen in einem monolithischem Aufbau ist und trotzdem eine annehmbar hohe Ausbeute an derartig produzierten Vorrichtungen erhalten wird. Es war deshalb in diesem Zusammenhang das Bestreben, eine Schaltung herzustellen, die ohne Instabilitäten oder Schwingungen rasch ein- und ausgeschaltet werden kann und die kein Fehl verhalten während der Einschalt- und Ausschaltzyklen aufweist. Hierfür wurden zwei Stromspiegel schaltungen für den Pufferverstärker 9 in die Schaltung der Figur 7 eingefügt. Aus den Figuren 4 und 7 läßt sich erkennen, daß die Stromprogrammierleitung 25 zwischen der Different!al-Verzögerungsschaltung 5 und dem Pufferverstärker 9 über die Dioden 61 und 63 und den Widerstand 65 mit der +Vc-Spannungsversorgung verbunden ist. Die Impedanz dieser Vorrichtungen zusammen mit derjenigen des Widerstandes 69 bestimmen einen Spannungspegel für die Stromprogrammierleitung 25. Diese kann auch als die Basisvorspannungsleitung für das Dar!ington-Transistorpaar 203 und den Transistor 175 angesehen werden.

NACHQEREICiS'TJ

Das Darlington-Transistorpaar 203 ist als Stromspiegelschaltung ausgeführt, die ihren Basisstrom zu den Stromquellen 151, 159 und 223 reflektiert, die mit der -Vc-Spannungsversorgung verbunden sind. Die Transistoren 173 und 175 bilden eine zweite Stromspiegelschaltung, die direkt mit der Diodenkette 183,185,187 verbunden sein könnte, wenn dies nicht zu einem Schwingen des Kollektors des Darlington-Transistorpaares 203 mit einer hohen Frequenz führen würde; dies hätte zur Folge, daß das Signal an der Anode der Diode 183 aufgrund der Kollektor-Basis-Kapazität des Transistors 175 und seiner niedrigen Sperrfrequenz verzerrt würde.

Dieses Problem wird dadurch beseitigt, daß der Strom von der zweiten Stromspiegelschaltung aus den Transistoren 173 und 175 an eine Kaskadenstufe angelegt wird, die den Transistor 181 aufweist, dessen Basis über die Stromquelle 159 an die -Vc-Spannungsversorgung gelegt ist. Bei diesem Aufbau ist die Basis des Transistors 181 mit einem Punkt niedriger Impedanz verbunden, so daß die Möglichkeit einer Verzerrung verhindert wird. Die niedrige Beta-Verstärkung der Lateral-pnp-Transistoren bewirkt jedoch, daß der Basisstrom des Transistors 181 entartet, wodurch sein Kollektorstrom ungenau wird. Es ist deshalb notwendig, einen Strom in den Emitter des Transistors 181 zurückzuführen, um dessen eigenen Basisstromverlust zu kompensieren. Hierfür ist der npn-Transistör 179 derart aufgebaut, daß er zwei Kollektoren mit gleicher Fläche besitzt. Einer dieser Kollektoren ist unter Diodenbildung mit der Basis des Transistors 179 verbunden, während der zweite an der +Vc-Spannungsversorgung liegt. Der diodengeschaltete Kollektor des Transistors 179 bringt eine Basis/Emitter-Spannung, die den Emitterstrom dieses Transistors bezogen auf seinen Kollektorstrom verdoppelt.

Da der Transistor 179 vom Kollektorstrom des Transistors 175 gesteuert

wird, der den Basisstrom des Transistors 173 übersetzt, ist der einfache Kollektorstrom des Transistors 175 annähernd gleich dem einfachen Basisstrom des Transistors 173, so daß der Emitterstrom des Transistors 179 das zweifache des Basisstroms des Transistors 173 ist. Dieser Strom wird zum Emitterstrom des Transistors 181 addiert. Ein derartiger Aufbau gibt eine genaue Stromdarstellung durch die Dioden 183,185 und 187 der Stromprogrammierungsleitung 25 für Änderungen in den Beta-Ver-

TO Stärkungen der pnp-Vorrichtungen in der monolithischen Struktur. Bei einem derartigen Aufbau sind die lateralen pnp-Vorrichtungen dieser monolithischen Struktur alle in einer Vorwärtsleitungskonfiguration, so daß der Übergang vom Ruhezustand zum Leitungszustand im Pufferverstärker 9 sehr rasch erfolgt. Experimentell wurde festgestellt, daß dies nur 100 ns benötigt.

Figur 7a zeigt eine Transistorschaltung 179' als Alternative für den Zweikol1ektortransistör 179 der Figur 7.

Diese Schaltung verwendet zwei Transistoren 179a und 179b, die auf Übereinstimmung ausgesucht werden müssen, damit sich, wie zuvor erläutert, zwei identische Kollektorströme ergeben. Damit die beiden Transistoren 179a und 179b zueinander passen, müssen sie im wesentlichen die gleichen Basis/Emitter-Übergänge und praktisch gleiche Kollektorflächen besitzen. Damit die Transistoren 179a und 179b die Funktion des Zweikol1ektortransistors 179 simulieren, sind ihre Basen miteinander verbunden und bilden einen Anschluß C¹ und ihre Emitter sind ebenfalls miteinander unter Bildung eines Anschlusses A¹ verbunden. Der Kollektor des Transistors 179b liegt an den miteinander verbundenen Basen und der Kollektor des Transistors 179a bilden die Klemme B¹ der Transistorschaltung 179'. Beim Ersetzen des Transistors 179 der Figur 7 durch die Transistorschaltung 179' würden die Anschlüsse A', B¹ und

C¹ an den Punkten A, B bzw. C der Figur 7 angeschlossen

- Leerseite -

Claims

i <T STRASSE & STOFFREGEN PnUMitimwAlu- · European Pn ton ι Attorney»* 350127A The Grass Valley Group, Inc. München, 25· April 1985 Grass Valley, Ca. 95945 (V.St.A.) kk-ks 14 667 Schalter Patentansprüche

1. Schalter zum selektiven Durchschalten eines angeleg ten Signals,

gekennzeichnet durch eine Halteschaltungsvorrichtung (1,3), die unter Ansprechen auf ein an einem Markiereingang (13) empfangenes Markiersignal ein an einem Dateneingang

(11) empfangenes Datensignal speichert und an einem Ausgang (21) unter Ansprechen auf ein an einem Takteingang (19) empfangenes Taktsignal ein Zustandssignal abgibt, und

eine Übertragungsvorrichtung (9), an deren Eingang (27) ein Eingangssignal anliegt, das abhängig von dem an einem Zustandseingang (35) angelegten Zustandssignal zu einem Ausgang (37) durchgeschaltet wird.

2. Schalter nach Anspruch 1,

dadurch gekennzeichnet, daß das Datensignal, das Taktsignal und das Markiersignal jeweils einen von zwei Werten annehmen können.

3. Schalter nach Anspruch 2,

dadurch gekennzeichnet, daß die Halteschaltungsvorrichtung (1,3) den Wert des gerade an dem Dateneingang anliegenden Datensignals

unter Ansprechen auf den Empfang eines Markiersignals mit dem ersten Wert am Markiereingang speichert und das Zustandssignal abhängig von dem Empfang eines Taktsignals mit dem ersten Wert am Takteingang mit einem Wert abgibt, der gleich dem Wert des gespeicherten Datensignals ist.

4. Schalter nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,

daß die Halteschaltungsvorrichtung zwei Halteschaltungen (1,3) aufweist.

5. Schalter nach Anspruch 4,

dadurch gekennzeichnet, daß die erste Halteschaltung (1) das Datensignal und das Markiersignal zum Speichern des Datensignalwerts unter Ansprechen auf ein Markiersignal mit dem ersten Wert empfängt und daß die zweite Halteschaltung (3) ein den in der ersten Halteschaltung (1) gespeicherten Wert des Datensignals darstellendes Signal zum Speichern des Wertes dieses Signals unter Ansprechen auf ein Taktsignal mit dem ersten Wert empfängt.

6. Schalter nach einem der Ansprüche 1 bis 5,
gekennzeichnet durch

daß die Übertragungsvorrichtung (9) das Signal am Eingang (27) zum Ausgang (37) durchschaltet, wenn das Statussignal den ersten Wert besitzt.

7. Schalter nach einem der Ansprüche 1 bis 6,

dadurch gekennzeichnet, daß die Ubertragungssvorrichtung (9) die Übertragung eines Signals vom Eingang (27) zum Ausgang (37) unterbricht, wenn das Statussignal den zweiten Wert besitzt.

NACHCiEf αϊ'ίΥ. iTJ

8. Schalter nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,

daß das Datensignal das Taktsignal und das Markiersignal sowie das Statussignal digitale Signale sind. 5

9. Schalter nach Anspruch 8,

dadurch gekennzeichnet,
daß der erste Wert eine digitale 1 und der zweite Wert eine digitale 0 sind.
10

10. Schalter nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet,

daß eine Verzögerungsschaltung (5) vorgesehen ist, die durch Verzögern des Übergangs des Statussignals von seinem ersten zum zweiten Wert mehr verzögert wird als der Übergang des Statussignals von seinem zweiten zum ersten Wert.

11. Schalter nach Anspruch 10,

dadurch gekennzeichnet,

daß die Verzögerungsschaltung (5) einen Transistor (20) aufweist, dessen Emitter an Masse gelegt ist, dessen Basis das Statussignal empfängt und dessen Kollektor mit einem Kondensator (23) verbunden ist, der mit seinem anderen Anschluß auf Masse liegt und über dem das sekundäre Statussignal gebildet wird, und daß an den Kollektor des Transistors (20) eine Stromquelle (17) zur Wiederaufladung des Kondensators auf den zweiten Wert verbunden ist, wenn der Transistor (20) gesperrt wird.

12. Schalter zum selektiven Durchschalten eines Signals, dadurch gekennzeichnet,

daß eine Schaltvorrichtung (7) mit einer Pufferschal-35

tung (9) gekoppelt ist, um das am Eingang (27) der Pufferschaltung (9) empfangene Signal zu deren Ausgang (37) abhängig von einem ersten Befehlssignal durchzuschalten oder die Signalübertragung zwischen dem Eingang (27) und dem Ausgang (37) der Pufferschaltung unter Ansprechen auf ein zweites Befehlssignal zu unterbrechen, und daß die Pufferschaltung (9) eine programmierbare Leistungsquelle zum Abgeben eines Betriebsleistungspegels unter Ansprechen auf das erste Befehlssignal und einen Ruheleistungspegel unter Ansprechen auf das zweite Befehlssignal aufweist.

13. Schalter nach Anspruch 12,

dadurch gekennzeichnet,

daß der Betriebsleistungspegel größer als der Ruheleistungspegel ist.

14. Schalter nach Anspruch 12 oder 13,

dadurch gekennzeichnet,

daß die programmierbare Leistungsquelle auf einen Übergang zwischen dem ersten und zweiten Befehlssignal und zwischen dem zweiten und ersten Befehlssignal rascher anspricht als die Schaltvorrichtung

(7) auf diese Übergänge.

15. Schalter nach einem der Ansprüche 12 bis 14,
dadurch gekennzeichnet,

daß das erste Befehlssignal eine digitale 1 und das zweite Befehlssignal eine digitale 0 sind.

16. Schalter nach Anspruch 15,
dadurch gekennzeichnet,

daß die programmierbare Leistungsquelle einen ersten

Leistungspegel abgibt, wenn das Statussignal den

ersten Wert besitzt sowie einen zweiten Leistungspe-

gel, wenn das Statussignal den zweiten Wert einnimmt.

17. Schalter nach Anspruch 16,
dadurch gekennzeichnet,

daß der erste Leistungspegel größer als der zweite Leistungspegel ist.

18. Schalter nach Anspruch 17,
dadurch gekennzeichnet,

daß die programmierbare Leistungsquelle auf einen Übergang zwischen dem ersten und zweiten Wert und dem zweiten und ersten Wert des Statussignals rascher anspricht als die Schaltvorrichtung (7) auf diese Übergänge reagiert.
■ 15

19. Schalter nach einem der vorhergehenden Ansprüche,
^: dadurch gekennzeichnet,

daß die Pufferschaltung (9) eine Stromspiegelschaltung aufweist, die über einen weiten Bereich von Beta-Verstärkungsfaktoren ihrer einzelnen Transistoren stabil und genau ist.

20. Schalter nach Anspruch 19,
dadurch gekennzeichnet,

daß die Stromspiegelschaltung aufweist:

einen ersten und einen zweiten Transistor (173,175), eines ersten Leitfähigkeitstyps, die im wesentlichen als Darlington-Paar geschaltet sind, wobei der freie Emitter mit einer Potentialschieme zum Spiegeln des Stromes koppelbar ist, der in die freie Basis des Darlington-Paars fließt, und daß zwischen die Kollektoren des ersten und zweiten Transistors (173,175) eine Vervielfachungs-Transistorvorrichtung (179) zum Vervielfachen des in ihre Basis fließenden Stromes

geschaltet ist.

21. Schalter nach Anspruch 20,

dadurch gekennzeichnet,
daß die Verviel fachungs-Transistorvorrichtung einen dritten Transistor (179) eines zweiten Leitfähigkeitstyps mit zumindest zwei Kollektoren aufweist, wobei seine Basis mit dem Kollektor des ersten oder zweiten Transistors (173,175), sein Emitter mit dem Kollektor des zweiten oder ersten Transistors (175,-173), einer seiner Kollektoren mit seiner Basis verbunden sind, während die übrigen Kollektoren mit der Potentialschiene zum Vervielfachen des in seine Basis fließenden Stromes koppelbar ist.

15

22. Schalter nach Anspruch 20 oder 21,
dadurch gekennzeichnet,

daß die Vervielfachungs-Transistorvorrichtung einen dritten und vierten Transistor (179a,179b) jeweils vom zweiten Leitfähigkeitstyp aufweist, deren Basen miteinander und mit dem Kollektor des ersten oder zweiten Transistors (173,175), deren Emitter miteinander und mit dem Kollektor des zweiten oder ersten Transistors (175,173) verbunden sind, und wobei der Kollektor des dritten oder vierten Transistors (179a,179b) an die verbundenen Basen angeschlossen ist und der Kollektor des vierten oder dritten Transistors (179b,179a) mit der Potentialschine zum Vervielfachen des in die verbundenen Basen des dritten und vierten Transistors (179a,179b) fließenden Stromes koppelbar ist.

23. Schalter nach Anspruch 21 oder 22,

dadurch gekennzeichnet,
daß der erste und zweite Transistor (173,175)

pnp-Transistoren und der dritte und vierte Transistor (179; 179a,179b) npn-Transistören sind.

24. Schalter nach einem der Ansprüche 19 bis 23, dadurch gekennzeichnet, daß die Beta-Werte des ersten und zweiten Transistors (173,175) aus einem weiten Bereich von Beta-Werten gewählt werden können, wobei die jeweiligen Beta-Werte des ersten und zweiten Transistors nahe beieinander liegen.

25. Schalter nach einem der Ansprüche 20 bis 24, dadurch gekennzeichnet, daß der Beta-Wert des dritten Transistors (179) um ein Mehrfaches größer als die Beta-Werte des ersten und zweiten Transistors (173,175) ist.

26. Schalter nach einem der Ansprüche 20 bis 25, dadurch gekennzeichnet, daß die Basis/Emitter-Übergänge und die Kollektorflächen des dritten und vierten Transistors (179a,-179b) im wesentlichen zueinander passend gewählt sind.

27. Schalter nach einem der Ansprüche 20 bis 26, dadurch gekennzeichnet, daß die Beta-Werte des dritten und vierten Transistors (179a,179b) nahe beieinander liegen und um ein Mehrfaches größer als die Beta-Werte des ersten und zweiten Transistors (173,175) sind.

28. Signal leitwegsystem mit einer Matrix aus Koppelpunkten, an denen Schalter angeordnet sind, dadurch gekennzeichnet, daß Schalter nach einem der Patentansprüche 1 bis 27 verwendet werden.