DE3329149C2 - - Google Patents

Description

Die Erfindung betrifft Ausgangspuffer für eine digitale elektronische Baueinheit gemäß dem Oberbegriff des Anspruchs 1.

Viele elektronische Bauteile müssen ein Mehrbit-Ausgangssignal über eine Mehrleitungs-Sammelschiene übertragen, durch die digitale Signale von anderen Geräten auf Zeitmultiplexbasis fließen müssen. Um einen derartigen Datenverkehr unterzubringen, war es üblich, einen sogenannten Drei-Zustands-Ausgangspuffer mit dem Datenübertragungsbauteil zu verwenden. Ein derartiger Puffer stellt in seinem "dritten Zustand" zu der Sammelschiene einen hohen Ausgangswiderstand dar, so daß der Datenverkehr von anderen Geräten auf der Sammelschiene (bus) nicht beeinträchtigt wird. Wenn es für das Bauteil notwendig ist, ein digitales Signal zu der Sammelschiene zu liefern, wird der Puffer von seinem Drittzustand auf den Datenzustand geschaltet, in welchem Ausgangsdaten von dem Bauteil zu der Sammelschiene in Form von "Einsen" und "Nullen" geliefert werden. Nach der Sendung von Daten wird der Ausgangspuffer in seinen hochohmigen Zustand zurückgeschaltet.

Für wirkungsvollen Datenaustausch ist es wichtig, daß Umschaltungen zwischen den einzelnen Zuständen mit hoher Geschwindigkeit durchgeführt werden. Üblicherweise wurde dies unter Verwendung von Transistoren erreicht, die für schnelles Schalten optimiert wurden, wie zum Beispiel jene, die für TTL-Logik geschaffen wurden. Einige Bauteile werden dennoch durch IC-Verfahren hergestellt, die Transistoren erzeugen, die unbrauchbar für solche Schnellschaltvorgänge sind. Zum Beispiel wurden Verfahren zum Herstellen von sowohl linearen Transistoren als auch von invertierten Transistoren (sogenannte I²L-Transistoren) auf einem Chip entwickelt, wobei in solchen angepaßten Verfahren die Transistoren von Natur aus eine relativ lange Speicherzeit aufweisen, was ihre Schaltfähigkeit verlangsamt.

Ein gattungsgemäßer Mehrstufen-Dreizustands-Ausgangspuffer mit den Merkmalen des Oberbegriffs des Anspruchs 1 ist bekanntgeworden aus der US-PS 43 22 640. Dieser Puffer kann als Teil eines integrierten Schaltkreises ausgebildet sein. Darin dient ein Transistor als Phasensplitter bzw. als Datensignal-Phasenteileinrichtung. Beim Umschalten in den hochohmigen Zustand wird dessen Basis auf Null gesetzt. Wenn dieser bekannte Ausgangspuffer auch Teil eines IC's sein kann, so wird die doch noch relativ lange Umschaltzeit von einem Zustand in den anderen als nachteilig empfunden. Unter anderem wird diese auf die für eine Änderung des Schaltzustandes notwendige Umladung zurückzuführen sein.

Vor diesem Hintergrund ist es die Aufgabe der vorliegenden Erfindung, einen gattungsgemäßen Dreizustands-Ausgangspuffer so weiterzubilden, daß eine schnelle Umschaltung vom dritten, hochohmigen Zustand zu dem Datenübertragungszustand möglich ist, obwohl er unter Verwendung relativ langsam schaltender Transistoren aufgebaut ist.

Gelöst wird diese Aufgabe mit dem Ausgangspuffer mit den Merkmalen des Anspruchs 1. Weitere vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.

Die Erfindung wird anhand eines Ausführungsbeispiels näher erläutert.

Die einzige Figur der Zeichnung stellt ein Schaltbild dar, das eine Stufe eines Mehrstufen-Dreizustands- Ausgangspuffers zusammen mit üblichen Steuerschaltkreisen für alle Pufferstufen zeigt.

Bezugnehmend auf die Zeichnung ist der gezeigte Schaltkreis ein Teil eines Dreizustands-Ausgangspuffers, der mit einem Analog-Digital-Wandler, wie in dem US-Patent 44 00 689 beschrieben, benutzt wird. Dieser Wandlertyp enthält sowohl normal betriebene lineare oder auch invers betriebene Transistoren (sogenannte I²L-Transistoren), die zussmmen auf einem einzelnen IC-Chip durch ein angepaßtes Linear- I²L-Verfahren gebildet werden. Die durch solch ein Verfahren erzeugten linearen Transistoren sind für Schaltgeschwindigkeiten optimiert und neigen dazu, eine verhältnismäßig lange Speicherzeit aufzuweisen, was ihre Arbeitsweise im Verhältnis, beispielsweise zu den üblicherweise für TTL-Logik hergestellten Transistoren, verlangsamt.

Ein Analog-Digital-Wandler hat eine vorgewählte Zahl von Ausgangsbit (z. B. 8 Bit oder 12 Bit) und der Ausgangspuffer für einen derartigen Wandler weist für jedes Ausgangsbit eine Pufferstufe auf. Der in der Zeichnung dargestellte Schaltkreis enthält eine solche Pufferstufe 10 und einen Teil einer zweiten identischen Pufferstufe 12 für ein anderes Bit. Beide Stufen sind in den "dritten" oder hochohmigen Ausgangszustand durch einen zentralen Steuerschaltkreis, allgemein mit 14 bezeichnet, schaltbar, und betriebsfähig, ein Befehlssignal für den dritten Zustand auf einer zentralen Steuerleitung 16 erzeugen.

Die Ausgangspufferstufe 10 erhält ihre Ausgangsdaten- Bit von einer Datenleitung 18, die mit dem Analog-Digitalwandler (nicht gezeigt) verbunden ist. Diese Leitung ist im Puffer mit der Basis eines Ansteuertransistors Q1, der wie alle Transistoren des Ausgangspuffers ein normal betriebener linearer Transistor ist, verbunden. Die Basis von Transistor Q1 ist ebenfalls über einen Widerstand R1 mit einer positiven Versorgungsleitung 20 verbunden. Die Datenleitung 18 könnte beispielsweise in dem Analog-Digital-Wandler mit einem I²L-Kollektor verbunden sein, der, wenn durchgeschaltet, den gesamten, durch den Widerstand R1 vorgesehenen Strom senkt, und dadurch die Basis von Transistor Q1 ins Negative steuert.

Die Pufferstufe 10 enthält zwei Ausgangstransistoren Q2 und Q3, die in Reihe zwischen der positiven Versorgungsleitung 20 und einer zentralen Versorgungsleitung 22 in einer sogenannten Totem-Pol-Anordnung (totem pole) geschaltet sind. Die Basis von Transistor Q3 empfängt ein Datensignal direkt vom Emitter von Transitor Q1, und die Basis von Transistor Q2 empfängt ein Datensignal über einen Widerstand R2, der mit dem Kollektoranschluß von Transistor Q1 verbunden ist. Ein weiterer Kollektoranschluß von Transistor Q1 ist über einen Widerstand R3 mit der positiven Versorgungsleitung 20 verbunden.

Die Datensignale zu den Transistoren Q2 und Q3 sind komplementär. Das heißt, eins ist ein nicht-invertiertes Datensignal, das andere ist ein invertiertes Datensignal. Deshalb ist, wenn der Puffer 10 ein Ausgangssignal abgibt, einer der Transistoren Q2, Q3 ein- und der andere ausgeschaltet, abhängig davon, ob das Wandler-Daten-Bit auf Leitung 18 "hoch" oder "tief" ist. Eine Puffer- Ausgangsleitung 24 ist mit der zentralen Verbindung zwischen den Transistoren Q2 und Q3 verbunden, um ein entsprechendes Ausgangsdatenbit zu erzeugen. Mit der in dieser Ausführung gezeigten Anordnung wird das Ausgangsdatenbit im Verhältnis zu dem Wandlerdatenbit aus der Datenleitung 18 invertiert.

Wenn es notwendig wird, den Puffer 10 in seinen hochohmigen Ausgangszustand zu schalten, geht die Steuerleitung 16 in einer nachfolgend erklärten Art und Weise auf "hoch". Dieses "Hoch"-Befehlssignal wird durch die zwei Widerstände R4, R5 an die Basis der entsprechenden Steuertransistoren Q4, Q5 gelegt. Der Kollektor von Transistor Q4 ist mit dem Kollektor von Transistor Q1 und der Kollektor von Transistor Q5 ist mit dem Emitter von Transistor Q1 verbunden. Wenn der Transistor Q4 durchgesteuert wird, nimmt er die Ansteuerung von Transistor Q2 weg und zieht die Basis des Transistors herunter. Gleichzeitig beginnt der Transistor Q5 die Basis von Transistor Q3 herunterzuziehen. Dadurch werden beide Transistoren Q2 und Q3 durch die Ausgänge der Transistoren Q4 und Q5, die die Datensignale der Transistoren Q2 und Q3 überschreiben, gesperrt. Es tritt ein schneller Übergang an der Ausgangsleitung 24 von jedem Zustand (Eins oder Null) zu dem hochohmigen Zustand ein.

Wenn der Puffer 10 im hochohmigen Zustand ist, kann die Basis von Transistor Q1 "hoch" oder "tief" ohne Wirkung auf die Pufferausgangsleitung 24 angesteuert werden. Wenn die Steuerleitung 16 auf "tief" gelegt wird, werden beide Transistoren Q4 und Q5, die Basen der Transistoren Q2 und Q3 freigebend, gesperrt, und der Puffer kehrt zu dem Datenausgangszustand zurück.

Falls die Basis des Transistors Q1 negativ ist, wenn die Steuerleitung 16 auf "tief" geht, wird keine Ansteuerung der Basis von Transistor Q3 erfolgen, und die Verbindungsstelle von Widerstand R2 und R3 wird nicht länger tief gehalten werden müssen. Da R3 mit der positiven Versorgungsleitung 20 verbunden ist, wird die Spannung an der Verbindungsstelle von Widerstand R2 und R3 ansteigen und die Basis von Transistor Q2 positiv angesteuert. Als Folge wird die Ausgangsleitung 24 positiv gesteuert, um ein Ausgangssignal "Eins" anzuzeigen.

Alternativ wird, falls die Basis von Transistor Q1 positiv angesteuert wird, wenn die zentrale Steuerleitung 16 auf "tief" geht, die Basisansteuerung Transistor Q1 zwingen, zu bleiben. Der durch Transistor Q4 freigegebene Strom von Widerstand R3 fließt über Transistor Q1 zur Basis von Transistor Q3, der durch Transistor Q5 freigegeben wurde. Als Folge wird der Transistor Q3 durchschalten, und die Ausgangsleitung 24 wird ein Ausgangssignal "Null" anzeigen.

Es ist offenkundig aus der obigen Beschreibung, daß, wenn in den hochohmigen Zustand geschaltet wird, die Transistoren, die ausgeschaltet werden müssen, aktiv ausgeschaltet werden. Es wird ebenso bemerkt, daß die Ladungsspeicherzeit von Transistor Q1 (dem eine Ansteuerung außer durch den internen Logikpegel fehlt) kein bestimmender Umstand ist, da kein Bedarf besteht auszuschalten, um einen zeitlich kritischen Schaltvorgang zu vervollständigen.

Ein anderes wichtiges Merkmal des Puffers 10 ist der Einschluß eines Sättigungs-Abtastkollektors für den unteren Ausgangstransistor Q3. Ein derartiger Sättigungs- Abtastkollektor ist in der Zeichnung durch den Extraemitter 30, der aufwärts gerichtet ist, angedeutet.

Dieser Kollektor ist im Endeffekt ein invers betriebener Transistor, der mit dem Transistor Q3 integriert und vorgesehen ist, um ein Problem, das anderweitig in dem "Null"-Ausgangszustand auftreten kann, wo beispielsweise der Transistor Q3 durchgeschaltet und Transistor Q2 vorgesehen ist, zu sperren, zu vermeiden.

Das Problem resultiert aus der Tatsache, daß in solch einem Zustand die Kollektorspannung von Transistor Q1 (der die Basis von Transistor Q2 steuert), veranlaßt durch die Sättigungsspannung von Transistor Q1 mehr positiv ist, als die Basis von Transistor Q3. Wenn der Widerstand R2 nicht vorhanden wäre, würde die Basis- Emitter-Übergangszone von Transistor Q2 vorwärts vorgespannt, wenn die Kollektorspannung von Transistor Q3 als Ergebnis geringer Ladung hinreichend niedrig ist. Folglich würden unter solchen Umständen unerwünschte Ströme von der positiven Versorgungsleitung 20 über die beiden in Reihe geschalteten Transistoren Q2 und Q3 zu der zentralen Leitung 22 fließen.

Um dieses Problem zu vermeiden, wird der untere Ausgangstransistor Q3 mit einem zusätzlichen N+-Bereich 30 erzeugt, der durch die normale Emitterdiffusion gebildet wird. Dieser Bereich wirkt für einige der in die Basis injizierten Elektronen wie ein invers betriebener Kollektor, wenn die Kollektorspannung des normal betriebenen Transistors Q3 unter die Basisspannung zu fallen beginnt. Dieser invers betriebene Kollektor 30 wird durch die Annäherung an die Spannungssättigung des Transistors Q3 durchgeschaltet und erzeugt einen Stromfluß über den Widerstand R2, so daß ein entsprechender Spannungsabfall über dem Widerstand R2 entsteht. Dieser Spannungsabfall reduziert die Basisspannung von Transistor Q2 und verhindert, daß er hinreichend vorwärts vorgespannt wird, um einen wesentlichen Stromfluß durch beide Ausgangstransistoren Q2 und Q3 zu gestatten.

Die Maßnahme des invers arbeitenden Kollektors 30 ist einer herkömmlichen Anordnung, worin ein Darlington- verbundener Transistor als der obere Teil des Totem-Pols (totem pole) benutzt wird, überlegen. Die Darlington- Schaltung hat den Nachteil, daß es schwierig ist, den wirksamen Ausgangstransistor abzuschalten, wenn die Basis des Darlington angesteuert wird, was durch das hohe β und die großen störenden Basiskapazitäten der linearen Geräte verursacht wird. Sie ist ebenso anderen Schaltkreisen überlegen, die eine Diode in Reihe mit einem einzelnen Ausgangsgerät benutzen.

Die Überlegenheit des bevorzugten Ausführungsbeispiels ist besonders offensichtlich, wenn von dem dritten Zustand zu dem Datenzustand "Eins" geschaltet wird. Wenn Transistor Q5 den Grund (bottom) von Widerstand R3 freigibt, braucht seine Spannung nur über eine Basis-Emitterspannung (V_BE) zu steigen, um Transistor Q2 vorwärts vorzuspannen und die ansteigende Spannung auf den Ausgang zu übertragen. In herkömmlichen Schaltkreisen muß die Ansteuerung des oberen Totem-Pol-Transistors nahezu um das Zweifache ansteigen, bevor der Ausgang reagiert. Dieser Unterschied ist besonders wichtig, wenn lineare Transistoren benutzt werden, deren große störende Kapazitäten ernstlich die Umkehrrate (slew rate) von internen Knotenpunkten (internal nodes) und folglich des Ausgangs begrenzen.

Noch eine weitere Wirkung wird durch die Kombination des Widerstandes R2 mit dem invers arbeitenden Kollektor 30 bewirkt. Wenn der Schaltkreis in den Datenzustand "Null" geht, ist grundsätzlich eine Übersteuerung des Transistors Q3 vorgesehen, um ein schnelles Schalten sicherzustellen. Diese Übersteuerung hat Überschußbasisladungen zur Folge, die unter normalen Umständen das Abschalten des Transistors Q3 verlangsamen würden, wenn der Schaltkreis in den dritten Zustand zurückgeschaltet wird. Dennoch, wenn Transistor Q3 anfängt, in die Sättigung zu gelangen und den invers arbeitenden Kollektor 30 durchzuschalten, wird seine Basisansteuerung durch die Größe dieses Kollektorstromes reduziert. Bei geeigneter Auswahl des Wertes von Widerstand R2 kann sichergestellt werden, daß der Transistor Q2 mit Sicherheit gesperrt bleibt, ohne dem invers arbeitenden Kollektor 30 zu erlauben, in die Sättigung zu gehen. Als Folge nimmt er jeglichen Basissteuerstrom vom Widerstand R3, der darüber hinausgeht, um den Transistor Q3 gerade in der Sättigung zu halten. Als Konsequenz wird die Überschußbasisladung und die Schaltzeit von dem Datenzustand "Null" zum dritten Zustand reduziert.

Die Steuerleitung 16, die den Zustand einer Vielzahl von Pufferstufen (wovon Stufe 10 eine ist) steuert, wird durch den Kollektor von Transistor Q6 aktiviert, der ein Teil des zentralen Steuerschaltkreises 14 bildet. Dieser Schaltkreis empfängt ein Eingangssignal, mit bezeichnet, das das Umschalten in den dritten Zustand einleitet.

Wenn der Steuerschaltkreis-Ausgangstransistor Q6 gesperrt wird, wird der Widerstand R6, der mit der positiven Versorgungsleitung 20 verbunden ist, den Kollektor von Transistor Q6 und die Steuerleitung ins Positive ziehen. Das zwingt das Steuertransistorpaar Q4, Q5 in jeder Pufferstufe durchzuschalten, so daß alle Pufferstufen in den hochohmigen dritten Zustand geschaltet werden.

Wenn der Transistor Q6 durchgeschaltet ist, wird er den Strom von Widerstand R6 senken und die zentrale Steuerleitung 16 steuert "tief". Das zieht die Basen der Transistoren Q4 und Q5 und die entsprechenden Transistorpaare in den anderen Pufferstufen herunter. Diese Aus- Steuerung entfernt schnell die gespeicherten Basisladungen, die die Steuertransistoren zum Sperren zwingt und den Puffer freigibt, um Daten zum Ausgang zu übertragen.

Es ist wünschenswert, den Transistor Q6 schnell durchzuschalten und zu sperren. Wenn der Transistor Q6 durchgeschaltet ist, ist es wünschenswert, die Basis hart anzusteuern, um ihn zu zwingen, schnell zu schalten. Der Steuerstrom wird über die positive Versorgungsleitung 20 durch die Widerstände R7 und R8 herangeführt. Sobald der Kollektor des Transistors Q6 durchschaltet, ist es wünschenswert, die Basisansteuerung auf einen Wert zu reduzieren, der gerade noch ausreichend ist, den Ausgang "tief" zu halten. Dies wird die gespeicherte Basisladung minimieren und dem Transistor Q6 erlauben, mit einer schnellen Übergangszeit vom Datenzustand zum dritten Zustand ausgeschaltet zu werden.

Die Schwarzsteuerdiode (clamp diode) des Transistors Q7 steuert die Ansteuerung von Transistor Q6. Wenn der Kollektor von Transistor Q6 in die Sättigung geht, ist Transistor Q7 vorwärts vorgespannt und nimmt den Ansteuerungsstrom von Widerstand R7 weg. Der Spannungsabfall über dem Widerstand R8 wird mit einem Bruchteil der Spannung V_BE des Transistors Q6 durch die Anwesenheit von Widerstand R9 stabilisiert. Als Ergebnis kann die Sättigungs-Kollektorspannung von Transistor Q6 so gesteuert werden, daß sie tief genug ist, die Steuertransistoren zu sperren, ohne aber eine wesentliche Speicherzeitverlängerung auf sich zu ziehen, wenn anschließend Transistor Q6 ausgeschaltet wird.

Die Ansteuerung für Transistor Q6 wird von Transistor Q8 gesteuert. Wenn Transistor Q8 aus ist, kommt Transistor Q6 in die oben beschriebene gesteuerte Sättigung. Wenn der Transistor Q8 durchschaltet, nimmt er die Ansteuerung von Transistor Q6, der dann sperrt. Die Ansteuerung, die Transistor Q8 durchschaltet, ist in ähnlicher Weise, wie die Art, in der Transistor Q7 Transistor Q6 steuert, begrenzt. Das Verhältnis von Widerstand R10 zu R11 ist derart ausgewählt, daß ein Teil der Spannung V_BE von Transistor Q8 über den Widerstand R10 erzeugt wird, wenn der Transistor Q8 durchgeschaltet ist. Das zwingt die Basis-Emitter-Strecke von Transistor Q9 vorwärts vorgespannt zu sein, sobald die Kollektorspannung von Transistor Q8 fällt. Dies zieht anschließend den Strom von Widerstand R12, der die Quelle des Basis-Steuerstromes ist, von der positiven Versorgungsleitung 20 zu Transistor Q8.

Der Spannungsabfall über den Widerstand R10 ist derart ausgewählt, daß, wenn der Kollektor von Transistor Q8 auf eine Spannung fällt, die sicherstellt, daß der Transistor Q6 sperrt, der Transistor Q9 durchschaltet, die Basisansteuerung begrenzt und Transistor Q8 daran hindert, vollständig zu sättigen. Dies hat den Effekt, die Speicherzeit von Transistor Q8 zu minimieren und ebenso die Breite der an Transistor Q6 angelegten Basisspannungsschwankungen zu reduzieren. Durch die Reduzierung dieser Schwankungen wird die erforderliche Zeit für Transistor Q6, um durchzuschalten, nachdem Transistor Q8 sperrt, reduziert.

Zusätzlich hilft Transistor Q9 den Eingangsspannungs- Schwellwertpegel für den Drei-Zustands-Steuereingang zu stabilisieren. Das Verhältnis von R13 zu R12 ist derart ausgewählt, daß, wenn Transistor Q8 durchgeschaltet, aber nicht übersteuert ist, die Spannung am Anfang von Widerstand R13 eine V_BE höher als die gewünschte Schwellwertspannung ist. Wenn Transistor Q9 vorwärts gespannt ist und den Ansteuerungsüberstrom von Widerstand R12 wegnimmt, wird automatisch diese Spannung auf diesen Wert reduziert.

Wenn die Basis von Transistor Q10 über dem Schwellwert liegt, sperrt dieser, und der Strom von Widerstand R12 steuert die Basis von Transistor Q8 über die Widerstände. Der Widerstandswert ist derart ausgewählt, daß die Spannung an der Spitze des Widerstandes R13 durch den Transistor Q9 auf einer Spannung stabilisiert wird, die gleich dem gewünschten Schwellwert plus ein V_BE ist. Sobald die an die Basis von Transistor Q10 am -Eingang angelegte Spannung in Richtung Schwellwert reduziert wird, wird Transistor Q10 vorwärts vorgespannt und beginnt, Strom vom Widerstand R12 wegzunehmen. Wenn unter den Schwellwert gesteuert wird, wird Transistor Q10 mehr als gerade den Überstrom wegnehmen, und die Basissteuerung von Transistor Q8 wird reduziert. Schließlich, wenn den tieferen (Null) Logikpegel kreuzt, wird die Ansteuerung von Transistor Q8 so reduziert werden, daß der Widerstand R11 ihn sperrt. Dann wird Transistor Q6 durchschalten, und der Puffer wird von dem dritten Zustand zu dem Datenzustand, wie vorher beschrieben, schalten. Die Transistoren, die in oder in der Nähe der Sättigung arbeiten, sind ebenso mit einem Basisdiffusionsisolationsüberzug versehen, der der normalen Basisdiffusionsaußenlinie (outline) dicht folgt. Dort ist ein nahe dazwischenliegender epitaxialer Bereich, so daß die NPN-Basis und der Überzug den Emitter bzw. den Kollektor eines seitlichen PNP's, dessen Basis der NPN-Kollektor ist, bilden. Dies bringt die injizierten Löcher durch den NPN-Basisüberstrom in dem Sättigungsbetrieb in den N-epitaxialen Bereich weg. Dieser Überzug hilft, das Sperren der Transistoren Q4 und Q5 zu beschleunigen, die normalerweise keine andere Anti-Sättigungsvorsorge haben, und bewirkt einige Verbesserungen in der Sperrzeit der Transistoren Q3, Q6 und Q8.

Die Wirkungsweise der Transistoren Q4 und Q5 könnte, wenn gewünscht, weiter beschleunigt werden, indem sie mit Sättigungsklemmen in der Form von zusätzlichen invertierten Kollektoren versehen werden. Solch ein Kollektor, wie Kollektor 30 in Transistor Q3, könnte direkt mit der Basis des entsprechenden Transistors verbunden sein und benutzt werden, um die Übersteuerung zu reduzieren.

Es wird in der Zeichnung darauf hingewiesen, daß die Kollektoren der beiden Transistoren Q1 und Q6 zwei getrennte Anschlüsse aufweisen, um die Wirkungsweise zu verbessern. Diese getrennten Anschlüsse erlauben den Reihenwiderstand gemeinsam mit dem Anschluß des eigentlichen Kollektors durch die vergrabene Schicht und den epitaxialen Schichtwiderstand in Reihe mit den Hochziehwiderständen R3 bzw. R6 zu isolieren. Auf diesem Weg kann eine Spannung näher an die effektive in Frage kommende Kollektorspannung des Transistors bewirkt werden, um die entsprechenden Ladungen zu steuern.

Claims (11)

1. Mehrstufen-Dreizustands-Ausgangspuffer für eine elektronische Baueinheit, die ein digitales Mehrbit-Ausgangssignal erzeugt, das serienparallel auf eine Mehrleitungs-Sammelschiene gekoppelt werden muß, über die ebenso digitale Signale von anderen Geräten fließen müssen, zum Ankoppeln dieser Baueinheit an die Sammelschiene, mit in jeder Stufe zwei Ausgangstransistoren (Q2, Q3), deren Kollektor-Emitter-Strecken in Reihe zwischen hohen (20) und tiefen (22) Versorgungspotentialen geschaltet sind, einer Ausgangsleitung (24), die mit der Verbindungsstelle zwischen diesen Transistoren (Q2, Q3) verbunden ist, einer Datensignal-Phasenteileinrichtung (Q1) mit einem Eingang (18), der ein korrespondierendes Datenbit von der Baueinheit erhält, und mit einem ersten und zweiten Ausgang, die nicht-invertierte und invertierte Datensignale entsprechend dem Logikpegel des Datenbits führen, mit Einrichtungen zur Ankopplung der nicht-invertierten und invertierten Datensignale an die Basen der Ausgangstransistoren (Q2, Q3), um ein entsprechendes Ausgangsbit auf der Ausgangsleistung (24) zu erzeugen, und mit einer gemeinsamen Steuerleitung (16) für alle Pufferstufen, die auf einen vorbestimmten Steuerzustand schaltbar ist, um ein Steuersignal zur Erzeugung eines hochohmigen Pufferausgangs zu liefern, gekennzeichnet durch erste und zweite Steuertransistoren (Q4, Q5) mit mit der Steuerleitung (16) verbundenen Eingängen und mit den ersten und zweiten Ausgängen der Phasenteileinrichtung (Q1) entsprechend verbundenen ersten und zweiten Ausgängen, um ein Überschreiben der Datensignale durch Steuern der Basen beider Ausgangstransistoren (Q2, Q3) zu ermöglichen, wobei die Steuertransistoren (Q4, Q5) normalerweise deaktiviert und wirksam von den Ausgangstransistoren (Q2, Q3) isoliert sind, wenn das Steuersignal ausgeschaltet ist, um den Ausgangstransistoren (Q2, Q3) zu erlauben, in komplementärer Weise auf die nicht-invertierten und invertierten Datensignale entsprechend dem Logikpegel des Datenbits der Baueinheit zu reagieren, und wobei die Steuertransistoren (Q4, Q5) in Erwiderung des Befehlssignals fähig sind, die Basen beider Ausgangstransistoren (Q2, Q3) gleichzeitig zu deaktivieren, um jedes aktivierte Datensignal zu überschreiben und um einen schnellen Übergang in den hochohmigen Pufferzustand zu bewirken.

2. Ausgangspuffer nach Anspruch 1, dadurch gekennzeichnet, daß

• - die Datensignal-Phasenteileinrichtung aus einem Datentransistor (Q1) besteht, dessen Basis mit einer Datenleitung (18) verbunden ist,
• - der Kollektor des Datentransistors (Q1) mit der Basis eines der Ausgangstransistors (Q2) verbunden ist, und
• - der Emitter des Datentransistors (Q1) mit der Basis des anderen Ausgangstransistors (Q3) verbunden ist.

3. Ausgangspuffer nach Anspruch 2, dadurch gekennzeichnet, daß einer der Ausgangstransistoren (Q3) ein Sättigungsabtastelement (30) zur Entwicklung eines Stromflusses, wenn dieser Ausgangstransistor sich der Sättigung nähert, und einen Schaltkreis, der auf den Stromfluß zur Reduzierung der Ansteuerung dieses einen Ausgangstransistors anspricht, um eine schnellere Arbeitsweise, wenn er nachfolgend gesperrt wird, zu bewirken, aufweist.

4. Ausgangspuffer nach Anspruch 3, dadurch gekennzeichnet, daß das Element (30) mit der Phasenteileinrichtung (Q1) verbunden ist, um einen Teil des Stromes, der normalerweise zur Ansteuerung des anderen Ausgangstransistors (Q2) dient, wegzunehmen.

5. Ausgangspuffer nach Anspruch 1, dadurch gekennzeichnet, daß einer der Ausgangstransistoren (Q3) mit einem Sättigungsabtastelement (30) zur Entwicklung eines Stromflusses, wenn dieser Ausgangstransistor (Q3) sich der Sättigung nähert, ausgebildet ist, und daß ein Schaltkreis vorgesehen ist, der auf diesen Stromfluß zur Reduzierung der Ansteuerung des anderen Ausgangstransistors (Q2) anspricht, um sicherzustellen, daß er in seinem gesperrten Zustand ist, während der andere Ausgangstransistor (Q3) leitet.

6. Ausgangspuffer nach Anspruch 5, dadurch gekennzeichnet, daß der Schaltkreis einen Widerstand (R2) zwischen einem Ausgang der Phasenteileinrichtung (Q1) und der Basis des anderen Ausgangstransistors (Q2) aufweist, so daß der Stromfluß durch diesen Widerstand (R2) fließt und die Spannung an dieser Basis reduziert, um zu gewährleisten, daß dieser andere Ausgangstransistor (Q2) gesperrt bleibt.

7. Ausgangspuffer nach Anspruch 1, dadurch gekennzeichnet, daß die Steuertransistoren (Q4, Q5) Einrichtungen zur Erhöhung der Sperrgeschwindigkeit aufweisen.

8. Ausgangspuffer nach Anspruch 7, dadurch gekennzeichnet, daß die geschwindigkeitserhöhenden Einrichtungen einen Basisdiffusionsisolationsüberzug aufweisen.

9. Ausgangspuffer nach Anspruch 8, dadurch gekennzeichnet, daß die geschwindigkeitserhöhenden Einrichtungen Sättigungsklemmen für jeden der Steuertransistoren (Q4, Q5) in Form eines invers arbeitenden Kollektors aufweisen, der direkt mit der Basis des betreffenden Transistors verbunden ist.

10. Ausgangspuffer nach Anspruch 1, dadurch gekennzeichnet, daß er einen gemeinsamen Steuerschaltkreis (14) aufweist, der mit der Steuerleitung (16) verbunden ist, um Signale zur Steuerung der Steuertransistoren (Q4, Q5) zu erzeugen, wobei der Steuerschaltkreis (14) Einrichtungen zur Entwicklung von aktiven Steuersignalen für beide "An"- und "Aus"-Zustände der Steuertransistoren enthält, um die Speicherzeit dieser Transistoren (Q4, Q5) zu reduzieren und dadurch die Schaltgeschwindigkeit zu steigern.

11. Gerät nach Anspruch 10, dadurch gekennzeichnet, daß der Steuerschaltkreis (14) einen Ansteuersignaltransistor (Q6), dessen Kollektor mit der Steuerleitung (16) verbunden ist, einen Widerstand (R6) zwischen dem Kollektor und der Spannungsversorgungsleitung (20) und eine Einrichtung zum Anlegen eines Steuersignals an die Basis des Ansteuersignaltransistors (Q6) aufweist, so daß der Strom durch diesen Widerstand (R6) die Steuertransistoren (Q4, Q5) durchschaltet, wenn der Ansteuersignaltransistor (Q6) aufgrund des Steuersignals sperrt, und der Ansteuersignaltransistor (Q6) dazu dient, im durchgeschalteten Zustand den Strom durch diesen Widerstand (R6) zu senken.