DE2822835B2 - Schaltungsanordnung zur Eliminierung koinzidenter Impulse - Google Patents

Description

Die Erfindung betrifft eine Schaltung zur Eliminicrung gleichzeitig auftretender Impulse bei verbesserter Störunempfindlichkeit.

Eliminierungschaltungen für koinzidente Impulse werden beispielsweise bei asynchron arbeitenden Logikschaltungen verwendet, wo die Schaltung auf einen oder einen anderen von mehreren Eingangsimpul-

sen ansprechen soll, um einen nicht vorherbestimmbaren Betrieb infolge von sich zeitlich überlappenden Eingangssignalen zu verhindern. In diesem Zusammenhang wird auf den Aufsatz »Coincident Pulse Eliminator« von John M, Irwin verwiesen, der in der Zeitschrift The Electronic Engineer vom März 1970 auf Seite 85 in den Vereinigten Staaten veröffentlicht worden ist

Ein Problem bekannter Impuls-Eliminierungsschaltungen besteht in ihrer Empfindlichkeit gegen Störungen, weiche die Eingangssignale begleiten können, Wenn die Signale beispielsweise mit Hilfe elektrischer Schalter erzeugt werden, bei denen sich Kontakte öffnen und schließen, dann stellen die dabei auftretenden Kontaktprellungen Störungen dar. Andere Störquellen sind in elektrostatisch oder elektromagnetisch induzierten Signalen zu sehen.

Ein Anwendungsgebiet asynchroner Schaltungen, wo zusammenwirkende Effekte von Störungen und zusammenfallenden Eingangssignalen besonders unangenehm ist, sind digital arbeitende Abstimmsysteme von Fernsehempfängern, wo beispielsweise der Betrachter einen ersten Schalter (Si in Fig. 1) zur Kanalwahl in einer Richtung oder einen zweiten Schalter (S 2) zur Kanalwahl in der entgegengesetzten Richtung schließen können soll. Diese beiden Schalter können an einen Aufwärts/Abwärts-Zähler angeschlossen sein, über welchen die Reihenfolge der Kanalwahl gesteuert wird. Beim gleichzeitigen Schließen (oder öffnen) der Schalter werden gleichzeitig gegensinnige unJ miteinander unverträgliche Signale an den Aufwärts/Abwärts- w Zähler angelegt, so daß dieser mehrdeutig bzw. fehlerhaft reagiert Bei einem Fernsehempfänger können gegensinnige Signale auch durch Funkenüberschläge in der Bildröhre entstehen. Solche Funkenüberschläge führen dazu, daß starke Störsignale gleicher J5 Amplitude und Polarität in die (mit den Schaltern verbundenen) Eingangsleitungen eingekoppelt werden und dann auf diesen auftreten. Die Eingangssignale erzeugen fehlerhafte, unerwünschte und unbrauchbare informationen, die ausgefiltert werden müssen. ■»< >

Es ist ebenso bekannt, daß mechanische Schalter beim öffnen und Schließen zum Prellen neigen. Derartige Signale, die unmittelbar auf das Schließen (oder Öffnen) mechanischer Schalter folgen, oder Signale, die in einer sehr gestörten elektrischen Umgebung erzeugt werden, ·*^Γ> ändern sich oft schnell und fehlerhaft so daß der tatsächliche Wert oder Zustand dieser Signale nicht bestimmbar ist Bei den meisten Anlagen ist es erwünscht und/oder notwendig, daß diese Übergangssignale ausgefiltert werden. w

Schaltungen gemäß der hier zu beschreibenden Erfindung sollen daher Mittel zur Sperrung des gleichzeitigen Anlegens gegensinniger Signale an die Anlage und Mittel, zur Verhinderung einer Triggcrung der Anlage durch Übergangssignale schaffen. ■>■>

Diese Schaltungen enthalten Torschaltungen, wie etwa eine Art FXKLUSIV-ODEFt-Gatter, welche auf das Anlegen von zwei oder mehr Eingangssignalcn (die gegensinnige Informationen enthalten können) reagieren und ein Ausgangssignal einer ersten Binärbedeu- ^Wl tung nur dann abgeben, wenn eines seiner Eingangssignale vorhanden ist und kein gegensinniger Zustand vorliegt Das Ausgangssignal der ersten Binärbedeutung wird auf den Eingang eines ersten Flipflop gegeben, der in seinen Einsteilzu.,tand gebracht wird, wenn er zu ''^Γ> einem Zeitpunkt /1 einen Impuls erhält. Der Ausgang des ersten Flipflop und das vorhandene eine Eingangssignal werden logisch zu einem Signal kombiniert, das dem Eingang eines zweiten Flipflop zugeführt wird Dieser wird zu einem Zeitpunkt fe, der nach l\ liegt, durch einen Impuls angesteuert und in einen Zustand gebracht, der den Wert seines Eingangssignals anzeigt Wenn das eine Eingangssignal für die Dauer ti bis fe vorliegt dann wird der Flipflop in seinen Einstellzustand gebracht und am Ausgang des zweiten Flipflop entsteht ein Zulässigkeitssignal, welches dem vorhanden Eingangssignal entspricht Erfindungsgemäße Schaltungen enthalten also Mittel zum Abfühlen eines Eingaagssignals, welches die Torschaltung durchläuft zu zwei getrennten Zeitintervallen. Nur dann, wenn das Eingangssignal an beiden Abtastzeitintervallen vorliegt kann es die Schaltung durchlaufen.

Die Erfindung ist nachfolgend in weiteren Einzelheiten anhand der Zeichnungen erläutert Es zeigt

F i g. 1 ein Blockschaltbild einer erfindungsgemäßen Schaltung;

F i g. 2 eine integrierte Injektionslogikschaltung (PL-Technik), die in der Schaltung gem?> F i g. 1 verwendet werden kann;

Tabelle I eine Wahrheitstabelle, welche die Zustände der verschiedenen Ausgangssignale der Schaltung gemäß F i g. 2 bei verschiedenen Eingangssignalkombinationcnzeigt;

Fig.3 einen D-FIipflop in 1²L-Technik, der bei der Schaltung gemäß F i g. I verwendet werden kann;

F i g. 4 ein genaueres Schaltbild der Injektionsschaltung zur Zuführung von Vorspannimgsströmen zur Basis jedes NPN-Transistors in den Schaltungen gemäß den Fig.2und3;und

F i g. 5 Signalformen an bestimmten Schaltungspunkten der in F i g. 1 dargestellten Schaltung.

In der nachfolgenden Beschreibung sind die Schaltungen mit Bipolartransistoren dargestellt, die entsprechend bekannten Techniken der sogenannten integrierten Injektionslogikschaltungen (I²L) hergestellt sind. Dies geschieht jedoch nur aus Veranschaulichungsgründen, und es versteht sich, daß auch andere Transistortypen und Schaltungsanordnungen zur Durchführung der nachfolgend zu erläuternden Funktionen benutzt werden können.

Die Kollektoren der einzelnen Transistoren sind durch den Buchstaben »c « bezeichnet, welcher die den jeweiligen Transistor bezeichnenden Bezugsziffern vorangestellt ist Jeder Kollektor eines Mehrkollektortransistors ist durch die Bezugsziffer des Transistors, den darauffolgenden Buchstaben c und eine besondere Nummer (1, 2 oder 3) zur Zuordnung des Kollektors bezeichnet.

Die in den verschiedenen Figuren gezeigten Blöcke stellen elektrische Schaltungen dar, denen binäre Digits (Bit) darstellende Eingangssignale zugeführt werden und welche ein oder mehrere Ausgangssignale erzeugen, weiche Bits darstellen. Zum Zwecke de: folgenden Erläuterungen sei willkürlich angenommen, daß ein relativ großer Spannungspegel (HOCH) den Zustand einer binären »I« und ein relativ niedriger Pegel (NIEDRIG) den Zustand einer binären »0« kennzeichnen soll. Aus Gründen der Kürze der Erläuterung wird manchmal gesagt, daß ein Schaltungspunkt niedrig (»0«) oder hoch (»1«) sei, anstatt daß gesagt wird, daß an diesem Schaltungspunkt ein Signal mit hohem oder niedrigem Pegel zugeführt wird oder entsteht.

F i g. I stellt ein Blockdiagramm einer Antiprellschaltung dar, die eine Gleichtaktunterdrückungsschaltung enthält. Unter Gleichtaktunterdrückung sei hisr die Unterdrückung gleichzeitig zugeführter Signale glei-

eher binärer Bedeutung verstanden, welche die Schaltung zur Durchführung gegensinniger Funktionen ansteuern würden. Es sind, Schalter 51 und 52 dargestellt, welche im geschlossenen Zustand Massesignale an die Eingänge Ä bzw. B einer Torschaltung 10 <■-, anlegen. Die Eingänge Λ und üsind normalerweise über Widerstände Al bzw. R2 an + V Volt (HOCH oder »l«)geführt. In einer Fernsehschaltung stellen beispielsweise die Schalter 51 und 52 Mittel dar. mit Hilfe deren ein Zuschauer Kanäle in Vorwärts- bzw. Rückwärtsrichtung wählen kann, oder Mittel zur Feinabstimmung eines Kanales in einer oder in der engegengesetzten Richtung. Die bei einem gleichzeitigen Schließen der Schalter 51 und 52 auftretenden Signale befehlen der Schaltung gegensinnige Funktionen (Aufwärtszählen, r. Abwärtszählen) auszuführen. Elektrische Signale und Befehle, die aus dem gleichzeitigen Schließen der Schalter 51 und 52 oder aus dem Auftreten gleicher Signale auf den Eingangsleitungen (A, B) resultieren, werden durch die Torschaltung 10 blockiert, die im ?n einzelnen in F i g. 2 dargestellt ist und deren Eigenschaften aus Tabelle I hervorgeht.

Die Torschaltung 10 hat drei Ausgänge Y, Z und V. Am Ausgang Y ergibt sich die Funktion AB, am Ausgang Z die Funktion AB und_ am Ausgang V die y, EXKLUSIV-ODER-Funktion AB+ AB. Das V-Ausgangssignal wird dem D-Eingang des Füpflop 1 zugeführt,dessen Q\-Ausgang im UND-Tor 21 mit dem K-Ausgang zu einer UND-Funktion (Q 1 Y) zusammengefaßt, die dem D-Eingang eines Flipflop .4 jo zugeführt wird. Das Signal Q1 wird außerdem im UND-Tor 23 mit dem Z-Ausgangssignal zur UND-Funktion (Qi -Z) zusammengefaßt, die dem D-Eingang eines Füpflop B zugeführt wird. Die Flipflops 1. A und flkönnen von der Art sein, wie sie im Schaltbild der s> Fig.3 dargestellt sind und unter dem Namen Dataoder D-Flipflop bekannt sind.

Jedes der D-Flipflops hat zwei Eingange, von denen einer ein Taktimpulseingang ist. wie in F i g. I durch die Bezeichnung TAKT angegeben ist. Dem anderen (DJ-Eingang wird ein zu speicherndes Datensignal zugeführt. Zum Zeitpunkt, wo einem Eingang der Taktimpuls zugeführt wird, bewirkt ein am Dateneingang liegendes Signal (Logiksignal »1«), daß der Flipflop einen Einstellzustand (Q 1 = HOCH) einnimmt, -ti Wenn am Dateneingang kein Datensignal (LOGISCHE »0«) vorliegt, nimmt der Flipflop beim Auftreten des Taktimpulses den Rückstellzustand ein CC? 1= NIEDRIG). Der in F i g. 3 dargestellte Flipflop ist ein solcher Typ, der seinen Zustand nur bei negativ gerichteten ί< > Obergängen (HOCH nach NIEDRIG) des TAKT-Signales ändert Das Q-Ausgangssignal des Flipflop geht in den Wert HOCH über, wenn das Eingangssignal am D-Eingang vor oder während des Übergangs des TAKT-Signals von HOCH nach NIEDRIG HOCH ist, und das Q-Ausgangssignal nimmt den Wert NIEDRIG an, wenn das Signal am D-Eingang vor oder während des Obergangs des Γ/ΙΚΓ-Signals von HOCH nach NIEDRIG NIEDRIG ist

Der in F i g. 3 im einzelnen dargestellte D-Flipflop ist bekannt und daher wird seine Betriebsweise nur kurz erläutert Der Flipflop enthält einen Eingangstransistor TT, eine Eingangsverriegelungsschaltung mit Transistoren TS und T9 und eine Ausgangsverriegelungsschaltung mit Transistoren TlO und Γ11, sowie eine Zwischenverriegelungsschaltung mit Transistoren Γ12 und Γ13. Ist das TÄKT-Signal HOCH, dann ist der Transistor Tl eingeschaltet und hält die Transistoren T9 und TYl gesperrt, so daß die Ausgangsverriegelung ungestört ist. Jedoch setzt eine Information am D-Eingang die Eingangsverriegelung mit den Transistoren TS und Γ9, und diese Information wird zur Ausgangsverriegelung übertragen, wenn das TAKT-S\- gnal NIEDRIG wird. Ist das Signal am Eingang D HOCH, wenn das ΤΛΚΓ-Signal HOCH ist, dann wird TS eingeschaltet. Wird das TAKT-Signa\ NIEDRIG, dann wird Tl gesperrt, T9 wird gesperrt und durch den eingeschalteten Transistor TS gesperrt verriegelt gehalten, während 7'12 gesperrt wird und 7" 13 eingeschaltet wird. Die gesperrten Transistoren 7*9 und Γ12 bewirken ein Einschalten _von Γ10 und ein Ausschalten von 7Ί1, so daß Q NIEDRIG und Q HOCH wird. Ist das TAKTS\gna\ erst einmal NIEDRIG, dann beeinflussen Änderungen am D-Eingang den Zustand der Ausgangsverriegelung nicht mehr. Ist das Signal bei D NIEDRIG, wenn das 7V\Kr-Signal von HOCH nach NIEDRIG geht, dann wird TS gesperrt, so daß Γ9 einschaltet, wodurch T13 ein- und Π2 ausgeschaltet werden. Bei leitendem Transistor Γ9 und gesperrtem Transistor T12 wird ΓΙΙ eingeschaltet, so^aB Q NIEDRIG wird, und TlO wird gesperrt, so daß C? HOCH wird. Wiederum beeinflussen Änderungen am Punkt D die Ausgangsverriegelung nicht mehr, wenn das TAKT-Signal einmal niedrig ist.

Zur besseren Erläuterung der Betriebsweise der Schaltung gemäß Fig. I soll zunächst der Aufbau und Betrieb der Torschaltung 10 genauer erläutert werden. Das in Fig. 2 dargestellte Tor 10 enthält a) Eingangstransistoren T\ und_7"2, deren Basen Ib bzw. 26 mit den Eingängen A bzw. B verbunden sind, und b) Transistoren Γ3, Γ4, T5 und Γ6 zur Bildung der verschiedenen Funktionen der Eingangsgrößen auf unterschiedlichen Leitungen. Die Emitter all dieser Transistoren sind auf Masse geführt. An den Kollektoren der Transistoren Ti bzw. T2 entstehen Signale A und B. Durch die Verbindung eines Kollektors (IcI) des Transistors Ti mit einem Kollektor (2c 1) des Transistors Tl am Knoten W wird eine UND-Funktion (W=AB) der Größen A und B gebildet. Durch Verbindung der Kollektoren Ic 1 und 2c 1 mit der Basis des Transistors T5 erhält diese Basis das Eingangssignal »V. In gleicher Weise bilden die miteinander verbundenen Kollektoren 3c 1 und'4c 1 die Funktion X= AB und sind an die Basis des Transistors Γ6 geführt. Die Kollektoren der Transistoren 7~5 und 7"6 sind zur _Bildung der EXKLUSIV-ODER-Funktion V= AB+ BA miteinander verbunden. Die zusammengeschalteten Kollektoren Ic2 und 4c2 bilden die Funktion Y=AB. Die Kollektoren 2c2 und 3c2 sind zur Bildung der Funktion Z= AB zusammengeschaltet. Die Kollektoren Ic3 und 2c 3 sind mit den Basen der Transistoren Γ3 bzw. Γ4 verbunden.

Jeder der in Fig.2 (und in Fig.3) gezeigten Transistoren ist ein NPN-Transistor, der mit einer Vorspannungsquelle verbunden ist, um Strom in seine Basis zu injizieren, wobei die Vorspannungsquelle von der gleichen generellen Art wie die Vorspannungsquelle 40 in F i g. 4 ist (um die Zeichnungen klarer zu halten, sind diese Vorspannungsquellen in den Figuren mit Ausnahme von Fig.4 weggelassen worden, da ihr Vorhandensein in der I²L-Schaltung natürlich vorausgesetzt wird). Die Vorspannungsquelle 40 enthält einen Lateral-PNP-Transistor, dessen Emitter mit einem Punkt positiver Betriebsspannung + V verbunden ist dessen Basis an eine Vorspannung ( V_Bias)angeschlossen ist und dessen Kollektor an die Basis eines NPN-Transi-

stors zur Zuführung von Basisstrom zu diesem geführt ist.

Der Betrieb der Schaltung 10 sei nun kurz erläutert. Wenn Ä und ff HOCH sind, sind 71 und 72 eingeschaltet und ihre Kollektorspannungen sind NIEDRIG. Demzufolge sind die Signale an den Punkten W, Υ,.-Λά ZNIEDRIG. Da Ic3 und 2c3 NIEDRIG sind, sind 73 und 74gesperrt und Xist HOCH. Da XHOCH ist, ist 76 eingeschaltet und VNIEDRIG. Wenn Ά und B beide NIEDRIG sind, sind 71 und 72 gesperrt, 73 und m 74 dagegen leitend. Daher ist also W HOCH, während X. V und ZNIEDRIG sind. Weil WHOCH ist, ist 75 eingeschaltet und KNIEDRIG.

Wenn A HOCH und B NIEDRKi ist (Schalter 52 geschlossen), ist Π eingeschaltet und 72 gesperrt, π demzufolge ist also 73 gesperrt und 74 eingeschaltet. Damit ist IV NIEDRIG, weil IcI NIEDRIG ist, X ist Micnoir. ...„;i 4,, 1 Micnuir. ;_ci vin wiinBin .woil

Ic2 NIEDRIG ist und Z (AB) ist HOCH, weil 71 und

72 gesperrt sind. Da Wund X beide NIEDRIG sind, :o sind 75 und 76 gesperrt und Vist HOCH.

_ Wenn Ä NIEDRIG ist (Schalter 5 I geschlossen) und S HOCH, dann ist 71 gesperrt und 72 leitend, so daß

73 leitend und 74 gesperrt ist. Damit ist WNIEDRIG, weil 2c 1 NIEDRIG jst. X ist NIEDRIG, weil 3c 1 r. NIEDRIG ist, Y (AB) ist HOCH, weil 71 und 74 gesperrt sind. Da Wund X NIEDRIG sind, sind 75 und 76 gesperrt und Vist HOCH.

Somit ist also V nur HOCH, wenn einer der Schalter Sl ο ^er .92 geschlossen und der andere offen ist, Vist in nur HOCH, wenn 5 I geschlossen und 5 2 offen ist und Z ist nur dann HOCH, wenn S 1 offen und 52 geschlossen ist.

Es sei nun die Betriebsweise der Schaltung gemäß F i g. 1 unter Bezugnahme auf die in F i g. 5 dargestellten r> Kurvenformen erläutert, wobei die Betriebsweise der Torschaltung 10 und der Flipflops in Erinnerung zu behalten sind.

Der EXKLUSIV-ODER-Ausgang V ist nur dann HOCH (logischer Wert »I«), wenn einer der beiden 4<i Schalter 5 1 oder 52 geschlossen (und der andere offen) ist. Ist beispielsweise 51 zum Zeitpunkt t₀ geschlossen, dann werden V und Y HOCH und bleiben solange HOCH, wie 51 geschlossen und 52 offen bleibt. Wird entsprechend 52 zum Zeitpunkt U geschlossen, dann -r> werden Vund ZHOCH und bleiben solange HOCH, wie 51 offen und S2 geschlossen bleiben. Immer wenn V HOCH wird, wird das Signal am D-Eingang des Fiipflop 1 HOCH. Nach dem Hochwerden und Hochbleiben von V setzt der nächste Übergang des 7/4K7-SignaIs von w HOCH nach NIEDRIG das Fiipflop 1 so, daß QX HOCH wird, wie dies zu den Zeitpunkten U und is dargestellt ist

Ist QX HOCH, dann können die UND-Schaltungen 21 und 23 entweder das hohe V-Eingangssignal am ■>■> Anschluß D des Flipflop A oder das hohe Z-Eingangssignal am Anschluß D des Fiipflop B passieren lassen. Nur eines der Signale Y oder Z können gleichzeitig HOCH sein.

Für den Zustand bei geschlossenem Schalter Si (S2 w» geöffnet), wobei das Signal Y= A B HOCH und Q\ HOCH ist, bewirkt der negativ gerichtete Übergang des Taktimpulses zur Zeit /j (der Übergang, welcher der Eins-Einstellung des Flipflop I folgt), daß das Fiipflop A in den Zustand Qa = HOCH gesetzt wird. Sobald Qa HOCH wird, wird dem Zähler 31 ein Signal zugeführt, welches ein Aufwärtszählen bewirkt.

Im Zustand bei geschlossenem Schalter 52 (S I geöffnet), wobei Z=AB HOCH und <? 1 ebenfalls HOCH ist, setzt der negativ gerichtete Übergang des Taktimpulses zum Zeitpunkt tt, (der Übergang, der der Eins-Einstellung des Fiipflop 1 zum Zeitpunkt /5 folgt) den Fiipflop fl, so daß Q_B HOCH wird. Sobald Qn HOCH wird, wird dem Zähler 31 ein Signal zugeführt, welches ihn abwärtszählen läßt. Der Zähler 31 kann seinerseits entweder an den Kanalwähler oder den Feinabstimmer 33 angeschlossen sein.

Zusammengefaßt läßt sich sagen, daß zum Setzen des Füpflop !, so daß Q\ HOCH ist. n'.!^r ei"?* dpr hpiden Eingangssignale (Ä oder B) mit einem hohen Wert vorhanden sein muß, und daß zum Hochsetzen von Qa oder Qb das Eingangssignal (Ä oder B) während der negativ gerichteten Übergänge zweier aufeinanderfolgender 74K7-lmpulse HOCH sein muß. In Schaltungen, die gemäß der Erfindung aufgebaut sind, kann daher nur einer der beiden Schalter geschlossen (oder geöffnet) werden, um einen Kommandoinipuls an das System zu geben, und die Schließdauer muß sich mindestens über eine volle Taktperiode erstrecken. Damit wird sichergestellt, daß Fehlersignale und Störübergänge keine fehlerhafte Triggerung des Systems bewirken können und daher also ausgefiltert werden. Ferner wird sichergestellt, daß das Signal bei Qa oder Qg, welches dem Aufwärts/Abwärts-Zähler 31 zugeführt wird, relativ frei von Zitier- und sonstigen Störungen ist. Das bedeutet, daß das Treibersignal eine relativ saubere Schrittfunktion ist.

Wenn 51 und 52 zur gleichen Zeit V=O beide geöffnet oder geschlossen sind, dann ist Z=O und V=O. Q\ wird in den Zustand NIEDRIG zurückgesetzt, wie dargestellt, und die UND-Schaltungen 21 und 23 lassen ein niedriges Signal zu den D-Eingängen der Flipflops A und B gelangen. Q_A und Q_B bleiben für diesen Signalzustand NIEDRIG (die Flipflops A und B sind zurückgestellt) und dem Zähler 31 wird kein Befehl zugeführt.

In der Praxis können die UND-Schaltungen 21 und 23 verdrahtete UND-Verbindungen sein. Beispielsweise könnte der Transistor 711 des Fiipflop 1 außer dem mit der Basis des Transistors 710 verbundenen Kollektor noch zwei weitere Kollektoren haben, von denen einer mit dem Schaltungspunkt Y und der andere mit dem Schaltungspunkt Z der Schaltung 10 verbunden wäre. So werden nur sehr wenige Komponenten benötigt, um eine relativ komplexe Funktion zu realisieren.

Die Schaltung ist so entworfen, daß das Auslösen einer Signalfortleitung durch Störungen vermieden wird Wenn jedoch der Betrachter die Wahl eines neuen Kanals oder eine Feinabstimmung eingeleitet hat, dann ist eine momentane Unterbrechung dieses Vorgangs infolge von Störungen durch den Betrachter nicht wahrnehmbar und somit zulässig.

Hierzu 3 Blatt Zeichnungen

Claims (6)

1. Patentansprüche?

   t. Schaltungsanordnung zur Unterdrückung von Auswirkungen zweier gleichzeitig auftretender Signale mit einer Eingangstorschaltung, der an einem ersten bzw» zweiten Eingang das erste bzw. zweite Eingangssignal, die kotnzident oder nichtkoinzident sein können, zuführbar ist und die an einem Ausgang ein die Koinzidenz oder Nichtkoinzidenz anzeigendes Ausgangssignal liefert, das einem Flipflop zur Speicherung zugeführt wird, und mit einer durch die Eingangssignaie und die gespeicherten Signale angesteuerten Ausgangsschaltung, welche bei nicht koinzidierendem erstem und zweitem Eingangssignal ein entsprechendes erstes und zweites Ausgangssignal liefert, dadurchgekennzeichnet, daß die Eingangstorschaltung (10) ein logisches Exkulsiv-ODER-Exklusiv-NQ!R-Glied enthält, dessen erstem bzw. zweiten Eingang das erste bzw. zweite Eingangssignal Zugeführt werden, daß das Flipflop (FFi) einen Takteingang (Ci) zur Zuführung eines Taktsignals und einen Steuereingang (D) aufweist, der mit dem Ausgang (V) der Torschaltung (10) zur Abfühlung und Speicherung des Ausgangssignals der Torschaltung bei jedem in einer vorgegebenen Richtung erfolgenden Wechsel des Taktsignals verbunden ist, und daß die Ausgangsschaltung (21, 23, FFA, FFB) eine bistabile Schaltung (FFA, FFB) mit einer Steuerschaltung (21, 23) enthält, welche unter Steuerung durch da?. Prodvkt aus dem ersten Eingangssignal und dem Komplement des zweiten Eingangssignals oder das Prodsf'it aus dem zweiten Eingangssignal und dem Komplement des ersten H Eingangssignals sowie durch das gespeicherte Ausgangssignal der Torschaltung und durch das Taktsignal ein erstes Ausgangssignal nur dann erzeugt, wenn während zweier aufeinanderfolgender gleichsinniger Wechsel des Taktsignals das erste ·"> Eingangssignal vorhanden und das zweite Eingangssignal nicht vorhanden ist, und die ein zweites Ausgangssignal nur dann erzeugt, wenn während zweier aufeinanderfolgender gleichsinniger Wechsel des Taktsignals das zweite Eingangssignal vorhan- ■»■> den und das erste Eingangssignal nicht vorhanden ist derart, daß Eingangssignale, die kürzer als zwei Taktperioden sind, und koinzidierende Eingangssignale unwirksam bleiben.
2. 2. Schaltung nach Anspruch I, dadurch gekenn- *> <> zeichnet, daß die Eingangsschaltung (10) weiterhin zur Bildung des der Steuerschaltung (21, 23) zuzuführenden Produktes aus dem ersten Eingangssignal und dem Komplement des zweiten Eingangssignals eine zweite Torschaltung (Ti, TA, verdrahte- ^ lerUND-Ausgang Y), die ein Ausgangssignal (bei Y) einer ersten Binärbedeutung nur dann erzeugt, wenn das erste Signal vorhanden und das zweite Signal abwesend ist (AB), und zur Bildung des der Steuerschaltung zuzuführenden Produktes aus dem w /.weilen Eingangssignal und dem Komplement des ersten Eingangssignals eine dritte Torschaltung (T2, TX verdrahtetes X), die ein Ausgangssignal (bei X) der ersten Binärbedeutung nur dann erzeugt, wenn das /weite Signal vorhanden und das erste Signal ^M abwesend ist (AB), aufweist.
3. 3. Schaltung nach Anspruch I, dadurch gekennzeichnet, daß die exklusive logische Summierschaltung (10) ein Exklusiv-OPER-Tor (Tl - TS) enthalt und daß der Flipflop einen Daten-Flipflop (FFi) aufweist, dessen Pateneingang (D) mit dem Ausgang fVJdes Exklusiv-ODER-Tores verbunden ist.
4. 4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgangsschaltung einen zweiten und einen dritten flankengetriggerten Flipflop (FFA, FFB) mit je einem Takteingang zur Zuführung der Taktsignal enthält, wobei einem Eingangstor (21) des zweiten Flipflop (FFA) ein Ausgangssignal des ersten Flipflop (FF 1} und ein Signal (A3) zugeführt wird, welches das Vorhandensein des ersten Signales (A) und das Abweseosein des zweiten Signales (B) darstellt, und wobei einem Eingangstor (23) des zweiten Flipflop (FFB) das Ausgangssignal des ersten Flipflop (FFi) und ein Signal (AB) zugeführt wird, welches das Vorhandensein des zweiten Signals (B) und das Abwesensein des ersten Signals ^bedeutet
5. 5. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingangstorschaltung sechs Bipolartransistoren (Ti-TG) enthält, von denen der erste, zweite, dritte und vierte Mehrfachkollektoren aufweisen, daß die Basen des ersten und zweiten Transistors (Ti, T2) mit dem ersten bzw. zweiten Eingangsanschluß verbunden sind, daß die ersten Kollektoren des ersten und zweiten Transistors zusammen an einen ersten Schaltungspunkt (W) und an die Basis des fünften Transistors (T5) angeschlossen sind, daß die ersten Kollektoren des dritten und vierten Transistors (T3, TA) zusammen an einen zweiten Schaltungspunkt (X) und an die Basis des sechsten Transistors (TS) angeschlossen sind, daß die Kollektoren des fünften und sechsten Transistors zur Bildung eines ersten Ausgangs (V) zusammengeschaltet sind, daß die zweiten Kollektoren des ersten und vierten Transistors (Ti, TA) zur Bildung eines zweiten Ausgangs f VJ zusammengeschaltet sind, daß die zweiten Kollektorelt des tweiten und dritten Transistors (Tl, Γ3) zur Bildung eines dritten Ausgangs (Z) zusammengeschaltet sind, daß ein dritter Kollektor des ersten Transistors (Ti) an die Basis des dritten Transistors (T3) und ein dritter Kollektor des zweiten Transistors (T2) an die Basis des vierten Transistors (TA) angeschlossen ist und daß die Emitter aller sechs Transistoren (Ti - T6) an einen gemeinsamen Schaltungspunkt geführt sind.
6. 6. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Eingangslorschaltung (10) weiterhin einen getrennten mechanischen Schalter (S 1,52), welche zu Kontaktprellungen neigen, zwischen je einem der Eingangsanschlüsse und einem Bezugspotentialpunkt sowie eine Vorspannungsschaltung (Ri, ft 2) zur Zuführung entsprechender Vorspannungssignale zu den Eingangsanschlüsxen enthält.