[go: up one dir, main page]

DE3122740A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE3122740A1
DE3122740A1 DE19813122740 DE3122740A DE3122740A1 DE 3122740 A1 DE3122740 A1 DE 3122740A1 DE 19813122740 DE19813122740 DE 19813122740 DE 3122740 A DE3122740 A DE 3122740A DE 3122740 A1 DE3122740 A1 DE 3122740A1
Authority
DE
Germany
Prior art keywords
bond
insulating layer
semiconductor
layer
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813122740
Other languages
English (en)
Other versions
DE3122740C2 (de
Inventor
Akira Kawasaki Kuromaru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3122740A1 publication Critical patent/DE3122740A1/de
Application granted granted Critical
Publication of DE3122740C2 publication Critical patent/DE3122740C2/de
Granted legal-status Critical Current

Links

Classifications

    • H10W72/90
    • H10W72/075
    • H10W72/50
    • H10W72/07553
    • H10W72/531
    • H10W72/536
    • H10W72/5522
    • H10W72/59
    • H10W72/934
    • H10W72/952
    • H10W72/983

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

> O !PATENTANWÄLTE DR. KADOR & DR. KLUNKER
Beschreibung :
Die vorliegende Erfindung betrifft ,ein Halbleiterbauelement mit Bondstellen.
Der äußere Abschnitt einer Bondstelle beispielsweise in einem integrierten MOS-Schaltkreis ist bisher so wie in den Figuren 1 und 2 gezeigt gebaut worden. Der in Figur 1 gezeigte Aufbau ist durch die folgenden Schritte gebildet. Ein Oxidfilm (ein Film aus SXO2) 12 wird auf der Oberfläche eines N- oder P-leitenden Halbleiterträger 10 (auch Substrat genannt) mittels einer Hitzeoxidation oder des CVD-Verfahrens (Chemical Vapor Deposition, dh. mittels eines chemischen Aui'dainpf Verfahrens, bei dem polykristallines Silizium direkt aus der Gasphase hergestellt wird) aufgebracht. Dieser Oxidfilm 12 wird einem Fotoätzverfahren unterworfen, um Aussparungen zum J3iffundieren, zu bilden, durch die Störstellen an genau begrenzte Stellen diffundieren, um eine Diffusionsschicht 14 mit entgegengesetzter Leitfähigkeit zu der des Halbleiterträgers 10 zu bilden. Der an die Diffusionsschicht 14 angrenzende Oxidfilm 12 wird entfernt und in dem entfernten Abschnitt wird dann ein Teiloxidfilm 16 gebildet. Dann wird über die ganze Oberfläche des Mikrobausteins Aluminium aufgedampft. Die
so gebildete Aluminiumschicht wird dann an bestimmten Stellen entfernt, um eine Elektrodenverdrahtung 18 und Bondstellen 20 zu bilden. Eirie PSG-Schicht (Phosphor-Silikatglasschicht) 22 wird zum Schutz der Oberfläche durch das CVD-Verfahren über die gesamte Oberfläche des Mikrobausteins gebildet, wonach die auf der Bondstelle 20 gebildete PSG-Schicht 22 in einem kleineren Bereich als der Oberflächenbereich der Bondstelle 20 entfernt wird. Ein am vordersten Ende eines Bonddrahtes angeordneter Goldball 24 wird mit der Oberfläche der Bondstelle 20 durch Aufpressen verbunden.
Figur 2 zeigt einen Querschnitt eines anderen Mikrobausteins, in der die auf der Bondstelle 20 gebildete PSG-Schicht 22 in einem größeren Bereich als der Oberflächenbereich der Bondstelle 20 entfernt ist.
In dem Fall des so gebildeten Halbleiterbauelements wird der Oxidfilm 12 auf dem Halbleiterträger 10 mit gleicher Dicke gebildet, und deshalb wird die aus Aluminium bestehende Elektrodenverdrahtung 18 und die Bondstelle 20, die auf dem Oxidfilm 12 gebildet sind, auf der gleichen Ebene angeordnet. Bei jenen Halbleiterbauelementen, bei denen inrere Elemente, die eine Elektrodenverdrahtung 18 enthalten, durch die PSG-Schicht 22 aeschützt werden, ist die PSG-Schicht 22 über der Bondstelle 20 mit einer Größe angeordnet, die der Dicke der PSG-Schicht 22 entspricht. Heutzutaae heraestellte Halbleiterbauelemente weisen zunehmende kürzere Abstände zwischen der Bondstelle 20 und der Elektrodenverdrahtuna 18 auf, um eine hohe Integration zu erzielen. Wenn in dem Bond- oder Schweißverfahren der Mittelpunkt
-ζ.
des Goldballes 24 bezüglich des Mittelpunktes der Bondstelle 20 verschoben wird, kann der Goldball 24 über oder in größerer Nähe zur Elektrodenverdrahtung 18 angeordnet sein. Wenn insoweit aufgrund einer Schlagbeanspruchung eine verstärkte Belastung in der PSG-Schicht 22 auftritt, wird diese leicht zu dem Zeitpunkt zerborsten, wenn der Goldball mit der Bondstelle verbunden bzw. verschweißt wird, weil die die Elektrodenverdrahtung 18 schützende PSG-Schicht 22 eine geringe mechanische Bruchfestigkeit aufweist. Wenn das Gold in die Nähe der Bruchstelle gebracht wird, wird eine fehlerhafte elektrische Verbindung verursacht.
Figur 3 zeigt die Beziehung zwischen dem Kriechstrom und der an das Halbleiterelement benachbart zu der Bondstelle angelegten Spannung, wobei die Bondbelastung als Parameter benutzt wird. Die Kurve A 1 zeigt die Beziehung, wenn die Bondbelastung 100 g, Kurve A 2 die Beziehung, wenn die Bondbelastung 120 g und die Kurve A 3 die Beziehung, wenn die Bondbelastung 150 g ist. Wie aus Figur 3 ersichtlich ist, wird der Kriechstrom größer, wenn die Bondbelastung zunimmt.
Figur 4 zeigt die Beziehung zwischen der Bondbelastung und der Häufigkeitsrate des Stromübergangs r wobei die Bondoder Verschweißgeschwindigkeit als Parameter benutzt wird. Die Häufigkeitsrate des Stromübergangs steigt an, wenn die Bondbelastung oder die Bond- bzw. Verschweißgeschwindigkeit ansteigt.
Um das Auftreten eines Stromübergangs zu verhindern, ist es deshalb notwendig, daß die benachbart zu und in der
Nahe der Bondstelle angeordneten Elektrodenverdrahtung und Halbleiterelemente ausreichend von der Bondstelle getrennt sind, so daß sie nicht einer zu großen Bondbelastung während des Verschweißens bzw. Verbondens unterworfen sind. Dies verhindert eine hohe Integration der Halbleiterbauelemente.
Bond- oder Verschweißmaschinen sind erst kürzlich verbessert worden, um ein vollautomatisches 'Verschweißen bzw. Bonden auszuführen. In diesem vollautomatischen Bondverfahren wird die Bondstelle 20 durch ein optisches Verfahren aufgefunden, um eine durch das Bondverfahren verursachte Verrückung . bei . der Verschweißung zu verhindern. Da die PSG-Schicht 22 durchsichtig ist und da die Bondstelle 20 und die Elektrodenverdrahtung 18 auf der gleichen Ebene gebildet sind, werden jeweils die Lichtreflexionswinkel und die Lichtreflexionsstärke der Bondstelle 20 und der Elektrodenverdrahtung 18, die durch das optische System gemessen werden, ungefähr gleich. Es gibt Fälle, in denen vorspringende Abschnitte 28 a und 28 b der PSG-Schicht wie in Figur 1 gezeigt, um die Bondstelle 20 herum ausgebildet werden, wodurch eine unregelmäßige Reflexion des Lichtes an den vorspringenden Abschnitten 28 a und 28 b der PSG-Schicht auftritt, wodurch der Außenumfang der Bondstelle 20, der durch das optische System abgetastet wird, verschwommen wird. Sogar bei diesem vollautomatischen Schweißverfahren tritt deshalb die Tendenz auf, die Mitte des Goldballes 24 an einem von der zweckmäßigen Mitte der Bondstelle 20 verrückten Punkt zu verschweißen bzw. verbunden. Es war deshalb notwendig, daß die Halbleiterelemente oder die Elektrodenverdrahtung, die angrenzend an oder in der
Nähe der Bondstelle 20 angeordnet sind, in einem ausreichenden Abstand von der Bondstelle 20 angeordnet wurden.
Wie in Figur 4 gezeigt, steigt die Häufigkeitsrate des Stromübergangs an, wenn die Bondgeschwindigkeit vergrößert wird, selbst wenn die Bondbelastung konstant gehalten wird. Deshalb kann die Bondgeschwindigkeit bei dem vollautomatischen Verschweißen nicht genügend erhöht werden.
Aufgabe der vorliegenden Erfindung ist es, einen .Stromübergang zu verhindern, der in dem Halbleiterbauelement während des Verschweißverfahrens durch einen mechanischen Stoß verursacht wird.
Eine andere Aufgabe der vorliegenden Erfindung ist es, eine Elektrbdenverdrahtung und ein Halbleiterelement näher an der Bondstelle anzuordnen, um eine hohe Integration zu erzielen.
Diese Aufgabe wird durch ein Halbleiterbauelement der vorliegenden Erfindung gelöst, das wie folgt gebildet ist. Eine erste Isolierschicht ist angrenzend an den Halbleiterträger gebildet. Eine Bondstelle ist auf der ersten Isolierschicht und eine Leitungsschicht ist angrenzend zu der Bondstelle auf der ersten Isolierschicht gebildet. Auf der Leitungsschicht ist eine zweite Isolierschicht so gebildet, daß die Oberfläche der zweiten Isolierschicht das gleiche Oberflächenniveau oder ein niedrigeres als die Oberfläche der Bondstelle aufweist. . '
Das so gebildete Halbleiterbauelement ermöglicht es, eiiien
W , ■%
mechanischen Stoß während des Bond- bzw. Verschweißverfahrens niedrig zu halten, wodurch ein Stromübergang um die Bondstelle herum verhindert wird. Dadurch kann der Abstand zwischen der Bondstelle und der Elektrodenverdrahtung des Halbleiterelements verkürzt werden, wodurch eine größere Zahl von Halbleiterelementen in einem Mikrobaustein bei gleicher Größe wie bei einem üblichen Mikrobaustein angeordnet werden können.. Mit anderen Worten kann ein Mikrobaustein, in dem eine gleiche Anzahl von Halbleiterelementen angeordnet sind, wie bei einem üblichen Mikrobaustein, mit kleinerer Größe ausgeführt sein.
Zusätzlich kann, wenn zwischen der Oberfläche der Bondstelle und der der Leitungsschicht eine Stufe gebildet ist, der Abtastfehler niedriger gehalten werden, der zur Zeit der optischen Bestimmung der Lage und der Größe der Bondstelle auftritt.
Da überdies während des Bondverfahrens Stöße niedrig gehalten werden können, wird die Verwendung von Bondmaschinen bzw. Schweißmaschinen mit hoher Geschwindigkeit möglich.
Darüberhinaus wird der Abtastfehler der Bondstelle niedriger gehalten, wodurch eine Bondstelle mit geringerer Größe ermöglicht und ebenso eine hohe Integration erzielt wird.
Zusätzlich wird der von einem mechanischen Stoß herrührende Stromübergang beinahe vernachlässigbar, was eine freiere Normenkontrolle des Halbleiterbauelements erlaubt.
Diese und andere Ziele und Vorteile der vorliegenden Erfindung werden durch die folgende ausführliche Beschreibung unter Bezugnahme auf die dazugehörigen Zeichnungen näher erläutert. Dabei zeigen im einzelnen:
Figur 1: einen Querschnitt durch ein bekanntes Halbleiterbauelement;
Figur 2: einen Querschnitt durch ein anderes bekanntes Halbleiterbauelement;
Figur 3: eine Kurve, die die Beziehung zwischen dem Kriechstrom und der angelegten Spannung der PN-Übergangszone wiedergibt;
Figur 4: eine Kurve, die die Beziehung zwischen der Bondbelastung, der■Häufigkeitsrate des Stromübergangs und der Verschweißgeschwindigkeit wiedergibt;
Figur 5: einen Querschnitt durch eine Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
Figur 6: einen Querschnitt durch eine andere Ausführungsform des erfindungsgemäßen Halbleiterbauelements;
Figur 7: einen Querschnitt durch eine weitere Ausführungsform eines erfindungsgemäßen Halbleiterbauelements;
ViT-
Figuren 8 a - 8 g, 9 a - 9 g und 10 a - 10 f:
Herstellungsverfahren weiterer Ausführungsformen des erfindungsgemäßen Halbleiterbauelements.
Bezugnehmend auf Figur 5 ist ein Hitzeoxidfilm 112, der aus SiO^ besteht, oder'ein Oxidfilm 112, der entsprechend dem CVD-Verfahren gebildet ist, auf einem N- oder P-leitenden Halbleiterträger 110 (auch Substrat genannt) mit einer Dicke aufgebracht, die ungefähr 1,5 mal größer ist als eine übliche Dicke. Danach wird der Hitzeoxidfilm 112 durch zielgerichtetes Ätzen mit Ausnahme eines Abschnittes, an dem die Bondstelle gebildet ist, entfernt. Ein Oxidfilm 130 mit einer ungefähr halb so großen Dicke wie der Oxidfilm 112 wird durch das CVD-Verfahren an dem entfernten Abschnitt aufgebracht. Der Oxidfilm 130 wird einem Fotoätzverfahren unterworfen, um Diffusionsausnehmungen darin zu schaffen, durch die Störstellen mit entgegengesetzter Leitfähigkeit zu der des Halbleiterträgers 110 eingeführt werden, um eine Diffusionsschicht 114 zu bilden. Der Oxidfilm 130 in der Nähe der Diffusionsschicht 114 wird entfernt und danach wird ein Teiloxidfilm 116 an dem entfernten Abschnitt aufgebracht. Der Teiloxidfilm 116 wird zielgerichtet geätzt, um eine Ausnehmung zur Aufnahme einer Elektrode zu schaffen, und Aluminium wird über die gesamte Oberfläche des Mikrobausteins aufgedampft. Die Aluminiumschicht wird dann zielgerichtet entfernt, um eine Elektrodenverdrahtung 118 und eine Bondstelle 120 zu bilden. Über die gesamte Oberfläche des Mikrobausteins wird eine PSG-Schicht 122 zum Oberflächenschutz aufgetragen, wobei die auf der Bondstelle 120 gebildete PSG-Schicht 122 in einem kleineren
Bereich als der Oberflächenbereich der .Bondstelle 120 entfernt wird. Ein am vordersten Ende eines Bonddrahtes angeordneter Goldball 124 ist unter Druck an der Oberfläche der Bondstelle 120 befestigt.
In dem Fall, in dem ein Halbleiterbauelement mit einer-Stufe zwischen der Oberfläche A der Bondstelle 120 und der Oberfläche B der PSG-Schicht 122 gebildet ist, die auf der Elektro'denverdrahtung benachbart zu der Oberfläche A der Bondstelle 120 angeordnet ist, kommt die Oberfläche B der PSG-Schicht niedriger als die Oberfläche A der Bondstelle zu liegen. Deshalb wird, wenn der Goldball 124 an der Bondstelle 120 durch Verschweißen befestigt wird, die PSG-Schicht 122 von einem Belastungsstoß schwer ergriffen. Sogar wenn eine örtliche Verschiebung des Goldballs 124 zum Zeitpunkt des Verschweißens des Goldballes auftritt, wie in Figur 5 gezeigt, wird kein Bruch in der PSG-Schicht 122 verursacht, der wiederum einen elektrischen Kurzschluß, der im wesentlichen zwischen dem Goldball 124 und der Elektrodenverdrahtung 118 auftritt, verursacht.
Zusätzlich ist es bei dem vollautomatischen Bond-Verfahren möglich, bei dem die Lage der Bondstelle 120 durch ein optisches System abgetastet wird, um den Goldball 124 an der Bondstelle 120 durch Verschweißen zu befestigen, zwischen der Lichtreflexionsstärke der Bondstelle 120 und der der Elektrodenverdrahtung 118 zu unterscheiden, so daß, selbst wenn die hervorragenden Abschnitte 128 a und 128 b auf der Oberfläche der PSG-Schicht gebildet sind, der Abtastfehler der Bondstelle 120 verkleinert werden kann. Dies er-
V VV -■
laubt auch eine · Versetzung zwischen der Mitte des Goldballes 124 und der Bondstelle 120 zu verringern. Dies hat zur Folge, daß der Abstand zwischen der Bondstelle 120 und der Elektrodenverdrahtung 118 um ungefähr die Hälfte verkürzt werden kann (oder ungefähr um 20 μ kürzer) im Gegensatz zu einem üblichen Halbleiterbauelement, wodurch eine hohe Integration erzielt wird. Da überdies der Abtastfehler niedrig gehalten werden kann, kann die Bondstelle 120 auch kleiner bauen.
Eine andere Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf Figur 6 beschrieben. Aufrechte oder hervorragende Abschnitte 128 a und 128 b der PSG-Schicht sind in der ersten Ausführungsform um den Umfang der Bondstelle 120 herum ausgebildet, währenddessen die PSG-Schicht 122 und die Bondstelle 120 in dieser zweiten Ausführungsform nicht miteinander in Kontakt stehen. Die Oberfläche A der Bondstelle.120 und die Oberfläche B der auf der Elektrodenverdrahtung 118 ausgebildeten PSG-Schicht 122 bilden eine Ebene mit gleicher Höhe. Da in dieser zweiten Ausführungsform die Oberfläche der auf der Elektrodenverdrahtung 118 gebildeten PSG-Schicht 122 nicht über die Oberfläche A der Bondstelle 120 hervorragt, kann die mechanische 'Stoßbeanspruchung zu dem Zeitpunkt, bei dem der Goldball 124 an der Bondstelle 120 durch das Verschweißen befestigt wird, kleiner gehalten werden. Zusätzlich ist eine Stufe zwischen der Bondstelle 120 und der Elektrodenverdrahtung 118 gebildet, so daß der Abtastfehler während des Abtastverfahrens verringert werden kann, bei dem die Lage der Bondstelle 120 durch das optische System abgetastet wird. Da überdies die PSG-Schicht um den Umfang der
- TT-
Bondstelle 120 herum keine hervorragenden Abschnitte aufweist, wird auch der Fehler beim Abtasten der Lage der Bondstelle 120 verringert.
Eine weitere Ausführungsform der vorliegenden Erfindung wird nachfolgend anhand von Figur 7 beschrieben. Ein aus SiO2 bestehender Oxidfilm 112 ist auf dem Halbleiterträger 110 ausgebildet, und ein anderer Oxidfilm 130 mit einer Dicke größer als der eines anderen Abschnittes ist darüberhinaus durch das CVD-Verfahren auf dem Abschnitt ausgebildet, auf dem die Bondstelle 120 vorgesehen ist. Die Oberfläche A der Bondstelle 120 ist so mit einer gleichhohen Ebene oder niedrigeren Ebene als die Oberfläche B der PSG-Schicht 122 gebildet, die über der Elektrode 118 vorgesehen ist. Die Wirkungen dieser so gebildeten Ausführungsform sind die gleichen wie bei den bereits beschriebenen Ausführungsformen.
Obwohl aus Aluminium hergestellte Leitungsschichten wie die Bondstelle 120 und die Elektrodenverdrahtung 118 verwendet werden, können auch aus anderen Materialien hergestellte verwendet werden.
Eine weitere Ausführungsform eines erfindungsgemäßen Halbleiterbauelements wird nachfolgend unter Bezugnahme auf die Figuren 8 a - 8 g beschrieben.
Ein Teil eines P-leitenden Halbleiterträgers 110 wird geätzt, um eine Stufe darin zu bilden (Figur 8 a). Auf diesen Halbleiterträger 110 wird ein Oxidfilm 112 durch HitZeoXidatio'n aufgetragen (Figur 8 b) . Auf den Oxidfilm 112 wird
äarüberhinaus ein Oxidfilm 130 durch das CVD-Verfahren ausgebildet (Figur 8c). Um eine Dxffusionsausnehmung zu bilden, durch die Störstellen des N-Typs eingeführt werden, urn eine Diffusionsschicht 114 zu bilden, werden die Oxidfilme 130 und 112 einer Fotoätzung unterworfen (Figur 8 d). Um eine Aluminiumschicht 134 zu bilden, wird dann Aluminium über die gesamte Oberfläche des Mikrobausteins aufgedampft (Figur 8 e). Die Aluminiumschicht 134 wird zielgerichtet entfernt, um eine Elektrodenverdrahtung 118 und eine Bondstelle 120 zu bilden (Figur 8 f). Eine PSG-Schicht 122 ist darüberhinaus durch das CVD-Verfahren über die gesamte Oberfläche des Mikrobausteins zum Schutz der Oberfläche derart aufgebracht, daß die auf der Elektrodenverdrahtung 118 gebildete Oberfläche der PSG-Schicht die gleiche Höhe oder eine niedrigere aufweist, als die Oberfläche der Bondstelle 120. Die auf der Bondstelle 120 gebildete PSG-Schicht wird in einem kleineren Bereich als der Oberflächenbereich der Bondstelle 120 entfernt. Der an einem vordersten Ende eines Bonddrahtes angeordnete Goldball 124 wird auf der Oberfläche der Bondstelle 120 durch Druck befestigt (Figur 8 g).
Eine weitere Ausführungsform des erfindungsgemäßen Halbleiterbauelements wird nachfolgend unter Bezugnahme auf die Figuren 9 a - 9 g beschrieben.
Auf einem P-leitenden Halbleiterträger 110 wird durch Hitzeoxidation ein Oxidfilm 112 aufgetragen (Figur 9 a). Auf dem Oxidfilm 112 wird weiterhin durch das CVD-Verfahren ein Oxidfilm 130 aufgebracht (Figur 9 b). Der Oxidfilm 130 wird zielgerichtet entfernt (Figur 9 c). Der Oxidfilm 112
wird dann einer Fotoätzung unterworfen, um eine Diffusionsausnehmung zu bilden, durch die N-leitende Störstellen eingeführt werden, um eine Diffusionsschicht 114 zu bilden (Figur 9 d). über die gesamte Oberfläche des Mikrobausteins wird Aluminium aufgedampft, um eine Aluminiumschicht 134 zu bilden (Figur 9 e). Die Aluminiumschicht 134 wird zielgerichtet entfernt, um eine Elektrodenverdrahtung 118 und eine Bondstelle 120 zu bilden (Figur 9 f). über die gesamte Oberfläche des Mikrobausteins wird zum Schutz der Oberfläche weiterhin eine PSG-Schicht 122 so aufgebracht, daß die Oberfläche der auf der Elektrodenverdrahtung 118 gebildeten PSG-Schicht die gleiche Höhe oder eine niedrigere als die Oberfläche der Bondstelle 120 aufweist. Die auf der Bondstelle 120 gebildete PSG-Schicht 122 wird in einem kleineren Bereich als der Oberflächenbereich der Bondstelle 120 entfernt. Ein an dem vordersten Ende eines Bonddrahtes angeordneter Goldball 124 wird dann unter Druck an der Oberfläche der Bondstelle 120 befestigt (Figur 9g).
Eine weitere Ausführungsform des erfindungsgemäßen Halbleiterbauelements wird nachfolgend unter Bezugnahme auf die Figuren 10 a - 10 f beschrieben.
Auf einem P-leitenden Halbleiterträger 110 wird durch Hitzeoxidation ein Oxidfilm 112 ausgebildet (Figur 10 a). Ein Oxidfilm 130 wird zielgerichtet durch das CVD-Verfahren auf dem Oxidfilm 112 ausgebildet (Figur 10 b). Um eine Diffusionsausnehmung zu bilden, durch die N-leitende Störstellen eingeführt werden, um eine Diffusionsschicht 114 zu bilden, wird dann der Oxidfilm 112 einer Fotoätzung unterworfen (Figur 10 c). Über die gesamte Oberfläche des
Mikrobausteins wird Aluminium aufgedampft, um eine Aluminiumschicht 134 zu bilden (Figur 10 d). Die Aluminiumschicht 134 wird zielgerichtet entfernt, um eine Elektretdenverdirahtung 118 und eine Bondstelle 120 zu bilden (Fi- · gur 10 e). Zum Schutz der Oberfläche wird weiterhin eine PSG-Schicht 122 durch das CVD-Verfahren über der gesamten Oberfläche des Mikrobausteins derart aufgebracht, daß die Oberfläche der auf der Elektrodenverdrahtung 118 gebildeten PSG-Schicht die gleiche Höhe oder eine niedrigere aufweist, als die Oberfläche der Bondstelle 120. Die auf der Bondstelle 120 ausgebildete PSG-Schicht wird in einem kleineren Bereich als der Oberflächenbereich der Bondstelle entfernt. Ein Goldball 124 wird dann unter Druck auf der Oberfläche der Bondstelle 120 befestigt (Figur 10 f).

Claims (5)

  1. :-:·: - :PATENTANWÄLTE DR. KADOR & DR. KLUNKER
    K 13415/
    TOKYO SHIBAURA DENKI KABUSHIKI KAISHA ..-:..
    72 Horikawa-cho, Saiwai-ku,
    Kawasaki-shi, Japan
    Halbleiterbauelement
    Patentansprüche :
    Halbleiterbauelement gekennzeichnet durch einen Halbleiterträger (110), eine erste auf dem Halbleiterträger (110) gebildete Isolierschicht (112, 130), eine auf der ersten Isolierschicht (112, 130) gebildete Bondstelle (120), eine auf der ersten Isolierschicht (112, 130) und benachbart zu der Bondstelle (120) gebildete Leitungsschicht (118), und eine zweite Isolierschicht (122), um eine Abdeckung der Leitungsschicht (118) zu bilden, wobei die Oberfläche (B) der zweiten Isolierschicht (122), die auf und in der Nähe der Leitungsschicht (118) gebildet ist, die gleiche Höhe oder eine niedrigere als die Oberfläche (A) der Bondstelle (120) aufweist.
    -I-
  2. 2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet , daß eine Stufe in dem Halbleiterträger ausgebildet ist, und daß die Bondstelle an dem dickeren Abschnitt des Halbleiterträgers gebildet ist.
  3. 3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Isolierschicht (112, 130) eine erste bedeckende Isolierschicht (112), auf der die Bondstelle ausgebildet werden soll, und eine zweite bedeckende Isolierschicht (130) umfaßt, auf der die Leitungsschicht (118) ausgebildet werden soll, wobei die erste bedeckende Isolierschicht (112) dicker ist als die zweite bedeckende Isolierschicht (130).
  4. 4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet , daß die erste und zweite bedeckende Isolierschicht Oxidschichten darstellen.
  5. 5. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet , daß die erste Isolierschicht (112, 130) einen unter Hitze oxidierten Film (112), der auf dem Halbleiterträger (110) ausgebildet ist, und einen Oxidfilm (130) umfaßt, der auf dem unter Hitze oxidierten Film (112) ausgebildet ist und daß die Bondstelle (120) auf dem Oxidfilm (130) ausgebildet ist.
DE19813122740 1980-06-10 1981-06-09 Halbleiterbauelement Granted DE3122740A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55078158A JPS5925387B2 (ja) 1980-06-10 1980-06-10 半導体装置

Publications (2)

Publication Number Publication Date
DE3122740A1 true DE3122740A1 (de) 1982-03-18
DE3122740C2 DE3122740C2 (de) 1988-10-20

Family

ID=13654105

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813122740 Granted DE3122740A1 (de) 1980-06-10 1981-06-09 Halbleiterbauelement

Country Status (4)

Country Link
US (1) US4539582A (de)
JP (1) JPS5925387B2 (de)
DE (1) DE3122740A1 (de)
GB (1) GB2078442B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0724276B2 (ja) * 1988-02-05 1995-03-15 三菱電機株式会社 ワイヤボンデイングパッドの組立体
US6555757B2 (en) * 2000-04-10 2003-04-29 Ngk Spark Plug Co., Ltd. Pin solder jointed to a resin substrate, made having a predetermined hardness and dimensions

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1589779A1 (de) * 1966-05-31 1970-05-06 Fairchild Camera Instr Co Halbleiterschaltung
DE2348323A1 (de) * 1973-09-26 1975-04-03 Licentia Gmbh Integrierte festkoerperschaltung mit einer vielzahl von bauelementen in einem gemeinsamen halbleiterkoerper
DE2637667A1 (de) * 1975-08-22 1977-02-24 Hitachi Ltd Halbleiteranordnung
DE2727319A1 (de) * 1977-06-16 1979-01-04 Nippon Electric Co Halbleiteranordnung mit einer hoeckerfoermigen anschlusselektrode
DE2845612A1 (de) * 1977-10-19 1979-04-26 Nippon Electric Co Halbleiteranordnung mit hoeckerelektroden

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3717567A (en) * 1967-05-29 1973-02-20 A Bodine Use of sonic resonat energy in electrical machining
NL159822B (nl) * 1969-01-02 1979-03-15 Philips Nv Halfgeleiderinrichting.
US3721838A (en) * 1970-12-21 1973-03-20 Ibm Repairable semiconductor circuit element and method of manufacture
JPS5028763A (de) * 1973-07-13 1975-03-24
US4188438A (en) * 1975-06-02 1980-02-12 National Semiconductor Corporation Antioxidant coating of copper parts for thermal compression gang bonding of semiconductive devices
JPS583380B2 (ja) * 1977-03-04 1983-01-21 株式会社日立製作所 半導体装置とその製造方法
JPS53123074A (en) * 1977-04-01 1978-10-27 Nec Corp Semiconductor device
JPS5918870B2 (ja) * 1977-05-15 1984-05-01 財団法人半導体研究振興会 半導体集積回路
NL184549C (nl) * 1978-01-27 1989-08-16 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenstroom en weergeefinrichting voorzien van een dergelijke halfgeleiderinrichting.
JPS54139374A (en) * 1978-04-21 1979-10-29 Toshiba Corp Semiconductor device
US4228447A (en) * 1979-02-12 1980-10-14 Tektronix, Inc. Submicron channel length MOS inverter with depletion-mode load transistor
JPS5745259A (en) * 1980-09-01 1982-03-15 Hitachi Ltd Resin sealing type semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1589779A1 (de) * 1966-05-31 1970-05-06 Fairchild Camera Instr Co Halbleiterschaltung
DE2348323A1 (de) * 1973-09-26 1975-04-03 Licentia Gmbh Integrierte festkoerperschaltung mit einer vielzahl von bauelementen in einem gemeinsamen halbleiterkoerper
DE2637667A1 (de) * 1975-08-22 1977-02-24 Hitachi Ltd Halbleiteranordnung
DE2727319A1 (de) * 1977-06-16 1979-01-04 Nippon Electric Co Halbleiteranordnung mit einer hoeckerfoermigen anschlusselektrode
DE2845612A1 (de) * 1977-10-19 1979-04-26 Nippon Electric Co Halbleiteranordnung mit hoeckerelektroden

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: Solid State Technology, März 1980, S. 71-83 *

Also Published As

Publication number Publication date
DE3122740C2 (de) 1988-10-20
JPS574144A (en) 1982-01-09
GB2078442B (en) 1985-05-30
US4539582A (en) 1985-09-03
JPS5925387B2 (ja) 1984-06-16
GB2078442A (en) 1982-01-06

Similar Documents

Publication Publication Date Title
DE69233550T2 (de) Plastikumhüllte integrierte Halbleiterschaltung mit einer Verdrahtungschicht
DE4020195C2 (de) Verfahren zur Vereinzelung von Halbleiterchips
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
DE3781247T2 (de) Verfahren zum herstellen einer halbleiteranordnung mit mindestens zwei halbleiterchips.
DE2153103C3 (de) Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE4201792C2 (de) Anschlußelektrodenstruktur und Verfahren zu deren Herstellung
DE10125407B4 (de) Verbesserte elektronische Sicherungen durch die lokale Verschlechterung der schmelzbaren Verbindung
DE69735318T2 (de) Flip-Chip-Halbleiter mit Teststruktur und seine Herstellung
DE3134343A1 (de) Halbleiteranordnung
DE68926652T2 (de) Halbleiterpackung ohne Montierungsfläche
DE3127826A1 (de) Halbleiterspeicher
WO2011003907A1 (de) Optoelektronisches bauelement
WO2003067646A2 (de) Halbleitersubstrat mit einem elektrisch isolierten bereich, insbesondere zur vertikalintegration
DE102006056066A1 (de) Halbleiterbauelement mit Justiermarkierungsschicht und Herstellungsverfahren
DE60133772T2 (de) Selbstpassivierende lasersicherung aus kupfer
DE112005001578T5 (de) Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur
DE68918983T2 (de) Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung.
DE3109074C2 (de)
DE3223619C2 (de) Halbleiterschaltungsanordnung mit aus polykristallinem Silizium bestehenden Sicherungen
EP0152557B1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
DE3304255A1 (de) Halbleitersubstrat und verfahren zur herstellung einer halbleiteranordnung unter verwendung dieses substrats
DE3002741A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3100979C2 (de) Planares Halbeiterbauelement
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur
DE3122740A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: KLUNKER, H., DIPL.-ING. DR.RER.NAT., PAT.-ANW., 80

8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee