DE68918983T2 - Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung. - Google Patents
Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung.Info
- Publication number
- DE68918983T2 DE68918983T2 DE68918983T DE68918983T DE68918983T2 DE 68918983 T2 DE68918983 T2 DE 68918983T2 DE 68918983 T DE68918983 T DE 68918983T DE 68918983 T DE68918983 T DE 68918983T DE 68918983 T2 DE68918983 T2 DE 68918983T2
- Authority
- DE
- Germany
- Prior art keywords
- electrically conductive
- conductive pillars
- semiconductor device
- wiring layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H10W20/47—
-
- H10W20/42—
-
- H10W20/48—
-
- H10W72/934—
-
- H10W72/952—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
- Die Erfindung betrifft eine Halbleitervorrichtung, und insbesondere eine Halbleitervorrichtung die von einem organischen Film als Zwischenschicht-Isolierfilm für Mehrschichtverdrahtungen Gebrauch macht.
- Wenn ein organischer Film als Zwischenschicht-Isolierfilm für eine Mehrschichtverdrahtung verwendet wird, wird der organische Film unterhalb der Verbindungsanschlüsse vorgesehen, so daß das Problem auftritt, daß Brüche in dem organischen Zwischenschichtfilm beim Verdrahtungsverbinden auftreten und die Erfindungsanschlüsse sich zusammen mit dem organischen Zwischenschichtfilm vom Substrat lösen können. Um diese Probleme zu lösen, wird in der japanischen Offenlegungsschrift Nr. 57-59339 und der japanischen Offenlegungsschrift Nr. 62-298137 eine Technik vorgeschlagen, bei der der organische Zwischenschichtfilm partiell entfernt wird, um eine Öffnung zu schaffen, die einen Oxidfilm auf dem Halbleitersubstrat freilegt, um einen Verbindungsanschluß direkt oberhalb des Oxidfilms innerhalb der Öffnung durch Ausdehnen einer oberen Verdrahtungsschicht in die Öffnung zu bilden.
- Die Dicke des organischen Zwischenschicht-Isolierfilms beträgt jedoch etwa 1,0-2,0 Mikrometer pro Schicht, so daß die Stufe der Öffnung hoch wird und die mit dem Verbindungsanschluß verbundene Verdrahtung dazu neigt, an der Kante der Stufe zu brechen. Diese Tendenz wird schwerwiegender, wenn die Anzahl der Schichten der Multischichtverdrahtung erhöht wird. Zum Vermeiden des Brechens der Verdrahtung an der Stufenkante könnte man überlegen, den Seitenwandungen der Öffnung eine Abschrägung zu geben. Dies führt jedoch zu einer Erhöhung der Besetzungsfläche des Verbindungsanschlusses, was seinerseits zu einem Ansteigen der Chipgröße führt.
- Zur Vermeidung des Brechens der Verdrahtung an der Stufenkante ohne eine Vergrößerung der Besetzungsfläche des Verbindungsanschlusses zu verursachen, kann darüber nachgedacht werden, eine Schicht vorzusehen, die keinen Anlaß für Brüche oder Abschälen beim Anschließen gibt, beispielsweise eine Metallschicht mit derselben Materialqualität wie die der Verdrahtung oder des Verbindungsanschlusses, zwischen dem Verbindungsanschluß und dem Oxidfilm des Halbleitersubstrats. Die Anmelderin der vorliegenden Erfindung hat ein Muster mit einer Leitungsbreite von 10 um und einem Leitungsintervall von 2 um im Elementbereich gebildet, und ein Muster mit 100 um² im Verbindungsanschlußbereich mittels Verwendung einer Aluminiumverdrahtungsschicht mit einer Dicke von 1,0 um und dann einen Polyimidfilm mit einer Dicke von 1 um in dem Elementbereich gebildet. Als Resultat wurde ein Polyimidfilm mit einer Dicke von 2 um auf dem Aluminiummuster des Verbindungsbereichs erhalten. Es wird angenommen, daß dies aufgrund von Häufung des Polyimides in Zentralbereichen der Quadrate auftritt, bedingt durch Oberflächenspannung, wenn ihre Fläche groß ist.
- Wie oben beschrieben, unterscheiden sich im Fall organischer Zwischenschichtfilme die Dicken der gebildeten Filme deutlich für den Verdrahtungsteil, in dem dichte Stufenteile existieren, und für die Chipperipherie, wo Verbindungsanschlüsse ausgebildet sind, wobei sich ihr Verhältnis einem Wert von 1 bis 2 nähert und aufgrund dieser Umstände neue Probleme verursacht. Es gibt nämlich einen wesentlichen Unterschied in der Dicke der organischen Zwischenschichtisolierfilme im Elementenbereich, in dem Durchgangslöcher schmal und dicht auszubilden sind, und im Verbindungsanschlußbereich, in dem die Öffnung für die Verbindungsanschlüsse zu öffnen ist. Falls folglich die Öffnung freigelegt wird, so daß sie für einen Verbindungsanschluß mit großer Dicke geeignet ist, werden aufgrund von Überätzung die Durchgangslöcher im Elementenbereich zu groß. Aufgrunddessen wird die gleichzeitige Ausbildung, in einem einzigen Lithographieprozeß, der Öffnungen für die Verbindungsanschlüsse und der Durchgangslöcher, die die Verdrahtungen miteinander verbinden, extrem schwierig.
- Es ist somit eine Aufgabe der Erfindung, eine Halbleitervorrichtung zu schaffen mit einem organischen Film als Zwischenschichtisolierfilm für Mehrschichtverdrahtungen und einer Verbindungsanschlußstruktur, die weder zum Bruch der Verdrahtungen an Stufenkanten noch zu einer Erhöhung der Besetzungsfläche führt und die keine Erhöhung der Anzahl der Herstellungsschritte erfordert.
- Die Halbleitervorrichtung gemäß der Erfindung ist in Anspruch 1 definiert und umfaßt ein Halbleitersubstrat, einen Elementenbereich, der auf einer Hauptfläche des Halbleitersubstrats ausgebildet ist, eine erste Verdrahtungsschicht, die im Elementenbereich ausgebildet ist, einen organischen Zwischenschichtisolierfilm, der auf der ersten Verdrahtungsschicht und zwischen den Lücken in der ersten Verdrahtungsschicht ausgebildet ist, eine zweite Verdrahtungsschicht, die auf dem organischen Zwischenschichtisolierfilm ausgebildet ist, eine Anzahl elektrisch leitender Pfeiler mit vorgegebener Breite und Länge, die voneinander um ein vorgegebenes Intervall getrennt sind, im Bereich außerhalb des Elementenbereichs der Fläche des Halbleitersubstrats, ein organischer Zwischenschichtisolierfilm, der zwischen der Anzahl elektrisch leitender Pfeiler ausgebildet ist, und einen Verbindungsanschluß, der sich von der zweiten Verdrahtungsschicht aus erstreckt und auf der Anzahl elektrisch leitender Pfeiler ausgebildet ist.
- Eine Anzahl von elektrisch leitfähigen Pfeilern und ein organischer Zwischenschichtisolierfilm, der in die Lücken zwischen die Pfeiler eingefüllt ist, sind unterhalb des Verbindungsanschlusses vorgesehen, so daß die Stufen zwischen der zweiten Verdrahtungsschicht und dem Verbindungsanschluß nicht zu viel ausmachen und somit kein Brechen der Verdrahtungen an den Stufenkanten auftritt. Desweiteren ist die elektrisch leitfähige Schicht, die unterhalb des Verbindungsanschlusses vorgesehen ist, in eine Anzahl elektrisch leitfähiger Pfeiler unterteilt, so daß ihre Leitungsbreite und das Leitungsintervall nahe zu dem des Verdrahtungsmusters der ersten Verdrahtungsschicht innerhalb des Elementenbereichs wird. Aufgrunddessen wird die Dicke des organischen Zwischenschichtisolierfilms, der auf den elektrisch leitfähigen Pfeilern ausgebildet ist, im wesentlichen gleich der des organischen Zwischenschichtisolierfilms, der auf der ersten Verdrahtungsschicht im Elementenbereich ausgebildet ist. Aufgrunddessen werden die feinen Durchgangslöcher, die die erste Verdrahtungsschicht im Elementenbereich freilegen, und die Öffnung für die Verbindungsanschlüsse, die die Anzahl von elektrisch leitfähigen Pfeilern freigeben, in einem lithographischen Prozeß erreichbar. Desweiteren sind die Verbindungsanschlüsse auf einer Anzahl elektrisch leitfähiger Pfeiler ausgebildet, so daß dort keine Brüche oder ein Abschälen des Zwischenschichtisolierfilms auftritt, selbst wenn die Zwischenschichtisolierschicht zwischen den elektrisch leitfähigen Pfeilern vorhanden ist.
- Die erste Verdrahtungsschicht und die Anzahl von elektrisch leitfähigen Pfeilern, die normalerweise aus Aluminium bestehen, können in einem einzigen Prozeß hergestellt werden. Die Anzahl elektrisch leitfähiger Pfeiler wird normalerweise aus einem Siliziumoxidfilm auf der Hauptfläche des Halbleitersubstrats gebildet. Desweiteren ist es wünschenswert, einen Siliziumnitridfilm oder einen Siliziumoxidnitridfilm zwischen dem Siliziumoxidfilm und der Anzahl elektrisch leitfähiger Pfeiler vorzusehen, um die Haftung zwischen Aluminium und dem Siliziumoxidfilm zu verbessern und den Widerstand gegen Bruch beim Drahtverbinden zu erhöhen.
- Auf der Oberfläche der ersten Verdrahtungsschicht kann ein Siliziumnitridfilm oder ein Siliziumoxinitridfilm ausgebildet werden, um den Widerstand gegen Feuchtigkeit zu erhöhen. Wenn in diesem Fall die Anzahl elektrisch leitfähiger Pfeiler und die erste Verdrahtungsschicht in einem Vorgang gebildet werden, werden der Siliziumnitridfilm oder der Siliziumoxinitridfilm ebenfalls auf der Fläche der Anzahl von elektrisch leitfähigen Pfeilern gebildet. Die Anwesenheit des Siliziumnitridfilmes oder des Siliziumoxinitridfilmes zwischen der oberen Fläche der Anzahl elektrisch leitfähiger Pfeiler und dem Verbindungsanschluß bildet kein spezielles Problem. Durch Vorsehen eines organischen Zwischenschicht-Isolierfilms auf der ersten Verdrahtungsschicht und der Anzahl elektrisch leitfähiger Pfeiler und durch Ausbildung der feinen Durchgangslöcher, die die Erstverdrahtungsschicht freilegen, und der Öffnung für den Verbindungsanschluß, gleichzeitig in einem photolithographischen Prozeß, werden jedoch der Siliziumnitridfilm oder der Siliziumoxinitridfilm auf der oberen Fläche der Anzahl von elektrisch leitfähigen Pfeilern ebenfalls entfernt. Als Resultat wird der Verbindungsanschluß in direktem Kontakt mit der Anzahl elektrisch leitfähiger Pfeiler gebildet.
- Die Breite jedes elektrisch leitfähigen Pfeilers ist vorzugsweise im Bereich von 3 - 10 um. Falls sie nicht kleiner ist als 10 um, wird die Dicke des organischen Zwischenschichtisolierfilms auf den elektrisch leitfähigen Pfeilern zu groß, verglichen mit der Dicke des organischen Zwischenschichtisolierfilms auf der ersten Verdrahtungsschicht im Elementenbereich, aufgrund der Oberflächenspannung, so daß es unmöglich wird, die Durchgangslöcher für den Elementenbereich gleichzeitig mit der Öffnung für den Verbindungsanschluß zu bilden. Falls andererseits sie nicht größer ist als 3 um wird die Haftung zwischen jedem der elektrisch leitfähigen Pfeiler und dem Substrat reduziert, und die elektrisch leitfähigen Pfeiler tendieren dazu, beim Anschließen abgeschält zu werden. Desweiteren ist das Verhältnis L/S der Breite (L) der leitfähigen Pfeiler zum Intervall (S) zwischen den leitfähigen Pfeilern vorzugsweise im Bereich von 2 bis 20. Falls das Verhältnis nicht größer als 2 ist, ist die durch die leitfähigen Pfeiler besetzte Fläche reduziert, und Abschälen kann beim Verbinden auftreten. Desweiteren ist die Arbeitsgenauigkeit der elektrisch leitfähigen Schicht etwa 0,5 um, so daß der L/S-Wert nicht größer als 20 zu sein hat, um die Breite des leitfähigen Pfeilers auf kleiner als 10 um zu halten.
- Die Anzahl der leitfähigen Pfeiler muß nicht notwendigerweise elektrisch mit dem Elementenbereich verbunden sein, und eine Leistung oder ein Signal kann dem Elementenbereich über die zweite Verdrahtungsschicht, die sich vom Verbindungsanschluß erstreckt, zugeführt werden. Um eine Mehrschichtverdrahtung von 3 oder mehr Schichten zu realisieren sind eine Anzahl von elektrisch leitfähigen Schichten aus einer Anzahl von leitfähigen Pfeilern zwischen der obengenannten Anzahl von leitfähigen Pfeilern und dem Verbindungsanschluß vorgesehen. In diesem Fall ist es vorzuziehen, eine zweite Verdrahtungsschicht als oberste Schicht, die sich zum Verbindungsanschluß erstreckt, vorzusehen. Dies darum, weil es möglich wird, die Stromkapazität zu erhöhen. Zur Verwendung des Verbindungsanschlusses als Verbindungsanschluß für die Spannungsversorgung ist es somit vorzuziehen, die Verdrahtungsschicht derselben Schicht wie die Verbindungsanschlußschicht vom Verbindungsanschluß zum Elementenbereich zu erstrecken.
- Es soll festgestellt werden, daß in der japanischen Patentveröffentlichung Nr. 22-45151 eine Halbleitervorrichtung mit Mehrschicht-Verdrahtungsstruktur offenbart ist, bei der Verbindungsanschlüsse von einer zweiten Verdrahtungsschicht aus einer Aluminiumverdrahtungsschicht ausgedehnt sind und auf einer ersten Schicht aus Aluminiumfilm ausgebildet sind, die nicht mit dem Elementenbereich verbunden ist, und auf einem SiO&sub2;-Film auf einem Halbleitersubstrat ausgebildet ist. Dies ist jedoch eine Technik zur Anwendung der Zweischichtstruktur eines Siliziumoxidfilms und eines Polyimidfilms für den Zwischenschicht-Isolierfilm.
- Zur Lösung des Problems, daß der Siliziumoxidfilm zur Entwicklung von Brüchen bei der Verdrahtungsverbindung neigt, was zu einem Brechen der tieferen Verdrahtungsschichten führt, schlägt diese Technik vor, die zweite Schicht der Verdrahtung, die auf der ersten Schicht der Verdrahtung vorgesehen ist, vom Verbindungsanschluß zum Elementenbereich auszudehnen, ohne die erste Verdrahtungsschicht vom Verbindungsanschluß zum Elementenbereich auszudehnen. Im Gegensatz dazu verwendet die Erfindung für den Zwischenschicht-Isolierfilm einen organischen Film oder einen Zweischicht-Film aus einem organischen Film und einem Siliziumnitridfilm oder einem Siliziumoxinitridfilm. Ein derartiger Film gibt keinen Anlaß zum Brechen der Verdrahtung unterhalb aufgrund von Brüchen, die in dem Film beim Verbinden entstehen. Dementsprechend ist das Anwendungsfeld dieser Veröffentlichung von dem der vorliegenden Erfindung unterschiedlich.
- In der japanischen Patentveröffentlichung Nr. 60-20523 ist ferner eine Struktur offenbart, bei der eine Anzahl niedriger elektrisch leitfähiger Schichten mit vorgegebenen Intervallen außerhalb des Verbindungsanschlusses vorgesehen sind, um das Problem zu lösen, daß Durchgangslöcher und eine Öffnung für den Verbindungsanschluß nicht gleichzeitig ausgebildet werden können, aufgrund der Tatsache, daß der Verbindungsanschlußteil mit großer Fläche aus einem dicken Zwischenschicht-Isolierfilm gebildet wird, verglichen mit dem auf dem Bereich mit niedriger Verdrahtungsbreite. Bei der genannten Veröffentlichung werden jedoch Öffnungen auf der Anzahl flacher leitfähiger Schichten außerhalb des Verbindungsanschlusses ausgebildet, so daß die Stromkapazität nicht erhöht werden kann und somit die vorgeschlagene Struktur nicht dem Verbindungsanschluß für die Spannungsversorgung angewendet werden kann.
- Die obengenannten und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen deutlich, in denen:
- Fig. 1 eine Aufsicht auf eine erste Ausführungsform der Halbleitervorrichtung gemäß der Erfindung ist,
- Fig. 2a eine Aufsicht ist, bei der der Verbindungsanschluß 101 für die Spannungsversorgung in Fig. 1 teilweise vergrößert ist,
- Fig. 2b eine Schnittdarstellung entlang der Linie A-A' in Fig. 2 ist,
- Fig. 3 eine Aufsicht auf einen Verbindungsanschluß für die Spannungsversorgung gemäß einem zweiten Ausführungsbeispiel der Halbleitervorrichtung gemäß der Erfindung ist,
- Fig. 4(a) eine Aufsicht auf den Verbindungsanschluß zur Spannungsversorgung gemäß einer dritten Ausführungsform der Halbleitervorrichtung gemäß der Erfindung ist,
- Fig. 4(b) eine Schnittdarstellung entlang der Linie B-B' in Fig. 4(a) ist, und
- Fig. 5 eine Schnittdarstellung des Verbindungsanschlusses für die Spannungsversorgung gemäß einer vierten Ausfuhrungsform der Halbleitervorrichtung gemäß der Erfindung ist.
- Bezugnehmend auf Fig. 1 wird ein Elementenbereich 105 mit einer Zweischichtverdrahtung in einem zentralen Teil eines Halbleiterchips 21 ausgebildet, und Verbindungsanschlüsse 101-104 für die Spannungsversorgung und Verbindungsanschlüsse 106 für Signale sind in der Peripherie des Elementenbereich 105 vorgesehen. Die Verdrahtungen 101-114 von den Spannungsversorgungsanschlüssen 101-104 zum Elementenbereich 105 sind breit ausgebildet, während die Verdrahtungen 116 von den Signal-Verbindungsanschlüssen 106 schmal ausgebildet sind. Die Signalverbindungsanschlüsse 106 und ihre Verdrahtungen 116 werden unter Verwendung einer ersten Aluminiumschicht ausgebildet, und die Verbindungsanschlüsse für die Spannungsversorgung 101-104 und ihre Verdrahtungen 111-114 werden unter Verwendung einer zweiten Aluminiumschicht ausgebildet.
- Bezugnehmend auf die Figuren 2(a) und 2(b) umfassen ein Verbindungsanschluß 101 und ein zugeordneter Substratabschnitt ein Siliziumsubstrat 1, einen Feldisolierfilm 2, eine Anzahl streifenartiger Ausdehnungsmuster 10, eine erste Schicht der Aluminiumverdrahtung, die sich über den Feldisolierfilm 2 erstreckt, einen Polyimid-Harzfilm 7, der zur Bedeckung der streifenartigen Ausdehnungsmuster 10 der ersten Schicht der Aluminiumverdrahtung ausgebildet ist, eine Öffnung 8, in dem Polyimid-Harzfilm 7, die in die Tiefe geöffnet ist, so daß sie die Oberfläche der streifenartigen Ausdehnungsmuster 10 der ersten Schichtverdrahtung freigibt, und ein quadratisches Ausdehnungsmuster 9 einer zweiten Aluminiumverdrahtungsschicht in Kontakt mit den streifenartigen Ausdehnungsmustern 10 der ersten Schicht der Aluminiumverdrahtung. Hier sind die Abmessung und die Anzahl der streifenartigen Ausdehnungsmuster 10 der ersten Schicht der Aluminiumverdrahtung angemessen gemäß der Verdrahtungsschicht der ersten Schicht der Aluminiumverdrahtung im Elementenbereich 105 ausgewählt und können, beispielsweise, mit 9 um Versatz (Leitungsbreite von 7 um und Leitungsabstand von 2 um) und 8 bis 10 Leitungen ausgebildet sein. Wenn die erste Schicht aus Aluminium in feinen streifenförmigen Formen wie oben ausgebildet sind, ist die Dicke des Polyimidfilms 7 fast gleichförmig über die Verdrahtungen innerhalb des Elementenbereichs 105 und über den streifenförmigen Ausdehungsmustern 10. Aufgrunddessen sind die Öffnungsbedingungen für die Durchgangslöcher oberhalb der Verdrahtungen im Elementenbereich 105 und die Öffnungsbedingungen für die Verbindungsanschlußöffnung 8 gleichmäßig, so daß es möglich ist, die Durchgangslöcher in den Elementenbereich 105 und die Öffnung 8 für den Verbindungsanschluß 101 gleichzeitig in einem einzelnen Ätzprozeß auszubilden. Da desweiteren der Polyimidharzfilm 7 nicht direkt unterhalb dem quadratischen Ausdehnungsmuster 9 der zweiten Schicht der Aluminiumverdrahtung vorhanden ist, treten nicht solche Nachteile wie die Entwicklung von Brüchen im oder die Erzeugung von Abschälungen des Harzfilms 7 des Verbindungsprozesses auf.
- Fig. 3 ist eine Aufsicht auf den Verbindungsanschlußteil für Spannungsversorgung, die in eine zweite Ausführungsform der Erfindung dargestellt, wenn sie auf eine integrierten Halbleiterschaltungsvorrichtung mit Zweischichtverdrahtung angewendet wird. Die Anordnung des Elementenbereichs 105 und der Verbindungsanschlüsse 101-104 und 106 ist diesselbe wie im ersten Ausführungsbeispiel, und nur der Aufbau der Verbindungsanschlüsse für die Spannungsversorgung 101-104 ist unterschiedlich ausgeführt. Erfindungsgemäß wird die erste Schicht aus Aluminium als Muster 11 mit feineren Quadraten aus 196 Pfeilern oder Blöcken von 8 um Versatz (6 um im Quadrat mit 2 um Intervall) ausgebildet, anstatt aus streifenförmigen Mustern 10 des ersten Ausführungsbeispiels. Bei diesem Ausführungsbeispiel kann ein noch größerer Effekt erhalten werden, da die Öffnungsbedingungen für die Öffnung 8 des Verbindungsanschlusses näher an die der Durchgangslöcher über dem ersten Verdrahtungsmuster im Elementenbereich 105 gebracht werden können.
- Obwohl die obenstehende Beschreibung insbesondere in Verbindung mit einer Zweischichtverdrahtung durchgeführt wurde, ist eine ähnliche Technik auch für den Fall von drei oder mehr Schichten anwendbar. Die unteren Leitungsschichten unter den Verbindungsanschlüssen werden innerhalb der Öffnungen für die Verbindungsanschlüsse mit feineren Mustern aus Streifen oder Blöcken, abhängig von den entsprechenden Verdrahtungsdichten, ausgebildet. Um dies darzustellen wird im Folgenden ein Ausführungsbeispiel mit einer Vierschicht-Verdrahtung beschrieben.
- Dieses Ausführungsbeispiel bezieht sich auf eine Halbleitervorrichtung mit einem Vierschicht-Verdrahtungsaufbau. Die Anordnung des Elementenbereichs 105 und der Verbindungsanschlüsse 101-104 und 106 ist diesselbe wie im Fall des ersten Ausführungsbeispiels.
- Bezugnehmend auf die Figuren 4(a) und 4(b) ist ein SiO&sub2;- Film 42 auf einem Siliziumsubstrat 41 mit einer Dicke von 1 um abgeschieden, und ein SiO0,5N0,5-Film 43 mit einer Dicke von 400 nm (4000 Å) ist auf dem SiO&sub2;-Film 42 ausgebildet. Der SiON-Film 43 ist zur Erhöhung der Haftung des SiO&sub2; 42 mit der Aluminiumschicht vorgesehen und zum Verhindern der Ausbildung von Brüchen im SiO&sub2;-Film 42. Auf dem SiO0,5N0,5-Film 43 sind ein erstes, zweites und drittes streifenförmiges Aluminiummuster 47, 48 und 49 in dieser Reihenfolge ausgebildet. Zur Verhinderung des Brechens einer vierten Aluminiumschicht aufgrund von Stufenkanten sind das erste Aluminiumschichtmuster 47 und das zweite Aluminiumschichtmuster 48 überkreuzt miteinander, und das dritte Aluminiumschichtmuster 49 ist parallel mit dem ersten Aluminiumschichtmuster 47, aber nicht miteinander überlappend, ausgebildet. Das erste, das zweite und das dritte Aluminiumschichtmuster 47, 48 und 49 werden jeweils mit einem Versatz von 10 um ausgebildet, wobei die Leitungsbreite 8 um beträgt und das Intervall zwischen den Leitungen 2 um ist. Die Dicke der ersten, der zweiten und der dritten Schicht der Aluminiummuster 47, 48 und 49 beträgt 1 um. Zwischen den Aluminiummustern 47, 48 und 49 der ersten, der zweiten und der dritten Schicht sind eine erste, eine zweite und eine dritte Schicht 44, 45 und 46 aus Polyimidfilm ausgebildet. Die Dicke jedes der Polyimidfilme 44, 45 und 46 in den Bereichen, wo keinem Aluminiummuster ausgebildet sind, beträgt 2 um.
- Auf der dritten Schicht aus Polyimidfilm 46 ist eine vierte Aluminiumschicht mit einer Dicke von 1 um vorgesehen, und ein viertes Aluminiummuster zum Verbinden 50, das das erste, das zweite und das dritte Aluminiummuster 47, 48 und 49 bedeckt, und eine Aluminiumverdrahtung 51, die sich von den Aluminiummustern 50 zum Elementenbereich 105 erstreckt, werden gebildet.
- In diesem Ausführungsbeispiel sind der Elementenbereich 105 und die Verbindungsanschlüsse 101-104 und 106 ebenfalls in derselben Weise wie im ersten Ausführungsbeispiel gemäß Fig. 1 ausgebildet. Bezugnehmend auf Fig. 5 wird ein SiO&sub2;- Film 42 der Dicke 1 um auf einem Siliziumsubstrat 41 abgeschieden, und ein SiO0,5N0.5-Film der Dicke 400 nm (4000 Å) wird auf dem SiO&sub2;-Film 42 ausgebildet. Streifenförmige erste Aluminiumschichtmuster 61 mit der Dicke von 1 um werden auf der Oberseite des SiO0,5N0,5-Films 43 ausgebildet. Die Leitungsbreite und das Leitungsintervall der Aluminiummuster 61 betragen 8 um bzw. 2 um. Auf dem oberen Aluminiummuster 61 ist ein SiO0,5N0,5-Film 52 der Dicke 100 nm (1000 Å) durch ein Plasma-CVD-Verfahren ausgebildet, um den Feuchtwiderstand zu erhöhen, und auf dem oberen des SiO0,5-N0,5-Films 52 ist ein Polyimidfilm 53 gebildet. Eine Öffnung, die die Aluminiummuster 61 freilegt, wird gleichzeitig mit den Durchgangslöchern im Elementenbereich ausgebildet, so daß der SiO0,5N0,5-Film 52 auf den Aluminiummustern 61 bereits entfernt ist. Eine zweite Schicht aus Au wird auf der Oberseite des Polyimidfilms 53 ausgebildet, um einen Goldanschluß 54 zur Verbindung zu bilden, der die Aluminiummuster 61 und eine Verdrahtung 56 abdeckt, die sich vom Goldanschuß 54 zum Elementenbereich 105 erstreckt.
Claims (13)
1. Halbleiterspeichervorrichtung mit:
einem Halbleitersubstrat (1; 41),
einem Elementbereich (105), der auf einer Hauptfläche des
Halbleitersubstrats vorgesehen ist, in dem eine Anzahl von
Halbleiterelementen ausgebildet sind,
einer ersten Verdrahtungsschicht, die auf dem
Elementbereich ausgebildet ist,
einem ersten organischen Zwischenschicht-Isolierfilm (7;
44; 53), der auf der ersten Verdrahtungsschicht ausgebildet
ist und in die Lücken zwischen der ersten
Verdrahtungsschicht eingefüllt ist,
einer zweiten Verdrahtungsschicht (z.B. 51), die auf dem
ersten organischen Isolierfilm ausgebildet ist,
einer Anzahl von Öffnungen, die in dem ersten organischen
Zwischenschicht-Isolierfilm ausgebildet ist, zum
elektrischen Verbinden vorgegebener Teile der ersten
Verdrahtungsschicht und vorgegebener Teile der zweiten
Verdrahtungsschicht in dem Elementbereich,
einer Anzahl elektrisch leitfähiger Pfeiler oder Streifen
(10, 11, 47; 61) mit vorgegebener Breite und Länge, wobei
die Pfeiler oder Streifen in vorgegebenen Abständen auf
einem Flächenbereich des Halbleitersubstrats ausgebildet
sind, wobei der Oberflächenteil von dem Elementbereich
getrennt ist, wodurch der erste organische Zwischenschicht-
Isolierfilm zwischen den elektrisch leitfähigen Pfeilern
oder Streifen vorgesehen ist, aber ihre obere Fläche
freiläßt, und
ein Verbindungsanschluß (101, 102, 103, 104, 106; 50; 54)
der auf der Anzahl elektrisch leitfähiger Pfeiler oder
Streifen ausgebildet ist, in Kontakt mit ihnen steht und
sich von der zweiten Verdrahtungsschicht aus erstreckt.
2. Halbleitervorrichtung nach Anspruch 1,
mit ferner einem Siliziumnitrid-Film oder einem Silizium-
Oxynitrid-Film (52), der direkt auf der Oberfläche der
ersten Verdrahtungsschicht und der Anzahl der elektrisch
leitfähigen Pfeiler oder Streifen (51) ausgebildet ist.
3. Halbleitervorrichtung nach Anspruch 2,
wobei der Siliziumnitrid-Film oder der Silizium-Oxynitrid-
Film (52) von der oberen Oberfläche der Anzahl der
elektrisch leitfähigen Pfeiler oder Streifen (51) entfernt ist.
4. Halbleitervorrichtung nach Anspruch 1,
wobei der Verbindungsanschluß ein Verbindungsanschluß zur
Zuführung einer Spannungsquelle ist.
5. Halbleiterspeichervorrichtung nach Anspruch 2,
wobei der Verbindungsanschluß ein Verbindungsanschluß zur
Zuführung einer Spannungsquelle ist.
6. Halbleitervorrichtung nach Anspruch 4,
wobei die elektrisch leitfähigen Pfeiler oder Streifen
nicht mit der ersten Verdrahtungsschicht innerhalb der
ersten Verdrahtungsschicht verbunden sind.
7. Halbleitervorrichtung nach Anspruch 6,
wobei die elektrisch leitfähigen Pfeiler oder Streifen
rechteckige oder quadratische Form aufweisen.
8. Halbleitervorrichtung nach Anspruch 7,
wobei die Länge der kurzen Seite des Rechteckes oder die
Länge der Seite des Quadrats im Bereich von 3-10 um liegt.
9. Halbleitervorrichtung nach Anspruch 8,
wobei das Verhältnis der Länge der kurzen Seite des
Rechtecks oder die Länge der Seite des Quadrates zum
Intervall zwischen den elektrisch leitfähigen Pfeilern im
Bereich von 2 bis 20 liegt.
10. Halbleitervorrichtung nach Anspruch 4,
mit ferner zumindest weiteren Anzahlen von elektrisch
leitfähigen Pfeilern oder Streifen (48, 49) am Kopf der
Vielzahl elektrisch leitfähiger Pfeiler oder Streifen (47) und
zumindest einem zweiten organischen
Zwischenschicht-Isolierfilm (45, 46), der zwischen der anderen Anzahl von
elektrisch leitfähigen Pfeilern oder Streifen (48, 49)
angeordnet ist, wobei der Verbindungsanschluß (50) auf und in
Kontakt mit der anderen Anzahl von elektrisch leitfähigen
Pfeilern oder Streifen (49) ist.
11. Halbleitervorrichtung nach Anspruch 1,
mit ferner einem Siliziumoxid-Film (2; 42), der zwischen
der Hauptfläche des Halbleitersubstrats (1; 41) und der
Anzahl elektrisch leitfähiger Pfeiler oder Streifen
angeordnet ist.
12. Halbleitervorrichtung nach Anspruch 11,
mit ferner einem Siliziumnitrid-Film oder einem Silizium-
Oxinitrid-Film (43), der zwischen dem Siliziumoxid-Film
(42) und der Anzahl elektrisch leitfähiger Pfeiler oder
Streifen angeordnet ist.
13. Halbleitervorrichtung nach Anspruch 12,
wobei die erste Verdrahtungsschicht und die Anzahl
elektrisch leitfähiger Pfeiler oder Streifen aus Aluminium
hergestellt sind.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63110993A JPH0797602B2 (ja) | 1988-05-06 | 1988-05-06 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE68918983D1 DE68918983D1 (de) | 1994-12-01 |
| DE68918983T2 true DE68918983T2 (de) | 1995-06-01 |
Family
ID=14549680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE68918983T Expired - Fee Related DE68918983T2 (de) | 1988-05-06 | 1989-05-02 | Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung. |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5124781A (de) |
| EP (1) | EP0340727B1 (de) |
| JP (1) | JPH0797602B2 (de) |
| DE (1) | DE68918983T2 (de) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834841A (en) * | 1990-09-28 | 1998-11-10 | Kabushiki Kaisha Toshiba | Semiconductor device enabling temperature control in the chip thereof |
| JPH05175191A (ja) * | 1991-10-22 | 1993-07-13 | Mitsubishi Electric Corp | 積層導電配線 |
| US5316976A (en) * | 1992-07-08 | 1994-05-31 | National Semiconductor Corporation | Crater prevention technique for semiconductor processing |
| JPH0745671A (ja) * | 1993-08-03 | 1995-02-14 | Nec Yamagata Ltd | 半導体装置 |
| US5543585A (en) * | 1994-02-02 | 1996-08-06 | International Business Machines Corporation | Direct chip attachment (DCA) with electrically conductive adhesives |
| US5723822A (en) * | 1995-03-24 | 1998-03-03 | Integrated Device Technology, Inc. | Structure for fabricating a bonding pad having improved adhesion to an underlying structure |
| US6143396A (en) * | 1997-05-01 | 2000-11-07 | Texas Instruments Incorporated | System and method for reinforcing a bond pad |
| JP4651815B2 (ja) * | 1998-01-23 | 2011-03-16 | ローム株式会社 | ダマシン配線および半導体装置 |
| JP3512669B2 (ja) * | 1999-03-18 | 2004-03-31 | 富士通カンタムデバイス株式会社 | 電極構造及びその製造方法並びに半導体発光装置 |
| WO2001078146A2 (en) | 2000-04-12 | 2001-10-18 | Koninklijke Philips Electronics N.V. | Bonding pad in semiconductor device |
| JP3910406B2 (ja) * | 2001-10-31 | 2007-04-25 | シャープ株式会社 | 半導体装置の検査方法 |
| JP3925283B2 (ja) * | 2002-04-16 | 2007-06-06 | セイコーエプソン株式会社 | 電子デバイスの製造方法、電子機器の製造方法 |
| KR100448344B1 (ko) * | 2002-10-22 | 2004-09-13 | 삼성전자주식회사 | 웨이퍼 레벨 칩 스케일 패키지 제조 방법 |
| JP2005243907A (ja) | 2004-02-26 | 2005-09-08 | Renesas Technology Corp | 半導体装置 |
| EP1635399B1 (de) * | 2004-09-08 | 2011-05-04 | STMicroelectronics Srl | Laterale MOS-Anordnung und Verfahren zu deren Herstellung |
| US20080122105A1 (en) * | 2006-07-13 | 2008-05-29 | Ping-Chang Wu | Structure for preventing pad peeling and method of fabricating the same |
| JP5090088B2 (ja) * | 2007-07-05 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US10217644B2 (en) * | 2012-07-24 | 2019-02-26 | Infineon Technologies Ag | Production of adhesion structures in dielectric layers using photoprocess technology and devices incorporating adhesion structures |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4349609A (en) * | 1979-06-21 | 1982-09-14 | Fujitsu Limited | Electronic device having multilayer wiring structure |
| JPS5759339A (en) * | 1980-09-29 | 1982-04-09 | Hitachi Ltd | Semiconductor device |
| JPS58125847A (ja) * | 1982-01-22 | 1983-07-27 | Hitachi Ltd | 半導体装置 |
| JPS6030153A (ja) * | 1983-07-28 | 1985-02-15 | Toshiba Corp | 半導体装置 |
| US4451326A (en) * | 1983-09-07 | 1984-05-29 | Advanced Micro Devices, Inc. | Method for interconnecting metallic layers |
| US4601939A (en) * | 1983-09-20 | 1986-07-22 | International Business Machines Corporation | Composite insulator structure |
| JPS6080264A (ja) * | 1983-10-07 | 1985-05-08 | Toshiba Corp | 半導体装置 |
| JPS60227469A (ja) * | 1984-04-26 | 1985-11-12 | Nec Corp | 半導体装置 |
| US4523372A (en) * | 1984-05-07 | 1985-06-18 | Motorola, Inc. | Process for fabricating semiconductor device |
| JPS61239656A (ja) * | 1985-04-16 | 1986-10-24 | Citizen Watch Co Ltd | 半導体装置 |
| JPS62298137A (ja) * | 1986-06-17 | 1987-12-25 | Nec Corp | 半導体装置 |
| JPS6341049A (ja) * | 1986-08-05 | 1988-02-22 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | ヴアイア接続を有する多層回路 |
| JPH0691252B2 (ja) * | 1986-11-27 | 1994-11-14 | 日本電気株式会社 | 薄膜トランジスタアレイ |
-
1988
- 1988-05-06 JP JP63110993A patent/JPH0797602B2/ja not_active Expired - Lifetime
-
1989
- 1989-05-02 EP EP89107937A patent/EP0340727B1/de not_active Expired - Lifetime
- 1989-05-02 DE DE68918983T patent/DE68918983T2/de not_active Expired - Fee Related
-
1990
- 1990-03-06 US US07/492,415 patent/US5124781A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5124781A (en) | 1992-06-23 |
| DE68918983D1 (de) | 1994-12-01 |
| EP0340727A2 (de) | 1989-11-08 |
| EP0340727B1 (de) | 1994-10-26 |
| JPH01280337A (ja) | 1989-11-10 |
| JPH0797602B2 (ja) | 1995-10-18 |
| EP0340727A3 (en) | 1990-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68918983T2 (de) | Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung. | |
| DE69226819T2 (de) | Metallische Planar-Bondfläche mit mehreren Schichten und Verfahren zu ihrer Herstellung | |
| DE3781247T2 (de) | Verfahren zum herstellen einer halbleiteranordnung mit mindestens zwei halbleiterchips. | |
| DE19531691C2 (de) | Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür | |
| DE3784751T2 (de) | Verfahren zur herstellung von verbindungsloechern auf integrierten schaltungen. | |
| DE3587985T2 (de) | Herstellungsverfahren für integrierte Schaltungen und Anordnung. | |
| DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
| DE69625975T2 (de) | Halbleiteranordnung mit in selbstjustierter Weise gebildeter Leiternut und Kontaktloch und deren Herstellungsverfahren | |
| DE3781469T2 (de) | Integrierte halbleiter-schaltung mit einer verbesserten verbindungsstruktur. | |
| DE69222586T2 (de) | Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung | |
| DE68917614T2 (de) | Verfahren zum Ausrichten und zur Herstellung eines Verbindungszapfens. | |
| DE69315278T2 (de) | Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung | |
| DE69133409T2 (de) | Verfahren zur Herstellung von Mehrschichtstrukturen | |
| DE2729030A1 (de) | Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen | |
| DE2637667A1 (de) | Halbleiteranordnung | |
| DE2536270A1 (de) | Mii oeffnungen versehene halbleiterscheibe | |
| DE3856439T2 (de) | Halbleiteranordnung mit einer zusammengesetzten isolierenden Zwischenschicht | |
| DE2734176A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
| DE68928193T2 (de) | Halbleiterchip und Verfahren zu seiner Herstellung | |
| DE68914572T2 (de) | Verfahren zum Herstellen von Halbleitervorrichtungen. | |
| DE19653614A1 (de) | Verfahren zur Herstellung von Zwischenanschlüssen in Halbleitereinrichtungen | |
| DE69318937T2 (de) | Mehrschicht Leiterrahmen für eine Halbleiteranordnung | |
| DE3544539C2 (de) | Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung | |
| DE69011755T2 (de) | Herstellungsverfahren einer Dünnfilmspule mit mehrteiliger Wicklung. | |
| DE2740757A1 (de) | Halbleiter mit mehrschichtiger metallisierung und verfahren zu dessen herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |