DE3122740C2

DE3122740C2 -

Info

Publication number: DE3122740C2
Application number: DE3122740A
Authority: DE
Inventors: Akira Kawasaki Jp Kuromaru
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1980-06-10
Filing date: 1981-06-09
Publication date: 1988-10-20
Also published as: DE3122740A1; JPS574144A; GB2078442B; US4539582A; JPS5925387B2; GB2078442A

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements nach dem Oberbegriff des Anspruchs 1.

Ein Halbleiterbauelement, wie es im Oberbegriff des Anspruchs 1 angegeben ist, ist beispielsweise aus der DE-OS 15 89 779 bekannt. Bei diesem Halbleiterbauele ment ist die Bondstelle auf der zweiten Isolierschicht gebildet, indem eine auf gleicher Höhe wie die Leiter schicht liegende weitere Schicht zum Rand des Bauele ments und von dort auf die Oberseite der zweiten Isolier schicht geführt ist. Durch einen solchen Aufbau wird erreicht, daß beim Boden kein Kurzschluß zu der leiten den Schicht zustandekommt. Über die Herstellung dieser Struktur ist in der genannten Druckschrift nichts näheres ausgesagt.

Aus der DE-OS 26 37 667 ist ein Halbleiterbauelement mit einer ähnlichen Struktur bekannt wie aus der DE-OS 15 89 779. Zwar ist eine die Leiterschicht und die Bondstelle teilweise überlappende Passivierungsschicht vorgesehen, wenn man diese jedoch wegläßt, lassen sich aufgrund der speziellen Höhenverhältnisse von Leiter schicht und Bondstelle Kurzschlüsse zwischen Bondstelle und leitender Schicht vermeiden. Über die Herstellung dieser bekannten Struktur ist in der DE-OS jedoch nichts näheres ausgeführt.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Halbleiterbauelements der eingangs genannten Art zu schaffen, welches mit relativ wenig Verfahrensschritten einfach durchzuführen ist.

Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfindung gelöst. Die unterschiedlichen Höhen der Oberseite der Bondstelle einerseits und der Leiter schicht andererseits werden durch Stufenbildung in oder auf dem Substrat erreicht. In einer Ausführungs form der Erfindung wird die Stufe bereits im Halbleiter substrat strukturiert (Anspruch 2). Bei einer anderen Ausführungsform wird die Stufe durch eine erste, durch gehende Isolierschicht und eine zweite, kürzere Isolier schicht gebildet, deren Rand die Stufe bildet.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 eine Querschnittansicht eines nach dem erfindungsgemäßen Verfahren hergestellten Halbleiterbauelements,

Fig. 2 eine Querschnittansicht einer abgewandelten Ausführungsform eines nach dem erfindungs gemäßen Verfahren hergestellten Halbleiter bauelements,

Fig. 3 eine Querschnittansicht einer weiteren Ausführungsform eines nach dem erfindungs gemäßen Verfahren hergestellten Halbleiter bauelements,

Fig. 4a bis 4g eine Folge von Schnittansichten, die ein erstes Ausführungsbeispiel des erfindungs gemäßen Verfahrens veranschaulichen, und

Fig. 5a bis 5g Querschnittansichten eines in ver schiedenen Bearbeitungsstufen befind lichen Halbleiterbauelements, das nach einer zweiten Ausführungsform der Erfindung hergestellt wird.

Zunächst sollen Ausführungsformen von fertigen Halbleiter bauelementen erläutert werden, bevor dann die einzelnen Verfahrensschritte zum Herstellen solcher Halbleiterbau elemente erläutert werden.

Das Bauelement nach Fig. 1 besitzt auf einem Substrat 110 eine Oxidschicht 112 aus SiO₂, die etwa 1,5 mal dicker ist als vergleichbare Oxidschichten. An den Rand der Oxidschicht 112 schließt eine etwa halb so dicke Oxid schicht 130 an. Unterhalb von durch Photoätzen gebildeten Ausnehmungen der Oxidschicht 130 sind Diffusionsschichten 114 gebildet. Nachdem ein Teil der Oxidschicht 130 ent fernt wurde, wurde eine dünne Oxidschicht 116 zur Auf nahme einer Elektrode gebildet. Von einer die gesamte Anordnung überdeckenden Aluminiumschicht bleibt nach einem weiteren Behandlungsschritt eine Bondstelle 120 und als weitere Leiterschicht eine Elektrodenverdrahtung 118 stehen. Als Oberflächenschutz ist auf diese Struktur eine PSG-Schicht 122 aufgetragen. Diese Schicht 122 ist in einem Teil-Oberflächenbereich der Bondstelle 120 ent fernt. Ein am vorderen Ende eines Bonddrahts befindliches Goldbällchen 124 wird unter Druck auf die Oberfläche A der Bondstelle 120 aufgebracht.

Zwischen der Oberfläche A der Bondstelle 120 und der Oberfläche B der PSG-Schicht 122, die hier eine zweite Isolierschicht oberhalb der ersten Isolierschicht 120, 130 darstellt, befindet sich eine Stufe, so daß das Goldbällchen 124 an der Bondstelle 120 nicht die zweite Isolierschicht 122 belastet. Selbst eine geringfügige seitliche Verschiebung des Goldbällchens 124 beim Bonden belastet die zweite Isolierschicht 122 nicht, so daß es nicht zu einem Kurzschluß zwischen dem Gold bällchen 124 bzw. der Bondstelle 120 einerseits und der Leiterschicht 118 kommen kann. In der Zeichnung ist die Mittellage für die Anbringung des Goldbällchens durch das Bezugszeichen 126 angedeutet.

Fig. 2 zeigt ein ähnliches Halbleiterbauelement wie Fig. 1, jedoch mit einem einfacheren Aufbau. Die erste Isolierschicht besteht aus einer relativ hohen Isolier schicht 112, an deren Rand eine relativ niedrige Isolier schicht 130 anschließt. Auf letzterer ist eine Leiter schicht 118 ausgebildet, die von der zweiten Isolier schicht 122 abgedeckt wird, wobei die zweite Isolier schicht 122 bis unter das Goldbällchen 124 ragt. Die Oberfläche B oberhalb der Leiterschicht 118 liegt nicht höher als die Oberfläche A der Bondstelle 120, teilweise sogar etwas tiefer, wie aus Fig. 2 ersichtlich ist.

Bei der in Fig. 3 dargestellten Ausführungsform besteht die erste Isolierschicht in Abwandlung der Ausführungs form nach Fig. 2 aus einer unteren, durchgehenden Iso lierschicht 112 und einer darauf teilweise ausgebildeten Isolierschicht 130, die bis unter die Bondstelle 120 ragt.

Im folgenden wird ein Verfahren zum Herstellen der oben erläuterten Halbleiterbauelemente beschrieben:

Ein Teil des P-leitenden Halbleitersubstrats 110 wird geätzt, um eine Stufe darin zu bilden (Fig. 4a). Auf diesen Halbleiterträger 110 wird eine Oxidschicht 112 durch Hitzeoxidation aufgetragen (Fig. 4b). Auf die Oxidschicht 112 wird darüberhinaus eine Oxid schicht 130 durch das CVD-Verfahren ausgebildet (Fig. 4c). Um eine Diffusionsausnehmung zu bilden, durch die Störstellen des N-Typs eingeführt werden, um eine Diffusionsschicht 114 zu bilden, werden die Oxidschichten 130 und 112 einer Photoätzung unterworfen (Fig. 4d). Um eine Aluminiumschicht 134 zu bilden, wird dann Aluminium auf die gesamte Oberfläche des Mikrobausteins aufgedampft (Fig. 4e). Die Aluminium schicht 134 wird gezielt entfernt, um eine Elektroden verdrahtung 118 und eine Bondstelle 120 zu bilden (Fig. 4f). Eine PSG-Schicht 122 ist darüberhinaus durch das CVD-Verfahren über die gesamte Oberfläche des Mikrobausteins zum Schutz der Oberfläche derart aufge bracht, daß die auf der Elektrodenverdrahtung 118 ge bildete Oberfläche der PSG-Schicht die gleiche Höhe oder eine niedrigere aufweist, als die Oberfläche der Bondstelle 120. Die auf der Bondstelle 120 gebildete PSG-Schicht wird in einem kleineren Bereich als der Oberflächenbereich der Bondstelle 120 entfernt. Der an einem vordersten Ende eines Bonddrahtes angeordnete Goldball 124 wird auf der Oberfläche der Bondstelle 120 durch Druck befestigt (Fig. 4g).

Eine weitere Ausführungsform des erfindungsgemäßen Ver fahrens wird nachfolgend unter Bezugnahme auf die Fig. 5a bis 5g beschrieben.

Auf einem P-leitenden Halbleitersubstrat 110 wird durch Hitzoxidation eine Oxidschicht 112 aufgetragen (Fig. 5a). Auf der Oxidschicht 112 wird weiterhin durch das CVD-Verfahren eine Oxidschicht 130 aufge bracht (Fig. 5b). Die Oxidschicht 130 wird gezielt entfernt (Fig. 5c). Die Oxidschicht 112 wird dann einer Photoätzung unterworfen, um eine Diffusionsaus nehmung zu bilden, durch die N-leitende Störstellen eingeführt werden, um eine Diffusionsschicht 114 zu bilden (Fig. 5d). Auf die gesamte Oberfläche des Mikro bausteins wird Aluminium aufgedampft, um eine Aluminium schicht 134 zu bilden (Fig. 5e). Die Aluminiumschicht 134 wird gezielt entfernt, um eine Elektrodenver drahtung 118 und eine Bondstelle 120 zu bilden (Fig. 5f). Auf die gesamte Oberfläche des Mikrobausteins wird zum Schutz der Oberfläche weiterhin eine PSG-Schicht 122 so aufgebracht, daß die Oberfläche der auf der Elektrodenverdrahtung 118 gebildeten PSG-Schicht die gleiche Höhe oder eine niedrigere als die Oberfläche der Bondstelle 120 aufweist. Die auf der Bondstelle 120 gebildete PSG-Schicht 122 wird in einem kleineren Bereich als der Oberflächenbereich der Bondstelle 120 entfernt. Ein an dem vordersten Ende eines Bonddrahtes angeordneter Goldball 124 wird dann unter Druck an der Oberfläche der Bondstelle 120 befestigt (Fig. 5g).

In einer weiteren Ausführungsform, die der Ausführungs form nach Fig. 5a bis 5g ähnelt, kann anstelle der Verfahrensschritte gemäß Fig. 5b und 5c ein einziger Verfahrensschritt treten, bei dem nach dem CVD-Verfahren eine Teil-Isolierschicht 130 mit einer Stufe gebildet wird. Die übrigen Verfahrensschritte entsprechen dann den Fig. 5c bis 5g.

Claims

1. Verfahren zum Herstellen eines Halbleiterbau elements mit einer auf einer ersten Isolierschicht (112, 130) ausgebildeten Bondstelle (120) und einer neben der Bondstelle (120) ebenfalls auf der ersten Isolierschicht (112, 130) ausgebildeten, mit der Bondstelle (120) elektrisch nicht in Verbindung stehenden Leiterschicht (118), sowie mit einer zweiten Isolierschicht (122) auf der Leiterschicht (118), deren Oberfläche (B) tiefer liegt als oder gleich hoch liegt wie die (A) der Bondstelle (120), gekennzeichnet durch folgende Schritte:

a) auf einem Substrat (110) wird die erste Isolierschicht (112, 130) mit einer Stufe zwischen der späteren Bond stelle (120) und der späteren Leiterschicht (118) gebil det;
b) auf der abgestuften ersten Isolierschicht (112, 130) wird eine durchgehende Leiterschicht (134) gebildet;
c) durch Entfernen von Teilen der durchgehenden Leiter schicht (134) wird auf der oberen Stufe die Bondstelle (120) und auf der unteren Stufe die Leiterschicht (118) strukturiert, und
d) auf die Oberfläche, mit Ausnahme der Bondstelle, wird die zweite Isolierschicht (122) aufgebracht.

2. Verfahren nach Anspruch 1, dadurch gekenn zeichnet, daß die Stufe der ersten Isolierschicht (112, 130) dadurch gebildet wird, da8 die Halbleitersubstrat oberfläche stufenförmig strukturiert wird und darauf an schließend nacheinander eine erste (112) und eine zweite (130) isolierende Teilschicht jeweils durchgehend gleich bleibender Dicke aufgebracht werden.

3. Verfahren nach Anspruch 1, dadurch gekenn zeichnet, daß die Stufe der ersten Isolierschicht (112, 130) dadurch gebildet wird, daß auf eine plane Halb leitersubstratoberfläche eine erste durchgehende isolierende Teilschicht (112) gleichbleibender Dicke und eine zweite isolierende Teilschicht (130) derart ausgebildet werden, daß die zweite Teilschicht (130) mit einem Rand an der Stelle der Stufe liegt.