DE3002492A1

DE3002492A1 - Nicht selbstloeschende speichereinrichtung und verfahren zum betrieb dieser einrichtung

Info

Publication number: DE3002492A1
Application number: DE19803002492
Authority: DE
Inventors: Richard Thomas Simko
Original assignee: Xicor LLC
Current assignee: Xicor LLC
Priority date: 1979-01-24
Filing date: 1980-01-24
Publication date: 1980-07-31
Also published as: GB2042296B; NL192015C; SE8000392L; KR830001767B1; FR2447587A1; JPS55101192A; DE3002492C2; NL8000435A; NL192015B; FR2447587B1; GB2042296A; JPH0115959B2; BE881329A

Description

Nicht selbstlöschende Speichereinrichtung und Verfahren zum Betrieb dieser Einrichtung.

Die vorliegende Erfindung betrifft hauptsächlich das Feld der MOS-RAM-Speichersysteme und insbesondere neue statische RAM-Systeme, die,ein Kreiselement mit einem integrieten Floating-Gate beinhalten. Die Abkürzung "MOS" ergibt sich aus dem Begriff "metal-oxid-semiconductor". Die Abkürzung "-.RAM" wurde aus dem Begriff "random access memory" abgeleitet.

Viele statische RAM-Anordnungen verwenden bistabile Halbleiterkreise, wie beispielsweise Flip-Flop-Kreise,als Speicherzellen zum Speichern von binären Daten ("1" und "0"). Um in solchen statischen Speicherzellen Informationen zu speichern,muß ein elektrischer Strom aus einer elektrischen Versorgungsquelle fortwährend in einem der beiden kreuzgekoppelten Kreiszweige fließen und im Vergleich dazu von dem anderen

030031/0828

Zweiggetrennt sein. Zwei (binäre) unterscheidbare Speicherzustände zur Informationsspeicherung werden dadurch geschaffen/ die davon abhängen, welcher Zweig leitet und welcher Zweig nicht leitend ist. Solche Halbleiterspeicherzellen werden daher als "flüchtig" bzw. selbstlöschend bezeichnet, weil, wenn die elektrische Leistung bzw. die Versorgungsspannung entfernt wird, der den Speicherzustand unterscheidende Strom in dem stromführenden Zweig zu fließen aufhört, und weil daher die Information in dieser Zelle verloren geht. Dieses Selbstlöschen stellt einen wesentlichen Nachteil von herkömmlichen Speichersystemen dar und es wurden beträchtliche Anstrengungen unternommen, um Kreiselemente und Strukturen zu entwickeln, mit denen erreicht werden kann, daß Halbleiterkreise nicht selbstlöschend wirken, wenn die Versorgungsspannung entfernt wird. Im folgenden werden hierfür beispielhafte Veröffentlichungen angeführt:

E. Harari, et.al, "A 256-Bit Nonvolatile Static RAM", 1978 IEEE International Solid State Circuits Conference Digest, s. 108-109; F. Berenga, et al. "E²-PROM TV Synthesizer", 1978 IEEE International Solid State Circuit Conference Digest,

S. 196-197; M. Hörne et al., "A Military Grade 1024-bit Nonvolatile Semiconductor RAM", IEEE Trans. Electron Devices, VoI. ED-25, No. 8, (1978), S. 1061-1065; Y. Uchida, et al., "1K Nonvolatile Semiconductor Read/Write RAM", IEEE Trans. Electron Devices, Vol. ED-25, No. 8,(1978), S. 1065-1070; D. Frohmann,"A Fully-Decoded 2048-Bit Electrically programmable MOS-ROM", 1971 IEEE International Solid State Circuits Conference Digest, S. 80-81; US Patent No. 3 660 819; US Patent No. 4 099 196; US Patent No. 4 500 142, Dimaria et al., 0 "Interface Effects and High Conductivity in Oxides Grown from Polycrystalline Silicon", Applied Phys. letters (1975), S. 505-507; R.M. Anderson, et al., "Evidence for Surface Asperity Mechanism of Conductivity in Oxide Grown on Polycrystalline Silicon", J. of Appl. Phys., Vol. 48, No. 11 (1977), S. 4834-4836.

030031/0828

Einrichtungen, die auf einer Struktur mit einem MOS-Floating-Gate basieren, werden herkömmlicherweise für Systeme verwendet, die Daten über einen verlängerten Zeitraum beibehalten können. Bei einem Floating-Gate handelt es sich um eine Insel aus leitenden Material, die von dem Substrat elektrisch isoliert ist, aber mit dem Substrat kapazitiv gekoppelt ist. Diese Insel bildet das Gate eines MOS-Transistors. In Abhängigkeit von dem Vorhandensein oder dem Fehlen von Ladung an diesem Floating-Gate wird der MOS-Transistor leitend ("ein") oder nicht leitend ("aus") und bildet so die Grundlage zur Speicherung von binären "V- oder "0"-Daten durch eine Speichereinrichtung. Dabei entsprechen diese Daten der Anwesenheit oder dem Fehlen der Ladung des Floating-Gates. Es sind zahlreiche Einrichtungen zum Anlegen von Signal-

15. ladung an das Floating-Gate und zum Entfernen der Signalladung von dem Floating-Gate bekannt. Wenn sich einmal eine Ladung an dem Gate befindet, bleibt sie permanent bzw. dauerhaft eingefangen, weil das Floating-Gate vollkommen von einem isolierenden Material umgeben ist, das in bezug auf eine Entladung des Floating-Gates als Barriere wirkt. Ladung kann dadurch auf das Floating-Gate aufgebracht werden, daß eine "heißs" bzw. spannungsführende Elektroneninjektion und/oder Tunnelmechanismen angewendet werden. Ladung kann dadurch von dem Floating-Gate entfernt werden, daß dieses einer Strahlung (UV-Licht, Röntgenstrahlung) ausgesetzt wird, daß eine Lawineninjektion zur Wirkung gelangt oder daß sogenannte Tunneleffekte angewendet werden. Der Ausdruck "Tunneln" wird hier im breitesten Sinne verwendet, so daß auch axe Emission eines Elektrons von der Oberfläche eines Leiters in einen . benachbarten Isolator durch die Energiebarriere eingeschlossen ist.

Es sind nicht selbstlöschende,statische RAM-Speicher bekannt, die ein nicht selbstlöschendes Element mit einem Floating-Gate

030031/0828

3Q02492

-8- ■ . ■

aufweisen, bei dem ein sehr dünnes Gate-Oxid zur Anwendung gelangt. Solche Einrichtungen weisen jedoch eine Anzahl von Nachteilen auf. Die Ladung wird in zwei Richtungen zu einem Element mit einem Floating-Gate und von einem Element mit einem Floating-Gate durch ein relativ dünnes, (50 bis 200 A) Oxid getunnelt, dessen zuverlässige Herstellung mit einer angemessenen Integrität schwierig sein kann. Weil das sehr dünne Oxid eine Tunnelung in zwei Richtungen ermöglicht, kann die nicht selbstlöschende RAM-Zelle möglichen Störungen ausgesetzt sein, die bewirken, daß die Inhalte des Speichers verloren gehen. Insbesondere können solche Probleme Beschränkungen in der Anzahl der Lesezyklen und Störungen in den Speicherinhalten einer Zelle beinhalten, die durch den Betrieb benachbarter Zellen verursacht werden. Andere nicht selbstlöschende RAM-Vorrichtungen verwenden keine Floating-Gates , sondern eine MNOS-Struktur (Metall-Nitrid-Oxid-Semikonductor), bei der Ladung an der Grenze zwischen einer Siliziumnitrid und einer Siliziumdioxid-Schicht zurückgehalten wird. Solche MNOS-Einrichtungen sind jedoch auch Störungen unterworfen,

2Z die nicht nur die Schreibzyklen , sondern auch die Lesezyklen begrenzen. Diese Störungen begrenzen den weitverbreiteten Einsatz von MNOS-Einrichtungen.

Es ist wünschenswert, ein nicht selbstlöschendes Element an 2Ξ einem RAM-Kreis anzukoppeln, um eine Nichtselbstlöschung

in einer Halbleiterspeicheranordnung zu bewirken. Bekannte angekoppelte Einrichtungen weisen jedoch zahlreiche wesentliche Nachteile auf. Beispielsweise kann ein solches Ankoppeln dadurch ausgeführt werden, daß ein Ungleichgewicht 3Z des Leitwerts eingeführt wird, der durch das nicht selbstlöschende Element direkt zwischen den beiden Zweigen einer kreuzgekoppelten statischen RAM-Zelle bewirkt wird. Ein solches Ungleichgewicht des Leitwerts verursacht, daß die statische,

030031/0828

3Q02A92

kreuzgekoppelte RAM-Zelle einen verstezten Gleichstrom führt, der überwunden werden muß, wenn die Zelle im normalen RAM-Betrieb arbeitet. Solche Ungleichgewichte können dazu führen, daß für den gesamten Speicherkreis Randstörungen beim Schreiben und Lesen eintreten. Außerdem führen solche Grenzstörungen zu Herstellungsbegrenzungen und Prüfproblemen„

Ein weiterer bedeutender Faktor in bezug auf das Ankoppeln der nicht selbstlöschenden Elemente an statische RAM-Zellen besteht darin, dem Aufbau der Einrichtung eine Kompaktheit und Einfachheit zu verleihen, da diese Faktoren die Größe und die Kosten des Kreises beeinträchtigen. Bekannte Interfacesysteme neigen unvorteilhafterweise dazu, daß sie ein komplexes Interface in bezug auf die Steuersignale und eigene Transistoren erfordern, was zu einer beträchtlichen Größe von nicht selbstlöschenden statischen RAM-Kreisen und dementsprechend hohen Kosten geführt hat.

Zahlreiche bekannte nicht selbstlöschende statische RAM-Einrichtungen neigen ebenfalls dazu, daß sie den Nachteil hoher Stromanforderungen und hoher Betriebsspannungen aufweisen. Diese Anforderungen setzen der Leistung und der Geschwindigkeit für die Einrichtung Grenzen und komplizieren den Aufbau des Kreises. Zahlreiche bekannte nicht selbstlöschende statische RAM-Einrichtungen verwenden das Halbleitersubstrat als das Hauptelement beim Programmieren der nicht selbstlöschenden Speicherkomponenten, was das Anlegen von hohen Spannungen an die Versorgungsleitung des RAM einschließen kann, um in dem nicht selbstlöschenden Element speichern zu können, so daß es schwierig wird, den Aufbau und den Herstellungsprozeß der RAM-Zelle von dem Aufbau und dem Herstellungsproze.ß des nicht selbstlöschenden Elements unabhängig zu optimieren und zu trennen. Wenn außerdem in dem nicht selbstlöschenden Speicherelement enthaltene Daten an die RAM-Zeile abgerufen werden , können diese Daten an die RAM-Zelle in einer komplementären Form oder in einem ent-

gegengesetzten Zustand gegenüber dem Zustand, mit dem sie ursprünglich in das nicht selbstlöschende Element eingeschrieben wurden, angelegt werden. Wenn daher eine binäre "O" , die durch einen leitenden ersten Zweig und einen nicht leitenden zweiten Zweig einer solchen herkömmlichen Flip-Flop-RAM-Zelle dargestellt wird, in das nicht selbstlöschende Element geschrieben und nachfolgend an die RAM-Zelle zurückgeschrieben wird, wird der erste Zweig der RAM-Zelle nicht leitend und der zweite Zweig leitend, was der Darstellung einer binären "1" entspricht. Dieser "Abruf in der komplementären Form anstatt einem direkten Abruf in der echten Form stellt einen wesentlichen Nachteil dar, dem durch eigene Kreise begegnet werden muß oder dem der Benutzer des Speichersystems in anderer Weise Rechnung tragen muß. 15

Eine Aufgabe der vorliegenden Erfindung besteht daher darin, verbesserte nicht selbstlöschende statische Speicherzellen mit wahlfreiem Zugriff und Speichereinrichtungen anzugeben. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, nicht selbstlöschende statische RAM-Einrichtungen und Speicheranordnungen solcher Einrichtungen anzugeben, die bezüglich des Leitwerts oder des Gleichstroms ausgeglichen sind, und die den statischen RAM-Zellen bei der Koppelbeziehung zwischen statischen RAM-Zellen und nicht selbstlöschenden Komponenten der Zellen ein kapazitives oder dynamisches Ungleichgewicht verleihen können. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, nicht selbstlöschende statische Speicherzellen und Einrichtungen mit wahlfreiem Zugriff anzugeben, bei denen ein statischer RAM-Teil und ein nicht selbstlöschender Teil der Speicherzelle voneinander getrennt optimiert werden können. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine kompakte, in hohem Maße dichtgedrängte, nicht selbstlöschende, statische RAM-Zelle anzugeben, die relativ einfach und niaht teuer herzustellen ist. Eine weitere Aufgabe der vorliegenden Erfindung

03(3031/0828

besteht darin, ein nicht selbstlöschendes,statisches RAM anzugeben, das während dem Programmieren im wesentlichen keinen Gleichstrom aus der Versorgungsquelle mit der hohen Spannung zieht.
5

Im folgenden werden die vorliegende Erfindung und deren Ausgestaltungen in Verbindung mit den Figuren erläutert. Es zeigt:

Figur 1 eine Aufsicht auf eine Ausführungsform einer erfindungsgemäßen, nicht selbstlöschenden, statischen Speicherzelle mit wahlfreiem Zugriff, wobei Metallkontakte und Zwischenverbindung noch nicht aufgebracht sind,

Figur 2 eine halbschematische Aufsicht des nicht selbstlöschenden Zellenelements der Speicherzelle der Figur 2,

Figur 3 einen Querschnitt entlang der Linie 3-3 des in der

Figur 2 dargestellten nicht selbstlöschenden Zellen- ^ elements, das sich noch in der Herstellung befindet,

Figur 4 einen Querschnitt durch das in der Figur 2 dargestellte nicht selbstlöschende Zellenelement entlang

der Linie 4-4, wobei sich das Element noch in der Herstellung befindet, und

Figur 5 ein schematisches Schaltbild der nicht selbstlöschenden statischen Speicherzelle der Figur 1 .

030031/0828

Im allgemeinen betrifft die vorliegende Erfindung eine
nicht selbstlöschende Halbleiterspeichereinrichtung mit
einerbistabilen,selbstlöschenden Halbleiterspeicherzelle
zum Speichern von binären Daten in der Form eines von zwei Zuständen des Speicherkreises, mit einer Adressiereinrichtung zum Auslesen von binären Daten von der bistabilen selbstlöschenden Halbleiterspeicherzelle und zum Einschreiben von binären Daten in die bistabile selbstlöschende Halbleiter-Speicherzelle und mit einem nicht selbstlöschenden Speicherelement zum Speichern von binären Daten in der Form von
einem Pegel von zwei elektrischen Ladungspegeln eines
Floating-Gates,unabhängig von dem Speicherzustand der
selbstlöschenden Speicherzelle. Die Vorrichtungen enthalten außerdem eine Einrichtung zum kapazitiven Ankoppeln der selbst-,5 löschenden Speicherzelle an das Speicherelement mit dem

Floating-Gate und zum unveränderten übertragen des Speicherzustandes derbistabilen Speicherzelle an das Element mit dem Floating-Gate als ein vorbestimmter Speicherzustand des
Floating-Gates zusammen mit einer Einrichtung zum kapazitiven Ankoppeln des Elements mit dem Floating-Gate an die selbstlöschende Halbleiterspeicherzelle zum unveränderten übertragen des Speicherzustandes des Floating-Gates des nicht
selbstlöschenden Elements an die selbstlöschende Zelle nach dem Anlegen einer elektrischen Leistung an die selbst-

löschende Speicherzelle. Die Einrichtung zum unveränderten Übertragen des Speicherzustandes der bistabilen Speicherzelle an das Element mit dem Floating-Gate und die Einrichtung zum unveränderten übertragen des Speicherzustandes des Elements mit dem Floating-Gate an die bistabile Speicherzelle werden 0 so betrieben, daß nach dem unveränderten übertragen des ursprünglichen Speicherzustandes des Kreises der bistabilen
Zelle in das Element mit dem Floating-Gate und nachfolgend nach dem unveränderten übertragen des Speicherzustandes des Elements mit dem Floating-Gate an die selbstlöschende Zelle, die bistabile Zelle in ihren ursprünglichen Speicherzustand zurückgebracht wird . Bei den bistabilen selbstlöschenden

030031/0828

Speicherzellen kann es sich wünschenswerter Weise um statische kreuzgekoppelte MOS-Flip-Flop-Elemente mit vier oder sechs Transistoren handeln. Gemäß der vorliegenden Erfindung werden die Einrichtungen wünschenswerterweise in einer Speicheran-Ordnung, wie beispielsweise einer Random-Access-Speicheranordnung gemäß der herkömmlichen Praxis angeordnet.

Nachdem die Erfindung an einer allgemeinen Form beschrieben wurde/ wird sie nun insbesondere in bezug auf die in den Figuren 1 bis 5 dargestellte spezielle Ausführungsform beschrieben. In den Figuren 1 bis 5 ist eine Ausführungsform einer nicht selbstlöschenden, statischen, Speicherzelle mit wahlfreiem Zugriff gemäß der vorliegenden Erfindung dargestellt. Die dargestellte Zelle 10 enthält eine selbstlöschende, statische, bistabile Flip-Flop-Speicherzelle 12 und ein nicht selbstlöschendes elektrisch veränderbares Element 14 mit einem Floating-Gate. Die dargestellte Zelle 10 bildet einen Teil eines x-y-adressierbaren Speichers mit wahlfreiem Zugang und die selbstlöschende Speicherzelle 12 kann daher nachfolgend als eine statische RAM-Zelle bezeichnet werden, obwohl solche Zellen auch im Zusammenhang mit dem Aufbau anderer Speicheranordnungen verwendet werden können.

Die Figur* 1 zeigt im wesentlichen im richtigen Verhältnis eine genaue Aufsicht auf den Design eines Chips. Zahlreiche bekannte, nicht selbstlöschende statische RAM-Anordnungen neigen ebenfalls zum Design der Vorrichtung 10, der die Polysilizium-Elektrodenstruktur der Zelle der Anordnung darstellt. Der für die Anordnung 10 schematische Kreis ist in der Figur 5 dargestellt und zum Zwecke der deutlichen Beschreibung der vorliegenden Erfindung sind die Kreiselemente der Anordnung der Figur 1 in einer etwas vereinfachten Form in den Figuren bis 4 dargestellt. Wie in der Figur 1 dargestellt ist, ist das Layout für die Zelle 10 verhältnismäßig kompakt. Das Layout kann eine Einheit einer Anordnung mit wahlfreiem Zugriff sein, die ähnliehe aneinandergrenzende Zellen aufweist, die, wie dies dargestellt ist, im allgemeinen relative Zellenabmessungen auf-

030031/0828

weisen, wobei Fünf-Mikrometer Entwurfsregeln verwendet werden und wobei die Abmessungen einer Zelleneinheit etwa 82,5 μιχ 79 μΐη betragen.

In der Figur 2 sind η-implantierte Bereiche des Siliziumsubstrates 11 durch durchgezogene Linie und eine Querschraffur dargestellt. Um die zahlreichen Polysiliziumschichten der überlappenden Struktur der Anordnung 10 darzustellen, sind die aufeinanderfolgend abgeschiedenen PoIysilizium-Schichten durch unterschiedliche Linienführungen dargestellt. Das Muster der ersten Pqlysilizium-Schicht 50 ist durch durchgehende Linien mit zusätzlichen Punkten gekennzeichnet. Die zweite PolysiliziuHi-Schicht 52 ist durch durchgehende Linien mit zusätzlichen "x"-Markierungen gekennzeichnet. Schließlich ist die dritte Polysilizium-Schicht 54 durch strichlierte Linien dargestellt. Bereiche vergrabener Kontakte 61, 62, die die Polysilizium-Schicht mit der n-Kanalzone verbinden, sind durch eng gestrichelte Linien dargestellt. 3hden Figuren 1 und 2 sind Bereiche, die mit der Metallisierung verbinden, durch gekreuzte Quadrate dargestellt.

In der schematischen Darstellung der Figur 5 können die dargestellte statische RAM-Zelle 12 und die Anordnung mit dem wahlfreien Zugang, in der die Zelle angeordnete ist, einen im allgemeinen herkömmlichen Aufbau haben. Die RAM-Zelle kann dadurch ausgelesen werden und in diese Zelle kann dadurch eingeschrieben werden, daß die Zelle in einer geeigneten Weise adressiert wird, um ihren Stromzustand gemäß der herkömm-0 liehen Praxis zu ermitteln oder zu ändern. Dabei geschieht dies durch geeignete Verbindungen zur RAM-Anordnung und durch Chip-Interface-Schaltungen, wie die Speicherleitung 100, die Leitung 112 mit dem Potential Vss, die Leitung 104 mit dem Potential Vcc, die Y-Datenleitung 106 und die

030031/0828

BAD ORIGINAL

~¹⁵~ 3Q02492

komplementäre Y-Datenleitung 108. Bei diesen Leitungen handelt es sich um Metallleitungen, die Leistung und Signale über die Anordnung (Figur 2) führen und die eine Verbindung zu den einzelnen Zellen herstellen, wie dies jeweils durch X-Kennzeichnungen in den Leitungswegen dargestellt ist. Bei der dargestellten Ausführungsform kann es sich bei dem Potential Vss etwa um 0 Volt, bei dem Potential Vcc etwa um 5 Volt und bei dem Substratpotential Vbb etwa um -3 Volt handeln.

·

Die statische RAM-Zellenkomponente 12 ist durch ein dynamisches oder kapazitives Ungleichgewicht an das nicht selbstlöschende Element 14 mit dem Floating-Gate gekoppelt. Diese Kopplung ermöglicht die Speicherung des Strom-Speicherinhalts der selbstlöschenden, statischen RAM-Zelle 12 in dem nicht selbstlöschenden Element 14 nach einem Befehl der Bedienungsperson. Es ist auch eine Einrichtung zur kapazitiven Kopplung vorgesehen, um die Inhalte des nicht selbstlöschenden Elements 14 mit dem Floating-Gate in das selbstlöschende, statische RAM-Zellenelement 12 einzulesen, wenn dies nach einem Betrieb der geeigneten Kreiselemente gewünscht wird. Die Speicherinhalte der statischen RAM-Zelle 12 und des nicht selbstlöschenden Elements 14 können normalerweise voneinander unabhängig sein, wenn man vom speziellen Befehl zum unveränderten übertragen absieht. Insbesondere wird der Strom-Speicherinhalt der RAM-Zelle 10 nicht in dem nicht selbstlöschenden Speicherelement abgespeichert, wenn in die RAM-Zelle 12 durch die Einrichtung zur Zellenadressierung und zum Schreiben eingeschrieben wird. Stattdessen wird der Speicherinhalt der statischen RAM-Zelle 0 nur in dem nicht selbstlöschenden Element 14 durch den Betrieb des kapazitiv übertragenen Kreises nach einem speziellen Befehl "Speichern" gespeichert, wie dies noch ausführlicher beschrieben wird» Im wesentlichen tritt daher das nicht selbstlöschende Speicherelement 14 dem System 10 gegenüber als ein programmierbares Schatten-ROM (shadow ROM) in Erscheinung.

030031/0828

Wie ipi der Figur 5 dargestellt ist, kann die Einrichtung 10 eine statische RAM-Zelle 12 mit sechs Transistoren eines herkömmlichen Entwurfs und ein nicht selbstlöschendes Speicherelement 14 mit einem elektrisch änderbaren Floating-Gate enthalten . Bei dem Speicherelement 14 mit dem Floating-Gate handelt es sich um ein Element der Art, wie es.in der gleichzeitig angemeldeten Anmeldung "Substratgekoppelte Speicherzelle m it einem Floating-Gate..;¹ beschrieben ist.

Ein wichtiges Element der nicht selbstlöschenden Speicherzellenkomponente der vorliegenden Einrichtungen besteht in der elektrisch isolierbaren Vorspannungselektrode, die in dem Substrat an der Substratoberfläche in der Nähe eines Floating-Gates angeordnet ist und in bezug auf das Substrat einen entgegengesetzten Leitfähigkeitstyp aufweist. Die Vorspannungselektrode kann in dem Bereich angeordnet sein, der teilweise unterhalb einer Elektrode zum Speichern und Löschen angeordnet ist, und diese Elektroden sind voneinander durch ein Oxyd isoliert, das sowohl unterhalb des Floating-Gates als auch unterhalb der Elektrode zum Löschen bzw. Speichern angeordnet ist. Weil die Vorspannungselektrode gegenüber dem Substrat eine entgegengesetzte Leitfähigkeit aufweist, kann sie von dem Substrat elektrisch, durch eine pn-übergangswirkung unter dem Einfluß eines Sperrichtungspotentials getrennt werden. Es kann eine Einrichtung in den Anordnungen vorgesehen werden, mit deren Hilfe die Vorspannungselektrode in dieser Weise isoliert werdenkann. Eine Hauptfunktion der Vorspannungselektrode besteht darin,durch kapazitive Wirkung das Floating-Gate während der Elektroneninjektion zum Floating-Gate (d.h. während eines Schreibzyklus) und während einer Elektronenemission aus dem Floating-Gate (d.h. während eines Löschzyklus) in einer geeigneten Weise vorzuspannen.

Das Potential der Vorspannungselektrode kann durch ein Schaltkreiselement oder eine Schaltkreisvorrichtung gesteuert werden. Bei diesem Element bzw. bei dieser Vorrichtung kann es sich um einen in dem Substrat der Anordnung angeordneten Transistor

030031/0828

handeln, der die Vorspannungselektrode in einer vorgegebenen BezugsSpannungsquelle verbindet, wenn der Transistor eingeschaltet ist. Wenn das Schaltelement (beispielsweise der Schalttransistor) ausgeschaltet ist, wird die Vorspannungselektrode in bezug auf die Programmierelektrode , die unterhalb des Floating-Gates angeordnet ist, hinreichend positiv gemacht, so daß Elektronen von der Programmierelektrode zu dem Floating-Gate gelangen bzw. tunneln. Dabei wird das Potential des Floating-Gates dadurch geändert, daß es negativer gemacht wird. Diese negative Änderung des Potentials des Floating-Gates durch das Anlegen von Elektronen, kann durch eine geeignete Fühleinrichtung, wie beispielsweise einen MOS-Transistor, ermittelt werden. In einer ähnlichen Weise kann die Lösch/Speicherelektrode, die wenigstens teilweise das Floating-Gate überlappt und von dem Floating-Gate isoliert ist, auf ein vorgegebenes positives Potential gebracht werden, so daß Elektronen von dem Floating-Gate zu der Lösch/ Speicherelektrode tunneln. Auf diese Weise kann das Floating-Gate auf eine relativ positivere Spannung gebracht werden, die durch eine geeignete Einrichtung , wie beispielsweise einen Fühltransistor, ermittelt werden kann.

Es kann als Merkmal der Speichereinrichtung ein automatischer selbstregulierender Kompensationskreis körperlich in dem Bereich ausgebildet werden, über dem das Floating- Gate und die Vorspannungselektrode und das Substrat zusammenfallen, um den Stromimpuls in dem Floating-Gate während eines Schreibvorgangs zu formen, wenn Elektronen von dem Programm-Gate zu dem Floating-Gate fließen. Ein solches Kreismerkmal versucht die 0 Spannung an dem Tunneloxid zwischen den Unebenheiten des Programmier-Gates und des Floating-Gates zu minimalisieren. Nach einer großen Anzahl von Betriebszyklen werden jedoch höhere Spannungen gefordert, um infolge der in dem Oxyd eingefangenen Ladungen in das Floating-Gate einzuschreiben. Dieser Kreis stellt sich für diese Bedingungen auto-

030031/0828

matisch dadurch ein, daß er wenn dies gefordert wird, eine zusätzliche Spannung liefert. Es ist die Kombination, die darin besteht, eine minimale Spannung an dem Floating-Gate, eine Formung des Stromimpulses und eine eigene Spannung zur Kompensation der eingefangenen Ladungen vorzusehen, die ein Hauptelement zur Verlängerung der Anzahl der Nutzzyklen in den erfindungsgemäßen Einrichtungen darstellt. Außerdem wurden diese Merkmale auf eine sehr kompakte Weise durchgeführt, wobei die elektrische Halbleiternatur der Vorspannungselektrode und ihre Anordnung in der Oberfläche des Halbleitersubstrates verwendet werden. In dieser Hinsicht funktioniert die Vorspannungselektrode als eine variable kapazitive Koppeleinrichtung, wenn sie in einem elektrisch isolierten Zustand ist. Dabei koppelt die Koppeleinrichtung kapazitiv einen Hauptteil des Potentials der Lösch/Speicherelektrode an den Floating-Gate als eine Funktion des Potentials des Floating-Gates. Bei dieser Verbindung wird die kapazitive Kopplung des Potentials der Lösch/Speicherelektrode an das Floating-Gate verwendet, um ein Potential zwischen dem Floating-Gate und der Programmier-Elektrode zu erzeugen, das ausreicht, um Elektronen von der Programmier-r-Elektrode zu dem Floating-Gate zu übertragen. Die Kapazität der kapazitiven Koppeleinrichtung ist jedoch variabel, so daß der Teil des Potentials der Lösch/ Speicherelektrode , der an das Floating-Gate gekoppelt wird, mit der Abnahme des Potentials des Floating-Gates abnimmt, und mit einer zunehmenden Differenz zwischen dem Potential der Vorspannungselektrode und dem Floating-Gate noch kennzeichnender abnimmt. Demgemäß wirkt sich die Übertragung von Ladung von der Programmier-Elektrode an das Floating-Gate so aus, daß die kapazitive Kopplung und folglich auch die Übertragung von Ladung an das Floating-Gate abnehmen.

Wie in den Figuren dargestellt ist, wird die Zellenstruktur der Einrichtung 10 auf einem schichtförmigen monokristallinen p-Siliziumsubstrat 11 hergestellt, das in der dargestellten Ausführungsform 10 einen Akzeptor-Dotierpegel aufweisen kann,

030031/0828

SAD- ORIGINAL

der in dem Bereich von etwa 1x10 bis etwa 1x10 Atomen pro cm liegt. Ein elektrisch isoliertes Floating-Gate 2 aus Polysilizium ist in der Nähe des Substrates vorgesehen und kapazitiv mit einer Vorspannungselektrode 7 in dem Substrat gekoppelt. Die Vorspannungselektrode 7 ist in dem Substrat 11 ausgebildet und weist den entgegengesetzten Leitfähigkeitstyp wie das Substrat 1.1 auf. In der Ausführungsform 10 kann die Vorspannungselektrode 7 einen Donator-Verunreinigungs-

17 pegel aufweisen, der in einem Bereich von etwa 1x10 Atomen pro cm liegt. Die Vorspannungselektrode 13 kann durch herkömmliche Herstellungstechniken, wie beispielsweise durch Diffusion oder Ionenimplantation erzeugt werden. Bei der dargestellten Ausführungsform kann sie durch Ionenimplantation einer Donator-Verunreinigung bei einer Implantationsdichte

12 15 2

von 1x10 bis 1x10 Atomen pro cm bis zu einer Dicke von etwa 1 μπι hergestellt werden.

Die veränderliche Kapazität einer Elektrode in bezug auf einen Verarmungsbereich kann als Funktion des Potentials zwischen der Elektrode und dem Substrat dargestellt werden (BoyIeund Smith (1970), "Charge Coupled Semiconductor Devices", Bell Systems Technical Journal, 49, Seiten 587 - 593). In der dargestellten Ausführungsform kann die variable Kapazität CC2 des Floating-Gates 2 in bezug auf die Vorspannungselektrode 7 im wesentlichen durch die Gleichung:

CC2 = I2C_O

ο(Δ V-V_FB) B
30

ausgfedrückt werden. Dabei stellt C den maximalen Kapazitätswert(pro cm ) des Kondensators dar, der durch die benachbarten Oberflächen des Floating-Gates 2 gebildet wird. Diese Kapazität wird bestimmt als:

. - K.NX

X '

030031/0828

3002*92

wobei £ die dielektrische Konstante des Siliziumdioxid-Bereichs 5 zwischen dem Floating-Gate 2 und der Vorspannungselektrode 7 bedeutet. Bei dem Wert χ handelt es sich um die Dicke des dielektrischen Bereichs 5 zwischen dem Floating-Gate 2 und der Vorspannungselektrode 7. q bedeutet die Elektronenladung. K bedeutet die relativeDielektrizitätskonstante von Silizium. Bei K, handelt es sich um die relative

Dielektrizitätskonstante des Bereiches 21, der die Vorspannungselektrode 7 und das Floating-Gate 2 trennt. Bei N handelt es sich um die Dotierdichte der Vorspannungselektrode 7. Bei dem Ausdruck AV handelt es sich um das Potential Vl, der Vorspannungselektrode 7 minus dem Potential V„^ des Floating-Gates 2, wobei ΔV annähernd größer als Null ist und wobei V die Flachbandspannung (flat band voltage) bedeutet.

Demgemäß kann CC2 sich von einem Wert, der beinahe gleich C (einer Konstanten) für eine sehr hohe Dotierdichte (N) bis zu einem Wert von beinahe Null für eine sehr kleine Dotierdichte (N) ändern, wobei andere Parameter konstant sind. Die Kapazität CC2 wird daher kleiner , wenn das Floating-Gate beginnt Elektronen zu empfangen und negativer zu werden. Wenn jedoch 4V kleiner als Null ist, befindet sich die Kapazität CC2 im wesentlichen auf ihrem relativen konstanten, maximalen Wert C '. Die veränderliche Kapazität CC2 steuert die Spannung, die das Floating-Gate 12 mit der Zone 7 der Vorspannungselektrode koppelt. Die Potentialdifferenz zwischen der Programmier-Elektrode und dem Floating-Gate, die den Tunnelstrom treibt, kann daher vorteilhafterweise durch die Steuerung 0 der Dotierdichte N in der Vorspannungselektrode gesteuert werden.

Die dargestellte Speicherzelle 12 mit wahlfreiem Zugang weist den herkömmlichen MOS-RAM-Entwurf auf, der zwei kreuzgekoppelte-statische Inverterkreise enthält, die miteinander verbunden sind , um ein statisches Flip-Flop-Speicherelement mit sechs Transistoren zubilden. In dieser Hinsicht enthält das

030031/0828

RAM-Speicherelement 12 kreuzgekoppelte Flip-Flop -Transistoren 27, 28, die jeweils mit Verarmungs-Transistoren 31, 32 zum "Hochziehen" über jeweilige Datenknoten 29, 30 verbunden sind. Die Flip-Flop-Transistoren 27, 28 sind in einer geeigneten Weise mit Erdanschlüssen 24 verbunden, während die Verarmungs-Transistoren 31, 32 mit einem Anschluß der Versorgungsspannungsquelle Vcc verbunden sind. Die "X"-Auswahltransistoren 33, 34 der Anordnung ("Reihen"- oder "Wort"-Transistoren) sind in einer ähnlichen Weise mit den Datenknoten 29, 30 in der Gesamtspeicheranordnung, bei der die Einrichtung 10 einen Teil bildet, zum Zwecke der Auswahl verbunden. Die Auswahl der Zelle 12 in der Anordnung der Zellen kann dadurch bewerkstelligt werden, daß ein Potential Vcc an das Gate eines der X-Adressentransistoren 33 , 34 und an eine der Y-Adressenleitungen ("Spaltenleitung") angelegt wird, die zu den komplementären Datenausgangsknoten 35, 36

führt, wodurch bewirkt wird, daß der X-Adressentransistor eingeschaltet wird, und daher die Flip-Flop-Knoten der adressierten Zelle 12 mit den Bit-Leitungen Y und Y der Speicheranordnung in Übereinstimmung mit dem herkömmlichen RAM-Betrieb und der herkömmlichen Entwurfspraxis verbindet.

Das Auslesen aus der adressierten Zelle 12 wird dadurch ausgeführt, daß beide Bit-Leitungen über Widerstände mit hohen Werten an dem Potential Vcc gehalten werden. In Abhängigkeit von dem Zustand des Flip-Flops (einerder Transistoren 27, 28 ist eingeschaltet, der andere ist ausgeschaltet) fließt ein Strom in die eine oder die andere der Bit-Leitungen und das Auslesen kann dadurch bewerkstelligt werden, daß die Differenzströme gemessen werden. Das Einschreiben in die Zelle 12 kann dadurch in einer herkömmlichen Weise erfolgen, daß die Zelle 12 so adressiert wird, als ob ausgelesen werden soll und eine Bit-Leitung an einem Potential Vcc gehalten wird, während die andere Bit-Leitung auf das Substratpotential Vss gebracht wird.

Zu der Zelle 12 kann auf diese Weise über die Wort-X-Transis-

030031/0828

toren 33, 34 mit Daten und komplementären Daten, die jeweils an dem Y-Knoten³3ind dem.Y-Knoten 36 erscheinen, ein Zugriff geschaffen werden. Herkömmliche RAM-Lese- und Schreibvorgänge werden demgemäß durch die Datenknoten 35, 36 ausgeführt. Das kreuzgekoppelte, statische Flip-Flop wird durch

die Transistoren 27, 28, 31 und 32 gebildet, die solange wie Leistung (Vcc) andauernd an dem Anschluß 26 der Zelle 12 anliegt, komplementäre Zustände aufweisen, die an den Knoten und 30 erscheinen.
10

Der Aufbau der statischen RAM-Zelle 12 kann durch herkömmliche, bekannte Halbleiterprozesse und fotolithografische Techniken ausgeführt werden. Während in der dargestellten Ausführungsform 10 ein spezieller Aufbau des statischen RAM's gezeigt ist, wird festgestellt, daß auch ein anderer geeigneter" Aufbau angewendet werden kann. Beispielsweise können die in der Ausführungsform 10 als Verarmungsanordnungen dargestellte Transistoren 31 und 3 2 bei anderen Ausführungsformen durch geeignete Widerstände ersetzt werden. 20

Wie dies angezeigt ist, ist die RAM-Zelle an ein nicht selbstlöschendes Speicherelement 14 gekoppelt. Das dargestellte nicht selbstlöschende Zellenelement 14 weist ein Floating-Gate 2, eine Einrichtung zum übertragen von Elektronen in das Floating-Gate und eine Einrichtung zum Entfernen von Elektronen von dem Floating-Gate auf. Das Zellenelement 14 weist außerdem einen automatischen, selbstregulierenden Kreis auf, der versucht die Anzahl der nützlichen Schreibzyklen in dem nicht selbstlöschenden Element 14 zu vergrößern. Beim Betrieb bildet 0 das Übertragen von Elektronen auf das Floating-Gate zur Erzeugung eines relativen negativen Potentialspeicherzustandes auf dem Floating-Gate und das Entfernen von Elektronen von dem Floating-Gate zur Erzeugung eines relativen positiven Potentialspeicherzustandes die Basis für das Speichern in der nicht selbstlöschenden Speichereinrichtung 14. Die Ladungsübertragung zum Floating-Gate und das Entfernen von Ladung von dem Floating-Gate wird' durch Elektronentunnelung bewerk-

030031/0828

stelligt. Diese führt im wesentlichen dazu, daß kein Gleichstrom aus der Programmier-Versorgungsquelle mit der hohen Spannung gezogen wird. Das Erfordernis des kleinen Stromes an der Versorgungsquelle mit der hohen Spannung macht es möglich, diese Spannung auf dem Chip zu erzeugen und dies stellt einen wesentlichen Fortschritt dar. Der Tunnelstrom wird durch scharfe inseiförmige Unebenheiten unterstützt, die in dem nicht selbstlöschendenElement vorhanden sind, so daß relativ dicke Oxyde verwendet werden können, um die Tunnelglieder der Zelle zu trennen und doch beträchtliche Tunnelströme zu dem Floating-Gate und von dem Floating-Gate bei vernünftigen Spannungen zu ziehen. Eine weitere Eigenschaft der Unebenheiten besteht darin, daß diese dazu neigen, den Tunnelstrom hauptsächlich in einer singulären Richtung zu leiten. Sie zeigen keine symmetrischen Stromflußeigenschaften in zwei Richtungen für umgekehrte Felder. Eine Folge davon besteht darin, daß das nicht selbstlöschende Element 14 gegen einen Verlust des Speicherzustandes durch eine frühzeitige unerwünschte Entladung seiner elektronischen Ladung infolge einer Ausleseoperation oder des Betriebs einer benachbarten Zelle relativ gefeit bzw. immun ist. Da die Ausführungsform des dargestellten nicht selbstlöschenden Speicherelements durch Tunneleigenschaften zwischen Polysilizium-Elementen gesteuert wird, die körperlich oberhalb des Substrates angeordnet sind, das die statische RAM-Zelle enthält, die in großem Maße durch Erscheinungen in dem Substrat gesteuert wird, können das statische RAM und die nicht selbstlöschenden Elemente unabhängig optimiert werden. Es kann daher diese Kombination .der statischen RAM-Zelle und des nicht selbstlöschenden Elements leicht in Verbindung mit unterschiedlichen Technologien verwendet werden.

Bei der Ausführung der kapazitiven Kopplung wird einer der Knoten 29 der RAM-Zelle 12 kapazitiv über ein kapazitives Kreiselement 23 mit einer Kapazität C1 und einem Transistor an das nicht selbstlöschende Speicherelement 14 gekoppelt. Der komplementäre Datenknoten 30 wird in ähnlicher Weise

030031/0828

copy

BAD ORIGINAL

-24- 3002402

kapazitiv an das nicht selbstlöschende Element 14 und durch einen Transistor 20 an das kapazitive Kreiselement 17 gekoppelt, das eine Kapazität C2 aufweist. Die zahlreichen anderen Kreiskoppelelemente werden nachfolgend ausführlicher beschrieben. Es ist aber von Bedeutung festzustellen, daß die statische RAM-Zelle 12 nur kapazitiv mit dem nicht selbstlöschenden Element 14 gekoppelt ist. Es wird keine Offset-G leichstromlast an die Datenknoten 29 oder 30 des Flip-Flops durch das Interface mit dem nicht selbstlöschenden Element angelegt, so daß die statische RAM-Zelle 12 im wesentlichen in dem stabilen Zustand ausgewichen ist. Dies stellt eine bedeutende Verbesserung gegenüber dem Stand der Technik dar und führt zu verbesserten Arbeits- bzw. Betriebsgrenzen. Die Elektroden und Floating-Gate-Struktur der Einrichtung ist in der Figur 1 dargestellt , während die Figur 2 eine vereinfachte topografische Ansicht der RAM-Zelle 12 und des nicht selbstlöschenden Elements 14 darstellt, wobei die zahlreichen Komponenten der statischen RAM-Zelle 12 und der nicht selbstlöschenden elektrisch veränderbaren Komponente der Einrichtung 10 dargestellt sind, zusammen mit den geeigneten relativen Größen der verschiedenen Transistoren und Kapazitätselemente. Die Figuren 3 und 4 zeigen Querschnitte durch ausgewählte Elemente der Figur 2. Dabei wird einem Verfahrensschritt bei der Herstellung der Einrichtung gefolgt, der "Source-Drain-Dotierung" genannt wird, wobei zusätzliche dielektrische- und Metallisierung^schichten nach einer herkömmlichen Verfahrenstechnik und einer herkömmlichen Ausführungsform der Anordnung verwendet werden, um die Einrichtung zu vervollständigen. Der Aufbau und die Arbeitsweise des nicht selbstlöschenden Elements 14 stimmt im allgemeinen mit der Offenbarung der Patentanmeldung vom gleichen Tage "Substratgekoppelte Speicherzelle mit einem Floating-Gate...* überein, wobei verschiedene Zusatzelemente, die das Interface zu der statischen RAM-Zelle 12 bilden, vorgesehen sind.

Zur Herstellung der nicht selbstlöschenden Zelle 14 werden bei der bevorzugten Ausführungsform 10 drei Schichten 50,

030031/0828

und 54 aus Polysilizium in Verbindung mit zahlreichen Substratelementen und trennenden dielektrischen Schichten verwendet. Obwohl die dargestellte Einrichtung 10 , die die nicht selbstlöschende Zelle 14 enthält, in einer n-Kanal-MOS-Technologie hergestellt ist, können andere Herstellungsweisen und Ausführungsformen bzw. Möglichkeiten verwendet werden.

Die Struktur des wie in den Figuren 2 bis 4 dargestellten nicht selbstlöschenden Elementes wird auf einem p-Siliziumsubstrat 11 hergestellt, das außerdem eine Vorspannungselektrode 7 des entgegengesetzten Leitfähigkeitstyps des Substrats 11 enthält. Die Vorspannungselektrode kann durch herkömmliche Techniken wie beispielsweise durch einen Diffusionsschritt oder einen Ionenimplantationsschritt eingebracht werden. Ein thermisches Oxyd 4, das durch herkömmliche Techniken aufgewachsen werden kann, bis es etwa 12 000 A dick ist, wird auf dem Substrat 11 aus Isolationsgründen in der Zelle vorgesehen. Anschießend wird das thermische Oxyd in den Bereichen des Floating-Gates und der Elektroden des nicht selbstlöschenden Elements geätzt und wieder oxidiert, so daß dünnere Oxydschichten 5, 6 erzeugt werden, um das Substrat dielektrisch von den drei sequentiell abgeschiedenen, durch herkömmliche fotolithografische Techniken geformten, geätzten und oxidierten Polysiliziumschichten zu isolieren, die die Programmier-Elektrode 1, das Floating-Gate 2 , die Lösch/Speicherelektrode 3 und andere Kreiselemente und Verbindungsleitungen bilden. Diese thermischen Oxyd-Schichten 5, 6, die die Polysiliziumschichten von dem Substrat trennen, werden bei der bevorzugten Ausführungsform durch herkömmliche Techniken aufgewachsen, bis sie etwa 1000 A dick sind. Die Werte der Substratdotierung und der Oxyd-Dicke unterhalb der Steuer-Gates der verschiedenen Transistoren, wie beispielsweise des Koppeltransistors 8_;können in Übereinstimmung mit herkömmlichen Design-Techniken ausgewählt werden, um eine gewünschte Einsatzspannung zu erzeugen und das Gate der Transistoren, wie beispielsweise des Transistors 8,kann aus irgendeiner Polysilizium-Schicht gebildet werden, die mit dem Aufbau

030031/0828 BAD ORIGINAL

der Zelle zusammenpassen.

Die erste Polysilizium-Schicht wird bei annähernd 1000⁰C oxidiert und ein ähnliches Verfahren wird an der zweiten Schicht aus POlysilizium ausgeführt, um Unebenheiten 56 auf den oberen Oberflächen dieser Polysilizium-Schichten zu erzeugen, wie dies in den Figuren 3 und 4 durch die zägezahnartigen Linien dargestellt ist. Die unter solchen Bedingungen erzeugten Unebenheiten weisen eine Bereichsdichte

9 2

von etwa 5x10 pro cm , eine durchschnittliche Breite an der Basis von 456 A und eine durchschnittliche Höhe von 762 A auf. Die Unebenheiten erzeugen sehr hohe Felder, wenn relativ kleine Spannungen zwischen überlappende oder benachbarte Polysilizium-Schichten angelegt werden . Wenn die Unebenheiten relativ negativ vorgespannt werden, reichen diese Felder aus, um Elektronen in die relativ dicken Oxyd-Schichten 42, 43, 44 (die eine Dicke von 800 bis 1000 A aufweisen) zu injizieren, während im Durchschnitt eine relativ kleine Spannung (beispielsweise 25 Volt oder weniger) über das Oxyd angelegt wird. Wenn nur eine benachbarte Oberfläche der Polysilizium-Schicht 5 Unebenheiten aufweist, wird ein diodenähnlicher Effekt bewirkt, weil das Tunneln der Elektronen von der ebenen Oberfläche nicht vergrößert wird, wenn die Unebenheiten relativ positiv vorgespannt sind. Die Herstellungsbedingungen für die Unebenheiten können über einen ganzen Bereich schwanken und sind nicht auf das oben angegebene besondere Beispiel beschränkt. Wie dies dargestellt ist, sind die verschiedenen Schichten 50, 52, 54 aus Polysilizium, die die Elektroden und das Floating-Gate der Einrichtung 10 bilden, voneinander durch dielektrische Schichten aus Siliziumdioxid isoliert. Wie in den Figuren 2,3 und 4 dargestellt ist, handelt es sich bei dem überlappenden Bereich 18, 43 zwischen dem Floating-Gate 2 und der Programmier-Elektrode 1 um den Bereich, in dem Elektronen durch das Trennoxid von der Programmier-Elektrode zu dem Floating-Gate tunneln, wenn eine ausreichend große, relativ positive Spannung an dem Floating-Gate anliegt. Der überlappende Bereich 25 zwischen dem Lösch/ Speicher-Gate und dem Floating-Gate 2 ist der Bereich, in

030031/0828

dem Elektronen durch das Trenn-Oxyd 42 von dem Floating-Gate tunneln, wenn eine hinreichend große , relativ positive Spannung an dem Gate 3 anliegt. Das Gate 3 überlappt den Bereich 7, um einen Koppelkondensator 21 der Kapazität CC3 zu bilden, die durch den Überlappungsbereich und die Dicke der Isolierung 6, die Spannungsdifferenz des Lösch/Speicher-Gates 3 in bezug auf die Vorspannungselektrode 7 und die Gotierdichte N der Vorspannungselektrode gebildet wird. Das Floating-Gate 2 überlappt auch mit der Vorspannungselektrode 7 und bildet einen Koppelkondensator 22 mit einer Kapazität CC2, die durch den Überlappungsbereich, die Dicke der Isolierung 5, die Spannungsdifferenz des Floating-Gates 2 in bezug auf die Vorspannung der Elektroden 7 und die Dotierdichte N gebildet wird. Der Bereich 9 ist ein normal stark dotierter Bereich, der normalerweise während dem Prozeßschritt erzeugt wird, bei dem die Source-Drain-Bereiche der verschiedenen Transistoren gebildet werden. Das Kapazitätselement 25 mit der Kapazität CE, das Kapazitätselement 19 mit der Kapazität Csub und das Kapazitätselement 18 mit einer Kapazität Cj» werden so formuliert, wie dies in den Figuren dargestellt ist. Außerdem werden diese Kapazitäten durch die Eigenschaften verschiedener Strukturelemente der Einrichtung realisiert. In diesem Zusammenhang wird festgestellt, daß der Teilungskondensator bzw. der Split-Kondensator 23 , der eine Gesamtkapazität C1 aufweist, zwischen der ersten PoIysiliziumschicht und der dritten Polysiliziumschicht gebildet wird. Dieser Kondensator bewirkt zusammen mit der Kapazität des Gates des Transistors 8, daß der Knoten 29 während eines Zyklus, in dem die Leistung angeschaltet wird, (der das Anlegen von Leistung mit einem Potential Vcc enthält) langsamer ansteigt als der Knoten 30, vorausgesetzt, daß der Transistor 20sich in einem nicht leitenden Zustand befindet. Der Kondensator 17 mit der Kapazität C2 ist zwischen der ersten Polysiliziumschicht und dem Substratbereich vorhanden. Die totale Kapazitat der Kapazität C2 und der Kapazität des Gates des Transis-

• tors 20 wird so eingestellt, daß sie im wesentlichen größer ist als die Gesamtkapazität der kapazität C1 und der Kapazität des Gates

030031/0828

3002482

des Transistors 8, um zu bewirken, daß der Knoten 30 beim Anlegen von Spannungen langsamer ansteigt als der Knoten 29. Der Kondensator 18 mit einer Kapazität Cp wird zwischen dem Floating-Gate aus Polysilizium des Transistors 20 und der ersten PolySiliziumschicht 50 ausgebildet. Dieser Kondensator bildet eine Struktur zum Tunneln von Elektronen von der Programmier-Elektrode 1 der ersten Polysiliziumschicht 50 zu dem Floating-Gate 2. Das Tunneln tritt ein, wenn ein ausreichend großes elektrisches Feld an dem Kondensator 18 während des Programmieren^ entwickelt wird. Der Löschkondensator 25 mit einer Kapazität CE ist zwischen der Lösch/Speicherelektrode 3 und der dritten Polysiliziumschicht und dem Floating-Gate 2 vorhanden. Dieser Kondensator 25 bildet eine Struktur, die das Tunneln von Elektronen von dem Floating-Gate 2 zu der Lösch/Speicherelektrode 3 ("Xöschen") ermöglicht.

Das Tunneln tritt ein, wenn ein ausreichend großes elektrisches Feld an dem Kondensator 25 entwickelt wird. Der Kondensator koppelt auch während des Programmiervorgangsetwas Potential an das Floating-Gate . Der Kondensator 21 mit einer Kapazität CC3 besteht zwischen der Lösch/Speicherelektrode 3 und der in dem Substrat durch Implantation hergestellten n-Vorspannungselektrode 7. Dieser Kondensator erzeugt die Kopplung durch ein elektrisches Potential an das Floating-Gate über den Kondensator 22 , wenn der Transistor 8 ausgeschaltet ist. Der Kondensator 22 mit einer Kapazität CC2 besteht zwischen dem Floating-Gate 2 und dem in dem Substrat implantierten η-Bereich der Vorspannungselektrode 7. Wenn der Transistor 8 sich in einem nicht leitenden Zustand befindet, koppelt das elektrische Potential von der Lösch/Speicherelektrode 3 (über den Kondensator 21> zur Vorspannungselektrode 7, und dann von der Vorspannungselektrode 7 zu dem Floating-Gate 2 (über die Kapazität 22). Wenn eine Spannung an die Elektrode 3 angelegt wird, wenn der Transistor 8 sich-in einem leitenden Zustand befindet, wird die Vorspannungselektrode 7 auf Masse potential gehalten und die Kapazität 22 hält das Floating-Gate-Potential klein, so daß ein großes Feld an dem Kondensator 25

030031/0828

^29-

entwickelt werden kann. Bei dem Kondensator 19, der eine Kapazität Csub aufweist, handelt es sich um einen ungewünschten parasitären p-n-übergangskondensätor, der den Kondensator 22 und den Kondensator 21 von der Lösch/Speicherelektrode 3 während des Programmieren entkoppelt. Dieser Kondensator sollte minimalisiert werden. Wie dies angedeutet ist, handelt es sich bei dem Transistor 8 um einen Transistor, der den Zustand der RAM-Zelle 12 fühlt bzw. ermittelt und dem nicht selbstlöschenden Element 14 den Befehl gibt, in Abhängigkeit 0 von dem Speicherzustand der RAM-Zelle 12 zu programmieren oder zu löschen, um den Speicherzustand der RAM-Zelle unverändert zu übertragen. Bei dem Transistor 20 handelt es sich um einen Tiansistor , der den Zustand des selbstlöschenden Elements 14 andie RAM-Zelle 12 überträgt. Die Funktionen dieser Kapazitäten^des Kondensators 21, des Kondensators 22, des Kondensators 17 und der Transistoren 8 und 20 werden im Zusammenhang mit der Beschreibung des Betriebs der Zelle erarbeitet.

Dadurch, daß man einen Prozeß zur Herstellung eines n-Kanal-Silizium-Gates und mit drei Polysiliziumschichten verwendet, kann eine herstellbare_/kompakte, leicht zu betreibende nicht selbstlöschende statische RAM-Einrichtung 10 erzeugt werden, die so aufgebaut "ist, wie dies dargestellt ist, und die beispielsweise im Zusammenhang mit Mikrocomputer-Anwendungen verwendet werden kann. Eine Anordnung der Speichereinrichtungen kann als ein herkömmliches RAM mit der Möglichkeit der Datenspeicherung bei Wegnehmen der Leistung ("Ausfallschutz") oder als ein selbstlöschendes RAM zusammen mit einem nicht selbstlöschenden ROM verwendet werden. Die Zelle kann zwei unabhäiijLge Daten-Bits, eines in dem RAM -Bereich 12 und eines in dem nicht selbstlöschenden Teil 14 jeder Zelle speichern.

Es ist von Bedeutung festzustellen, daß die RAM-Zelle 12 unabhängig von der ROM-Zelle 14 funktionieren kann und daß ein

030031/0828

nicht selbstlöschendes Speichern nicht notwendigerweise mit jedem herkömmlichen RAM -Schreibzyklus eintritt. Stattdessen tritt das nicht selbstlöschende Speichern nur ein, wenn ein Speicherbefehl an die Speicheranordnung gegeben wird. In RAM-An-Ordnungen der Einrichtung 10 können die Anordnungen als ein System verwendet werden, um ein RAM-Datenmuster in die entsprechenden nicht selbstlöschenden Elemente mit den Floating-Gates einzubringen. In dieser Verbindung kann der entsprechende Teil des nicht selbstlöschenden Elements der An-Ordnung als ein elektrisch änderbarer Festwertspeicher (ROM) funktionieren bzw. arbeiten. In der folgenden Beschreibung wird das nicht selbstlöschende Element 14 der Einfachheit halber als ROM bezeichnet. Weil in dem nicht selbstlöschenden ROM-Element 14 Daten für einen zukünftigen Abruf zur RAM-Zelle gespeichert werden können, kann die Arbeitsweise dieser Datenspeicherung wünschenswerterweise bei einem völligen Leistungsausfall oder in anderen solchen Umständen verwendet werden, bei denen ein herkömmliches RAM seine Daten so verlieren würde, daß sie nicht wieder beschaffen werden könnten. 20

Weil außerdem das RAM-Teil 12 und das ROM-Teil 14 der Zelle in bezug aufeinander "transparent" sind, kann der RAM-Bereich im wesentlichen unabhängig von dem Datenzustand des ROM Bereichs betrieben werden. Infolge dieses Merkmals und weil der RAM-Bereich den wahren Datenzustand des ROM-Bereichs nach dem Einschalten der Leistung unverändert überträgt, kann ein willkürliches Anfangsprogramm, wie es in einer herkömmlichen Weise in durch Masken programmierbaren ROM-Speichern gespeichert ist, automatisch in den RAM-Bereich der Anordnung einer Speicheranordnung der Einrichtungen 10 eingegeben werden, wenn das System wieder mit Leistung versorgt wird. Die gespeicherten Daten oder das Programm des ROM können im wesentlichen unbegrenzt zum wiederholten Abruf zu den entsprechenden RAM-Zellen zurückgehalten werden . Beim Betrieb der Einrichtung 10, während dem eine Versorgungsspannung des Potentials Vcc an die RAM-Zelle 12 gelegt wird, kann der Speicherzustandsin-

030031/0828

halt des statischen RAM-Bereichs 12 unverändert in den ROM-Bereich 14 dadurch übertragen werden, daß ein einziger Speicherirapuls "Speichern" von etwa 25 Volt an die Lösch/Speicherelektrode 3 durch einen geeigneten Steuerkreis (nicht dargestellt) angelegt wird, der so aufgebaut ist, daß er sich auf dem Chip oder außerhalb des Chips befindet. Wenn die Versorgungsspannung von der RAM-Zelle 12 entfernt wird, behält das ROM 14 diese Daten im wesentlichen unbegrenzt aufrecht oder das ROM 14 behält diese Daten solange unverändert aufrecht, bis sie geändert werden. Wenn die Betriebsspannung (Vcc) wieder an die- statische RAM-Zelle 12 angelegt wird, überträgt sie automatisch nicht zerstörend und unverändert die Daten des ROM-Teils 14. Die RAM-Zelle 12 "erinnert'⁵'sich daher in welchem Zustand sie sich befand.bzw. in welchem Zustand sie zurückgelassen wurde, als die Versorgungsspannung entfernt wurde; oder genauer gesagt, wann der Befehlsimpuls "Speichern" von 25 Volt zuletzt erschienen ist.

Beim Betrieb kann sich der Knoten 29 der bistabilen RAM-Zelle entweder auf einem höheren oder einem tieferen elektrischen Potential befinden, wobei der Knoten 30 den Zustand des entgegengesetzten elektrischen Potentials aufweist. Die kapazitive Kopplungseinrichtung zum Koppeln der RAM-Zelle 12 an das nicht selbstlöschende Element 14 ist geeignet, den Speicherzustand der RAM~Zelle 12. zu erfühlen bzw. zu ermitteln, Auf der Grundlage dieser Ermittlung bestimmt die kapazitive Kopplungseinrichtung , ob*Elektronen auf das Floating-Gate injiziert werden oder ob Elektronen von dem Gate 2 entfernt werden müssen, um den Speicherzustand der RAM-Zelle 12 unverändert zu übertragen. In diesem Zusammenhang wird festgestellt, daß wenn der Knoten 29 hochpegelig ist, der Transistor 18 leitet und der Drain-Bereich des Transistors 8 die große Inversionsplatte (η-Typ) der Kondensatoren 21 und 22 an Masse koppelt. Wenn der Impuls "speichern" von etwa 25 Volt an die Lösch/Speicherelektrode 3 angelegt wird, entwickelt sich ein elektrisches Feld am Kondensator 25 , das hinreichend groß ist, damit Elektronen von dem Floating-Gate 2 zur Elektrode

030031/0828

~³²' 30Q2492

tunneln können. Bei dem Floating-Gate 2 handelt es sich wiederum um das Gate des Transistors 20 Wenn nun der gesarate Kreis 10 abgeschaltet wird, wobei die gesamte Spannung entfernt wird, und wenn dann die Versorgungsspannung Vcc für das RAM wieder auf annähernd 5 Volt angeschaltet wird, wird der Zustand des nicht selbstlöschenden Elements 14 unverändert auf die RAM-Zelle 12 übertragen. In diesem Zusammenhang wird festgestellt, daß die Lasttransistoren 31 und 32 vom Verarmungstyp versuchen, die Knoten 29 und 30 jeweils hochzuziehen. Weil jedoch der Transistor 20 leitet, (sein Gate ist positiv geladen) und weil die Kapazität des Knotens 30 plus der Kapazität C2 des Kondensators T 7 plus der Kapazität des Gates des Transistors größer ist als die Kapazität des Knotens 29 plus der Kapazität C1 des Kondensators 23 plus der Kapazität des Gates des Transistors 8, wird bei der dargestellten Ausführungsform der Knoten langsamer" hochgezogen als der Knoten 29. Wenn der Knoten 29 annähernd 1 Volt erreicht, schaltet der kreuzgekoppelte Verstärker ein und setzt den Knoten 29 hochpegelig und den Knoten tiefpegelig.

Wenn andererseits der Knoten 29 anfangs tiefpegelig ist, ist der Transistor 8 ausgeschaltet (nicht leitend) und die große n-Inversionsplatte der Kondensatoren 21 und 22 der Vorspannungselektrode 7 kann floaten. Wenn ein Impuls "speichern" von etwa 25 Volt an die Lösch/Speicherelektrode 3 angelegt wird, koppelt der Kondensator 21 Potential über den Kondensator 22 an das Floating-Gate 2. Der Spannungsimpuls "speichern" von 25 Volt koppelt auch ein wenig über den Kondensator 25 an das Floating-Gate 2. Die Nettowirkung besteht darin, daß ein Feld am 0 Kondensator 18 erzeugt wird, das ausreichend groß ist, um zu bewirken, daß Elektronen in das Floating-Gate 2 von der Programmierelektrode 1 tunneln und das Floating-Gate negativ laden. Bei einem negativen Floating-Gate ist der Transistor 2Q ausgesqhaltet (nicht leitend).

030031/0828

Der gesamte Kreis kann dann von der Versorgungsspannung getrennt werden und die Versorgungsspannung Vcc kann dann eingeschaltet werden. Wie bereits zuvor versuchen die Transistoren 31 und 32 die Knoten 29, 30 jeweils hochzuziehen. In diesem Fall ist jedoch die Kapazität des Knotens plus der Kapazität C1 des Kondensators 23 plus der Kapazität des Gates des Transistors 8 größer als die Kapazität des Knotens 30 (der Transistor 20 ist ausgeschaltet). Der Knoten 3 wird daher geringfügig hochpegeliger als der Knoten 29 und er wird daher bewirken, daß der kreuzgekoppelte Verstärker einschaltet und den Knoten 30 hoch- und den Knoten 29tiefpegelig setzt, wie dies der Fall war, wenn zuvor ein Speicherbefehlsimpuls erschien, um den Zustand des RAM an das Element 14 mit dem Floating-Gate unverändert zu übertragen.

Es ergibt sich dementsprechend, daß beim Betrieb der Einrichtung 10, wenn die RAM-Zelle 12 in einem bestimmten Speicherzustand ist, (Knoten 29 hochpegelig und Knoten 30 tiefpegelig oder Knoten 29 tiefpegelig und Knoten 30 hochpegelig), der ROM-Bereich 14 diesen Zustand unverändert in einer Weise über trägt, daß nach einem Einschalten der Versorgungsspannung der Bereich 12 der RAM-Zelle denselben Zustand von dem Bereich des ROM direkt unverändert zurücküberträgt.

Um Daten aus der nicht selbstlöschenden ROM-Zelle 14 zur RAM-Zelle 12 abrufen zu können, wenn die Spannungsversorgung Vcc (wieder)eingeschaltet ist, sollten zahlreiche Kapazitätsbeziehungen erfüllt sein. Um Daten von der ROM-Zelle 14 zur RAM-Zelle 12 unter Kreisbedingungen, zu denen der Transistor 20 ausgeschaltet ist, abrufen zu können, sollte die Kapazität C1 des Kondensators 23 plus der Kapazität des Gates des Transistors 8 groß genug sein, um sicherzustellen, daß der Knoten 29 immer langsamer als der Knoten 30 hochgezogen wird und bewirkt, daß der kreuzgekoppelte Verstärker der RAM-Zelle 12 den Knoten 29 tiefpegelig (aus) und den Knoten hochpegelig (ein) einstellt.

030031/0828

Um Daten zur RAM-Zelle 12 von der ROM-Zelle 14 unter Bedingungen abrufen zu können, zu denen der Transistor 20 eingeschaltet ist, sollte die Kapazität C2 des Kondensators plus der Kapazität des Gates des Transistors 20 in einem ausreichenden i-Iafie größer sein als die Kapazität C1 des Kondensators 23 plus der Kapazität des Gates des Transistors 8, um zu bewirken, daß der kreuzgekoppelte Verstärker der RAM-Zelle 12 den Knoten 30 tiefpegelig und den Knoten 29 hochpegelig einstellt. Im folgenden werden repräsentative Kapazitätswerte dieser Kapazitäten für die dargestellte Ausführungsform 10 angegeben:

Knoten 29 etwa 0,10 Picofarad

Knoten 30 (bei eingeschaltetem. Transistor 20) 2Q etwa 0,20 Picofarad

Knoten 30 (bei ausgeschaltetem Transistor 20) etwa 0,05 Picofarad.

Die beschriebene nicht selbstlöschende statische RAM-Zelle weist infolge eines in der nicht selbstlöschenden Einrichtung vorhandenen selbstregulierenden und kompensierenden Kreises weitere Vorteile auf, und versucht, die Anzahl der Nutzzyklen in der nicht selbstlöschenden Einrichtung zu vergrößern, wie dies in der oben erwähnten Patentanmeldung "Substratgekoppelte Speicherzelle mit einem Floating-Gate" 0 von gleichem Tage beschrieben ist. Wie aufgezeigt wurde, kann eine Anordnung aus einer Anzahl solcher Speichereinrichtungen in einer einfachen Weise auf einem Substrat eines Chips gebildet werden, wobei geeignete Hilfskreise und Zwischenverbindungen zur Bildung einer nicht selbst-5 löschenden adressierbaren statischen RAM-Speichereinrichtung vorgesehen sind. Die Daten des gesamten RAM-Bereichs der Anordnung können leicht an den entsprechenden ROM-Bereich der Anordnung übertragen und an die RAM-Anordnung nach dem Einschalten der Versorgungsspannung der RAM-Anordnung unver-0 ändert zurückübertragen werden.

030031/0823

Bei der Erfindung enthält eine nicht selbstlöschende Halbleiterzelle eines Speichers mit wahlfreiem Zugang eine statische RAM-Zelle und ein nicht selbstlöschendes Speicherelement, das mit der statischen RAM-Zelle durch Kapazitätskopplung derart verbunden werden kann, daß die Inhalte der RAM-Zelle direkt und unverändert an das nicht selbstlöschende Element übertragen werden können und daß die Inhalte der nicht selbstlöschenden Speicherzelle nach dem Anlegen der Versorgungsspannung an die RAM-Zelle zur RAM-Zelle unverändert übertragen werden. Bei dem nicht selbstlöschenden Speicherelement kann es sich um eine Zelle mit einem substratgekoppelten Floating-Gate handeln, die selbstregulierte und durch Unebenheiten vergrößte Tunnelströme aufweist.

030031/0828

Claims

Patentanwälte Dipl.-Ing. H. ^'eickwann, Dtvl.-Phys. Dr. K. Fincke

Dipl.-Ing. R A.¥eickmann, Dipl.-Chem. B. Huber

DR.ING.H.LISKA 3002492

SOOQ MÜNCHEN U, DEN

POSTFACH 860820

MÜHLSTRASSE 22, RUFNUMMER 98 3921/22

38042

XICOR, I2JC.

Alexander Court

los Altos, California, T.St.A.

Ficht selbstlöschende Speichereinrichtung und Verfahren zum Betrieb dieser Einrichtung.

Patentansprüche

Nicht selbstlöschende Speichereinrichtung mit einer selbstlöschenden Halbleiter-Speicherzelle zum Speichern von binären Daten, mit einer Einrichtung zum Auslesen aus der selbstlöschenden Speicherzelle und zum Einschreiben in die selbstlöschende Speicherzelle, und mit einer nicht selbstlöschenden Speichereinrichtung, dadurch gekennzeichnet, daß die nicht selbstlöschende Speichereinrichtung (14) einen elektrisch isolierten Floating-Gate-Leiter (2) zum Speichern von binären Daten in der Form eines elektrischen Ladungspegels von zwei unterschiedlichen elektrischen Ladungspegeln an dem Floating-Gate-Leiter (2) aufweist, daß eine Einrichtung zum kapazitiven Koppeln der selbstlöschenden Speicherzelle (12) an die nicht

030031/0828

selbstlöschende Speichereinrichtung (14) und zum unveränderten Übertragen des Speicherzustandes der bistabilen Speicherzelle (27, 28, 31, 32} an die Floating-Gate-Komponente in der Form eines vorgegebenen elektrischen Ladungspegels der elektrischen Ladungspegel des Floating-Gate-Leiters {2} vorgesehen ist, und daß eine weitere Einrichtung zum kapazitiven Koppeln des Floating-Gate-Leiters (2) der nicht selbstlöschenden Speichereinrichtung {14} an die selbstlöschende Speicherzelle (12) zum unveränderten übertragen des Speicherzustandes des Floating-Gates (2} an die selbstlöschende Speicherzelle (12) nach dem Anlegen einer elektrischen Versorgungsspannung an die selbstlöschende Speicherzelle (12) vorgesehen ist,
2. Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß als selbstlöschende Speicherzelle ein bistabiles, kreuzgekoppeltes Speicher-Flip-Flop (27, 28, 31, 32) vorgesehen ist.
3. Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß als Speicherzelle eine statische Speicherzelle mit wahlfreiem Zugriff vorgesehen, ist, die sechs n-Kanal-Transistoren auf-

-, weist.
4. Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß als Speicherzelle eine statische Speicherzelle mit wahlfreiem Zugriff vorgesehen ist, die vier n-Kanal-Transistoren aufweist.
5. Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß als Speicherzelle eine statische Speicherzelle mit wahlfreiem Zugriff vorgesehen ist, die sechs CMOS/SoS-Transistoren aufweist.
6. Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß als Speicherzelle eine statische Speicherzelle mit wahlfreiem Zugriff vorgesehen ist, die sechs CMOS-Transistoren mit Substratanschluß aufweist.

030031/0828

3QQ2492
7. Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß als selbstlöschende Speicherzelle eine dynamische Speicherzelle vorgesehen ist.
8. Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die nicht selbstlöschende Speichereinrichtung (14) eine Mehrzahl von Elektroden aufweist und daß wenigstens zwei dieser Elektroden und das Floating-Gate (2) mit drei Schichten aus Polysilizium ausgebildet sind.
9. Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß Unebenheiten vorgesehen sind, um einen Elektronenfluß zu dem Floating-Gate-Leiter (2) und von dem Floating-Gate-Leiter (2) der nicht selbstlöschenden Speichereinrichtung (14) zu verbessern.
10. Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Anlegen einer einzigen Steuersignalspannung zum Speichern an die Zelle bewirkt, daß die Inhalte der selbstlöschenden Speicherzelle in die nicht selbstlöschende Speichereinrichtung übertragen werden.
11. Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine integrierte Kreisanordnung mit einer Mehrzahl von Zellen mit selbstlöschenden Speicherzellen und nicht selbstlöschenden Speichereinrichtungen vorgesehen ist.
12. Verfahren zum nicht selbstlöschenden Speichern von binärer Information in einem integrierten Hälbleiterkreis, dadurch gekennzeichnet, daß einer der binären Speicherzustände einer selbstlösehenden Halbleiter-Speicherzelle mit in ihr gespeicherter Information kapazitiv abgefühlt bzw. ermittelt wird, daß ein vorgegebener elektrischer Ladungspegel von zwei elektrischen Ladungspegeln auf einem dielektrisch isolierten Floating-Gate-Leiter entsprechend dem kapazitiv ermittelten

030031/0828

Speicherzustand der selbstlöschenden Speicherzelle erzeugt wird, ohne daß der Speicherzustand der selbstlöschenden Speicherzelle geändert wird, daß nachfolgend der eine Ladungspegel der beiden Ladungspegel des Floating-Gate-Leiters kapazitiv abgefühlt bzw. ermittelt wird, und daß in der selbstlöschenden Speicherzelle der Speicherzustand der beiden Speicherzustände erzeugt wird, der dem Gate-Leiter entspricht.

030031/0828