DE3121753C2

DE3121753C2 -

Info

Publication number: DE3121753C2
Application number: DE3121753A
Authority: DE
Inventors: Franco Ravenna It Miccoli; Giuseppe Dr. Saronno Varese It Corda
Original assignee: SGS ATES Componenti Elettronici SpA
Current assignee: STMicroelectronics SRL
Priority date: 1980-06-04
Filing date: 1981-06-01
Publication date: 1988-10-20
Also published as: FR2484124A1; JPS5752171A; DE3121753A1; IT8022538A0; US4412311A; GB2077492A; GB2077492B; FR2484124B1; IT1209227B

Description

Die Erfindung betrifft eine nichtflüchtige Halbleiterspeicherzelle nach dem Oberbegriff des Anspruchs 1.

Derartige Speicher werden normalerweise mit der Abkürzung EAROM (Electrically Alterable Read Only Memory), d. h. elektrisch veränderbare Festwertspeicher, bezeichnet und verwenden als Element zum Speichern von Daten eine Vorrichtung, die im wesentlichen wie ein Feldeffekttransistor mit isoliertem Gate (IGFET = Insulated Gate Field Effect Transistor) funktioniert. Es sind derartige Vorrichtungen bekannt, die hergestellt werden mit dem Verfahren für MOS mit Silizium-Gate, und die eine doppelte Schicht aus polykristallinem Silizium aufweisen und als zugängliche Elektroden eine Source, ein Drain und wenigstens ein Gate haben und zusätzlich eine nicht zugängliche Elektrode, die in das das Gate vom Halbleitersubstrat trennende Oxid eingetaucht ist und gewöhnlich als Floating-Gate, d. h. potentialmäßig schwimmendes oder freischwebendes Gate, bezeichnet wird. Wenn eine geeignete Spannung an die zugänglichen Elektroden der Vorrichtung angelegt wird, können ständig Elektronen in das Floating-Gate geladen (Einschreiben) oder aus diesem herausgenommen (Löschen) werden, so daß sich das Speicherelement in einem von zwei unterschiedlichen elektrischen Zuständen befinden kann, die zwei unterschiedlichen Pegeln des Leitungsschwellenwertes des IGFET entsprechen, denen die beiden Pegel einer binären Information zugeordnet werden können. Diese Veränderungen sind möglich aufgrund des Phänomens des Übergangs von Ladungen durch das Oxid, das das Floating-Gate umgibt. Im einzelnen erfolgt das Einschreiben dadurch, daß im Kanal des IGFET Elektronen hoher Energie erzeugt werden und daß eine Spannung an das zugängliche Gate bzw. die zugänglichen Gates angelegt wird. Über dem Oxid, das das Floating-Gate vom Kanal trennt, baut sich auf diese Weise ein elektrisches Feld auf, das ausreichend stark ist, um die Elektronen hoher Energie zu veranlassen, das Oxid zu durchqueren, bis sie das Floating-Gate erreichen, in dem sie eingefangen bleiben. Die Löschung wird dadurch erreicht, daß ein starkes elektrisches Feld zwischen dem Floating-Gate und einem der zugänglichen Gates gebildet wird. Schließlich wird das Lesen dadurch ausgeführt, daß geprüft wird, ob der Transistor leitet oder nicht, wenn an das zugängliche Gate oder an die zugänglichen Gates eine Spannung angelegt wird, deren Größe zwischen den beiden Schwellenwerten liegt, die durch das Floating-Gate in seinen beiden möglichen Ladungszuständen definiert sind.

Man hat festgestellt, daß sowohl die Einschreibezeit als insbesondere auch die Löschungszeit in dem Maße erhöht werden müssen, in dem die Zahl der Programmierzyklen anwächst. Dieses Erfordernis erscheint dadurch verursacht zu sein, daß die Leitung durch das Oxid schrittweise geringer wird, weil Elektronen in diesem Oxid eingefangen werden. Die Nutzungsdauer des Speichers ist daher begrenzt durch die maximale Löschungszeit, die im besonderen Anwendungsfall des Speichers erreicht werden kann.

Theoretisch wäre es möglich, anstelle einer Erhöhung der Programmierzeiten die Spannung zu erhöhen, die an den Elektroden der Zellen anliegt. Diese Erhöhung ist in der Praxis jedoch auf eher niedrige Werte begrenzt durch die physikalischen Eigenschaften der Zellen und würde in jedem Fall ein rascheres Altern der Zellen aufgrund der größeren Stromdichten durch das Oxid herbeiführen.

Eine Speicherzelle der eingangs genannten Art ist beispielsweise in der US-PS 41 22 544 oder im IEEE Trans. Electron Devices, Vol ED-24 No. 5, Mai 1977, S. 606-610 beschrieben.

Diese Zelle besitzt in einer einzigen Struktur einen Speichertransistor und einen Selektionstransistor, von denen jede nur ein zugängliches Gate hat, so daß ihre Abmessungen stark verringert sind. Dieser Speicher erfordert jedoch für seinen Betrieb verhältnismäßig hohe Spannungen, insbesondere zum Löschen (25-30 Volt), die außer dem Nachteil der ungünstigen Beeinflussung der Nutzungsdauer des Speichers nicht den Einsatz in solchen Vorrichtungen und Geräten erlauben, die sich durch niedrige Speisespannungen auszeichnen (15-20 Volt).

Bei der bekannten Halbleiterspeicherzelle ist das Floating- Gate auf einen Teil der Länge der Kanalzone zwischen Source und Drain begrenzt. Sowohl beim Einschreiben als auch beim Löschen findet der Ladungsträgertransport zum oder vom Floating-Gate durch Elektronenstrom mit negativ hoher Stromdichte durch die dem Floating-Gate benachbarten Oxidschichten statt. Da die Anzahl der im Oxid eingefangenen und dort dauerhaft festgehaltenen und das Alterungsphänomen hervorrufenden Elektronen von der Stromdichte abhängt, führen die hohen Stromdichten zu einer raschen Alterung und mithin zu einer nur relativ geringen Anzahl der möglichen Einschreib- und Lösch-Zyklen.

Der Erfindung liegt die Aufgabe zugrunde, eine nichtflüchtige Halbleiterspeicherzelle (EAROM-Speicherzelle) der im Oberbegriff des Anspruchs 1 angegebenen Art derart weiterzubilden, daß sie weniger anfällig gegenüber Alterungsphänomenen des Oxids ist, sowohl bei relativ niedrigen Einschreibspannungen als auch bei relativ niedrigen Löschspannungen betrieben werden kann, mit guter Reproduzierbarkeit der elektrischen Eigenschaften und hoher Integrationsdichte herstellbar ist und mit den üblichen Silizium-Gate-Integrationsverfahren kompatibel ist.

Die Lösung dieser Aufgabe ist im Kennzeichnungsteil des Anspruchs 1 angegeben. Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Die Erfindung ist nachstehend an einem Ausführungsbeispiel erläutert, das in der Zeichnung dargestellt ist.

Es zeigen:

Fig. 1a und 1b eine Schnittdarstellung bzw. eine Draufsicht einer bekannten Zelle, wie sie z. B. in Fig. B der US-PS 41 22 544 gezeigt ist,

Fig. 2a und 2b eine Schnittdarstellung und eine Draufsicht einer Zelle gemäß der Erfindung und

Fig. 3 das den Zellen der Fig. 1 und 2 entsprechende Ersatzschaltbild.

Die in den Fig. 1a und 1b dargestellte bekannte Zelle hat ein Substrat 2 aus monokristallinem Silizium, das mit zu P-Leitfähigkeit führenden Fremdstoffen dotiert ist, und in dem zwei Zonen 4 und 6 mit N-Leitfähigkeit gebildet sind, die in dem Substrat 2 eine Zone 8 mit einer Breite L von etwa 9 µm begrenzen. Eine Elektrode 10 aus polykristallinem Silizium mit N-Leitfähigkeit erstreckt sich über den größten Teil der Zone 8 und ist gegenüber dieser durch eine Schicht 12 aus Siliziumdioxid mit einer Dicke von etwa 1000 Å isoliert. Eine weitere, mit 14 bezeichnete Elektrode aus polykristallinem Silizium mit N-Leitfähigkeit, die einen Anschluß der Zelle bildet, deckt die gesamte Elektrode 10 ab, gegenüber der sie durch eine zweite Schicht 16 aus Siliziumdioxid mit ebenfalls einer Stärke von etwa 1000 Å isoliert ist, und erstreckt sich über den mit 9 bezeichneten Teil, der Zone 8, der nicht von der Elektrode 10 überdeckt ist. Zwei metallische Elektroden 18 und 20 sind in ohmschem Kontakt mit den Zonen 4 bzw. 6 und bilden zwei weitere Anschlüsse der Zelle. Diese Struktur arbeitet wie ein MOS-Transistor mit N-Kanal und hat als Source- und Drain-Elektroden die Anschlüsse 18 bzw. 20 und als Gate- Elektroden die Elektrode 10 (Floating-Gate) und die Elektrode 14, die als Steuergate bezeichnet werden soll. Das Potential der beiden Gate-Elektroden beeinflußt den spezifischen Oberflächen- Widerstand der Zone 8 und damit die Bildung eines Inversionskanals zwischen der Source-Zone 18 und Drain-Zone 20. Eine derartige Zelle, bei der jedoch die Source- und Drain- Anschlüsse vertauscht sind, wird in dem Speicher gemäß der US-PS 41 22 544 verwendet.

Das Einschreiben erfolgt dadurch, daß der Drain-Anschluß 20 und das Steuergate 14 auf eine Spannung gebracht werden, die verhältnismäßig hoch (25 Volt) ist bezüglich des Source-Anschlusses 18 und des Substrates 2, das normalerweise auf demselben Potential wie die Source 18 mittels geeigneter Verbindungen gehalten wird, die in der Figur nicht gezeigt sind. Unter diesen Bedingungen kommt das Floating-Gate 10 aufgrund der kapazitiven Kopplung mit dem Steuer-Gate 14 auf ein positives Potential, das ausreicht, um den Inversionskanal in der Zone 8 zu bilden. Da sich auch unter dem Teil des Steuer-Gates, das unmittelbar über der Zone 8 liegt, ein Inversionskanal bildet, fließt ein Elektronenstrom zwischen den Source- und Drain-Elektroden. Die geometrischen und physikalischen Eigenschaften der Struktur sind derart, daß die Stärke dieses Stromes so hoch ist, daß die Elektronen eine ausreichende Energie erreichen, um die Potentialbarriere der Grenzfläche zwischen Silizium und Siliziumdioxid an der Oberfläche der Zone 8 zu überwinden und daß das elektrische Feld E _W, das sich zwischen dem Floating-Gate 10 und der Kanalzone 8 aufbaut, eine Übergabe von Elektronen in das Floating-Gate 10 erlaubt, das auf ein negatives Potential kommt, wenn es zu Beginn des Einschreibens elektrisch neutral war.

Um die Zelle zu löschen, wird das Steuer-Gate 14 auf eine Spannung gebracht, die wenigstens gleich der Einschreibspannung ist, während der Drain auf demselben Potential wie die Source gehalten wird, nämlich auf Null. Über der Oxidschicht 16, die das Steuergate 14 von dem Floating-Gate 10 trennt, baut sich auf diese Weise ein elektrisches Feld auf, das ausreichend stark ist, um Elektronen zum Floating-Gate abzuziehen, bis dieses auf das Potential Null gebracht ist.

In den Fig. 2a und 2b, in denen die Speicherzelle gemäß der Erfindung dargestellt ist, sind die Elemente, die mit denen der Fig. 1a und 1b übereinstimmen, mit denselben Bezugsziffern versehen. Im Unterschied zur bekannten Zelle, in der sich das Floating-Gate 10 vollständig über der Zone 8 befindet, hat die Zelle gemäß der Erfindung ein Floating-Gate 10, das mit einem beträchtlichen Teil seiner Oberfläche über die Drain- Zone 6 ragt. Außerdem hat das Steuer-Gate 14 zwei mit der Drain- Zone 6 bzw. der Source-Zone 4 fluchtende Seiten, so daß es nur teilweise über dem Floating-Gate liegt, und, wie die bekannte Zelle, einen Teil, der sich über der Kanalzone 8 befindet und von dieser durch eine Oxidschicht 11 getrennt ist, die vorzugsweise stärker ist als die Oxidschicht 12. Die Dicken der Isolierschichten 12 und 16 sind gleich wie bei der bekannten Zelle, und die Breite L der Zone 8 beträgt etwa 5 µm.

Um die Betriebsweise der in den Fig. 1 und 2 dargestellten Zellen zu untersuchen, soll nun das äquivalente Schaltschema der Fig. 3 betrachtet werden, in der zwei in Kaskadenschaltung miteinander verbundene MOS-Transistoren dargestellt sind. Einer von diesen, der im folgenden als Speichertransistor T _M bezeichnet wird, hat als Gate das Floating-Gate 10 und als Drain den Anschluß 20, während der andere, der als Selektionstransistor T _S bezeichnet wird, als Gate das Steuer-Gate 14 und als Source den Anschluß 18 hat. In dem Schaltschema sind die mit dem Floating-Gate 10 verbundenen Kondensatoren dargestellt, nämlich der mit dem Drain 20 verbundene Kondensator C _D, der mit dem Steuer-Gate 14 verbundene Kondensator C _G und der mit dem Substrat verbundene Kondensator C _B.

Wie bereits in der Beschreibungseinleitung erwähnt wurde, kann sich der Speichertransistor T _M in Abhängigkeit von der elektrostatischen Ladung des Floating-Gate 10 in einem von zwei unterschiedlichen elektrischen Zuständen befinden. Im folgenden wird die Zelle als beschrieben betrachtet, wenn der Leitschwellenwert des Transistors T _M auf einem ersten, vorbestimmten Pegel liegt, und als nicht beschrieben oder gelöscht, wenn sich der Schwellenwert von T _M auf einem zweiten, vorbestimmten Pegel befindet, der kleiner ist als der erste.

Bei einer gegebenen Zelle mit bestimmten geometrischen und physikalischen Eigenschaften und bei festgelegten Pegeln und Zeiten für das Anlegen der Betriebsspannungen verhält sich der Transistor T _M wie ein MOS-Transistor, der im N- Kanal-Anreicherungsbetrieb mit einer Leitungsschwelle arbeitet, die in Abhängigkeit von der im Floating-Gate gespeicherten Ladung zwischen zwei Leitungspegeln variabel ist. Der Zustand der Zelle kann dadurch abgelesen werden, daß an das Steuer-Gate 14 eine bezüglich dem Source-Anschluß 18 positive Spannung angelegt wird, die ausreicht, um den Selektionstransistor T _S in jedem Fall und den Speichertransistor T _M nur dann in den leitenden Zustand zu versetzen, wenn letzterer sich im Zustand mit kleinerem Schwellenwert befindet (nicht beschriebene Zelle). Die Fähigkeit, Strom zwischen dem Source-Anschluß 18 und dem Drain-Anschluß 20 zu leiten oder nicht, die durch eine geeignete und nicht dargestellte Schaltung abgelesen werden kann, gibt an, ob die Zelle gelöscht oder beschrieben ist.

Beim Schreiben bestimmen die an den Anschlüssen der Zelle anliegenden Spannungen die Bildung eines elektrischen Feldes zwischen dem Floating-Gate 10 und der Kanalzone 8, deren Stärke sich aus der Beziehung E _w = (V _F - V _CH ) / d₁ ergibt, wobei V _F das Potential des Floating-Gate, V _CH das Potential entlang dem Kanal und d₁ die Dicke der Oxidschicht 12 sind. Das Potential V _CH hängt von der Spannung zwischen Drain und Source und von dem spezifischen Oberflächenwiderstand der Zone 8 ab und verändert sich entlang dem Kanal, wobei das Maximum an der Grenze mit der Drain-Zone liegt. Das Potential V _F hängt von der augenblicklichen Ladung Q _F des Floating-Gate und von der Spannung zwischen den Anschlüssen der Zelle nach der folgenden Beziehung ab:

wobei C _T = C _G + C _D + C _B die Kapazität des Floating-Gate in Bezug auf alle Elektroden sowie V _G und V _D die auf die Source 18 bezogenen Spannungen des Steuer-Gate 14 bzw. des Drain 20 bei mit der Source 18 verbundenem Substrat 20 sind. Wenn die Drain-Spannung V _D ausreichend groß ist, werden in einer Zone des Kanals Elektronen mit einer Energie erzeugt, die ausreicht, um die Barriere der Grenzfläche zwischen Silizium und Siliziumdioxid zu überwinden. Die Überführung von Elektronen in das Floating- Gate geht aus von den Punkten der Emissionszone, für die das elektrische Feld E _w positiv ist, d. h., wo V _F <V _CH. Der geometrische Ort dieser Punkte soll als Nutzzone für das Einschreiben bezeichnet werden. Die Wirksamkeit dieser Überführung ist um so größer, je größer V _F und je kleiner V _CH ist. Aus der Beziehung (1) erkennt man, daß das Potential V _F des Floating- Gate in der bekannten und in den Fig. 1a und 1b dargestellten Zelle im wesentlichen induziert wird von der Spannung V _G des Steuer-Gates, über den Kondensator C _G, da die Kapazität von C _D viel kleiner ist, während in der in den Fig. 2a und 2b dargestellten Zelle gemäß der Erfindung das Potential V _F stark beeinflußt wird durch die Drain-Spannung V _D′ über den Kondensator C _D. Gemäß der Erfindung erhält man damit ein hohes Potential am Floating-Gate durch Verwendung der Drain-Spannung, die beim Einschreiben jedenfalls ziemlich groß sein muß, um Elektronen hoher Energie zu erzeugen. Das erlaubt es praktisch, das Einschreiben unabhängig von den Dimensionen und der Spannung des Steuer-Gates zu machen. Das Steuer-Gate kann daher so dimensioniert werden, daß die günstigsten Bedingungen zum Löschen erreicht werden.

Um einen Maßstab für den Unterschied zwischen der bekannten Zelle und derjenigen der Erfindung zu haben, sei angegeben, daß das Verhältnis C _D/C _T für die bekannte Zelle zwischen 0,1 und 0,2 und für die Zelle gemäß der Erfindung zwischen 0,45 und 0,55 liegt.

Um das Einschreiben zu erleichtern, das in gewissem Maß erschwert wird durch die schwache kapazitive Kopplung C _G zwischen dem Steuer-Gate und dem Floating-Gate, ist der spezifische Widerstand der Zone 8 kleiner als der entsprechende bei der bekannten Zelle. Diese Maßnahme erlaubt einerseits, die Zahl der Elektronen zu erhöhen, die von der Nutzzone für das Einschreiben abgegeben werden, was ein Fachmann leicht erkennen wird, und läßt andererseits das elektrische Feld E _w stärker werden, so daß das Einschreiben am Ende mindestens genauso effizient ist wie mit der Zelle nach dem Stand der Technik. Es ist jedoch zu beachten, daß der spezifische Widerstand nicht zu klein sein darf, weil sonst der Schwellenwert für das Leiten des Selektionstransistors T _S für ein Einlesen der Zelle bei üblichen Spannungen (5 bis 6 Volt) zu groß wird.

Der niedrige spezifische Widerstand der Zone 8 hat auch die Wirkung, daß er die Schwellenspannung des Speichertransistors T _M erhöht. Im Unterschied zu der bekannten Zelle, bei der der Zustand, in dem das Floating-Gate elektrisch neutral ist, einem minimalen Schwellenwert entspricht (dem im allgemeinen der logische Zustand "0" oder die nicht beschriebene Zelle zugeordnet wird), ist bei der Zelle nach einer bevorzugten Ausführungsform der Erfindung der entsprechende Schwellenwert ein Maximum (dem der logische Zustand "1" oder die beschriebene Zelle zugeordnet wird), wenn das Floating-Gate neutral ist. Der niedrigste Schwellenpegel der nicht beschriebenen Zelle oder der gelöschten Zelle wird beim Löschen erreicht, wenn in gewöhnlicher Weise Elektronen zum Floating-Gate abgezogen werden, so daß in diesem Zustand das Floating-Gate positiv geladen ist.

Das Löschen der Zelle erfolgt durch ein elektrisches Feld zwischen dem Steuer-Gate 14 und dem Floating-Gate 10, dessen Stärke sich aus E _c = (V _G - V _F )/d₂ ergibt, wobei d₂ die Dicke der Oxidschicht 16 ist. Durch Einsetzen der Gleichung (1) für V _D=0 erhält man

woraus man sieht, daß das elektrische Feld E _c bei gleichbleibenden anderen Parametern um so größer ist, je kleiner C _G ist. Der Kondensator C _G kann sehr klein gemacht werden, weil die Abmessungen des Steuer-Gates, worauf bereits hingewiesen wurde, die Einschreibeigenschaften der Zelle nicht beeinflussen.

Zum Lesen einer Zelle werden gleichzeitig eine Spannung am Drain und eine Spannung am Steuer-Gate angelegt. Die beiden Spannungen des Steuer-Gates, die die beiden Grenzen darstellen, zwischen denen ein sicheres Lesen des Zustandes der Zelle durchgeführt werden kann, können nicht zu nahe beieinander sein. Der Minimalabstand zwischen diesen beiden Spannungen ist durch die Veränderbarkeit der konstruktiven Parameter der Zelle und der Leseschaltungen bestimmt, die in derselben integrierten Schaltung enthalten sind, welche auch den Speicher enthält; dieser Abstand darf in der Praxis nicht kleiner als 4 bis 5 Volt sein. Um daher ein Lesen aller Zellen des Speichers unabhängig von den physikalischen und konstruktiven Unterschieden der Zellen zu garantieren, welche von den Fabrikationstoleranzen und der unterschiedlichen "Geschichte" der einzelnen Zelle abhängen, muß die Differenz Δ V _T zwischen dem Schwellenwert der beschriebenen Zelle und dem Schwellenwert der nicht beschriebenen Zelle einen bestimmten Wert haben, der größer ist als der Unterschied zwischen den Spannungen "Beschrieben" und "nicht Beschrieben" des Steuer-Gate. Das Δ V _T = Q _F/C _G ist, wird klar, daß man mit einer erfindungsgemäßen Zelle aufgrund des niedrigen Wertes von C _G einen bestimmten Schwellenwertsprung mit einer kleineren Ladung Q _F des Floating-Gate als bei einer Zelle des Standes der Technik erhält.

Diese Fähigkeit der Zelle gemäß der Erfindung, mit geringeren Ladungsänderungen zu funktionieren, wirkt sich am Ende in einer Erhöhung der Nutzdauer der Zelle und damit des gesamten Speichers aus, weil sowohl beim Einschreiben als auch beim Löschen die Stromdichte durch die dem Floating-Gate benachbarten Oxidschichten verringert ist, so daß die Verschlechterung des Oxids aufgrund des Einfangens von Elektronen langsamer ist und die Zahl der Nutzzyklen zum Einschreiben und zum Löschen größer ist als bei der bekannten Zelle.

Die Zelle gemäß der Erfindung eignet sich sehr gut zur Verwendung als Grundelement eines Speichers, der für Wörter löschbar ist, und kann mit einem Verfahren hergestellt werden, das vollständig kompatibel mit den üblichen Herstellungstechniken für integrierte N-Kanal-MOS-Schaltungen mit zwei polykristallinen Siliziumschichten ist. Man kann nämlich leicht zeigen, daß der größte Teil der für den Speicher erforderlichen Herstellungsphasen gleich ist mit den für andere integrierte Schaltungen in demselben Siliziumsubstrat erforderlichen Herstellungsphasen, und daß die wenigen verschiedenen Herstellungsphasen nicht kritisch sind. Eine von diesen ist beispielsweise diejenige, welche die Ausrichtung des Steuer-Gate 14 mit der Drain-Zone 6 erlaubt und aus einer Implantation von zu N-Leitfähigkeit führenden Dotierungsionen durch die Oxidschicht 16, das Floating-Gate 10 und die Oxidschicht 12 hindurch besteht, wobei als Maske das Steuer-Gate 14 verwendet wird. Man erreicht auf diese Weise, daß der in Fig. 2a mit 6′ bezeichnete Teil der Drain-Zone 6, die zuvor durch Niederschlagen und Diffusion gebildet wurde, wobei das Floating-Gate 10 als Maske verwendet wurde, sich unter das Floating-Gate 10 erstreckt. Auf diese Weise können die Dimensionsverhältnisse zwischen dem Steuer-Gate 14, dem Floating- Gate 10 und der Drain-Zone 6 leicht innerhalb enger Toleranzen gehalten werden.

Selbstverständlich sind neben der beschriebenen und dargestellten Ausführungsform der Erfindung zahlreiche Varianten und Abänderungen möglich. So können beispielsweise an Stelle von Siliziumdioxid- Schichten als Dielektrikum Schichten aus anderen Materialien und anderen Stärken verwendet werden, sofern die Kapazitätsverhältnisse zwischen den Elektroden nicht wesentlich verändert werden. Es ist selbstverständlich, daß in diesem Fall auch die Abmessungen und gegenseitigen Lagen der Elektroden in gewisser Weise variieren können.

Claims

1. Nichtflüchtige Halbleiterspeicherzelle, deren Speicherzustand auf elektrische Weise veränderbar ist und die eine Feldeffektvorrichtung aufweist mit einer Sourcezone (4), einer Drainzone (6) und einer Kanalzone (8) sowie mit einem Floating-Gate (10) aus elektrisch leitendem Material, das sich über einen Teil der Kanalzone (8) und bis über die Drainzone (6) erstreckt, mit einem Steuergate (14), das sich sowohl oberhalb des nicht vom Floating-Gate (10) verdeckten Teils der Kanalzone (8) als auch oberhalb des Floating-Gates (10) erstreckt, und mit Isolierschichten (11, 12, 16), mittels welchen das Floating-Gate (10) und das Steuergate (14) sowohl von der Halbleiteroberfläche der Feldeffektvorrichtung als auch voneinander elektrisch isoliert sind, dadurch gekennzeichnet, daß sich das Floating-Gate (10) mit einem beträchtlichen Teil seiner Oberfläche über die Drainzone (6) erstreckt und die Fläche dieses Teils sowie die Dicken und Arten der Isolierschichten (11, 12, 16) derart gewählt sind, daß die elektrische Kapazität zwischen dem Floating-Gate (10) und der Drainzone (6) etwa halb so groß ist wie die Summe der elektrischen Kapazitäten zwischen dem Floating-Gate (10) und der Drainzone (6), dem Substrat (2) und dem Steuergate (14), und daß das Steuergate (14) in Sourcezonen-Drainzonen-Verbindungsrichtung nur einen Teil des Floating-Gate (10) überdeckt, indem zwei seiner Seiten im wesentlichen mit den Grenzen zwischen der Kanalzone (8) und der Sourcezone (4) sowie der Drainzone (6) fluchten.

2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Kanalzone (8) einen solchen spezifischen Oberflächenwiderstand aufweist, daß die Leitfähigkeitsschwelle der Feldeffektvorrichtung ihren Maximalwert hat, wenn das Floating- Gate (10) elektrisch neutral ist.

3. Speicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Substrat (2) aus monokristallinem Silizium besteht, daß das Floating-Gate (10) und das Steuer-Gate (14) aus polykristallinem Silizium bestehen und daß die Isolierschichten (11, 12, 16) aus Siliziumdioxid sind und eine Dicke zwischen 600 Å und 2000 Å haben.