DE3045627A1

DE3045627A1 - "schaltungsanordnung zur wiederherstellung der ueberlastungskanaele eines satelliten-fernmeldesystems"

Info

Publication number: DE3045627A1
Application number: DE19803045627
Authority: DE
Inventors: Giovanni Bologna Pennoni
Original assignee: Italtel SpA
Current assignee: Italtel SpA
Priority date: 1979-12-03
Filing date: 1980-12-03
Publication date: 1981-08-27
Also published as: ES8201385A1; AU6498780A; GR71006B; ES496602A0; IT7927778A0; PT72137A; FR2485302A1; TR20926A; JPS56100535A; BR8007836A; IT1209150B; PT72137B; SE8008443L; BE886442A; AR225327A1; GB2065423A

Description

(DB 439) 10928/H/Ro.

Ital.Anm.Nr. 27778 A/79
vom 3. Dezember 1979

ITALTEL s.p.a.
Piazzale Zavattari 12, Mailand/Italien

Schaltungsanordnung zur Wiederherstellung der Überlastungskanäle eines Satelliten-Fernmeldesystems.

Die Erfindung bezieht sich auf eine Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1.

Mit Sprachinterpolation arbeitende Erd-Interfacemodule von Satelliten-Fernmeldesystemen verwerten bekanntlich die Ruhepausen etwa in einem Telefongespräch dazu, die Signale anderer Gespräche über den gleichen Satellitenkanal zu übertragen. Auf diese Weise können auf einer gegebenen Anzahl η Satellitenkanälen bis zu 2n Erd-Kanäle übertragen werden. Wird in mehr als 2n Erd-Kanälen Sprechaktivität festgestellt, so ergeben sich Überlastungszustände, die durch Einführung einer Qualitätsherabsetzung der Fernsprechverbindungen beherrschbar sind. Zur Begrenzung der negativen Auswirkungen dieser Qualitätsherabsetzung besteht die Möglichkeit, die Anzahl der verfügbaren Satellitenkanäle dadurch unter Verschlechterung des Signal/Rausch-Verhältnisses zu erhöhen, daß bei überlastung jeweils anstelle des weniger signifikanten Bits jeder Signalabtastprobe ein Bit eines der überlasteten Kanäle übertragen wird. Im Sendeabschnitt jedes für diese Möglichkeit ausgerüsteten Erd-Interfacemoduls sind daher Mittel vorhanden, die in der Lage sind, die den über-

130035/0517

lastungskanälen entsprechenden Bits an die von den weniger signifikanten Bits jeder Signalabtastprobe eingenommenen Positionen des sogenannten Rahmens (Abtastperiode) zu verteilen. Im Empfangsabschnitt der Erd-Interfacemodule sind entsprechende Mittel vorgesehen, die aus dem empfangenen Rahmen die Bits der Überlastungskanäle aussondern und die Codes dieser Bits wieder herstellen. Zu diesem Zweck ist im Empfangsabschnitt bekannter Erd-Interfacemodule ein Register vorgesehen, in welches die Bits der Überlastungskanäle eingegeben werden. Nach Empfang alle einem Kanal entsprechenden Bits wird der Inhalt des Registers in einen Expansionsspeicher übertragen, an den die vom Erd-Interfacemodul ausgehenden PCM-Systeme angeschlossen sind.

Bei den bekannten Systemen der beschriebenen Art ergeben sich Schwierigkeiten, wenn im gleichen TDMA-Rahmen ein Erd-Interfacemodul von derselben Station in zwei oder mehr von den Sendezeiten anderer Stationen getrennten Zeitintervallen Daten empfangen soll. Hierbei kann nämlich die Sendung eines Kanalblocks einer Station nur dann unterbrochen werden, nachdem η χ Kanäle übertragen worden sind, da erst dann alle 7 Bits einer Signalabtastprobe eines Überlastungskanals empfangen worden sind und in den Expansionsspeicher übertragen werden können. Durch die Notwendigkeit der Sendung von jeweils aus η χ 7 Kanälen bestehenden Blöcken seitens einer Station können sich in gewissen Fällen Nachteile ergeben, da die Kanalverteilung innerhalb des Rahmens dieser Bedingung genügen muß.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Wiederherstellung der Überlastungskanäle unter Vermeidung der genannten Nachteile anzugeben, die in der Lage ist, die Bits der Überlastungskanäle aus dem empfangenen Rahmen auszusondern und sie dann unmittelbar in die entsprechenden Zellen des Expansionsspeichers zu leiten.

130035/0517

Diese Aufgabe wird durch die im Anspruch 1 gekennzeichnete
Schaltungsanordnung gelöst.

Dadurch ergibt sich der Vorteil, daß die von den verschiedenen Stationen gesendeten Kanalblöcke jeweils durch eine beliebige Anzahl von Kanälen gebildet werden können.

Gemäß dem der Erfindung zugrundeliegenden Prinzip wird der eine Signalabtastprobe ausdrückende Code, dem ein Bit eines überlastungskanals zugeordnet ist, in der ersten Hälfte des Zeitintervalls eines Kanals in die entsprechende Zeile eines Direktzugriff Speichers übertragen. In der zweiten Hälfte des Kanal-Zeitintervalls wird dagegen das Bit des Überlastungskanals
selbst gespeichert. Bei Empfang des nächsten Codes wird das
Bit des Überlastungskanals um eine Stelle nach links verschoben, und an die vorher von ihm eingenommene Stelle wird das zweite Bit übertragen. Beim Empfang weiterer Codes erfolgen weitere
Linksverschiebungen der vorher empfangenen Bits, bis der Empfang von Bits des betrachteten Überlastungskanals beendet ist.

Weitere Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung eines nicht einschränkenden Ausführungsbeispiels anhand der Zeichnung. Es zeigen:

Fig. 1 die Datenorganisation innerhalb eines TDMA-Rahmens;
Fig. 2 das Blockschciltbild eines Erd-Interfacemoduls;

Fig. 3 die wesentlichen Einzelheiten der hier beschriebenen
Schaltungsanordnung; und

Fig. 4 Schwingungsformen der Schaltungsanordnung nach Fig. 3.

130035/0517

Fig. 1 zeigt die Datenorganisation innerhalb eines der kontinuierlichen "Bursts" (periodisch erzeugte Impulsbünde]) eines TDMA-Rahmens von 750 us sowohl bezüglich normaler Kanäle als auch bezüglich der Überlastungskanäle. Ein solches Impulsbündel oder Burst umfaßt die Zuweisungsnachricht AM, die durch 48 Bits ausgedrückt ist (24 Informationsbits und 24 Schutzbits) sowie die Daten von 120 Satellitenkanälen SC, von denen jeder durch 48 Bits entsprechend sechs Signalabtastproben. Jede Signalabtastprobe ist durch 8 Bits codiert.

Fig. 1 zeigt ferner die Bitorganisation innerhalb der Satellitenkanäle SC₁, SC₀ und SC- hinsichtlich der normalen und der überlastungskanäle. Bei Überlastung im Satellitenkanal SC. wird anstelle des achten Bits der sechs Signalabtastproben c., c~,..., C, das erste Bit der sechs Abtastproben übertragen, die sich auf ebensoviele Überlastungskanäle beziehen. Im Satellitenkanal SC₂, SC₃ usw. bis SC- wird bei der angenommenen überlastung anstelle des achten Bits der sechs Signalabtastproben das zweite bzw. das dritte usw. bzw. das siebente Bit der Signalabtastprobe des Überlastungskanals übertragen. Die übertragung der jeweils sieben Bits von sechs Überlastungskanälen endet somit nach übertragung von sieben Satellitenkanälen SC.,..., SC-.

In Fig. 2 ist das Blockschaltbild eines Moduls für digitale Sprachinterpolation dargestellt, der aus einem Sendeabschnitt ST, einem Empfangsabschnitt SR und einer Interface-Einheit UI besteht, an die eine Anzahl N von PCM-Systemen (z.B. mit 2 M Bit/s angeschlossen sind. Im Sendeabschnitt ST ist eine Einheit aus Sprachdetektoren SD vorgesehen, die feststellen, ob in den einzelnen Kanälen der PCM-Systeme Sprech- oder Tonaktivität herrscht. Mit der Einheit der Sprachdetektoren SD ist ein Kanalzuordner AC verbunden, der dafür sorgt, daß der Erd-Kanal, in welchem der betreffende Sprachdetektor SD in einem TDMA-Rahmen Sprechaktivität festgestellt hat, einem Satellitenkanal zugewiesen wird, der vorher einem anderen Erd-Kanal zugewiesen war, in welchem im gleichen TDMA-Rahmen keine Sprechaktivität festgestellt worden

130035/0517

war. Der Kanalzuordner AC sorgt ferner dafür, daß einer zur Bildung der Zuweisungsnachricht (AM) vorgeschalteten Einheit AME die zuvor durchgeführte Zuordnung zwischen Satelliten- und Erd-Kanal mitgeteilt wird, und daß diese Zuordnung in einen Sendeverbindungsspeicher CT geschrieben wird. Dieser Speicher CT ist in der Lage, alle Zuordnungen zwischen Satellitenkanälen und Erd-Kanälen zu speichern, die von dem Zuordner AC durchgeführt werden.

Da die Sprachdetektoren SD bei der Feststellung einer Sprechaktivität eine Verzögerung verursachen, ist zu deren Kompensation eine Verzögerungsleitung DL vorgesehen, welche die zu übertragenden Codes entsprechend verzögert. An den Ausgang der Verzögerungsleitung DL ist ein Kompressionsspeicher MC geschaltet, der aus zwei Speicherteilen besteht. Jeweils nachdem kontinuierlich sechs PCM-Rahmen in den ersten Speicherteil geschrieben wurden, werden die nachfolgenden Rahmen in den zweiten Speicherteil geschrieben, während gleichzeitig der erste Speicherteil gelesen wird. Das Lesen erfolgt mit hoher Geschwindigkeit, wobei am Ausgang Datenpakete unter Wahrung der in dem Sendeverbindungsspeicher CT gespeicherten Zuordnung zwischen Satelliten- und Erd-Kanälen abgegeben werden. Der Kompressionsspeicher MC weist ferner Mittel auf, die bei überlastungszuständen jeweils das achte Bit der Signalabtastproben durch ein entsprechendes Bit der Überlastungskanäle ersetzen.

Am Ausgang des Kompressionsspeichers MC ist eine Summierschaltung CS vorgesehen, welche die von der Einheit AME nach einem Fehlerkorrekturcode codierte Zuweisungsnachricht mit dem Datenpaket vom Ausgang des Speichers MC vereinigt.

Das gemäß Fig. 1 organisierte Datenpaket wird der Zentraleinheit zugeleitet, an die der betrachtete Erd-Interfacemodul angeschlossen ist. Die Zentraleinheit moduliert das Datenpaket und

130035/0517

sendet es dem Satelliten, dem auch die von anderen Stationen gelieferten Datenpakete zugeführt werden. Der Satellit sorgt für die Weitersendung der von allen Stationen kommenden Datenpakete an alle Zentraleinheiten, die sie an die Empfangsstation der Erd-Interfacemodule weiterleiten.

Der Empfangsabschnitt SR ist mit einem Decoder DM für die Zuweisungsnachricht ausgerüstet, der mit einem Empfangsverbindungsspeicher CR verbunden ist, in welchem der Inhalt der Zuweisungsnachricht gespeichert wird, damit der Empfangsabschnitt über die Zuordnung der Satelliten- und Erd-Kanäle unterrichtet wird, die von dem Sendeabschnitt des Erd-Interfacemoduls der Station durchgeführt worden ist, die das empfangene Datenpaket gesendet hat.

Die mit der Zuweisungsnachricht vereinigten Daten gelangen in einen Expansionsspeicher ME, in welchem (wie im Fall des Speichers MC) zwei Speicherteile vorgesehen sind. Während im einen Speicherteil (abwechselnd) die Daten paketweise mit hoher Geschwindigkeit geschrieben werden, erfolgt im jeweils anderen Speicherteil das Lesen kontinuierlich mit der Geschwindigkeit des von dem Erd-Interfacemodul ausgehenden PCM-Systems.

Eine besonders zweckmäßige Ausführungsform des Expansionsspeichers ME ist ausführlich in Fig. 3 dargestellt. Er enthält ein Register RS, das seriell durch das am Ausgang der Empfangsstation der Zentraleinheit erzeugte Datenpaket gespeist wird. Die im Register RS enthaltenen Daten werden parallel in ein Register RP übertragen, dessen Speicherkapazität 48 Bit beträgt entsprechend der Anzahl der in jedem Satellitenkanal vorgesehenen Bits. Die 8 Bits jedes der (pro Satellitenkanal vorgesehenen) sechs Signalabtastproben gelangen zu einer ersten Gruppe von Eingängen 1, 2,...,8 jeweils eines Multiplexers MT₁ bzw. MT2 usw. bzw. MTg, dessen zweite Gruppe von Eingängen 2 , 3 ,...,9 für die Bits des Uberlastungskanals vorgesehen sind und ihnen entsprechen. Am Ausgang jedes der Multiplexer

130035/0517

MT₁ bis MT, ist je ein Direktzugriffspeicher (Speicher mit wahlfreiem Zugriff) RAM₁,...,RAMg angeschlossen, der 30 Zeilen aufweist, von denen jede Zeile 8 Bits zu speichern in der Lage ist. Die Zeile, in welcher die Bits vom Ausgang der Multiplexer zu schreiben sind, wird durch die von dem Empfangsverbindungsspeicher CR (Fig. 2) gelieferte Zahl oder Nummer der Erd-Kanäle bestimmt, auf die sich die Codes beziehen. Die Erd-Kanal-Mummer gelangt durch 'einen Multiplexer MT- zu den Direktzugriff- oder RAM-Speichern, wobei dem ersten Eingang dieses Multiplexers die Schreibadressen A und dem zweiten Eingang die Leseadressen A der Speicher zugeleitet werden. Die Schreibadressen A stehen am Ausgang eines weiteren Multiplexers MT_R zur Verfügung, der am einen Eingang die Schreibadressen A der normalen Kanäle und am zweiten Eingang die Schreibadresse A der Überlastungskanäle empfängt. An den Ausgang jedes DirektzugriffSpeichers, und zwar darste1lungsgemäß nur an die Ausgänge für die 2. bis 7. Bits, ist je ein Ausgangsregister RU₁,...,RU₆ geschaltet, das sechs Speicherzellen enthält, deren Ausgänge mit den entsprechenden Eingängen 2 , 3 ,...,7 der Multiplexer MT.. ,. . . ,MT_g verbunden sind.

Es ist zu bemerken, daß in den Multiplexern MT₁ bis MT,- der Eingang 1 der Normalkanäle mit dem Eingang 2 der Überlastungskanäle, der Eingang 2 mit dem Eingang 3 usw. und schließlich der Eingang 6 mit dem Eingang 7 assoziiert ist. Ferner ist zu bemerken, daß der Eingang 8 darstellungsgemäß mit dem Eingang 8 verdrahtet ist, während der letzte Eingang 9 der Überlastungskanäle an einem festen Potential mit bestimmten Binärwert (Masse) liegt.

Die Betriebsweise der beschriebenen Schaltungsanordnung soll nun mit Hilfe der Schwingungsformen nach Fig. 4 erläutert werden.

Dort zeigt das Diagramm a) das Zeitintervall t entsprechend der

130035/0517

30A5627

Dauer jedes Satellitenkanals. Im Diagramm b) ist das Steuersignal b der Multiplexer MT₁,...,MT_g sowie MT« dargestellt, die während der ersten Hälfte (n) des Zeitintervalls t am Ausgang die den normalen Kanälen entsprechenden Bits liefern, während in der Hälfte (o) des Zeitintervalls t am Ausgang die Bits abgegeben werden, die sich auf die Überlastungskanäle beziehen. Im Diagramm c) sind ferner die Zeitintervalle dargestellt, während welcher am Eingang des Multiplexers MTg die Schreibadresse A_R der normalen Kanäle vorliegt, während das Diagramm d) die Zeitintervalle der Schreibadresse A der Überlastungskanäle zeigt. Die im Diagramm e) dargestellten Impulse stellen die Schreibbefehle e für die RAM-Speicher dar, während die Anstiegsflanke des im Diagramm f) dargestellten Impulses den Speicherbefehl f bildet, durch den in den Registern RU die Ausgangscodes der RAM-Speicher gespeichert werden.

Beim Zustand der überlastung wird eine der im Register RP vorhandenen Gruppen von 8 Bits über den entsprechenden Multiplexer MT. in die durch die Schreibadresse A während der ersten Hälfte des Zeitintervalls t bestimmte Speicherzeile übertragen. Zu Beginn der zweiten Hälfte des Zeitintervalls t, erscheint am Speichereingang die Speicheradresse A . Der Inhalt der auf diese Weise bestimmten Zeile erscheint am Ausgang und wird dann in das betreffende Ausgangsregister RU. übertragen, wenn der Speicherbefehl f aktiv ist. Der Inhalt des Ausgangsregisters RU. erscheint am Eingang des Multiplexers MT. und wird zusammen mit dem achten Bit der genannten Gruppe von 8 Bits (welches das erste Bit eines Überlastungskanals bildet) sodann in die durch die Schreibadresse A , welche am Eingang des Multiplexers MTg vorhanden ist, bestimmte Speicherzeile übertragen.

Wenn die Bits des nachfolgenden Satellitenkanals in das Register RP gelangen, wird die 8-Bit-Gruppe am Eingang des Multiplexers MT₁

130035/0517

in die Speicherzeile verteilt, die von der Schreibadresse A bestimmt wurde.

Zu Beginn der zweiten Hälfte des Zeitintervalls t wird die durch die Adresse A , die mit der Adresse A des vorhergehenden Zyklus übereinstimmt, identifizierte Speicherzeile gelesen. Bei Erzeugung des Schreibbefehls f wird die Speicherung des ersten Bits des Überlastungskanals in der siebenten Zelle des Ausgangsregisters RU registriert. Ebenfalls registriert wird die Speicherung der übrigen Bits, die eine beliebige Bedeutung haben. Das genannte erste Bit entspricht dem Ausgang 7 des Registers RU, der dem Eingang 6 des Multiplexers MT₁ zugeordnet, d.h. mit ihm assoziiert ist. Am Eingang 8 des Multiplexers MT₁ ist inzwischen das zweite Bit des betrachteten Überlastungskanals angelangt, und bei dem Schreibimpuls in der zweiten Hälfte des Zeitintervalls t wird das Einschreiben des an den Eingängen 2 ,...,8 des Multiplexers MT₁ vorliegenden Codes registriert.

Hierbei ist das erste Bit des Überlastungskanals um eine Stelle nach links verschoben worden, und in der vorher von ihm eingenommenen Speicherzelle ist nun das zweite Bit des Überlastungskanals gespeichert. Beim Empfang weiterer Satellitenkanäle erfolgen weitere Links-Verschiebungen der Bits des betrachteten Überlastungskanals, bis dann beim Satellitenkanal SC₇ alle sieben Bits des Überlastungskanals angelangt sind und das erwähnte erste Bit die äußerste linke Stelle in der von der Adresse A bestimmten Zeile einnimmt.

Wenn die Sendung des Kanalblockes der betrachteten Station z.B. beim Satellitenkanal SC. aufhört, ergibt sich hierdurch kein Mißstand; denn die Bits der Überlastungskanäle werden unmittelbar in eine für sie bestimmte Speicherzeile eingeordnet und nicht in einem Speicherglied, zu dem alle Stationen Zugang

130035/0517

haben, wie dies bei den vergleichbaren bekannten Systemen der Fall ist. Wird von der betrachteten Station der zweite Kanalblock gesendet, so wird der Empfang des Satellitenkanals SCn registriert, zu dem das fünfte Bit des Überlastungskanals gehört. Beim Speicher dieses Bits werden die vorher empfangenen Bits um einen Schritt nach links verschoben, und der Betrieb geht in der oben beschriebenen Weise weiter.

Nach dem Schreiben aller Bits eines gegebenen Rahmens T^, der zu der betrachteten Zeit den Empfangsabschnitt erreicht, erfolgt das Lesen der RAM-Speicher, während die dem Rahmen Tj₊₁ entsprechenden Bits in einem Speichersatz geschrieben werden, der zu dem in Fig. 3 dargestellten analog ist. Nach Beendigung der Schreibvorgänge wird ein Signal k für den Multiplexer MT₇ erzeugt, wodurch an seinem Ausgang die Leseadressen A zur Verfügung gestellt werden, welche die Ausgabe der in den RAM-Speichern geschriebenen Codes des vorhergehenden Rahmens bestimmen. Die auf diese Weise erfaßten Codes werden durch die Interface-Einheit zu dem PCM-System übertragen, für das sie bestimmt sind.

130035/0517

Leerseite

Claims

TELEFON 089/4 70 60 06 TELEX 522 638 TELEGRAMM SOMBEZ

Ital.Anm.Nr. 27778 A/79

vom 3. Dezember 1979

ITALTEL S.p.a.
Piazzale Zavattari 12, Mailand/Italien

Schaltungsanordnung zur Wiederherstellung der Uberlastungskanäle eines Satelliten-Fernmeldesystems.

Patentansprüche

Schaltungsanordnung zur Wiederherstellung der überlasungskanäle insbesondere im Empfangsabschnitt eines mit digitaler Sprachinterpolation arbeitenden Erd-Interfacemoduls eines Satelliten-Fernmeldesystems mit Mehrfachzugriff durch Zeitmultiplex (TDMA), dessen Stationen in Rahmen organisierte Daten empfangen und eine Zentraleinheit enthalten, an welche jeweils eine Anzahl von Erd-Interfacemodulen angeschlossen sind, insbesondere mit einem Expansionsspeicher zur Aufnahme der Daten der überlastungskanäle, dadurch gekennzeichnet, daß an ein erstes Register (RS), das seriell die in einem Satellitenkanal (SC₁, SC₂ usw.) übertragenen Codes empfängt,

130035/0517

POSTSCHECK MÖNCHEN NR. 69148-600

BANKKONTO HYPOBAN.-C .VONCHfN (BLZ TO 200 40) KTO. 6 0*0?

304582?

ein zweites Register (RP) angeschlossen ist, in das die Codes aus dem ersten Register (RS) parallel übertragen werden;

daß eine der Zahl der einem Satellitenkanal zugeordneten Signalabtastproben entsprechende Anzahl von Multiplexern (MT.,.. .,MTg) vorgesehen ist, von denen jeder mit einer ersten Gruppe von acht Eingängen (1,...,8) für die Codes normaler Kanäle an die Ausgänge des zweiten Registers (RP) geschaltet ist, während einer zweiten Gruppe von jeweils acht Eingängen (2 ,...,9 ) dieser Multiplexer (MT₁,...,MTg) die Codes der Überlastkanäle zugeführt werden, wobei der 7. Eingang (8 ) der zweiten Gruppe mit dem 8. Eingang (8) der ersten Gruppe verbunden und der 8. Eingang (9 ) der zweiten Gruppe an ein einem gegebenen Binärwert entsprechendes festes Potential (Masse) geschaltet ist;

daß an die Ausgänge jedes dieser Multiplexer (MT.. ,. .. ,MT_g) je ein Direktzugriffspeicher (RAM₁,·..,RAMg) geschaltet ist, der durch eine Nummer des Erdkanals adressierbar ist, auf den sich der jeweils empfangene Code bezieht;

und daß die Ausgänge jedes der Direktzugriffspeicher ₁ RAMg) für die 2. bis 7. Bits des zugehörigen Multiplexers (MT₁,...,MT_fi) zu je einem Ausgangsregister (RU₁,...,RUg) führen, dessen Ausgänge mit den entsprechenden Eingängen (2 ,...,7 ) der zweiten Gruppe von Eingängen des Multiplexers verbunden sind.
2.) Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Direktzugriffspeicher (RAM₁₇^-JRAMg) ihre Adreseanbits über einen ersten Adressierungs-Multiplexer (MT-) empfangen, zu dessen erster Gruppe von Eingängen die Schreibadressen (A. ) und zu dessen zweiter Gruppe von Eingängen die Leseadressen (A ) gelangen, während an ihren Steuereingang ein Signal (k) gelegt ist, das die Lieferung der Schreibadressen (A ) bzw. der Leseadressen (A ) bei dem Empfang der Codes des einen bzw. des anderen von je zwei aufeinanderfolgenden Rahmen freigibt.

130035/0517
3.)Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet , daß die Schreibadressen (A ) von dem Ausgang eines zweiten Adressierungs-Multiplexers (MTg) kommen, dessen erste Gruppe von Eingängen die Adressen (A ) für normale Kanäle und dessen zweite Gruppe von Eingängen die Adressen (A ) für die Überlastungskanäle empfangen, und daß in der ersten Hälfte des Zeitintervalls (t) entsprechend der Dauer jedes Satellitenkanals die an das zweite Register (RP) geschalteten Multiplexer (MT..,... ,MT_g) sowie der zweite Adressierungs-Multiplexer (MTg) am Ausgang die Codes der ersten Eingangsgruppe liefern, während in der zweiten Hälfte dieses Zeitintervalls (t) am Ausgang die Codes der zweiten Eingangsgruppe abgegeben werden.
4.) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Direktzugriffspeicher (RAM₁,...,RAMg) einen Schreibbefehl (e) am Ende der ersten und der zweiten Hälfte jedes der Dauer eines Satellitenkanals entsprechenden Zeitintervalls (t) empfangen.
5.) Schaltungsanordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß jedes Ausgangsregister (RU₁,...,RUg) einen Speicherbefehl (f) zur Speicherung der Ausgangscodes des zugehörigen DirektzugriffSpeichers (RAM₁,...,RAMg) bei Beginn der zweiten Hälfte jedes der Dauer eines Satellitenkanals entsprechenden Zeitintervalls (t) empfängt.

130035/0517