DE2729053A1 - Verfahren zur stufenempfindlichen pruefung einer einseitig verzoegerungsabhaengigen logischen einheit - Google Patents

Description

Anmelderin:

Amtliches Aktenzeichen:

-S-

27 2 9 0b 3

Böblingen, den 27. Juni 1977 ne-bm/som

International Business Machines Corporation, Armonk, N.Y. 10504

Neuanmeldung

Aktenzeichen der Anmelderin:

FI 975 069

Vertreter:

Bezeichnung:

Patentassessor Dipl.-Ing. Johannes Neuland 7O3O Böblingen

Verfahren zur stufenempfindlichen Prüfung einer einseitig verzögerungsabhängigen logischen Einheit

709882/0851

<o "

Bisher hatte der Konstrukteur von Computerlogik vollkommene Freiheit bei der Anordnung logischer Schaltungen und Matrixanordnungen zur Implementierung logischer System- und Untersystemfunktionen in Zentraleinheiten, Kanälen und Steuereinheiten, die in digitalen Rechnern und dergleichen verwendet werden. Daraus ergab sich eine Vielzahl von Konstruktionen. Jede dieser Konstruktion hatte ihre eigene spezielle Abhängigkeit von den Eigenschaften der einzelnen im System verwendeten Schaltungen. Die Schnittstelle zwischen dem Konstrukteur logischer Schaltungen und dem Komponentenhersteller war einigermaßen gut definiert und in der Vergangenheit konnte die Lösung in der Komponentenherstellung unterstützt werden, da die Schaltungsparameter ziemlich leicht zu prüfen waren.

Mit dem Aufkommen der Großintegration jedoch gibt es diese wohl definierte und zuverlässig ausgeprüfte Schnittstelle nicht mehr. Die Großintegration bietet dem Konstrukteur logischer Schaltungen und dem Komponentenhersteller die Möglichkeit, maximal hunderte von Schaltungen oder eine komplette Matrixanordnung auf einem einzigen Chip aus Halbleitermaterial unterzubringen. Dadurch können der Stromverbrauch gesenkt, die Schaltgeschwindigkeit erhöht und die Kosten digitaler Schaltungen nennenswert gesenkt werden. Bei einer so hohen Schaltungsdichte ist es jedoch unmöglich oder unpraktisch, jede Schaltung oder Matrixanordnung auf die bekannten Schaltungsparameter hin zu überprüfen. Infolgedessen müssen Systeme und üntersysteme aus logischen Schaltungen und Matrixanordnungen in Funktionseinheiten unterteilt werden, deren Eigenschaften für diese einzelnen Parameter im wesentlichen unempfindlich sind. Solche Funktionseinheiten verlangen Prüfverfahren, die die Leistung der gesamten Funktionsanordnung messen. Die herkömmlichen Prüfverfahren können die Leistung solcher Funktionseinheiten nicht bestimmen.

709882/0851

^Fl 975 069

In der Vergangenheit wurde beispielsweise jede einzelne Schaltung und Matrixanordnung auf die üblichen und normalen Wechselstrom- und Gleichstromparameter hin geprüft. Zugriff zur Bau einheit zum Anlegen der Eingangsprüfbedingungen und Messen der Ausgangsantworten erhielt man über eine feste Anzahl von Eingangs-/Ausgangsanschlußstiften. Mit der Aufkommen der hoch gradig integrierten Funktionseinheiten steht jedoch nur dieselbe Anzahl von Eingangs-/Ausgangsstiften zur Verfügung, man hat jedoch wesentlich mehr Schaltungen und Matrixanordnungen.

In einem typischen Modul mit 1OO Chips und jeweils bis zu 600 Schaltungen (durchschnittlich 400 Schaltungen) und 25 mit Matrixanordnungen, würde der Modul so wenigstens 30 OOO Schal tungen und 25 Chips mit Matrixanordnungen enthalten. Parameterprüfungen sind bei einzelnen Schaltungseinheiten hier nicht mehr ausführbar. Somit muß die Prüfung an einer ganzen logischen Funktionseinheit auf der Stufe des Chips, des Moduls oder einer anderen Stufe vorgenommen werden.

Funktionseinheiten eines logischen Systems werden bekanntlich aus kombinatorischen logischen Schaltungen und Matrixanordnungen sowie aus sequentiellen Schaltungen gebildet. Obwohl Rechenverfahren zur Errechnung von Prüfbedingungen und Prüfmustern für kombinatorische Schaltungen bekannt sind, lassen sich diese Verfahren nur mit großen Schwierigkeiten auf sequentielle Schaltungen mit Matrixanordnungen anwenden und es gibt bisher noch keine allgemeine Lösung für das Problem der Erzeugung von Prüfmustern für komplizierte sequentielle logische Schaltungen. Letztere sind abhängig sowohl von ihrer Vorgeschichte als auch von dem an sie angelegten Prüfmuster und demzufolge muß jede sequentielle Schaltung in einem logischen System effektiv auf eine kombinatorische Schaltung reduziert werden, um ein Prüfverfahren an einem Netzwerk von Schaltungen wirken lassen zu können. Über die automatische Prüfmustererzeugung kann man dann Prüfmuster für das gesamte logische System erstellen.

70988 2/0851

FI 975 069

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur stufenempfindlichen Prüfung einer einseitig verzögerungsabhängigen logischen Einheit anzugeben, die eine in kombinatorische logische Schaltungen eingebettete Matrixanordnung, primäre, d.h. von außen zugängliche Ein- und Ausgänge sowie sequentielle logische Schaltungen mit von den primären Ein- und Ausgängen unabhängiger Eingabe-/Ausgabemöglichkeit aufweist.

Diese Aufgabe wird durch das in den Patentansprüchen gekennzeichnete Verfahren gelöst.

Ein Ausführungsbeispiel der Erfindung wird anschließend in Verbindung mit den Zeichnungen näher beschrieben, von denen zeigen:

Fig. 1 in einem Blockdiagramm ein zur Ausführung des

erfindungsgemäßen Verfahrens verwendbares Prüfsystem,

Fig. 2 ein Blockschaltbild der Organisation eines

allgemeinen logischen Systems, das nach dem Erfindungsgedanken geprüft werden kann,

Fig. 3 ein Zeitdiagramm der im logischen System der

Fig. 2 verwendeten Systemtaktierung,

Fig. 4 ein Blockschaltbild einer Form einer takt-

zustandsgesteuerten Verriegelungsschaltung, aufgebaut aus NAND-Gliedern, zur Verwendung im logischen System der Fig. 2,

Pig· 5 ein Blockschaltbild der Organisation eines

allgemeinen logischen Systems mit Vorrichtungen zur Eingabe/Ausgabe von Daten des Systems, um das erfindungsgemäße Verfahren durchführen zu könnetyQ 9882/0851

FI 975 069

-x- 27z9üb3

Fig. 6 in symbolischer Darstellung eine in der

allgemeinen Struktur der Fig. 5 verwendete Konfiguration einer Verriegelungsschaltung,

Fig. 7 das Blockschaltbild einer getakteten Gleich

strom-Verriegelungsschaltung mit Eingabe-/Ausgabevorrichtung, verwendet in der Struktur nach Fig. 5,

Fig. 8 ein Ablaufdiagramm der Schritte des erfin

dungsgemäßen Prüfverfahrens,

Fig. 9 ein Blockschaltbild, das zeigt wie der Prüf-

generator der Fig. 1 ein logisches kombinatorisches Netzwerk einer logischen Funktionseinheit bei der Ausführung des erfindungsgemäßen Verfahrens sieht,

Fig. 10 symbolisch die Art, wie mehrere der in Fig. 6

gezeigten Verriegelungsschaltungen auf einem Halbleiterchip verbunden werden und

Fig. 11 symbolisch die Art, wie mehrere der in Fig.

gezeigten Chipkonfigurationen auf einem Modul verbunden werden.

Das erfindungsgemäße Prüfverfahren kann zur stufenempfindlichen Prüfung der Funktion eines allgemeinen modularen logischen Systems mit einseitiger Verzögerungsabhängigkeit und Eingabe-/ Ausgabemöglichkeit verwendet werden. Solche Systeme werden in arithmetischen und logischen Einheiten eines Rechnersystems verwendet und bilden einen wesentlichen Funktionsteil der zentralen Verarbeitungseinheit, eines Kanals oder einer Steuereinheit im Rechensystem.

709882/0851

FI 975 O69

aO

Die logische Konfiguration eines solchen Systems ist außer der einseitigen Verzögerungsabhängigkeit so organisiert, daß ein richtiger Betrieb der Struktur nicht von der Anstiegszeit, Abfallzeit oder der Mindestverzögerung einer einzelnen Schaltung in einer logischen Einheit abhängig ist. Die einzige Abhängigkeit besteht darin, daß die Gesamtverzögerung durch eine Anzahl von Stufen oder Matrixanordnungen kleiner ist als ein bekannter Wert. Eine solche Konfiguration nennt man stufenempfindlich·

Ein logisches System ist nur dann stufenempfindlich, wenn die Antwort im eingeschwungenen Zustand auf jede zulässige Eingangszustandsänderung unabhängig von den Verzögerungen in der Schaltung und der Verdrahtung innerhalb des Systems ist. Wenn zu einer Änderung des Eingangszustandes außerdem die Veränderung von mehr als einem Eingangssignal gehört, dann muß die Antwort von der Reihenfolge dieser Änderungen unabhängig sein.

Aus dieser Definition ist leicht abzuleiten, daß das Konzept des stufenempfindlichen Betriebes davon abhängt, daß man nur zulässige Eingangsänderungen hat. Zu einer stufenempfindlichen Konfiguration gehört somit eine gewisse Einschränkung bezüglich des Eintretens von Änderungen der Eingangssignale. Diese Beschränkungen gelten fast ausschließlich für die Systemtaktsignale und, soweit vorhanden, für die Taktsignale der Matrixanordnung. Andere Eingangssignale wie Datensignale kennen bezüglich ihres Auftretens keinerlei Beschränkungen.

Der Ausdruck "Antwort im eingeschwungenen Zustand" bezieht sich auf den Endwert aller internen Speicherelemente wie Flip-Flops oder Rückkopplungsschleifen. Es wird angenommen, daß ein stufenempfindliches System aufgrund einer Folge von zulässigen Änderungen des Eingangszustandes arbeitet, wobei genügend Zeit zwischen den Änderungen liegt, damit sich das System in dem neuen internen Zustand stabilisieren kann. Diese Zeitdauer ist

709882/0851

FI 975 069

- ψ- 27 2 9ObJ

normalerweise gesichert durch die Systemtaktsignalzüge, die den dynamischen Betrieb der logischen Konfiguration steuern.

Zur logischen Organisation eines solchen Systems gehört auch die Anordnung aller internen Speicherelemente ausschließlich der Matrixanordnungen so, daß sie als Schieberegister oder Teile von Schieberegistern fungieren können, deren Zugriff- und Steuersignale vom Systemzugriff und dessen Steuersignalen unabhängig sind. Zur Implementierung dieses Konzepts erfolgt die gesamte Speicherung innerhalb der logischen Organisation mit Hilfe von Verriegelungsschaltungen, die frei von Zeitbedingungen sind, so daß man logische Systeme erhält, die für jegliche Wechselstromeigenschaften unempfindlich sind. Diese Verriegelungsschaltungen sind auch stufenempfindlich. Durch Benutzung dieser Schieberegisterkonfiguration wird die Eingabe-/Ausgabemöglichkeit realisiert.

Das System wird durch zwei oder mehr nicht überlappende Taktsignalzüge gespeist, die voneinander unabhängig sind. Jedes Signal in einem Zug muß lang genug sein, um eine Verriegelungsschaltung zu setzen, eine Matrixanordnung zu lesen oder einzuschreiben. Das Erregungssignal und das Durchschaltsignal für jede getaktete Verriegelungsschaltung oder Matrixanordnung sind eine kombinatorische logische Funktion der Systemeingangssignale und der Ausgangssignale von Verriegelungsschaltungen, die durch andere Taktsignalzüge als denjenigen Signalzug gesteuert werden, der ein Eingangssignal für diese getaktete Verriegelungsschaltung bildet.

Dieses zuletzt genannte Ziel kann man einmal dadurch erreichen, daß man jede so getaktete Verriegelungsschaltung durch genau eines der Systemtaktsignale steuert. Wenn das Durchschaltsignal und das Taktsignal beide einen hohen Pegel aufweisen, wird die getaktete Verriegelungsschaltung in den Zustand gesetzt, der durch das Erregungssignal für diese Verriegelungsschaltung

bestimmt wird. 709882/0851 FI 975 069

Bei einer derartigen Organisation eines logischen Systems werden von einem automatischen Prüfmustergenerator erzeugte Prüfmuster für die Funktionsprüfung des logischen Systems nach dem erfindungsgemäßen Verfahren geliefert. In dem in Fig. 1 gezeigten Prüfsystem werden Prüfmuster an eine zu prüfende Einheit 10 geliefert. Eine solche Einheit wird in Großintegration hergestellt und kann die Einheit der niedrigsten Integrationsstufe sein wie beispielsweise ein Halbleiterchip mit hunderten von Schaltungen zuzüglich Matrixanordnungen, oder es kann eine höhere modulare Stufe sein, die Tausende von solchen Schaltungen und Matrixanordnungen enthält. In allen Fällen ist die Forderung der einseitigen Verzögerungsabhängigkeit und der Eingabe-/Ausgabemöglichkeit erfüllt.

Zu den an die zu prüfende Einheit 10 gelieferten Mustern gehören sowohl Anregungsimpulse als auch von der jeweiligen Einheit bei Einwirken eines bestimmten Anregungsimpulses erwartete Antworten. Die Muster werden durch ein automatisches Prüfsystem erzeugt, das ein Teil eines Digital-üniversalrechners ist.

Die Organisation eines solchen Rechnersystems enthält einen automatischen Prüfgenerator 11, in dessen Bibliothek angenommene Fehler 12 gespeichert sind. Weiter gehören dazu Steuerkarten 13, die alle zur Erzeugung der Prüfmuster nötigen Parameter enthalten.

Die Steuerkarten 13 enthalten die Betriebsverfahren und bestimmen, welche Routinen und Unterroutinen für die Durchführung der Prüfung der jeweils zu prüfenden Einheit anzuwenden sind. Die angenommenen Fehler 12 sind ein Algorithmus für jeden Schaltungstyp oder für jedes Netzwerk, das geprüft werden kann. Um die jeweils zu erzeugenden Muster zu bestimmen, wird bei 14 die logische Beschreibung der jeweils zu prüfenden Einheit 10 an den automatischen Prüfgenerator 11 gegeben.

709882/0651

FI 975 069

2 / ζ 9 ΰ b d

Die logische Beschreibung 14 besteht aus der physikalischen Konstruktion der jeweiligen Einheit und wird als Grundlage zur Bestimmung der jeweiligen Prüfung der möglicherweise auftretenden Fehler, wie beispielsweise Kurzschlüsse, verwendet .

Der automatische Prüfgenerator 11 liefert die logischen Muster, die an die bestimmte, zu prüfende Einheit angelegt werden müssen, wie sie durch die logische Beschreibung 14 definiert ist. Diese logischen Muster werden an einen Kompilierer 15 im System gegeben, der auch die Spezifikation 16 bezüglich der jeweils in der zu prüfenden Einheit verwendeten Technologie empfängt. Diese Spezifikationen 16 bestehen aus Spannungswerten und Stromwerten, die in dieser Technologie für die binären Einsen und Nullen des logischen Musters verwendet werden müssen. Der Kompilierer 15 liefert die Technologie spezifischen Muster aus binären Einsen und Nullen bei bestimmten Spannungen und Strömen an den Prüfkompilierer und Operationscode-Prüfgenerator 17. Dieses Gerät liefert das jeweilige Muster, das an die zu prüfende Einheit 10 angelegt wird.

Wie bereits gesagt, gehören zum Prüfmuster sowohl die an die Einheit angelegten Anregungsimpulee als auch die erwartete Antwort. Prüfmuster für einwandfreien Betrieb werden direkt an die zu prüfende Einheit 10 angelegt. Nach dem erfingungsgemäßen Verfahren werden die Antworten der geprüften Einheit mit der erwarteten Antwort verglichen und entweder eine Annahme bei 18 oder eine Zurückweisung bei 19 angezeigt. Die Zurückweisungsanzeige kann auch als Teil des Prüfgeneratorsystems an ein Fehlerursachen-Vorhersagegerät 20, das auch vom Prüfkompilierer und Operationscode-Prüfgenerator 17 Prüfdaten empfängt, geliefert werden, um den Fehlerbetrieb vorherzusagen. Dieser Gesichtspunkt des Prüfgeneratorsystems wird in der Diagnoseprüfung verwendet. Das Vorhersagegerät 20 liefert dann bei 21 die jeweilige Fehlervorhersage.

709862/0651

FI 975 O69

Alle zur Erzeugung der Prüfmuster und Durchführung der Prüfungen für den logischen Teil notwendigen Geräte und Programmsteuerungen sind bekannt. Die Prüfung mit einer Matrixanordnung folgt aus dieser Kenntnis und der Benutzung der Matrixanordnung zum Weiterleiten der Prüfimpulse oder Ergebnisse in die Ausgabe-Verriegelungsschaltungssätze. Ein Algorithmus für die Berechnung der auf Fehler prüfenden Muster ist beschrieben in "Diagnosis of Automata Failures: A Calculus and a Method" von J. Paul Roth im IBM Journal of Research and Development, JuIi 1966. In dieser Veröffentlichung wird die Entwicklung programmierter Algorithmen für die Prüferzeugung und -auswertung beschrieben. Dazu gehören die Erzeugung der angenommenen Fehlerdaten, die für das automatische Prüfsystem gebraucht werden.

Die vorliegende Erfindung beruht natürlich nicht auf der Erzeugung von Prüfmustern, die an eine zu prüfende Einheit anzulegen sind, sondern befaßt sich mit dem Prüfverfahren der Einheit, wenn die Muster angelegt werden. Um eine Einheit mit einer eingebetteten Matrixanordnung zu prüfen, muß eine einseitige Verzögerungsabhängigkeit und die Eingabe-/Ausgabemöglichkeit, die 1:1-Entsprechung der Logik, die die Matrixanordnung speist und die eindeutige Abfühlbarkeit der Ausgangsmuster der Matrixanordnung in der Einheit vorhanden sein. Eine allgemeine logische Organisation und Struktur, die dieses Konzept enthält, ist in Fig. 2 gezeigt.

Die allgemein in Fig. 2 mit der Bezugszahl 12 und in Fig. 5 mit der Bezugszahl 43 bezeichnete Matrixanordnung kann eine m χ η Speichermatrix oder eine programmierbare Matrixanordnung logischer Schaltungen sein, beide von allgemein bekannter Art. In diesem Zusammenhang wird hingewiesen auf die US-Patentschriften Nr. 3 593 317, 3 863 232 und 3 936 812.

709682/0851

FI 975 069

Die Konfiguration der Fig. 2 wird aus einem Satz kombinatorischer Netzwerke 10 und 11 gebildet. Das Netzwerk 10 ist mit der Matrixanordnung 12 gekoppelt und wird durch mehrere Verriegelungsschaltungen 13, 14 und 15 und durch die primären Eingänge 10A so gespeist, daß unter gewissen Bedingungen eine 1:1-Entsprechung zwischen den Matrixeingängen E1 und den Verriegelungsschaltungssätzen 13, 14, 15 und/oder den primären Eingängen 1OA besteht. Das Netzwerk 11 ist mit den Verriegelungsschaltungssätzen 16, 17, 18 und den primären Ausgängen 11A gekoppelt und wird durch die Matrixanordnung über B1 und das Netzwerk 10 über E2 gespeist. Das Netzwerk 11 hat die Eigenschaft, daß jedes Matrixmuster bei B1 eindeutig abfühlbar ist an den Verriegelungsschaltungssätzen 16, 17, 18 und/oder den primären Ausgängen 11A. Eine derartige Konstruktion braucht die primären Eingänge 10A oder die primären Ausgänge 11A nicht. Das ganze Netzwerk ist effektiv in eine in die zugehörigen kombinatorischen Netzwerke eingebettete Matrixanordnung und die Verriegelungsschaltungssätze unterteilt. Obwohl nur eine Matrixanordnung in Fig. 2 dargestellt ist, können natürlich mehrere derartige Anordnungen vorhanden sein.

Jedes kombinatorische Netzwerk 10, 11 ist ein logisches Netzwerk mit mehreren Eingängen und mehreren Ausgängen und enthält eine Anzahl Stufen der kombinatorischen Schaltungen, die die Form konventioneller logischer Halbleiterschaltungen annehmen können. Jedes Netzwerk spricht auf eine eindeutige Kombination von Eingangssignalen an und liefert eine eindeutige Kombination von Ausgangssignalen. Die Ausgangssignale E1, E2 sind eigentlich Sätze von Ausgangssignalen, so daß die Bezeichnung E1 steht für e11, e12 ... ein. In ähnlicher Weise beziehen sich die Bezeichnungen G1, G2 und G3 auf Sätze von Durchschaltsignalen. Die an die kombinatorischen Netzwerke angelegten Eingangssignale sind der mit S bezeichnete Satz externer Eingangssignale.

709882/0851

FI 975 069

Um die allgemeine Struktur nach dem erfindungsgemäßen Verfahren prüfen zu können, muß die Forderung erfüllt sein, daß eine Verriegelungsschaltung, ein Verriegelungsschaltungssatz oder eine Matrixanordnung, die durch einen Taktsignalzug gesteuert werden, durch die kombinatorische Schaltung nicht auf andere Verriegelungsschaltungen rückgekoppelt werden können, die durch denselben Taktsignalzug gesteuert werden. Der Ausgang des Verriegelungsschaltungssatzes 16 darf somit nicht in das kombinatorische Netzwerk 11 rückgekoppelt werden können, da die Verriegelungsschaltungssätze 16, 18 auf den Taktsignalzug C3 ansprechen. Dieser Verriegelungsschaltungssatz kann jedoch auf ein kombinatorisches Netzwerk rückgekoppelt werden, das auf andere Taktsignalzüge anspricht.

Jeder Verriegelungsschaltungssatz wird durch genau einen Taktsignalzug so gesteuert, daß jedes steuernde Taktsignal Ci zu einer Verriegelungsschaltung Lij gehört, die noch ein Erregungssignal Eij und eventuell ein Durchschaltsignal Gij empfängt. Diese drei Signale steuern die Verriegelungsschaltung so, daß sie auf den Wert des Erregungssignales gesetzt wird, wenn das Durchschaltsignal und das Taktsignal den hohen, dem Binärwert 1 entsprechenden Pegel aufweisen. Wenn eines dieser beiden Signale dem niedrigen, den Binärwert O entsprechenden Pegel aufweist, kann die Verriegelungsschaltung ihren Zustand nicht ändern. Die Taktierung kann über direkte Einwirkung der Taktsignalzüge auf die entsprechenden Verriegelungsschaltungssätze erfolgen, ohne daß die Durchschaltsignale G1, G2 und G3 und die dazwischenliegenden UND-Glieder benutzt werden.

Der Normalbetrieb des logischen Systems wird durch die Taktsignalzüge gesteuert. Wenn in der Darstellung der Fig. 3 der Anstieg von C1 im Zeitabschnitt 19 liegt, weisen C2, C3 und C4 den niedrigen Pegel auf, und die über S zugeführten Eingangssignale zu den Verriegelungsschaltungen 13, 14, 15 sind stabil. Das Taktsignal C1 wird dann zum Verriegelungsschaltungssatz

709882/0851

FI 975 Ο69

2 7 2 9 ü b J

13, 14, 15 durchgeschaltet, wenn die entsprechenden Durchschaltsignale G1, G2, Gn den hohen Pegel aufweisen. Die Verriegelungsschaltungen der Sätze 13, 14, 15 können während der Zeit verändert werden, in denen C1 den hohen Pegel aufweist. Der Zeitabschnitt 19 braucht nur so lang zu sein, daß die Verriegelungsschaltungen gesetzt werden können. Die Signaländerungen der Verriegelungsschaltungen durchlaufen unmittelbar die kombinatorischen Netzwerke 1O und 11.

Wenn mit dem Taktsignalzug C2 Matrixoperationen (entweder Lesen oder Schreiben) über den Schreibsteuereingang eingeleitet werden sollen, so müssen die Ausgangssignale der Verrlegelungsschaltungssätze 13, 14, 15 das kombinatorische Netzwerk 1O durchlaufen haben, bevor das Taktsignal C2 den dem Binärwert 1 entsprechenden Pegel annehmen kann. Dieser Abschnitt zwischen den Taktsignalen C1 und C2 liegt im Zeitabschnitt 24, der mindestens so lang sein muß wie die Zeit zum Durchlaufen des Netzwerkes 10.

Wenn das Taktsignal C2 den hohen Pegel annimmt, wird in die Matrix eingeschrieben oder sie wird ausgelesen. C2 muß lange genug aktiv sein, Zeitintervall 20, damit die Lese- oder Schreiboperation abgeschlossen werden kann. Die Signalwechsel am Ausgang der Matrix laufen direkt durch das kombinatorische Netzwerk 11. Nachdem C2 vom hohen in den niedrigen Pegel wechselt, muß das Zeitintervall 25 lang genug sein, um die Weiterleitung durch das kombinatorische Netzwerk 11 zu komplettieren. Außerdem muß die Summe der Zeitabschnitte 19, 20, 24 und 25 größer sein als die zum Durchlaufen der Netzwerke und 11 über E2 gebrauchte Zeit. Wenn jetzt alle Eingangssignale zum Verriegelungsschaltungssatz 16, 17, 18 stabil sind und die Durchschaltsignale H1, H2, HK ebenfalls stabil sind, kann der Takt C3 den hohen Pegel annehmen. C3 muß lange genug den hohen Pegel beibehalten, um die Verriegelungsschaltungen 16, 18 zu setzen und dann den niederigen Pegel anzunehmen. Als

709882/0851

FI 975 069

Af

nächstes kann C 4 den hohen Pegel lange genug annehmen, um den Verriegelungsschaltungssatz 17 zu setzen, wobei angenommen wird, daß K2 und H2 stabil gewesen sind. Eine solche Operation erfüllt die Forderung nach einem stufenempfindlichen System und nimmt eine minimale Abhängigkeit von Wechselstromparametern an.

Information fließt in die stufenempfindlichen logischen Systeme durch den Satz von Eingangssignalen S. Diese Eingangssignale stehen innerhalb des logischen Systems in Wechselwirkung und werden mit den mit dem logischen System synchronisierten Taktsignalen gesteuert. Die jeweilige Taktzeit, in der das Signal wechselt, wird gesteuert und dann das Eingangssignal auf die betreffenden kombinatorischen Netzwerke beschränkt. Wenn beispielsweise in Fig. 2 der Satz von Eingangssignalen S immer zur Taktzeit C1 wechselt, können die Verriegelungsschaltungssätze 13, 14, 15 durch C2 getaktet werden, die Matrix durch C3, die Verriegelungsschaltungssätze 16, 18 durch C4 und der Verriegelungsschaltungssatz 17 durch C1.

Wenn die externen Eingangssignale insofern asynchron sind, als sie sich jederzeit ändern, dann werden sie innerhalb des logischen Systems verarbeitet, indem sie mit Hilfe von Verriegelungsschaltungen synchronisiert werden. Eine Verriegelungsschaltung empfängt als Eingangssignale eines der Erregungssignale sowie das jeweilige Taktsignal. Da die Verriegelungsschaltung nicht umschalten kann, wenn das Taktsignal den niedrigen Pegel aufweist, ändert sich das Ausgangssignal der Verriegelungsschaltung nur in der Zeit, in der der Taktimpuls den hohen, dem Binärwert 1 entsprechenden Pegel aufweist. Auch wenn der Satz von Eingangssignalen S sich in der Zeit ändert, in der das Taktsignal den hohen Pegel aufweist, tritt kein Betriebsproblem auf unter der Voraussetzung, daß der Satz von Eingangssignalen S für einen vollen Taktzyklus auf seinem neuen Wert bleibt. Eine Zustandsänderung der Verriege-

709882/0851

FI 975 069

lungsschaltung tritt beim nächsten Taktsignal ein. Wenn die Verriegelungsschaltung beinahe umschaltet, kann ein Ausgangsimpuls der Verriegelungsschaltung in der Zeit erscheinen, in der der Taktimpuls den hohen Pegel aufweist. Dadurch entstehen jedoch keine Probleme, da das Ausgangssignal dieser Verriegelungsschaltung nur während einer anderen Taktzeit verwendet wird.

Das in Fig. 2 gezeigte logische System hat mit seiner einseitigen Verzögerungsabhängigkeit eine zur Ausführung des erfindungsgemäßen Prüfverfahrens notwendige Voraussetzung, während die andere die Eingabe-/Ausgabemöglichkeit ist.

Die Speicherelemente eines solchen allgemeinen Systems sind stufenempfindliche Bauelemente, die keine Zeitbedingungen kennen. Schaltungen, die diese Forderungen erfüllen, werden allgemein als getaktete Gleichstrom-Verriegelungsschaltungen klassifiziert. Eine derartige Verriegelungsschaltung ist die in Fig. 4 durch NAND-Glieder realisierte Polaritätshalte-Verriegelungsschaltung. Der Speicherteil dieser Verriegelungsschaltung ist mit 24 gekennzeichnet und arbeitet mit den NAND-Gliedern 25, 26 und dem Inverter 27 zusammen.

Die Polaritätshalte-Verriegelungsschaltung erhält Eingangssignale E und C und besitzt einen Ausgang L. Wenn das Taktsignal C im Betrieb den niedrigen Pegel aufweist, kann die Verriegelungsschaltung ihren Zustand nicht ändern. Wenn es jedoch den hohen Pegel aufweist, wird der interne Zustand der Verriegelungsschaltung auf den dem Wert des Erregungs-Eingangssignales entsprechenden Zustand E gesetzt.

Um das erfindungsgemäße Verfahren anwenden zu können, muß das logische System den Zustand aller internen Speicherelemente dynamisch überwachen können. Dadurch braucht man dann keine besonderen Prüfpunkte und alle Phasen der manuellen Fehler-

709862/0851

FI 975 069

beseitigung werden vereinfacht und eine Standardschnittstelle für Bedienungs- und Wartungskonsolen erstellt. Zu diesem Zweck ist für jede Verriegelungsschaltung in jedem Satz des Systems eine Schaltung vorgesehen, die den Betrieb der Verriegelungsschaltung als eine Stelle eines Schieberegisters gestattet, wobei die Schiebesteuerungen unabhängig von den Systemtakten sind und eine Eingabe-/Ausgabemöglichkeit unabhängig von der Systemeingabe/-ausgabe vorgesehen ist. Diese Schaltungskonfiguration nennt man Schieberegister-Verriegelungsschaltung. Alle diese Schieberegister-Verriegelungsschaltungen in einem gegebenen Chip, Modul usw. sind zu einem oder mehreren Schieberegistern zusammengeschaltet. Jedes dieser Schieberegister hat einen Eingang, einen Ausgang und Schiebesteuerleitungen, die von außen zugänglich sind.

Ohne das erfindungsgemäße Verfahren müssen die Matrixanordnungen für die Gleichstrompegelprüfung physikalisch unterteilt werden, so daß man die Matrixanordnungen zwar auf einfache Weise prüfen kann, die Packungskosten jedoch hoch werden. Wenn die physikalische Unterteilung nicht angewandt wird, ist eine sehr komplexe sequentielle Prüfung erforderlich. Im erfindungsgemäßen Prüfverfahren wird die Gleichstrompegelprüfung reduziert entweder von einer kostspieligen Packungslösung oder einer sequentiellen komplexen Prüfung auf eine wesentlich leichtere und effektivere Prüfung der Logik um die Matrixanordnung herum und der Matrixanordnung selbst.

Durch die Eingabe-/Ausgabemöglichkeit lassen sich sowohl Konstruktionsfehler als auch Bauteilfehler für den Systemanlauf, die Systemschlußprüfungen und die Diagnose im Feld genau diagnostizieren. Schieberegister sind auch nützlich für Systemfunktionen wie Konsolenschnittstelle, Systemrückstellung und Prüfanzeige.

709882/0851

FI 975 Ofi9

2729übJ

Die automatische Prüfmustererzeugung, wie sie im Zusammenhang mit Fig. 1 beschrieben wurde, ist für logische kombinatorische Netzwerke bekanntlich relativ einfacher als für komplizierte sequentielle logische Schaltungen. Daher müssen sequentielle logische Schaltkreise wie der interne Speicherkreis des allgemeinen logischen Systems auf eine kombinatorische Form zurückgeführt werden. Dazu wird eine zusätzliche Schaltung vorgesehen zur wahlweisen Umwandlung de r getakteten Gleichstrom-Verriegelungsschaltungen zu Schieberegister-Verriegelungsschaltungen und außerdem wird die Möglichkeit der Eingabe/Ausgabe geschaffen.

Das illustrative logische System in Fig. 5 hat diese zusätzlichen Schaltkreise und verwendet zwei Taktsignale und zwei Sätze Register-Verriegelungsschaltungen. Die kombinatorischen Netzwerke 41, 42 sind vom selben Typ, wie er in Verbindung mit Fig. 2 beschrieben wurde. Sie sprechen auf die Eingangssignalsätze E1, 56, E4, E3 an. Die kombinatorischen Neztwerke 41, 42 liefern jeweils einen Satz von Erregungssignalen E3, E2, E5. Durch UND-Glieder werden die Systemtakte C1, C2 auf die Verriegelungsschal tungssätze 44 bzw. 45 geleitet. Die Verrlegelungsschaltungssätze 44, 45 unterscheiden sich von denen i Fig. 2 dadurch, daß sie als Schieberegister-Verriegelungsschaltungssätze geschaltet sind. Eine solche Schieberegister-Verriegelungsschaltung ist in symbolischer Form in Fig. 6 dargestellt und enthält zwei verschiedene Verriegelungs- oder Speicherschaltungen 47, 48. Die Verriegelungsschaltung 47 ist dieselbe, wie sie in den Verriegelungsschaltungssätzen der Fig. 2 verwendet und in einer Form in Fig. 4 gezeigt ist. Jede derartige Verriegelungsschaltung hat einen Erregungseingang E, einen Taktsignaleingang C und einen Ausgang L.

Die Verriegelungsschaltung 48 ist die zusätzliche Schaltung, mit der die Struktur zu einer Schieberegister-Verriegelungsschaltung gemacht wird. Sie enthält einen separaten Eingang U, einen separaten Ausgang V und die Schiebesteuereingänge A und B.

709882/0851

FI 975 069

- Jr\ -

Die Realisierung der Schieberegister-Verriegelungsschaltung erfolgt mit NAND-Gliedern, wie sie in Fig. 7 gezeigt sind.

Die Verriegelungsschaltung 47 ist in gestrichelten Linien dargestellt und dieselbe wie in Fig. 4. Das zusätzliche Eingangssignal U wird über ein NAND-Glied mit den Schaltgliedern 49, 50 und dem Inverter 51 zugeführt. Diese Schaltung nimmt auch das erste Schiebesteuer-Eingangssignal A auf der Leitung 57 auf. Von diesen Schaltgliedern 49, 50 wird auf die Verriegelungsschaltung 47 gekoppelt. Die Ausgänge der Verriegelungsschaltung 47 sind mit einer zweiten Verriegelungsschaltung einschließlich der Speicherkonfiguration 52 und der NAND-Glieder 53, 54 gekoppelt, die die Ausgangssignale der Verriegelungsschaltung 47 sowie das zweite Schiebesteuer-Eingangssignal B auf der Leitung 58 empfängt.

Die Schaltung 52 wirkt als Kurzzeitspeicher während der Einschiebe- und Ausschiebeoperation der Anordnung. Diese Schieberegister-Verriegelungsschaltungen werden zum Schieben jedes gewünschten Musters aus Einsen und Nullen in die Polaritätshalta-Verriegelungsschaltungen 47 verwendet. Diese Muster dienen dann als Eingangssignale für die kombinatorischen Netzwerke. Die Ausgangssignale der Schaltung 47 werden dann in die Verriegelungsschaltung 52 getaktet und unter Steuerung des Schiebesignals B zur Inspektion und Messung ausgeschoben.

Jeder der in Fig. 5 gezeigten Verriegelungsschaltungssätze 44, 45 enthält mehrere der in Fig. 7 gezeigten Schaltungen. Die Schaltungen sind sequentiell miteinander so verbunden, daß der Eingang U der Fig. 7 die Eingangsleitung 54 der Fig. 5 ist. Der A-Schiebetakt wird an die erste Schaltung (z.B. 47) für alle Verriegelungsschaltungen der Sätze angelegt. In ähnlicher Weise wird der B-Schiebetakt an die zweite Schaltung jeder Verriegelungsschaltung der Sätze angelegt. Das V-Ausgangssignal der Schaltung 52 der Fig. 7 wurde als Eingangssignal der nächst

709882/0851

FI 975 069

- 2Λ -

folgenden Verriegelungsschaltung des Satzes zugeführt, bis zur letzten derartigen Verriegelungsschaltung des ganzen Registers, wenn dieser Ausgang äquivalent der Ausgangsleitung 55 der Anordnung der Fig. 5 wäre. Diese Schieberegister-Verriegelungsschaltungen sind daher untereinander mit einem Eingang, einem Ausgang und zwei Schiebetakt-Eingängen zu einem Schieberegister verbunden.

Mit den Forderungen der einseitigen Verzögerungsabhängigkeit und der Eingabe-/Ausgabemöglichkeit, wie sie in Verbindung mit Fig. 5 beschrieben wurden, können Prüfmuster vom Testkompilierer und Operationscode Prüfgenerator 17 der Fig. 1 an die zu prüfende Einheit 10 gegeben werden, um das erfindungsgemäße Verfahren auszuführen. Wenn die Systemtakte wie im Block 80 der Fig. 8 abgeschaltet sind, wird das durch die Schieberegister-Verriegelungsschaltungssätze 44, 45 der Fig. gebildete Schieberegister zuerst geprüft. Prüfmuster 79 vom Kompilierer und Generator 17 werden an die Eingangsleitung 55 angelegt und sequentiell an die Verriegelungsschaltungen des Satzes 44, wie aus dem Block 81 ersichtlich ist. Durch das Abschalten der Systemtakte wird das Schieberegister vom Rest der Schaltung isoliert. Diese Steuerung der Systemtakte wird an den Eingangs-/Ausgangsanschlüssen für die jeweils zu prüfende Baueinheit vorgenommen. Der Anregungsimpulsteil des Prüfmusters besteht aus einem Muster binärer Einsen und Nullen. Nach dem Anlegen an den Verriegelungsschaltungssatz 44 werden sie durch den Verriegelungsschaltungssatz 45 zur Ausgangsleitung 55 geschoben. Das Verschieben wird von den Schiebetakten A und B auf den Leitungen 57 bzw. 58 gesteuert. Wie aus Fig. 7 zu ersehen ist, wirkt der Schiebetakt A auf die erste Verriegelungsschaltung 47 und der Schiebetakt B auf die zweite Verriegelungsschaltung 52 der Schieberegister-Verriegelungsschaltung. Das an der Leitung 55 abgegebene Ausgangssignal wird gemessen und mit der erwarteten Antwort der Prüfmustergeneratoren 79 verglichen. Diese Messung erfolgt im Block 82. Mit dieser

709882/0851

FI 975 069

Prüfung soll sichergestellt werden, daß das Schieberegister wie vorgesehen arbeitet. Wenn die Messung anzeigt, daß das Schieberegister schlecht ist, wird die zu prüfende Einheit bei 83 zurückgewiesen. Wenn andererseits die Messung gut ist, ist anschließend die eigentliche stufenempfindliche Prüfung der Schaltung der Einheit vorzunehmen.

Im nächsten Schritt des erfindungsgemäßen Verfahrens nach Block 87 wird ein Anreiz in Form eines bestimmten Musters auf die Eingangsleitung 54 zum Schieberegister gegeben und in die Verriegelungsschaltungen des Registers geschoben, das durch die Sätze 44, 45 gebildet wird. Dadurch sollen die Zustände der Schaltungen im Schieberegister initialisiert werden, um die Wirkungen früherer Vorgänge auf die sequentiellen Schaltungen der zu prüfenden Einheit aufzuheben.

Effektiv sieht das automatische Prüfmuster-Erzeugungssystem der Fig. 1 dann die Schaltung der Fig. 9. Es ist eine Matrixanordnung mit einem kombinatorischen Netzwerk an den Eingängen und einem kombinatorischen Netzwerk an den Ausgängen. Es gibt reale primäre Eingänge S, gebildet aus den Untersätzen S1, S2 ... SN und einem realen primären Ausgang R, gebildet aus den Untersätzen R1, R2 ... RN. Außerdem gibt es von den Verriegelungsschaltungssätzen zum kombinatorischen Netzwerk 41 effektiv Psaudo-Eingangssätze LE1, gebildet aus den Antworten auf das in das Schieberegister geschobene Prüfmuster. Außerdem sind die Pseudo-Ausgänge LE5 vorgesehen. Wenn die Durchschaltsignale G2 von den primären Eingängen stammen, beeinflußt das Prüferzeugungssystem sie direkt. Wenn die Durchschaltsignale G2 vom Netzwerk 41 oder 42 stammen, beeinflußt das Prüferzeugungssystem sie indirekt. Das System kann sie jedoch bei Bedarf auch ohne große Schwierigkeiten sensitivieren. Das Prüferzeugungssystem lieferte ein Anregungssignal an das Netzwerk 42 über E4 durch Schreiben des am Ausgang von E4 verlangten Musters in die Matrixanordnung und eine anschließende Leseoperation. Das

709882/0851

FI 975 069

2 7 2 9 Ü b

geschieht durch Verwendung einer 1:1-Möglichkeit des kombinatorischen Netzwerkes 41. Durch Schreiben in die Matrix über E2 kann die Ausgabe des Netzwerkes 41 beobachtet werden durch Lesen der Matrix und Verwendung der eindeutig erkennbaren Struktur des kombinatorischen Netzwerkes 42. Die Prüfung der logischen Funktionseinheit, die eigentlich durch logische kombinatorische Netzwerke, Matrixanordnungen und sequentielle Schaltungen gebildet wird, wird effektiv reduziert auf die Prüfung einer von kombinatorischer Logik umgebenen Matrix mit besonderen Eigenschaften, da man die Möglichkeit zum Ein- und Ausgeben von Prüfmustern und zum unabhängigen Betrieb der verschiedenen Netzwerke der Konfiguration durch unabhängige Takteingangssignale C1, C2 ... CN hat.

Mit dem Prüfmuster in den verschiedenen Stufen des Schieberegisters wird dasselbe Prüfmuster an den Systemeingangssatz S bei 85 angelegt. Dieses als Satz S angelegte Muster durchläuft die kombinatorischen Netzwerke 41, 42 in Fig. 5, wie Block 86 angibt. Der Ausgangssignalsatz wird mit der vom jeweiligen, über das Schieberegister angelegten Prüfmuster erwarteten Antwort verglichen, wie aus Block 84 ersichtlich ist. Erhält man eine Schlecht-Anzeige, wird die zu prüfende Einheit zurückgewiesen. Erhält man jedoch eina Gut-Anzeige, wird die Matrix entweder beschrieben oder gelesen, abhängig von den Prüfmustern, wie aus Block 94 ersichtlich ist. Der Ausgangssignalsatz wird mit den für das jeweilige, über das Schieberegister angelegte Prüfmuster verglichen, wie aus Block 95 ersichtlich ist. Wenn man eine Schlecht-Anzeige erhält, wird die zu prüfende Schaltung zurückgewiesen. Erhält man jedoch eine Gut-Anzeige, wird einer der Systemtakte angelegt durch Anheben des Pegels für die erforderliche Dauer und anschließendes Absenken, wie aus Block 88 ersichtlich ist. Wenn z.B. der Takt C2 angelegt wird, dann wird der Satz von Erregungs-Eingangssignalen E5 in den Verriegelungsschaltungssatz 45 geschoben. Die Taktsteuerung kann direkt ausgeübt werden

709882/0851

FI 975 069

durch Einwirkung auf den Verriegelungsschaltungssatz oder wie in Fig. 5 dargestellt in Verbindung mit dem Satz von Durchschaltsignalen G2 üoer das UND-Glied.

Wenn der Takt C2 so lange den hohen Pegel aufweist, bis die verschiedenen Varriegelungsschaltungen im Satz 45 gesetzt sind und dann den niedrigen Pegel annimmt, sind alle Systemtakte, wie aus Block 98 ersichtlich ist, abgeschaltet. Die im Verriegelungsschaltungssatz 45 gespeicherten Anzeigen werden dann auf der Leitung 55 unter Steuerung der Schiebetakta A und B ausgeschoben (Block 90). Die Ausgangssignale des Schieberegisters auf der Leitung 55 werden mit der erwarteten Antwort für dieses Prüfmuster verglichen (Block 91). Die Zurückweisung der zu prüfenden Einheit erfolgt nach Block 83, wenn die Messung einen Fehler in der zu prüfenden Einheit anzeigt. Zeigt die Messung an, daß die Einheit gut ist, wird bei 92 abgefragt, ob die Prüfung für diese Einheit beendet ist. Wenn sie nicht beendet ist, wird der Prozess durch Anlegen desselben oder eines anderen Musters an das Schieberegister wiederholt, wie aus Block ersichtlich. In der Praxis werden hunderte oder auch tausende Muster an eine bestimmte zu prüfende Einheit angelegt, um alle Schaltungen innerhalb der Einheit zu prüfen und eine fehlerhafte Operation auszuschließen, so daß mit einiger Sicherheit erwartet werden kann, daß die Einheit die Funktion ausführt, für die sie in einem echten logischen System vorgesehen ist. Wenn alle Prüfungen einer bestimmten Einheit beendet sind, wird sie akzeptiert, wie aus Block 93 ersichtlich ist.

Eine Unterteilung der in Fig. 5 gezeigten allgemeinen Struktur resultiert in einer Struktur einer Funktionseinheit, die genauso geprüft werden kann. Alle logischen Verknüpfungsglieder und Matrixanordnungen werden mit kombinatorischen Prüfmustern geprüft durch Anlegen der entsprechenden Prüfmuster an den Eingangssatz S und den Schieberegistereingang und durch ihr serielles Durchschieben durch die Schieberegister-Verriegelungs-

709882/0851

FI 975 069

schaltungen. Die Ausgangsmuster erhält man von den Antwort-Ausgängen R und schiebt das Bitmuster im Schieberegister aus. Dasselbe Prüfverfahren läßt sich ohne Rücksicht auf die jeweilige Packungsstufe wie Chip-, Modul-, Schaltkarten-, Grundkarten-, und Systemebene anwenden.

In Fig. 10 sind auf dem Chip 63 drei Verriegelungsschaltungen 60, 61, 62 des symbolisch in Fig. 6 dargestellten Typs gezeigt. Jede der Verriegelungsschaltungen ist mit den Schiebesteuersignalen A und B auf den Leitungen 64, 65 gekoppelt. Das Eingabemuster wird an die erste dieser Verriegelungsschaltungen 60 über die Anschlußklemme 66 angelegt und die einzelnen Verriegelungsschaltungen dann sequentiell zusammengekoppelt, wie es oben in Verbindung mit den Fign. 5 und 7 beschrieben wurde, so daß man die Ausgabe auf der Leitung 67 erhält.

In Fig. 11 sind vier solche in Fig. 10 dargestellte Chips 70, 71, 72, 73 zusammengekoppelt. Die Schiebesteuersignale A und B werden über die Verbindungen 74, 75 an jedes der Chips 70 bis 73 angelegt. Das Eingabemuster wird über die Leitung 76 an das erste Chip angelegt und die Ausgabe von der Leitung 77 von den sequentiell verbundenen Chips 70 bis 73 abgenommen.

Mit der erfindungsgemäßen Verfahren können direkt nicht zugängliche logische Netzwerke dynamisch gemessen werden mit Hilfe der vorgesehenen Eingabe-/Ausgabemöglichkeit. Außerdem kann der Wartungstechniker im Feld die Maschine entstören und den Zustand einer jeden Verriegelungsschaltung im System mit dem erfindungsgemäßen Verfahren Überwachen, indem auf der Basis eines Zyklus alle Daten in den Verriegelungsschaltungen auf ein Bildanzeigegerät ausgeschoben werden. Der Zustand des Systems wird dadurch nicht gestört, wenn die Daten auch in die Verriegelungsschaltungen in derselben Reihenfolge zurückgeschoben werden, wie sie ausgeschoben wurden. Somit kann der Zustand der Verriegelungsschaltungen nach jedem Taktsignal untersucht werden.

709882/0851

Durch die Möglichkeit, den Zustand aller Verriegelungsschaltungen gemäß der Erfindung zu prüfen, wird die Notwendigkeit für spezielle Prüfpunkte eliminiert, was es dem Konstrukteur ermöglicht, die logischen Schaltungen so dicht wie möglich zu packen, ohne daß er sich damit befassen müßte, zusätzliche Eingangs-/Ausgangsleitungen für den Wartungstechniker vorzusehen. Mit der Möglichkeit, jede Verriegelungsschaltung in einem System nach jedem Taktsignal prüfen zu können, kann jeder auftretende Fehler auf ein bestimmtes Netzwerk aus kombinatorischen logischen Schaltungen eingeengt werden, dessen Eingänge und Ausgänge überwacht werden können.

π 975 O₆₉ 709882/0851

Claims (9)

1. 2 7 2 9 Ο b - * -

   PATENTANSPRÜCHE

   Verfahren zur stufenempfindlicheri Prüfung einer einseitig verzögerungsabhängigen logischen Einheit, die eine in kombinatorische logische Schaltungen eingebettete Matrixanordnung, primäre, d.h. von außen zugängliche Ein- und Ausgänge sowie sequentielle logische Schaltungen mit von den primären Ein-- und Ausgängen unabhängiger Eingabe-/Ausgabemöglichkeit aufv/eist, gekennzeichnet durch folgende Verfahrensschritte:

   a) Eingeben eines Prüfmusters in die sequentiellen logischen Schaltungen (13,14,15),

   b) Eingeben desselben Prüfmusters über die primären Eingänge in ein erstes Netzwerk (10, Fig. 2) aus kombinatorischen logischen Schaltungen und die Matrixanordnung (12) zur Erzeugung eines Ausgangsmusters an den Ausgängen des auf die Matrixanordnung folgenden zweiten Netzwerkes (11) aus kombinatorischen logischen Schaltungen,

   c) Durchschalten des Ausgangsmusters des zweiten Netzwerkes in die sequentiellen logischen Schaltungen (16, 17, 18) und

   d) Ausgeben des resultierenden Zustandes der sequentiellen logischen Schaltung zur Feststellung, ob die geprüfte logische Einheit fehlerfrei ist.
2. 2. Verfahren zur stufenempfindlichen Prüfung einer einseitig verzögerungsabhängigen logischen Einheit nach Anspruch 1, bei der die sequentiellen logischen Schaltungen in Sätze unterteilt sind, die selektiv Teilen der Netzwerke aus kombinatorischen logischen Schaltungen zugeordnet sind, dadurch gekennzeichnet, daß das Durchschalten der Ausgangssignale der Teile des Netzwerkes

   709882/0851

   FI 975 069

   ORIGINAL INSPECTED

   _ ο —

   Sätze sequentieller logischer Schaltungen satzv/eise nacheinander erfolgt und darauf der resultierende Zustand des Satzes zur Prüfung auf Fehlerfreiheit der Einheit ausgegeben wird.
3. 3. Verfahren zur stufenempfindlichen Prüfung einer einseitig verzögerungsabhangigen logischen Einheit nach Anspruch 2, bei der die Matrixanordnung eine m χ n--Speichermatrix ist, dadurch gekennzeichnet, daß das Prüfverfahren die Schritte der Einspeicherung von Information in die und des Auslesens von Information aus der Speichermatrix einschließt.
4. 4. Verfahren zur stufenempfindlichen Prüfung einer einseitigen verzögerungsabhangigen logischen Einheit nach Anspruch 2, bei der die .Matrixanordnung ein Zuordner ist, dadurch gekennzeichnet, daß das Prüfverfahren die Schritte des Anlegens eines von den kombinatorischen logischen Schaltungen stammenden Eingangsmusters für den Zuordner uns das Zuführen eines von dem Zuordner stammenden Ausgangsmusters an die Sätze der kombinatorischen logischen Schaltungen einschließt.
5. 5. Verfahren nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß es unter Eingabe jeweils eines anderen Prüfmusters mehrfach ausgeführt wird.
6. 6. Verfahren nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß das Prüfmuster in wenigstens ein aus den sequentiellen logischen Schaltungen gebildetes Schieberegister eingegeben wird.
7. 7. Verfahren nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß ein aus Ausgangsimpulsen und den erwarteten Antworten bestehendes Prüfmuster verwendet wird,

   709882/0851

   PI 975 069

   ^ 7 2 9 O b 3

   daß die Anregungsimpulse in das Schieberegister und über die primären Eingänge der zu prüfenden Einheit zugeführt werden und daß der resultierende Zustand mit den erwarteten Antworten des Prüfmusters verglichen wird.
8. 8. Verfahren nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß ein spezielles Prüfmuster in das Schieberegister eingegeben und das Ausgangsmuster mit dem erwarteten verglichen wird, um festzustellen, ob das Schieberegister fehlerfrei ist.
9. 9. Verfahren zur stufenempfindlichen Prüfung einer einseitig verzögerungsabhängigen logischen Einheit mit primären Ein- und Ausgängen, die aus kombinatorischen logischen Schaltungen, einer darin eingebetteten Speichermatrix und Sätzen von sequentiellen logischen Schaltungen gebildet wird, die zu einem Schieberegister verbunden sind mit eigener Eingabe-/Ausgabemoglichkeit und deren jeder durch einen Taktimpulszug gesteuert wird, gekennzeichnet durch folgende Verfahrensschritte:

   a) Abschalten aller Taktimpulszüge, um alle Sätze

   der sequentiellen logischen Schaltungen voneinander zu isolieren,

   b) Eingeben eines ersten speziellen Prüfmusters in das Schieberegister, um dessen Fehlerfreiheit zu prüfen,

   c) Eingeben eines zweiten Prüfmusters in das Schieberegister ,

   d) Eingeben des zweiten Prüfmusters über die primären Eingänge und die kombinatorischen logischen Schaltungen in die Speichermatrix,

   e) nacheinander erfolgendes Eingeben der Ausgangsmuster der kombinatorischen logischen Schaltungen in

   709882/0851

   FI 975 069

   zugeordnete Sätze der sequentiellen logischen Schaltungen durch nacheinander erfolgendes Wirksamwerden der Taktimpulszüge und

   f) Ausgabe des resultierenden Zustandes des Schieberegisters nach jeder Eingabe eines Ausgangsmusters der kombinatorischen logischen Schaltungen.

   709882/0851

   FI 975 069