DE2608119A1

DE2608119A1 - Schaltkreis zum abtasten und auffrischen eines halbleiterspeichers

Info

Publication number: DE2608119A1
Application number: DE19762608119
Authority: DE
Inventors: Richard Harry Heeren
Original assignee: Teletype Corp
Current assignee: AT&T Teletype Corp
Priority date: 1975-03-05
Filing date: 1976-02-27
Publication date: 1976-09-16
Also published as: JPS51110931A; NL7602042A; FR2303346A1; US4004284A; GB1535237A

Description

»Iri r """'■ ^κ·«»*·*·ΐι -»

r, £_fl.. ,_t.. ^ ^ München, den ·- . _;j/j

Ϊ-Ι-" · "o, .",""^" T 397

Teletype Corp. in Skokie, Illinois / V.St.A.

Schaltkreis zum Abtasten und Auffrischen eines Halbleiterspeichers

Die Erfindung betrifft einen Schaltkreis zum Abtasten und Auffrischen der Zellen eines Halbleiterspeichers, vorzugsweise eines Speichers mit wahlfreiem Zugriff (Random-Speicher).

In dem Random-Speicher nach der ÜS-PS 3 838 404 wird die binäre Ladung (0 Volt oder eine Zellenladung V..) eines Speicherzellenkondensators dadurch abgetastet,"daß zwei abgeglichene Lastkondensatoren von einem voreingestellten Gleichheitszustand aus je nachdem nach oben oder unten verschoben werden. Dadurch wird das Gleichgewicht eines Flipflops des Auffrischungsverstärkers gestört und dieser erzeugt eine binäre Ausgangsspannung, die der abgetasteten Ladung des Zellenkondensators entspricht. Diese Technik benötigt sehr genau abgeglichene Werte der Lastkondensatoren; dies ist wegen der Massenfabrikation schwer einzuhalten und die Endwerte der Kondensatoren können vor der Fertigstellung eines Chips kaum vorhergesagt werden.

Die erforderlichen abgeglichenen Lastkapazitäten beiderseits des Auffrischungsverstärkers machen es besonders schwierig, einen sog. einseitigen Halbleiterspeicher herzustellen, bei dem eine große Anzahl von Speicherzellen zusammen in einer bestimmten Gegend des Chips untergebracht ist, und zwar alle an einer

Dr.Hk/Me

609838/0628

Seite des Verstärkerabschnitts. Bei der Verwendung abgeglichener Lastkondensatoren ist es nämlich am vorteilhaftesten, die Speicherzellen in zwei gleiche Gruppen beiderseits des Auffrischungsverstärkers aufzuteilen, um den Ein- und Ausgang des Verstärkers von entgegengesetzten Seiten zu bewirken, denn mit dieser Anordnung streben die Werte der verteilten Lastkapazitäten beiderseits des Verstärkers zum Ausgleich v/ährend des Herstellungsprozesses.

Der im Kennzeichen des Anspruchs 1 angegebenen Erfindung liegt die Aufgabe zugrunde, einen Schaltkreis der im Oberbegriff des Hauptanspruchs angegebenen Art zur Verfügung zu stellen, der leichter herzustellen und abzugleichen ist als die bisher verwendeten Kapazitäten.

Zu diesem Zweck sind erfindungsgemäß zwei identische Feldeffekttransistoren vorgesehen, an deren Gate-Elektroden zu Beginn' eines Abtastzyklus jeweils über eine gemeinsame Vorstufe ein vorbereitendes Bezugspotential angelegt wird, durch das beide Feldeffekttransistoren teilweise leitend gemacht werden. Mindestens eines der beiden Gates wird ferner mit der abgetasteten Speicherzellenspannung beaufschlagt. Der dadurch hervorgerufene Leitfähigkeitsunterschied der beiden Feldeffekttransistoren steuert eine Kippstufe, die eine von der abgetasteten Spannung abhängige Schaltspannung erzeugt. Diese kann ihrerseits zur Auffrischung der betreffenden Speicherzelle verwendet werden.

Der auf diese Weise gebildete Differentialverstärker ist für kleine Spannungsunterschiede empfindlicher als die bekannten abgeglichenen Lastkapazitäten, d.h. es können geringere Zellenkapazitäten verwendet werden und die Lastkapazitäten müssen nicht abgeglichen sein, da dafür gesorgt ist, daß jeweils identische Bezugspotentiale an die Gates der beiden Feldeffekt-

609838/0628

transistoren gelangen. So ist es auch nicht mehr erforderlich, die einem Auffrischungsverstärker zugeordneten Speicherzellen symmetrisch'zu verteilen, sondern es können alle Speicherzellen auf der gleichen Seite des Auffrischungsverstärkers angeordnet sein.

Weitere Ausgestaltungen und Anwendungen der Erfindung ergeben sich aus den Unteransprüchen.

Die Erfindung wird nachstehend anhand der Zeichnung erläutert. Hierin sind

Fig. 1 ein schematisches Schaltbild eines Ausschnitts

aus einem Halbleiterspeicher mit einem Auffrischungsverstärker gemäß der Erfindung,

Fig. 2 eine graphische Darstellung der zu verschiedenen

Zeiten in der Schaltung nach Fig. 1 auftretenden Signale,

Fig. 3 ein Schaltbild eines binären Differentialverstärkers nach einer anderen Ausführungsform der Erfindung, wobei die Darstellung der Fig. 1 verallgemeinert ist und

Fig. 4-7 Schaltbilder weiterer Ausführungsformen der

Erfindung.

Fig. 1 zeigt die hier interessierenden Teile eines Halbleiterspeichers mit wahlfreiem Zugriff entsprechend der US-Patentschrift 3 838 404, jedoch mit einem Abtast- und Auffrischungsverstärker 10 gemäß der vorliegenden Erfindung. Der Random-Speicher enthält einen Speicherteil 11 mit zeilenweise angeordneten Speicherzellen 12-1, 12-2.... Eine ausgewählte Speicherzelle kann mit einer Ein- und Ausgangsklemme A des

B 0 9 8 3 8 / Ti B 7 8

Auffrischungsverstärkers 10 für diese Zellenreihe über eine Leitung 13 verbunden werden. Der Verstärker 10 besitzt äußere Klemmen bzw. Knotenpunkte A und B und inere Knotenpunkte C und D.

Speicherzellen dieser Art sind in verschiedenen Ausbildungen bekannt. Im dargestellten Beispiel handelt es sich um einen MOS-Speicher 12, dessen Zellen je ein Y-Zugriffglied, nämlich einen Feldeffekttransistor (FET) Q_y_-i ι 0_γ_ο aufweisen, dessen Gate mit einer entsprahenden Spaltenleitung Y-, Y₂ für den Y-Zugriff verbunden ist. Die Spaltenleitungen werden in bekannter Weise in vorgeschriebener Reihenfolge erregt, um so in aufeinanderfolgenden Arbeitszyklen des Verstärkers 10 die einzelnen Zellen 12 in einer Reihe 13 der Speichermatrix nacheinander aufzurufen, damit die in diesen Zellen gespeicherten Daten in vorbestimmten Intervallen abgetastet und regeneriert, sowie auf Wunsch abgelesen oder neu eingegeben werden können.

Wenn eine gegebene Y-Leitung erregt ist, schaltet sich der gewählte Zellentransistor 0 ein und verbindet den betreffenden Speicherkondensator (!,_., ^cm-2 ^m^ ^der dieser Matrizenreihe entsprechenden Ein- und Ausgangsieitung 13. Im dargestellten Beispiel sind alle Transistoren normale MOS-Transistoren mit P-Kanal und die ZellenkapazHäben C_M speichern entweder eine Ladung von -V„ oder von null Volt, je nach dem binärlogischen Zustand (1 oder 0) der in den einzelnen Zellen gespeicherten Daten.

Wenn ein Zellenkondensator C. über die Sammelleitung 13 in einem Arbeitszyklus mit dem Knotenpunkt A des Verstärkers 10 verbunden ist, tastet der Verstärker 10 das vorher im Zellenkondensator C„ gespeicherte Signal ab, liefert dem Schreiblesekreis 20 auf Wunsch ein verstärktes Ausgangssignal, und nimmt auf Wunsch ein neues Eingangssignal vom Schreiblesekreis 20 entgegen und regeneriert, wenn letzteres nicht der Fall ist, die vorherige Ladung des Zellenkondensators C„

609838/06 2 8

gegen Ende des Zyklus. Weitere Einzelheiten über Halbleiterspeicher und Auffrischungsverstärker dieser Art sind in der erwähnten US-Patentschrift beschrieben.

Auch hinsichtlich der Schreiblesekreise 20, von denen verschiedene Typen bekannt sind, wird auf die erwähnte US-Patentschrift verwiesen. Im dargestellten Beispiel ist ein zweiter Ein- und Ausgangsknotenpunkt D des Auffrischungsverstärkers 10 über eine Zeilenein- und -ausgangsleitung X. mit einem Zeilenzugriff sglied, nämlich einem Transistor 0_χ_· verbunden. Wenn der Transistor Q_x einer bestimmten Reihe in einem Abschnitts eines Arbeitszylus durch ein Decodierglied bekannter Art erregt wird, verbindet der Zugrifftransistor Q_x für die betreffende Reihe den Verstärker 10 in diese: Reihe über eine gemeinsame Schreib-fleseleitung 21 mit dem Schreib-Lesekreis 20. In Wirklichkeit, sind zahlreiche Sammelleitungen X vorhanden, von denen jede^einem zugeordneten Verstärker 10 verbunden ist, um das Lesen und Schreiben bezüglich jeder beliebigen Zelle 12 in der betreffenden Zellenreihe zu ermöglichen.

Die Transistoren für X-Zugriff wie Q₁ verbinden somit selektiv den Knotenpunkt D des Auffrischungsverstärkers entweder mit einem Schreibverstärker 22 oder einem Leseverstärker 23. über den Schreibverstärker 22 kann ein neues Datensignal von -V oder 0 Volt dem Knotenpunkt D über den gewählten Transistor Q_x für X-Zugriff zugeführt werden. Ebenso wird zur Ablesung eines gespeicherten Signals aus einer Zelle 12 der Transistor Q_x eingeschaltet, um den Knotenpunkt D mit dem Leseverstärker 23 zu verbinden, der beim Auftreten eines Lesebefehls ein Ausgangssignal abgibt. Soweit ist die dargestellte Schaltungsanordnung bekannt.

Der in Fig. 1 dargestellte Auffrischungsverstärker 10 eöthält zwei identische Feldeffekttransistoren Q,, Q^, deren Gates mit den äußeren Knotenpunkten A bzw. B des Verstärkers 10 verbunden

609838/0628

sind. Diese Eingangstransistoren Q, und Q~ tasten in einem Arbeitszyklus jeweils die Knotenpunkte A und B auf sehr geringe Potentialdifferenzen ab und überführen eine Kippschaltung bekannter Art in einen ihrer beiden stabilen Zustände, von denen einer einer 1 am inneren Knoten D und einer 0 am inneren Knoten C und der andere einer 0 am Knoten D und einer 1 am Knoten C entspricht. Unter dem Einfluß der Ladung einer mit dem Eingang A verbundenen Speicherzelle 12 ändert dieser Eingang sein Potential während eines Abtastabschnitts des Arbeitszyklus in Bezug auf den Eingang B in geringem Maße, wodurch die bistabile Kippschaltung (Flipflop) 30 derart gekippt wird, daß deren Ausgang D anschließend ein verstärktes binäres Abbild der Ladung der Speicherzelle 12 darstellt. Während einer nachfolgenden Auffrischungsphase des Arbeitszyklus wird das Ausgangssignal D zu der Speicherzelle zurückgeführt, um das ursprünglich gespeicherte Signal zu regenerieren.

In dem- Beispiel nach Fig. 1 enthält das Flipflop 30 zwei Transistoren Q₃, Q., deren Source- und Drain-Elektroden parallel zu denjenigen der Eingangstransistoren Q, und Q- geschaltet sind. Die gemeinsamen Drains der Transistoren Q₁ und Q₃ stellen den Knotenpunkt C und die gemeinsamen Drains der Transistoren Q~ und Q- den Knotenpunkt D dar. Die inneren Knoten C und D sind in bekannter Weise über Lastwiderstände R, und R« mit einer Ladespannungsquelle -V-, verbunden. Die Lastwiderstände können aus leitend gemachten FETs bestehen. Die Sources der Transistoren Q,, Q₂, Q. und Q₄ sind gemeinsam bei G geerdet. Die Gates von Q₃ und Q₄ sind über Kreuz mit den Knotenpunkten D bzw. C verbunden.

In einer Vorbereitungsphase A jedes Arbeitszyklus (Zeitpunkte t.-t. in Fig. 2) nimmt ein Taktpuls 0. den Wert -V an (Fig.2A). Dadurch werden drei Kurzschlußtransistoren Q₅, Q,, Q_ durchlässig gemacht, um das Potential an den Knotenpunkten A, B, C

609838/0628

und D auf gleiche Werte zu bringen. Im Ausführungsbeispiel der Fig. 1 ist dieses Vorbereitungspotential gleich einem mittleren Bezugspotential ~V_R, das etwa in der Mitte zwischen Erdpotential und der Ladespannung -V_c liegt. Wenn die Ladespannung z.B. -5 Volt beträgt, erhält das Bezugspotential -V_R den Wert -2I Volt.

Das Bezugspotential -V_R ist so gewählt, daß die Differentialtransistoren Q, und Q^ teilweise geöffnet werden und als veränderliche Widerstände in Reihe mit den Widerständen R, und R2 funktionieren, so daß die Ladespannung -Vp zur Erde G abgeleitet werden kann. Die Vorbereitungsspannung an den Knotenpunkten C und D wird hier ebenfalls auf den Wert -V_ gesetzt, so daß die Flipflop-Transistoren Q₃ und Q. ebenfalls teilweise geöffnet werden. Die Spannung -V wird also über die Parallelschaltungen der Transistoren Q, und Q₃ bzw. Q- und Q₄ mit Erde verbunden. Die Wirkung der Teilöffnung Q₃ und Q₄ entspricht der Beschreibung von Fig. 6 der US-Patentschrift 3 838 404.

Der Kurzschlußtransistor Q~ verbindet die Knotenpunkte C und D. Wie noch erläutert wird, ist am Ende jedes Arbeitszyklus stets einer der Knotenpunkte C oder D auf Erdpotential und der andere nahezu auf der Spannung ~V_C; somit bewirkt in der Vorbereitungsphase A des nachfolgenden Zyklus der Transistor Q-den Potentialausgleich der Knotenpunkte C und D auf einem Wert -V_, der etwa halb so groß wie -V« ist. Dies ist in Fig. 2D und E in Zyklus I links in Fig. 2 dargestellt. Ebenso verbindet Transistor Qc den Knoten C mit Knoten A und Transistor Q, verbindet Knoten D mit Knoten B, so daß alle vier Knotenpunkte im Zeitpunkt t, das gleiche Potential -V_ angenommen haben, wie in Fig. 2F und G erkennbar ist.

609838/0628

Am Ende der Vorbereitungsphase A, also im Zeitpunkt t,, nimmt der Taktpuls 0, wMer den Wert O an, wodurch die Kurzschlußtransistoren Qc, Qg und Q₇ gesperrt werden. Nun ist der Auffrischungsverstärker 10 für den Abtastvorgang einer Speicherzelle 12 vorbereitet.

Nahe dem Zeitpunkt t, wird eine ausgewählte Y-Leitung erregt, um den betreffenden Speicherzellentransistor Q_y zu öffnen und damit den zugeordneten Zellenkondensator C_M über die Leitung 13 mit dem Knotenpunkt C zu verbinden.

In einem ersten Betriebsbeispiel, das als Zyklus I links in Eig. 2 dargestellt ist, soll die in einem Zellenkondensator C„ gespeicherte Ladung null Volt abgetastet und regeneriert werden. Wenn in diesem Falle der gewählte Zellenkondensator C_M im Zeitpunkt t, mit dem Knotenpunkt A verbunden wird, geht ein Teil des vorbereiteten Bezugspotentials -V_ des Knotens A auf den Zellenkondensator C über, wodurch die Spannung am Knoten A um einen kleinen Betrag absinkt. Das ist in stark übertriebener Darstellung durch den Pfeil &V in Phase B der Fig. 2F angedeutet. Wegen der sehr kleinen Werte der Zellenkapazitäten CL-, die in Random-Speichern dieser Art verwendet werden (z.B. 0,4 pF) nimmt die Spannung am Knotenpunkt A in Wirklichkeit nur um einige Millivolt ab, wenn dieser Knotenpunkt mit einem Zellenkondensator C„ verbunden wird, der auf dem Speicherpotential null Volt liegt.

Durch den geringen Abfall der Knotenspannung A wird der Widerstand des Eingangstransistors Q, gegenüber demjenigen von Q, erhöht. Infolgedessen steigt die Spannung am inneren Knoten C im Vergleich zum Knoten D und dieser differentielle Spannungsanstieg reicht aus, um den Flipflop-Transistor Q* zu öffnen und den Flipflop-Transistor Q₃ zu sperren. Dadurch steigt die Spannung am Knotenpunkt C nahezu auf das Ladepotential -Vp

B09838/0628

und die Spannung am Knoten D fällt nahezu auf Erdpotential ab, da Knotenpunkt D sich nunmehr über den geöffneten Transistor Q₄ entladen kann. Dies ist in Fig. 2D und 2E für die Abtastphase B zwischen den Zeitpunkten t, und t₂ dargestellt. Somit ist kurz nach dem Zeitpunkt t, eine Ladung des Zellenkondensators C von null Volt abgetastet und zum Knotenpunkt D übertragen worden; dort kann sie auf Wunsch mittels des Schreib-Lesegliedes 20 abgelesen werden.

Bekanntlich kann sich bei dieser Art von RaiSom-Speichern eine anfangs in einem Zellenkondensator gespeicherte Ladung von nahezu null Volt mit der Zeit infolge von Störeinflüssen der einen oder anderen Art zu einer geringen Ladung aufbauen. Auf alle Fälle ist jedoch diese kleine Falschladung wesentlich geringer als das Bezugspotential ~V_R. Die Differentialtransistoren Q,, Q₂ des Verstärkers 10 tasten alle Zellenspannungen ab, die kleiner als -V-. sind, d.h. eine absolute Untergrenze des Potentials unterschreiten, und verwandeln sie in ein Ausgangssignal am Knotenpunkt D, das dem Wert 0 (Erdpotential) besser entspricht. Dieses Potential wird später wieder in die Zelle eingegeben und gleicht so kleine Störladungen der Zelle aus. Diese Regenerierung der Zellenladung findet beispielsweise alle zwei Millisekunden statt und dient zur Verhinderung des Datenverlustes.

Die Ablesung geschieht, wie erwähnt, durch Abtasten der Spannung am Knotenpunkt D in irgendeinem Zeitpunkt nach dem Kippvorgang des Flipflops 30, also in irgendeinem Zeitpunkt kurz nach t, bis kurz vor dem Zyklusende (t'). Der Schreib-Lese-Jcreis kann entweder wie dargestellt mit dem Knotenpunkt D oder auch mit dem Knotenpunkt C verbunden sein; im letzteren Falle ist die Polarität gegenüber der Speicherung im Zellenkondensator C-. umgekehrt.

609838/0628

In Fig. 1 stellt die Kapazität C am Knotenpunkt A die verteilte Lastkapazität dieses Knotens dar, hauptsächlich die inneren Gate-Drain-Kapazitäten und Drain-Substrat-Kapazitäten der Speicherzellentransistoren ζλ. , , 0,_{r n} usw. Die am Knoten-

χ — JL χ — £

punkt B angeschlossene Kapazität C„ ist eine Speicherkapazität. Es ist hier nicht erforderlich, daß C_c gleich C_T oder sonst

fa Jj

in irgend einer Weise damit verknüpft ist.

Um den Zellenkondensator C». in einem nachfolgenden Zykluszeitpunkt t₂ aufzufrischen, wird ein Auffrischungstransistor Q₈ von einem Auffrischungspuls 0„ (Fig. 2C) leitend gemacht. Dadurch wird der innere Knotenpunkt D in der Phase C des Arbeitszyklus mit dem äußeren Knoten A verbunden. Im Beispiel des Zyklus I, in dem eine Ladung von null Volt aufgefrischt werden soll, hatte der Knotenpunkt D in der Phase B das Potential von null Volt angenommen. In der Auffrischungsphase entladen sich also der Knoten A und der damit verbundene Zellenkondensator C_M über die durchlässigen Transistoren Q_ß und Q₄ zu Erde G, so daß die ursprünglich im Zellenkondensator gespeicherte Ladung Null wieder hergestellt wird (Fig. 2H). Die einzige Forderung an den Auffrischungspuls 0_ besteht darin, daß ffiine Vorderfront nach der Hinterfront des Pulses 0, auftritt; in der Praxis kann 0_R aus einem verzögerten Puls 0, bestehen.

Am Ende des Zyklus I im Zeitpunkt t¹ fährt der Auffrischungspuls 0_. auf Erdpotential zurück (Fig. 8C), wodurch Knotenpunkt A wieder vom Knotenpunkt D getrennt wird, während gleichzeitig die aufgerufene Y-Leitung (z.B. Y.) auf Erdpotential zurückkehrt(Fig. 8B), so daß der Zellentransistor Q„ gesperrt wird und den Speicherzellenkondensator C„ vom Knotenpunkt A trennt. Seine Ladung hat nun wieder der Wert Null angenommen. Im Zeitpunkt t' ist der Auffrischungsvorgang beendet und der Verstärker 10 steht für die nächste Betätigung bereit.

609838/0628

In Zyklus II, der rechts in Fig. 2 dargestellt ist, soll die in einem anderen Zellenkondensator C gespeicherte Ladung 1 abgetastet und dann regeneriert werden. In diesem Falle ist die Vorbereitungsphase H-A genau die gleiche, wie es oben in Zyklus I beschrieben wurde. Zu Beginn der Phase II im Zeitpunkt t' wird der Taktpuls 0, wieder negativ und öffnet die Kurzschlußtransistoren Q^, Q, und Q-. Dadurch wird die am Ende des Zyklus I am Knotenpunkt C verbleibende Laduna -V"_c mit den Knotenpunkten A, D und B geteilt, so daß alle vier Knotenpunkte vor dem Zeitpunkt t¹, das mittlere Bezugspotential -V_n annehmen (Fig. 2D, E, F und G).

Im Zeitpunkt t¹, kehrt Taktpuls 0, auf Erdpotential zurück und trennt die Knotenpunkte A,B, C, D, wieder voneinander. Damit ist Verstärker 10 für den nächsten Abtastvorgang vorbereitet. Dieser beginnt im Zeitpunkt t¹, , wenn eine ausgewählte Y-Leitung Y,, Y₂ usw. wie im Zyklus I erregt wird, um den betreffenden Speicherzellenkondensator C,, mit dem Knotenpunkt A zu verbinden (Fig. 2B). In diesem Zyklus II soll der gewählte Beilenkondensator C„ eine Ladung gespeichert haben, die der maximalen Zellenladung -V„ nahekommt, also eine binäre Eins darstellt. Die Zellenladung -V soll einer Spannung entsprechen, die der Ladespannung -Vp nahekommt und im vorliegenden Beispiel -4 Volt beträgt. Jedenfalls muß die Zellenspannung -V_M etwas größer (hier stärker negativ) als die Bezugsspannung -V sein, damit die Eingangstransistoren Q,, Q₂ den Unterschied zwischen -V_M und -V_R feststellen und dadurch das Flipflop 30 in die Gegenrichtung kippen können.

Wenn im Zeitpunkt t¹, ein geladener Zellenkondensator C„ mit dem Knotenpunkt A verbunden wird, bewirkt die höhere (stärker negative) Zellenspannung -V eine Erhöhung der am Knotenpunkt A liegenden Bezugsspannung -V um einen cpringen Betrag, der in Fig. 2F mit -AV bezeichnet ist und im allgemeinen bei einem Random-Speicher der betrachteten Art in der Größenordnung einiger Millivolt liegt. Diese Spannungserhöhung bewirkt über das Gate des Transistors Q, eine erhöhte Leitfähigkeit desselben im Vergleich zu Q~, wodurch das Potential am Knoten-

60 9 838/0628

punkt D gegenüber demjenigen am Knotenpunkt C erhöht und das Flipflop 30 in die Gegenrichtung gekippt wird. In diesem Falle wird der Flipflop-Transistor O₃ leitend, so daß der Knotenpunkt C über O₃ zu Erde G abgeleitet wird, während der Transistor 0. gesperrt wird. Das Potential am Knotenpunkt D steigt daraufhin nahezu auf das Ladepotential ~V„, wie Fig. 2E zeigt.

Bekanntlich sinkt die maximale Zellenladung -V infolge verschiedener Kopplungs- und Fehlströme mit der Zeit ab. Die Differentialverstärker Q,, Q~ sprechen aber auch noch auf eine Zellenladung an, die niedriger als -V.,, jedoch größer (stärker negativ) als die mittlere Spannung -V„ ist, und tasten sie in diesem Beispiel als eine Eins ab, d.h. einen geladenen Zellenkondensator. Der Verstärker 10 gibt später eine Spannung ab, die den vollen Ladungsbetrag -V_M in die Zelle setzt, so daß das gespeicherte Signal regeneriert wird. Selbstverständlich muß die Auffrischung so oft erfolgen, daß dazwischen die Ladung nicht unter die Empfindlichkeitsschwelle der Differentialtransistoren Q₁, Q₂ absinkt.

Kurze Zeit nach dem Zeitpunkt t' -, ist der Abtastvorgang beendet und das Ausgangssignal des Verstärkers bei D hat den Wert -V_c angenommen, das eine binäre Eins als Ladung des Zellenkondensators M anzeigt. Diese Eins kann mittels des Schreib-Lese-Gliedes 20 vom Knotenpunkt D abgelesen werden. Um die Ladung des Zellenkondensators C zu regenerieren, wird im Zykluszeitpunkt t¹, der Auffrischungstransistor Q_R wieder betätigt, um Knotenpunkt A mit Knotenpunkt D zu verbinden. In diesem Falle wird das Ausgangssignal -V_ am Knotenpunkt D über Knotenpunkt A in den Zellenkondensator C_M gesetzt, so daß dieser wieder die gewünschte maximale Zellenspannung -V„ erhält, die einen vorbestimmten Bruchteil der Ladespannung -V_ darstellt und vorzugsweise dieser nahekommt. Im obigen Beispiel ist -V_c etwa -5 Volt, was eine Zellenladung von etwa -4 Volt ergibt (Fig. 21).

609 838/0828

Wenn ein neues Signal in die Zelle eingeschrieben werden soll, wird dieses über den Schreibverstärker 22 dem Knotenpunkt D zugeführt. Zum Eingeben einer Null wird ein auf Erdpotential befindliches Eingangssignal im Zeitpunkt fc. über den Schreibverstärker 22 und den X-Decodierer Q_v an den Punkt D gelegt, wodurch die Wirkung einer vorherigen Ladung des Zellenkondensators C_M aufgehoben wird. In diesem Falle schaltet Flipflop-Transistor Qt ab und Transistor Q. wird alsbald leitend, so daß die neue Null am Knoten D gespeichert und später in der Auffrischungsphase im Zeitpunkt t₂ über Q_g der ausgewählten Zelle 12 übermittelt wird. Ebenso wird zur Eingabe einer Eins ein kräftiges Dateneingangssignal -V kurzzeitig im Zeitpunkt t, an den Knotenpunkt D angelegt, wodurch Q., geöffnet und Q, gesperrt wird. Dadurch wird ein Signal -V am Knotenpunkt D gespeichert und im Zeitpunkt t₂ in die gewählte Speicherzelle 12 eingegeben.

Wie aus der obigen Beschreibung ersichtlich ist, arbeiten die Transistoren Q, - Q. als binärer Differentialverstärker, der schon eine kleine Potentialdifferenz zwischen den äußeren Knotenpunkten A und B feststellt, wenn in der Abtastphase eines Zyklus ein Zellenkondensator C.. mit dem Knotenpunkt A verbunden wird. Durch diese Differenz wird das Gleichgewicht der Differentialtransistoren Q, und Q₂ verschoben und die Flipflop-Transistoren Q₃ und Q. antworten auf diese Gleichgewicht sverSchiebung (differentielle Leitfähigkeit von Q, und Q₂) durch Erzeugung einer binären Ausgangsspannung am Knotenpunkt D, die vom Richtungssinn der Potentialdifferenz zwischen den Knotenpunkten A und B abhängt. So stellt die binäre Ausgangsspannung des Flipflops 30 an der Stelle D ein verstärktes Bild der vorherigen Ladung des Zellenkondensators CL. dar und kann auf diesen Kondensator gekoppelt werden, um dessen Ausgangszustand zu regenerieren.

609838/0628

Fig. 3 zeigt ein zweites Ausführungsbeispiel des Differentialverstärkers in verallgemeinerter Darstellung. Diese Differentialverstärkerschaltung ist mit 40 bezeichnet. Die Elemente Q., Q„ und 30, die Knotenpunkte A-D, der Taktpuls 0, und die Spannungen V- und V stimmen im wesentlichen mit Fig. 1 überein. Die Vorzeichen der Eingangsspannungen V_R, V usw. sind hier weggelassen, da beispielsweisevPeldeffekttransistoren vom N-Typ auch positive Eingangsspannungen verwendet werden können.

Zur Vorbereitung des Bezugspotentials V_R an den Knotenpunkten A und B sind hier zwei Tortransistoren Q„, O_1n vorgesehen, die so eingestellt werden, daß die Eingangstransistoren Q, und Q₂ abgeglichen sind und teilweise leitend werden. Sie wirken dann also als veränderliche Widerstände, deren Leitfähigkeit im Bereich V_ + Λ V eine Funktion der an ihr Gate angelegten

Xv "

Steuerspannung ist. Allgemein gesagt bilden die Transistoren Qg ein Vorbereitungsglied 41 zur Festlegung des Anfangspotentials an den Knotenpunkten A und B in Übereinstimmung mit dem Bezugspotential V . In Fig. 1 besteht dieses Vorbereitungsglied aus den Kurzschlußtransistoren Q₅, Q₆, Q₇, die in der oben beschriebenen Weise das vorbereitende Bezugspotential an den Knotenpunkten A und B mit einem Wert erzeugen, der ungefähr halb so groß wie V ist. Allgemein kann V_R jede beliebige intern oder extern erzeugte Spannung sein, die das gewünschte Ausgangspotential V_R festlegen kann.

In Fig. 3 dienen zwei weitere Transistoren Q,, und Q,- während der Vorbereitungsphase zum Potentialausgleich der inneren FlipfLop-Knotenpunkte C und D bei einer mittleren Spannung V , die in der Praxis jeder beliebige Wert zwischen null Volt und V_, sein kann. Die Transistoren Q,, und Q₁₂ bilden also ein Voreinstellglied 42 zur Voreinstellung der Spannung an den Knotenpunkten C und D auf einen Anfangswert V . In Fig.l besteht diesesVoreinstellglied 42 aus dem Kurzschlußtränsistor Q-; dadurch wird erreicht, daß die Anfangsspannung V an den Knotenpunkten C und D mit dem Bezugspotential V_R an den Knotenpunkten A und B

609838/0628

übereinstimmt. V kann aber ebenso gut höher oder niedriger

als V„ sein, ohne daß die Arbeitsweise der Schaltung darunter κ.

leidet. So ist z.B. in Fig. 3 der US-PS 3 838 404 eine Schaltung dargestellt, um die beiden Knotenpunkte C und D auf Erdpotential abzugleichen; diese Schaltung würde auch hier gut arbeiten. Andererseits liegen bei den Ausführungsformen der nachstehend zu beschreibenden Figuren 4-6 beide Knotenpunkte eingangs auf V^. In all diesen Fällen kippt das Flipflop 3O beim Auftreten einer Leitfähigkeitsdifferenz der Eingangstransistoren 0, und Q₂ in der einen oder anderen Richtung, wie es oben beschrieben wurde. In Fig. 3 ist das Flipflop 30 nur als Rechteck gezeichnet, da es auf die spezielle Ausführungsform desselben nicht ankommt.

Kurz zusammengefaßt arbeitet der Differentialverstärker 40 in Fig. 3 folgendermaßen.

1. Zwischen den Zeitpunkten t_ und t., eines Zyklus in Fig. 2 werden die Knotenpunkte A und B mittels des Vorbereitungsgliedes 41 auf dasselbe Bezugspotential V„ voreingestellt und die Knotenpunkte C und D werden mittels des Voreinstellgliedes 42 auf ein beliebiges Anfangspotential V gebracht.

2. Im Zeitpunkt t, werden die Knotenpunkte A, B, C, und D voneinander getrennt und die Schaltung ist nun abgeglichen.

3. In oder nach dem Zeitpunkt t, wird eine unbekannte oder veränderliche Eingangsspannung ν_χ an den Knotenpunkt A (oder auch Knotenpunkt B) angelegt. Wenn ν_χ von V_R um ±fcV abweicht, wird das Flipflop 30 aus dem Gleichgewicht gebracht und erzeugt eine binäre Ausgangsspannung V am Knotenpunkt D (oder C) mit einem von zwei Niveaus, das durch die Abweichungsrichtung A^v (plus oder minus) bestimmt ist.

6 0 9838/0628

Im Beispiel der Fig. 3 ist ein Glied 43 in allgemeiner Form zur Ausführung des obigen Schrittes 3. dargesEllt, das zum Anlegen der unbekannten Spannung V an den Knotenpunkt A im Zykluszeitpunkt t. dient. Hierzu enthält das Glied 43 eine Torschaltung, z.B. einen Transistor Q₁₃/ der in Fig. 1 dem jeweils ausgewählten Zellentransistor O entspricht. Der Transistor Q₁₃ wird von einem Taktpuls 0₂ geöffnet, der der Erregung einer ausgewählten Y-Leitung in Fig. 1 und 2B entspricht, um die veränderliche Eingangsspannung V in oder nach dem Zeitpunkt t. an den Knoten A anzulegen.

In einem Random-Speicher entsprechendFig. 1 entspricht die veränderliche Eingangsspannung V der Zellenspannung, die stets absolut genommen entweder höher (V,.) oder niedriger (Erdpotential) als das Bezugspotential V_R ist, denn V ist, wie oben beschrieben, so gewählt, daß es zwischen den beiden möglichen Werten von ν_χ liegt.

Natürlich kann die abzutastende Spannung V„ ebensogut an den Knotenpunkt B angelegt werden und die Ausgangsspannung V kann wahlweise von einem der Knotenpunkte C oder D abgenommen werden. Wenn das Eingangssignal bei A und das Ausgangεsignal bei C abgenommen wird, ergibt sich gleichzeitig eine Polaritätsumkehr bzw. Negation.

Die beschriebene Schaltung kann grundsätzlich überall verwendet werden, wo eine unbekannte oder veränderliche Spannung V„ = V_ i Δ V mit einem Bezugspotential V_ verglichen werden soll, um eine binäre Ausgangsspannung V zu gewinnen, deren beide möglichen Niveaus durch das Vorzeichen von Δ V bestimmt werden. Besonders vorteilhaft ist die Schaltung in Random-Speichern der eingangs beschriebenen Art. In diesem Falle ist V_v die in einem Zellenkondensator gespeicherte binäre Ladung und der Wert von &V ist sehr klein im Vergleich zu V-,, beispielsweise in der Größenordnung einiger Millivolt, wenn V„ etwa -2,5 Volt und V_c etwa -5 Volt ist.

B09838/Q628

Der beschriebene Differentialverstärker ist empfindlicher für kleine Spannungsdifferenzen als die abgeglichenen Lastkondensatoren gemäß der US-PS 3 838 404, so daß kleinere Zellenkapazitäten (vorzugsweise HaIbleiterkapazitäten) hergestellt werden können. Auch wird durch die Verwendung der Differentialtransistoren Q,, Q~ die Bedingung überflüssig, daß zwei Lastkapazitäten (entsprechend CL und C in Fig. 1) einen identischen Wert haben müssen. Im vorliegenden Falle wird auch bei ungleichen Kapazitäten das identische Bezugspotential V_n an beide Knotenpunkte angelegt.

Diese Befreiung von der Notwendigkeit, die beiden Lastkapazitäten C und C abzugleichen» führt zu weiteren wichtigen Vorteilen hinsichtlich Aufbau und Herstellung der Schaltungsanordnung. Ein Vorteil dieses Systems besteht darin, daß leicht ein "einseitiger" Random-Speicher gebaut werden kann, bei dem alle Speicherzellen 12 gemeinsam in einem einzigen Abschnitt des Chips links vom Auffrischungsverstärker 10 in Fig. 1 untergebracht werden können und' nicht wie bisher in zwei Hälften beiderseits des Verstärkers 10 aufgeteilt werden müssen, um die Lastkapazitäten gleichmäßig zu verteilen. Dadurch werden Entwurf und Herstellung derartiger Speicher erheblich vereinfacht.

Bei den bekannten Schaltungsanordnungen dieser Art war es infolge von FabrikationsSchwankungen kaum möglich, genaue Voraussagen über die Endwerte der Lastkapazitäten zu machen. Die Absolutwerte waren nicht wichtig, aber sie mußten so genau wie irgend möglich übereinstimmen. Der einzig praktisch durchführbare Weg hierzu bestand darin, zwei identische Zellengruppen gleichzeitig herzustellen, wobei man erwarten konnte, daß die Herstellungsbedingungen normalerweise zur Ausbildung derselben Gesamtlastkapazität auf beiden Seiten führen würde.

609838/0628

Wenn man aber versuchte, einen einseitigen Fandom-Speicher nach diesem Verfahren herzustellen und z.B. den einen Lastkondensator (entsprechend C) als diskreten Oxidkondensator auszubilden, konnte der präzise Wert unmöglich vor Fertigstellung des Chips vorausgesagt werden, weshalb die beiden Kapazitäten nicht ohne weiteres abgeglichen werden konnten. Dieser Machteil ist durch den hier beschriebenen Differentialverstärker behoben.

Fig. 4 zeigt ein einfaches Voreinstellglied zur Einstellung des Anfangspotentials an den Knotenpunkten C und D auf einen Wert V.J., der nahezu gleich -V_ ist. Der Kurzschlußtransistor O₇ aus Fig. 1 ist hier weggelassen und statt dessen ein Transistor Q, » vorgesehen, der zwischen den an eine gemeinsame Klemme geführten Source-Elektroden der Flipflop-Transistoren Q₃, 0. und Erdpotential G liegt. Das Gate von 0,. ist an einem Taktpuls 0, angeschlossen, der das Spiegelbild des Taktpulses. 0, darstellt, so daß Q,. in der Vorbereitungsphase jedes Zyklus (t_ ~ t, in Fig. 2) gesperrt wird. Dadurch laden sich die Knotenpunkte C und D gleichmäßig auf eine Spannung auf, die der Spannung -Vp nahekommt, und beide Flipflop-Transistoren Q₃ und Q. sind zu Beginn der Abtastphase in durchlässigem Zustand.

Im Zeitpunkt t, kehrt ^, nach -V zurück, so daß Q,₄ geöffnet wird und die Source-Elektroden von O, und Q₄ während der Abtast- und Auffrischungsphase (t, - t¹ ) erdet. Die Eingangstransistoren Q, und Q₂ können also in der oben beschriebenen Weise während der Abtastphase einen der beiden Flipflop-Transistoren Q₃ und Q₄ sperren.

Eine weitere Voreinstellmöglichkeit für die Knotenpunkte C und D ist in Fig. 5 dargestellt. Hier sind Transistoren Q,,- und QZ- parallel zu den Lastwiderständen E, und R₂ in Fig. 1

609838/0628

geschaltet und werden in der Phase A der Fig. 2 von dem Taktpuls 0, leitend gemacht. Dadurch werden die beiden Knotenpunkte C und D in der Vorbereitungsphase nahezu auf das Potential -V-, aufgeladen. In diesem Beispiel ist der Widerstand von Q, c und Q _g im geöffneten Zustand weit geringer als derjenige der Lastwiderstände R. und R„,z.B. im Verhältnis 1:10.

Eine v/eitere Voreinstellmöglichkeit für die Knotenpunkte C und D ist in Fig. 6 dargestellt. Hier dient der Taktpuls 0, selbst zeitweise als Erdung für die Source-Elektroden von 0-. und O₄ · In der Vorbereitungsphase ist der Puls 0₁ negativ (siehe Fig. 2), so daß die Knotenpunkte C und D sich anfänglich auf eine Spannung V₁ aufladen können, die dem Potential -V_ nahekommt. In der Abtast- und Auffrischungsphase jedes Zyklus hat die Pulsspannung 0.. den Wert 0, die Pulsleitung ist also geerdet. Diese Erdung dient als Bezugspotential G gemäß Fig. 1.

Fig. 7 zeigt eine andere Schaltung zur Vorbereitung des Bezugspotentials V_R an den Knotenpunkten A und B. Das Eezugspotential wird hier als vorbestimmter Bruchteil einer äußeren Spannung -V₁ abgeleitet; diese kann mit -V„ übereinstimmen, also im obigen Beispiel etwa -5 Volt betragen. Die Spannung -V, wird über einen Lastwiderstand R_, der wie F, und R» in Fig. 1 ausgebildet sein kann, an einen Knotenpunkt E angelegt. Drain- und Gate-Elektrode eines Transistors Q,- sind an dem Knotenpunkt E angeschlossen; seine Source-Elektrode ist geerdet. Die Bchwellenspannung von O₁₇ ist gerade unterhalb des gewünschten Wertes von V eingestellt, so daß Q₁₇ als Nebenschluß für -V₁ wirkt und den gewünschten Wert V_n am Knoten-

JL K.

punkt E ein für alle mal festlegt. Das Potential V_n wird während des Taktpulses 0-, über die Transistoren Q_g und O₁₀an die Knotenpunkte A und B angelegt, wie es anhand der Fig. 3 beschrieben wurde.

B 0 9 B 3 R / Γ) f) 2 8

Allgemein gesprochen stellen Q- und R₃ Serienwiderstände R₄ und R_ dar, die einen Spannungsteiler bilden, an dessen Abgriff E die gewünschte Spannung V_R abgegriffen werden kann. R₃ oder R₄ oder beide können als Feldeffekttransistoren ausgebildet sein.

609838/0628

Claims

Patentansprüche

Schaltkreis zum Abtasten und Auffrischen der Zellen eines Haltleiterspeichers oder dgl. mit zwei Klemmen, von deren Potentialdifferenz die erzeugte Schaltspannung abhängt, dadurch gekennzeichnet, daß mit den beiden Klemmen (A, B) die Gate-Elektroden zweier identischer Feldeffekttransistoren (Q-if Q5) verbunden sind, daß mittels eines Vorbereitungsgliedes (41) ein identisches vorbereitendes Bezugspotential (V_R) an beide Klemmen angelegt werden kann, wodurch die beiden Feldeffekttransistoren teilweise leitend gemacht werden, und daß eine vom Leitfähigkeitsunterschied der beiden Feldeffekttransistoren gesteuerte Kippstufe (30) eine vom Niveau der abgetasteten Spannung abhängige Schaltspannung (V_Q) erzeugt.
2. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß die eine Klemme (A) mit mindestens einer Speicherzelle (12) verbunden werden kann, die einen Kondensator (C ) zur selektiven Speicherung von Ladungen enthält, die zwei verschiedenen Spannungsniveaus entsprechen, und daß das vom Vorbereitungsglied (41, Fig. 3) gelieferte Bezugspotential (V_R) etwa in der Mitte zwischen den beiden Spannungsniveaus (V₀, V) des Speicherkondensators liegt.

609838/0628
3. Schaltkreis nach Anspruch 2, dadurch gekennzeichnet, daß die Kippstufe (3O) so ausgebildet ist, daß ihre beiden Ausgangsspannungsniveaus den Spannungsniveaus der Speicherzelle entsprechen, und daß ein Kopplungsglied (Qq, 0_r) von der Ausgangsklemme (D) der Kippstufe zur Eingangsklemme (A) vorgesehen ist, über das ggf. die vorher im Speicherkondensator (C ) gespeicherte Ladung aufgefrischt werden kann.
4. Speicher wahlfreiem Zugriffs, gekennzeichnet durch einen Schaltkreis nach Anspruch 2 oder 3, worin eine Mehrzahl von Speicherzellen (12) mit je einem Speicherkondensator (C ,, C₂' ···) über selektive Kopplungsglieder (Y,, Y„) mit der einen Klemme (A) des Abtast- und Auffrischungsschaltkreises (10) verbunden werden kann.

609838/0628

Leerseite