DE2523683A1 - Leitung zum transport einer ladung, insbesondere bitleitung fuer speicherelemente, die ein speicherfeld bilden - Google Patents
Leitung zum transport einer ladung, insbesondere bitleitung fuer speicherelemente, die ein speicherfeld bildenInfo
- Publication number
- DE2523683A1 DE2523683A1 DE19752523683 DE2523683A DE2523683A1 DE 2523683 A1 DE2523683 A1 DE 2523683A1 DE 19752523683 DE19752523683 DE 19752523683 DE 2523683 A DE2523683 A DE 2523683A DE 2523683 A1 DE2523683 A1 DE 2523683A1
- Authority
- DE
- Germany
- Prior art keywords
- line
- transistor
- location
- connection
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 2
- 229910052906 cristobalite Inorganic materials 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 229910052682 stishovite Inorganic materials 0.000 claims description 2
- 229910052905 tridymite Inorganic materials 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/472—Surface-channel CCD
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/005—Arrangements for selecting an address in a digital store with travelling wave access
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/605—Source, drain, or gate electrodes for FETs comprising highly resistive materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Description
- Leitung zum Transport einer Ladung, insbesondere Bitleitung für Speicherelemente, die ein Speicherfeld bilden.
- Die Erfindung bezieht sich auf eine Leitung zum Transport einer Ladung von einem Ort A zu eincnr Ort B oder zur Bestimmung der an einem Ort A enthaltenen Ladungsmenge von einem Ort B aus besondere auf eine Bitleitung für Speicherelemente, die ein Speicherfeld bilden, nach dem Oberbegriff des Patentanspruches 1.
- Verfahren dieser Art sind bekannt. Beispielsweise ist in der Veröffentlichungen "A I-MIL² Single Transistor Membry Cell in N-Silicon-Gate-Technology", K. U. Stein, ISSCC Digest of Technical Papers, Feb. 1973 und in "Storage Array and Sense/Refresh Circuit for Single-Transistor Memory Cells", K. U. Stein, ISSCC Digest of Technical Papers, Feb. 1972 ein Verfahren beschrieben, mit dem vom Ort B aus die Ladungsmenge am Ort A bestimmt werden kann. Dies wird dabei dadurch erreicht, daß aus eine Speicherkondensator, der sich am Ort A befindet, Ladung auf eine Leitung (Bitleitung) ge]angt, wodurch eine Ladungsverteilung zwischen dem an den Ort A befinlichen Speicherkondensator eines Speicherelementes und der parasitären Kapazität der Leitung auftritt. Diese Ladungsverteilung verusacht einen Spannungssprung auf der Leitung, der in einer an dem Ort B befindlichen Bewerterschaltung ausgelesen werden kann.
- Ein Nachteil eines solchen Verfahrens besteht darin, daß durch die relativ große parasitäre Kapazität der Leitung der Spannungssprung am Ort 3 sehr gering ist. Dadurch bedingt muß der Bewerter an dem Ort B eine sehr hohe Empfindlichkeit haben.
- Die Aufgabe der Verliege@@e@ Erfindung pesteht demgemäß darin, eine Leitung anzugeben, mit der der oben geschilderte Nachteil insbesondere bei Speicheranordnungen vermieden wird.
- Diese Aufgabe wird durch eine Leitung gelöst, die durch die in dem Kennzeichen des Patentanspruches 1 aufgeführten Merkmale gekennzeichnet ist.
- Der Vorteil der Erfindung besteht darin, daß durch die Verwendung einer MOS-Leitung, in der die Ladung verlustlos von dem Ort A zum Ort B wandert, am Leitungsende ein großer Spannungs sprung verursacht wird, so daß die Anforderungen an die Regenerierschaltungen verringert werden.
- Im folgenden wird die Erfindung anhand der Beschreibung und deu Figuren näher erläutert.
- Die Figur 1 zeigt In schematischer Darstellung eine erfindungsgemäße integrierte MOS-Leitung.
- Die Figuren 2 und 4 zeigen an dem Ort B befindliche Ausgaungsstufen zur Auswertung der Spannungsänderung.
- Die Figur 3 zeigt das Oberflächenpotential an der MOS-Leitung.
- Die Figur 5 zeigt die erfindungsgemäße Leitung im Zusammenhang mit Ein-Transistor-Speicherelementen.
- Die Figur 6 zeigt den Design einer Anordnung nach der Figur 5 in einer Al-Si-Gate-Technologie.
- Die Figur 7 zeigt den Impulsfahrplan für das Auslesen und Einschreiben bei einer Anordnung nach der Figur 5.
- Die Figur 8 zeigt die Oberflächenpotentiale beim Schreiben und Lesen In der Figur 1 ist die erfindungsgemäße MOS-Lezitung, die auf dem aus Halbieltermaterial bestehenden Substrat 5 aufgebau-t ist, dargestellt. Bei dem Substrat 5 handelt es sich vorzugsweise um ein Siliziumsubstrat, das beispielsweise n-dotiert ist. In dem Substrat 5 sind die entgegengesetzt zu diesem Substrat, also die vorzugsweise p-dotierten Gebiete 1 und 2, angeordnet. Dabei ist das Gebiet 1 mit dem Eingangsanscliluß 11 und das Gebiet 2 mit dem Ausgangsanschluß 21 verbunden. Zwischen den Gebieten 1 und 2, von denen sich das Gebiet 1 an dem Ort A und das Gebiet 2 an dem Ort B befindet, ist die erfindungsgemäße MOS-Leitung angeordnet. Zu diesem Zweck ist auf dem Substrat 5 zwischen den Gebieten 1 und 2 die elektrisch isolierende Schicht 4, die vorzugsweise aus SiO2 besteht, aufgebracht. Auf dieser Schicht ist in der aus der Figur ersichtlichen Weise die Elektrode 3, die vorzugsweise aus dotiertem Polysilizium oder Aluminium besteht, angeordnet. Diese Elektrode 3 ist an dem Ort A mit dem Anschluß 31 und an dem Ort B mit dem Anschluß 32 versehen. Beim Anlegen einer Gatespannung UA an die Elektrode 31 und einer Spannung -UB an die Elektrode 32 wird unterhalb der MOS-Leittmg eine Verarmungazone erzeugt.
- In diese Verarmungszone kann eine Ladung z.B. dadurch gelangen, daß der Eingang 11, der mit dem Diffusionsgebiet 1 verbunden ist, kurzzeitig so getaktet wird, daß Ladungen über den Potentialwall VA an die IIalbleiteroberfläche der MOS-Leitung gelangen.
- Wie später noch im einzelnen beschrieben werden wird, kann Ladung z.B. auch dadurch in das Diffusionsgebiet eingebracht werden, daß über einen Auswahltransistor die Ladung eines Speicherkondensators beispielsweise eines Ein-Transistor-Speicherelementes auf die MOS-Leitung gegeben wird.
- Im Beispiel, bei dem es sich um ein n-Substrat 5 handelt, sind die Ladungsträger vom positiven Typ. Der Ausgang 21 der MOS-Leitung besteht aus einem Diffusionsgebiet 2, das wie eine Kapazität wirkt.
- Wird der Ausgang 21 mit einer wie in der Figur 2 dargestellten Ausgangsstufe verbunden, so kann das Diffusionsgebiet 2 mit Hilfe des Transistors 22 auf eine Spannung -Vp aufgeladen werden. Diese Spannring -Vp liegt zu diesem Zweck an dem Anschluß 23 des Transistors 22. Zum Vorladen wird der Transistor 22 mit Hilfe eines Precharge-Signales P, das an dem Gateanschluß 24 angelegt wird, in den leitenden Zustand versetzt.
- Ist die Gatespannung /V/ > /VA/, so entsteht, wie aus der Figur 3 ersichtlich ist, längs der MOS-Leitung zwischen den Orten A und B ein Oberflächenpotential VS mit einer Potentialverteilung, die ein Driftfeld E zur Folge hat. Dicses Driftfeld E verursacht ein Wandern der am Ort A eingebrachten Ladungen entlang der Halbleiteroberfläche zim Ort 3 hin, wo sich dann das Potential -Vp, auf das das Diffusionsgebiet 2 über den Transistor 22 vorgelaflen war, zu positiveren Werten hin verändert. Diese Potentialänderung kann nun dazu benutzt werden, um das Vorhandensein einer Ladung zu bestimmen.
- Eine weitere Ausgangsstufe ist in Figur 4 dargestellt. Wandert eine Ladung zum Ort B, so entsteht am Widerstand 27 eine Spannungsänderung, die über die Kapazität 26 ausgekoppelt werden kann.
- Im folgenden soll nun im Zusammenhang mit den Figuren 5 bis 8 die Funktion und die Anwendung einer erfindungsgemäßen MOS-Leitung im Zusammenhang mit Ein-Transistor-Speicherelementen, die ein Speicherfeld bilden, erläutert werden. Eine Anwendung der erfindungsgemäßen Leitung als Bitleitung ist jedoch auch bei anderen Speicherclemengen, die ein Speicherfeld bilden, sinnvoll. In der Figur 5 ist, abgesehen von der erfindungsgemäßen MOS-Leitung, eine hochintegrierte Schaltung mit Ein-Transistor-Speicherelementen, wie sie in der Literaturstelle "Storage Array and Sense/Refresh Cirouit of Single Transistor Memory Cells11, K. U. Stein, A.
- Sihling und E. Doering, lEBE International Solid-State Circuits Conf. 1972, Digest of Technical Papers, beschrieben ist, dargestellt. Dabei tragen Einzelheiten, die bereits im Zusammenhang mit den anderen Figuren beschrieben wurden, die entsprechenden Bezugszeichen. In der Figur 5 ist eine Zeile der Speichermatrix dargestellt. Dabei sind die Ein-Transistor-Speicherelemente dieser Zeile mit 6 bzw. 6' bezeichnet. Jedes Ein-Transistor-Speicherelen!ent besteht aus einem Auswahltransistor 61 bzw. 61 und einem Speicherkondensator 62 bzw. 62'. Der Transistor 61 bzw. 61' ist einerseits mit dem Speicherkondensator 62 bzw. 62' und andererseits mit der Bitleitung bzw. mit der erfindungsgemäßen MOS-Le.itung 3 verbunden. Angesteuert wird der Auswahltransister 61 bzw. 61' iiber Auswahlleitungen 63 bzw. 63'. Die NOS-Leitung 3 ist vorteilhafterweise: symmetrisch angeordnet, was bedeutet, daß jeweils an einem Ende der Leitung A bzw. B eine Schreib-Lese-Schaltung angeordnet ist, mit der, entsprechend der Adressinformation, in die linke Hälfte 6 oder in die recl-lte Hälfte 6' des Speicherfeldes einem schrieben oder aus der linken oder rechten Hälfte Information auzgelesen werden kann. Eine solche Anordnung hat don Vorteil, daß die Landung nur die halbe MOS-Leitung 3 zu durchwandern hat, wodurch die Schreib-Lese-Zeit verkürzt wird.
- In der Figur 6 ist der Design der Realisierung der Schaltung nach der Figur 5 in einer Aluminium-Silizium-Gate-Technologie dargestellt. Einzelheiten der Figur 6, die bereits im Zusammenhang i:i t der Figur 5 beschrieben wurden, tragen die entsprechenden Bezugszeichen. In der Figur 6 siiid in den Substrat 5 angeordnete Diffusionsgebiete durch schräg-schraffierte Flächen dargestellt.
- Aluminium-Leiterbahnen sind durch dickumrandete Flächen dargestellt. Silizium-Gatebereiche, wie beispielsweise die Elektrode der erfindungsgemäßen MOS-Leitung 3 und die Elektroden der Speicherkondensatoren 62 bzw . 62' sind durch rechteckige Flächen mit gekreuzten Diagonalen dargestellt. Aluminium-Gatebereiche sind durch kreuzshraffierte Flächen und Kontaktlöcher durch gepunktete Flächen bezeichnet.
- Im folgenden soll nun die Funktionswei.se der Schaltung nach der Figur 5 im Zusammenhang mit dem in der Figur 7 dargestellten Zeitdiagrarma und den in der Figur 8 dargestellten Oberflächenpotentialen erläutert werden. Wie aus der Figur 8 hervorgeht, sind die binären "1"- und "O"-Zustände durch Vorhandensein oder Nichtvorhandensein von Ladung im Speicherkondensator 62 bzw. 62 representiert.
- Der Lesezyklus beginnt demit, daß der Transistor 7 bzw. 7' mit dem Signal#71 bzw. #71, an dem Gateanschluß 71 bzw. 71' zur Zeit tO getaktet wird. Dabei liegt der Eingang 72 bzw. 72' an positivem Potential v 72 bzw. # #72'. Dies bewirkt, daß der Kondensator 9 bzw 9', der aus einer Diffusionskapazität und einer Gatekapazität des Transistors 8 bzw. 8' besteht, vorgespannt wird. Zur Zeit ti wird ein Auswahltransistor 61 bzw. 61' aktiviert. Gleichzeitig wird an beide Enden der MOS-Leitung die gleiche positive Spannung A . B bzw. A = B' angelegt. Dies bewirkt, daß die Ladung, mit Hilfe der Auswahlleitung 63 bzw. 63' und dem angesteuert Speicherkondensator 62 bzw. 62' in die Verarmungszone der MOS-Leitung gelangt. Nachdem der Auswahltransistor in den sperrenden Zustand geschaltet wurde (Zeitpunkt t2) wird ein Driftfeld durch Verkleinerung des Potentials A in der Verarmungszone erzeugt, wodurch die Ladung zum Ausgang Wandert (Zeitpunkt t3) und die vorgespannte Kapazität 9 bzw. 9' entlädt. Am Ausgang des in Sourceschaltung betriebenen Transistors 8 bzw. 8' entsteht dabei eine Ausgangsspannung 91$ 82 bzw. 82', die der gelesenen Ladungsmenge proportional ist. Die Sou;r'ceschaltung kann, wie dies in der Figur 5 dargestellt ist, mit einem Widerstand 85 oder auch mit einem Kondensator geschaltet werden. In diesem Fall muß jedoch die Spannung #81 entsprechend getaktet werden. das Einschreiben in ein Speicherelement geschieht immer mit einem vorhergehenden Lesezyklus, so daß das adressierte Speicherelement vor dem Schreiben von Landung entleert und ausgelesen wird. Die einzuschreibende digitale Information, bei der eine binäre "O" und "1" durch eine Spannung von #72 bzw. #72' von z.B. 15 V und O Volt representiert wi.rd, liegt am Eingang 72 bzw. 72' an.
- Zur Zeit t4 ist der Transistor 7 bzw. 7' mit Hilfe der Spannung #71 bzw. 71' leitend geschaltet, wodurch im Falle einer binären "1" am Eingang 72 bzw. 72' Ladung in die Verarmungszone der MOS-Leitung gelangt. Da der Transistor 7 bzw. 7' während des ganzen Schreibvorganges leitend geschaltet bleibt, bildet sich in der Verarmungszone eine Inversionsschicht, die nach einiger Zeit eine gleichmäßige Ladungsverteilung hat, da die beiden Gatespannungen den gleichen Wert A = B besitzen. Die Ladung aus der Inversionsschicht lädt über den Adresstransistor 61 bzw. 61' den adressierten Speicherkondensator 62 bzw. 62' auf. Nachdem der Speicherkondensator und die MOS-Leitung das gleiche Oberflächenpotential haben (Zeitpunkt t5), wird der Auswahltransi.stor 61 zw. 61' abgeschaltet (Zeitpunkt t6) und die GatespannungB, B' erhöht. Dadurch wird ein Driftfeld in der Verarmungszone erzeugt, das zur Folge hat, daß die noch in der Leitung vorhandene Ladung zum Eingang 72 bzw. 72' zurückwandert und dort mit Hilfe der Spannung #72 bzw. #72' abgesaugt wird. Damit ist die Halbleiteroberfläche der MOS-Leitung von Ladungsträgern befreit (Zeitpunkt t7) und auf den nächsten Lese-Schreib-Zyklus vorbereitet.
- 12 Patentansprüche 8 Figuren
Claims (12)
- P a t e n t a n s p r ü c h e 1. Leitung zum Transport eines Ladungspaketes von einem Ort A zu einem Ort 13 oder zur Bestimmung der an einem Ort A enthaltenen Ladungsmenge von einem Ort B aus, insbesondere Bitleitung für Speicherelemente, die ein Speicherfeld bilden, dadurch g e -k e n n z e 1 c h n e t , daß zwischen dem Ort A und dem Ort B auf einem Substrat (5) aus halbleitendem Material eine elektrisch isolierende Schicht (4) angeordnet ist, daß auf dieser Schicht (4) eine elektrisch leitende Schicht (3), die an den Orten A und B Elecktroden (31 und 32) zur Erzeugung eines Driftfeldes aufweist, aufgebracht ist, daß in den Substrat (5) an den Orten A und B Diffusionsgebiete (1, 2) angeordnet sind, wobei diese Gebiete entgegengesetzt zu dem unterhalb der Leitung befindlichen halbleitenden Material dotiert sind, und daß diese Gebiete (1, 2) Anschlüsse (11, 12) aufweisen.
- 2. Leitung nach Anspruch 1, dadurch g e k e n n z e 1 c h n e t daß mit dem Anschluß (21) des Gebietes (2) am Ort B der Source-bzw. Drainanschluß eines Transistors (22) verbunden ist, und daß ein am Drain- bzw. Sourceanschluß dieses Transistors anliegendes Potential Vp an das Gebiet (2) anlegbar ist, daß dieser Transistor d.urch ein an seinem Catcanschluß (24) anlegbares Potential P steuerbar ist.
- 3 I.eitung nach Anspruch 1, dadurch g e k e m n z e i c h n e t daß mit dem Anschluß (21) des Gebietes (2) am Ort B ein Widerstand (27) und eine Elektrode eines Kondensators (26) verbunden sind, daß die andere Elektrode des Kondensators den Ausgang der Schal-tung darstellt.
- 4. J..ci-Lung nach Anspruch 1, dadurch g e k e n n z e i c h n e t daß mit der Leitung (3) die Ausgänge von Speicherelementen (61, 62) einer Zeile eines Speicherfeldes (6) verbunden sind, und daß mit dem einen Ende der Leitung eine Schreib-Lese-Schaltung verbunden ist.
- 5. Leitung nach Anspruch 4, dadurch g e k e n n z e i c h n e t daß die Leitung symmetrisch angeordnet ist, wobei sich an beiden Enden (B, B') der Leitung (3) eine Schreib-Lese-Schaltung (10, 10') befindet, wobei an jeweils einem Ende am Ort B der Leitung ein Anschluß (32, 32') und am Ort A in der Mitte der Leitung ein Anschluß (31) zur Erzeugung des Driftfeldes vorgesehen sind und wobei zwischen dem Anschluß (31) am Ort A und jeweils einem Anschluß (32, 32') der Leitung (3) die Speicherelemente (61, 62, 61?, 62') einer Zeile einer Speichermatrix (6, 61') mit der Leitung verbunden sind.
- 6. Leitung nach Anspruch 4 oder 5, dadurch g e k e n n z e i c h » n e t , daß als Speicherelemente Ein-Transistor-Speicherelemente vorgesehen sind, von denen jedes über eine Auswahlleitung (63, 63') auswählbar ist.
- 7. Leitung nach einem der Ansprüche 4 bis 6, dadurch g e " k e n n z e i c h n e t , daß in der Schreib-Lese-Schaltung ein Transistor (7) vorgesehcn ist2 dessen Drain- bzw. Sourcegebiet dem Diffusionagebiet (2) am Ort 3, B' der Leitung entspricht, daß ein am Source- bzw. Drainanschluß dieses Transistors (7, 7') anlegbares Potential(#72 bzw. #72') an sein Drain- bzw. Sourcegebiet dadurch anlegbar ist, daß der Transistor (7, 7') über seine Gateelektrode (71, 71') steuerbar ist, daß mit dem Drain-bzw. Sourcegebiet des Transistors (7, 7') die Cateelektrode enes Transistors (8, 8?) verbunden ist, und daß ein an dem Drain- bzw.Sourceanschluß (81, 81') des Transistors (8, 8') anliegendes Potential pol, #81') an den mit dem Source- bzw. Drainanschluß des Transistors verbundenen Ausgang (82, 82') anlegbar ist.
- 8. Leitung nach Anspruch 7, dsdurch g e k e n n z e i c h n e t daß mit dc.l Ausgang (82, 82') ein Lastelement (83, 83') verbunden ist.
- 9. Leitung nach Anspruch 7, dadurch g e k e n n z e i c h n e t daß mit dem Ausgang (82, 82') ein Kondensator verbunden ist.
- 10. Leitung nach einem der Ansprüche 1 bis 9, dadurch g e k e n n -z e i c h n e t , daß als Substrat (5) ein Siliziumsubstrat vorgesehen ist.
- 11. Leitung nach einem der Ansprüche 1 bis 10, dadurch g e k e n n -z e i c h n e t , daß als elektrisch isolierende Schicht (4) eine SiO2-Schicht vorgesehen ist.
- 12. Leitung nach einem der Ansprüche 1 bis 11, dadurch g e k e n n -z e i c h n e t , daß als elektrisch leitende Schicht (3) eine Aluminiumschicht oder eine dotierte Polysiliziumschicht vorgew sehen ist
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2523683A DE2523683C2 (de) | 1975-05-28 | 1975-05-28 | Integrierte Schaltung mit einer Leitung zum Transport von Ladungen zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung |
| DE2606254A DE2606254C2 (de) | 1975-05-28 | 1976-02-17 | Integrierte Schaltung mit einer Leitung zum Transport eines Ladungspaketes und Verfahren zum Betrieb der Leitung |
| US05/689,809 US4067001A (en) | 1975-05-28 | 1976-05-25 | Line for transporting charges from storage elements in a storage field |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2523683A DE2523683C2 (de) | 1975-05-28 | 1975-05-28 | Integrierte Schaltung mit einer Leitung zum Transport von Ladungen zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung |
| DE2606254A DE2606254C2 (de) | 1975-05-28 | 1976-02-17 | Integrierte Schaltung mit einer Leitung zum Transport eines Ladungspaketes und Verfahren zum Betrieb der Leitung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2523683A1 true DE2523683A1 (de) | 1976-12-02 |
| DE2523683C2 DE2523683C2 (de) | 1985-03-07 |
Family
ID=25768953
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2523683A Expired DE2523683C2 (de) | 1975-05-28 | 1975-05-28 | Integrierte Schaltung mit einer Leitung zum Transport von Ladungen zwischen Speicherelementen eines Halbleiterspeichers und einer Schreib-Lese-Schaltung |
| DE2606254A Expired DE2606254C2 (de) | 1975-05-28 | 1976-02-17 | Integrierte Schaltung mit einer Leitung zum Transport eines Ladungspaketes und Verfahren zum Betrieb der Leitung |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2606254A Expired DE2606254C2 (de) | 1975-05-28 | 1976-02-17 | Integrierte Schaltung mit einer Leitung zum Transport eines Ladungspaketes und Verfahren zum Betrieb der Leitung |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4067001A (de) |
| DE (2) | DE2523683C2 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2606308A1 (de) | 1976-02-17 | 1977-08-18 | Siemens Ag | Optoelektronischer halbleitersensor |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1551935A (en) * | 1976-08-19 | 1979-09-05 | Philips Nv | Imaging devices |
| GB1559312A (en) * | 1976-08-26 | 1980-01-16 | Philips Nv | Photosensitive device arrangements and systems and photosensitive elements therefor |
| FR2483667A1 (fr) * | 1980-06-03 | 1981-12-04 | Thomson Csf | Dispositif d'echantillonnage et maintien a capacite mos |
| US4829354A (en) * | 1980-12-04 | 1989-05-09 | Westinghouse Electric Corp. | Drift field switch |
| US4602170A (en) * | 1983-09-08 | 1986-07-22 | International Business Machines Corporation | Resistive gate field effect transistor logic family |
| US5065203A (en) * | 1988-07-07 | 1991-11-12 | Tektronix, Inc. | Trench structured charge-coupled device |
| US4992842A (en) * | 1988-07-07 | 1991-02-12 | Tektronix, Inc. | Charge-coupled device channel with countinously graded built-in potential |
| FI953433A7 (fi) * | 1995-07-14 | 1997-01-15 | Nokia Mobile Phones Ltd | Kaksiulotteista hilarakennetta käyttävä kanavatransistori ja sen käyttäminen signaalin prosessointiin |
| US5793070A (en) * | 1996-04-24 | 1998-08-11 | Massachusetts Institute Of Technology | Reduction of trapping effects in charge transfer devices |
| US5965910A (en) * | 1997-04-29 | 1999-10-12 | Ohmeda Inc. | Large cell charge coupled device for spectroscopy |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3714522A (en) * | 1968-11-14 | 1973-01-30 | Kogyo Gijutsuin Agency Of Ind | Semiconductor device having surface electric-field effect |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3693003A (en) * | 1970-11-19 | 1972-09-19 | Gen Electric | Storage target for an electron-beam addressed read, write and erase memory |
| AU461729B2 (en) * | 1971-01-14 | 1975-06-05 | Rca Corporation | Charge coupled circuits |
-
1975
- 1975-05-28 DE DE2523683A patent/DE2523683C2/de not_active Expired
-
1976
- 1976-02-17 DE DE2606254A patent/DE2606254C2/de not_active Expired
- 1976-05-25 US US05/689,809 patent/US4067001A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3714522A (en) * | 1968-11-14 | 1973-01-30 | Kogyo Gijutsuin Agency Of Ind | Semiconductor device having surface electric-field effect |
Non-Patent Citations (2)
| Title |
|---|
| US-Z: "A 1-MIL·2· Single Transistor Memory Cell in N-Silicon-Gate-Technology" K.U.Stein, ISSCC Digest of Technical Papers, Feb. 1973 * |
| US-Z: "Storage Array and Sense/Refresh Circuits for Single-Transistor Memory-Cells", K.U.Stein, ISSCC Digest of Technical Papers, Feb. 1972 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2606308A1 (de) | 1976-02-17 | 1977-08-18 | Siemens Ag | Optoelektronischer halbleitersensor |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2606254C2 (de) | 1985-10-10 |
| DE2523683C2 (de) | 1985-03-07 |
| US4067001A (en) | 1978-01-03 |
| DE2606254A1 (de) | 1977-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69027065T2 (de) | Halbleiterspeicheranordnung | |
| DE2850305C2 (de) | Halbleiterspeichervorrichtung | |
| DE2557359C2 (de) | Gegen Datenverlust bei Netzausfall gesichertes dynamisches Speichersystem | |
| DE2725613C2 (de) | Speicherschaltung mit Zwei-Transistor-Speicherzellen und Verfahren zu ihrem Betrieb | |
| DE3802363A1 (de) | Halbleiterspeicher | |
| DE2548564A1 (de) | Halbleiterspeicher mit wahlfreiem zugriff | |
| DE2324965A1 (de) | Schaltungsanordnung zum auslesen eines kapazitiven datenspeichers | |
| DE3838961C2 (de) | ||
| DE2628383A1 (de) | Monolithischer halbleiterspeicher fuer wahlfreien zugriff mit abfuehlschaltungen | |
| DE69100120T2 (de) | Ultrahochgeschwindigkeitsspeicher mit Drainspannungsbegrenzer für Zellen. | |
| DE2707456C3 (de) | ||
| DE2332643C2 (de) | Datenspeichervorrichtung | |
| DE2523683A1 (de) | Leitung zum transport einer ladung, insbesondere bitleitung fuer speicherelemente, die ein speicherfeld bilden | |
| DE2347968C3 (de) | Assoziative Speicherzelle | |
| DE3236729A1 (de) | Dynamischer direktzugriffsspeicher | |
| DE2317497C2 (de) | Verfahren zum Betrieb eines Fünf-Transistoren-Speicherelementes | |
| DE2141679A1 (de) | Dynamischer MOS-Speicherfeld-Chip | |
| DE2431079C3 (de) | Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen | |
| DE2818783C3 (de) | Datenspeicherzelle | |
| DE3107902C2 (de) | Integrierte MOS-Schaltung | |
| DE1960598A1 (de) | MOS-Schnellesespeicher | |
| DE2234310A1 (de) | Logischer schaltkreis mit mindestens einer taktleitung | |
| DE2724646A1 (de) | Halbleiterspeicheranordnung | |
| DE3050249C2 (de) | Integrierte statische Speicherzelle | |
| DE1950695B2 (de) | Datenspeicher mit Speicherstellen aus jeweils mehreren Halbleiterelementen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AG | Has addition no. |
Ref country code: DE Ref document number: 2606254 Format of ref document f/p: P |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| AG | Has addition no. |
Ref country code: DE Ref document number: 2606254 Format of ref document f/p: P |
|
| 8339 | Ceased/non-payment of the annual fee |