[go: up one dir, main page]

DE2560576C2 - Verfahren zum Herstellen einer integrierten Injektions-Schaltungsanordnung - Google Patents

Verfahren zum Herstellen einer integrierten Injektions-Schaltungsanordnung

Info

Publication number
DE2560576C2
DE2560576C2 DE2560576A DE2560576A DE2560576C2 DE 2560576 C2 DE2560576 C2 DE 2560576C2 DE 2560576 A DE2560576 A DE 2560576A DE 2560576 A DE2560576 A DE 2560576A DE 2560576 C2 DE2560576 C2 DE 2560576C2
Authority
DE
Germany
Prior art keywords
openings
semiconductor layer
layer
film
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2560576A
Other languages
English (en)
Inventor
Shintaro Ito
Masanori Nakai
Junichi Nakamura
Yoshio Yokohama Nishi
Satoshi Shinozaki
Yukuya Tokumaru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP14879774A external-priority patent/JPS5415396B2/ja
Priority claimed from JP14879674A external-priority patent/JPS5426471B2/ja
Priority claimed from JP14879574A external-priority patent/JPS5513584B2/ja
Priority claimed from JP50001913A external-priority patent/JPS5182583A/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Application granted granted Critical
Publication of DE2560576C2 publication Critical patent/DE2560576C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0112Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H10D84/0116Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs the components including integrated injection logic [I2L]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/65Integrated injection logic
    • H10P76/40

Landscapes

  • Bipolar Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

dadurch gekennzeichnet, daß zur Herstellung einer integrierten Injektions-Schaltungsanordnung
el) wenigstens eine zweite öffc ng (215,315) in der isolierenden Oxidschicht (213, 313) gebildet wird,
dl) eine Siliziumnitridschicht (216, 317) auf den durch die ersten und zweiten Öffnungen (214, 215,314,315) freiliegenden Teilen der Halbleiterschicht (212, 312) und auf der isolierenden Oxidschicht (213,313) gebildet wird,
d2) eine erste Siliziumdioxidschicht (217, 318) auf der Siliziumnitridschicht (216, 317) gebildet wird,
d3) der Teil der ersten Siliziumdioxidschicht (217, 318) aber der ersten öffnung (214, 314) durch Photoätzen entfernt wird,
d4) die Teile der Siliziumnitridschicht (216,317) die nicht unter den Teilen der ersten Siliziumdioxidschicht (217,318) liegen, die nach Ausfahren des Photoätzens zurückbleiben, mittels einer Ätzlösung entfernt werden, wobei der zurückbleibende Teil der ersten Siliziumdioxidschicht (219,318) als Maske dient,
d5) der Teil der ersten Siliziumdioxidschicht (219, 318), der auf dem zurückbleibenden Teil der Siliziumnitridschicht (216, 317) verbleibt, mittels einer Ätzlösung entfernt wird,
d6) eine zweite Siliziumdioxidschicht (220,320), die einen Dotierstoff des ersten Leitungstyps enthält, auf die Oberfläche der so gebildeten Halbleiteranordnung aufgetragen wird,
d7) im ersten Diffusionsschritt der in der zweiten Siliziumdioxidschicht (220,320) enthaltene Dotierstoff durch die erste öffnung (214,314) in die Halbleiterschicht (212, 312) in einer nicht oxidierenden Atmosphäre bei hoher Temperatur diffundiert wird,
el) diejenigen Teile der zweiten Siliziumdioxidschicht (220,320) und der Siliziumnitridschicht (216,317), die über den ersten und zweiten öffnungen (214,314; 215,315) liegen, mittels einer
Ätzlösung entfernt werden,
e2) der erste Bereich (221,321) und die Halbleiterschicht (212,312) im zweiten Diffusionsschritt in einer oxidierenden Atmosphäre durch die ersten und zweiten öffnungen (214,314; 215,315)
ίο dotiert werden, derart, daß der zweite Bereich
(222,323) im ersten Bereich (221,321) gebildet wird und ein dritter Bereich (223,324) des zweiten Leitungstyps in der Halbleiterschicht (212, 312) entsteht,
c2) eine dritte öffnung (226,316) in der isolierenden
Oxidschicht (213,313) gebildet wird, und f) in einem dritten Diffusionsschritt die Halbleiterschicht (212, 312) durch die dritte Öffnung (226,316) mit Dotierstoff des ersten Leitungs typs dotiert wird, um einen vierten Bereich (227,
327) des ersten Leitungstyps zu bilden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die ersten, zweiten und dritten Öffnun- gen (314, 315, 316) gleichzeitig in der isolierenden Oxidschicht (313),£ebildet werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß diejenigen Teile der zweiten Siliziumdioxidschicht (320) und der Siliziumnitridschicht
(317) die die ersctn und zweiten öffnungen (314,315) überlagern, mit einer Ätzlösung derart entfernt werden, daß zunächst die zweite Siliziumdioxidschicht (320) außer ihren Teilen über der dritten öffnung (316) entfernt wird und dann ein Teil des zurückblei benden Teiles der Siliziumnitridschicht (317) ent fernt wird, wobei der zurückbleibende Teil der zweiten Siliziumdioxidschicht (320) als Maske dient.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste öffnung (214,
314) kreisförmig ausgeführt wird, und daß die zweiten und die dritten öffnungen (215, 226; 315, 316) durch die kreisförmige erste öffnung (214,314) umgeben werden.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste öffnung (214,314) gitterför-
mig ausgebildet wird, um so die isolierende Oxidschicht (213,313) in mehrere Abschnitte zu unterteilen, und daß die zweiten und dritten öffnungen (215, 226; 315, 316) in jedem Abschnitt der isolierenden so Oxidschicht (213,313) gebildet werden.
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiter-Schaltungsanordnung nach dem Oberbegriff des Patentanspruches 1.
Aus der US-PS 33 28 214 ist ein derartiges Verfahren zur Herstellung einer Halbleiter-Schaltungsanordnung bekannt, bei dem eine Halbleiterschicht mit einem entgegengesetzten Leitungstyp auf einem Halbleitersubstrat des einen Leitungstyps ausgebildet wird. Eine Isolierschicht wird auf die Halbleiterschicht aufgebracht und mit ersten öffnungen versehen. Durch diese ersten
Öffnungen wird die Halbleiterschicht mit einem Dotierstoff des einen Leitungstyps dotiert, so daß ein das Halbleitersubstrat erreichender Bereich des einen Leitungstyps entsteht Bei offengehaltenen ersten öffnungen
wird sodann in den Bereich des einen Leitungstyps ein Dotierstoff des entgegengesetzten Leitungstyps eingebracht, so daß ein Bereich des entgegengesetzten Leitungstyps im Bereich des einen Leitungstyps entsteht
Weiterhin ist aus der US-PS 35 60 278 ein Ausrichtungsprozeß für die Herstellung von Halbleitervorrichtungen bekannt, bei dem eine Diffusion in oxydierender Atmosphäre vorgenommen wird. Die US-PS 34 89 622 beschreibt ein Verfahren zur Herstellung von Transistoren für hohe Frequenzen, bei dem dotierte Siliziumoxidschichten dazu verwendet werden, eine Diffusion von Bor in ein Halbleitersubstrat hinein vorzunehmen. Schließlich ist es noch aus »Electronics«, Bd. 47, H. 20, 3. Okt 1974, Seiten 111 — 118, bekannt, daß auch bei der Herstellung von I2L-Schaltkreisen (I2L=integrierte Injektions-Logik) verschiedene Diffusionsschritte für einen Dotierstofftyp gleichzeitig ausgeführt werden können.
Die z. B. aus der Literaturstelle »Electronics« bekannten I2L-Schaltungsanordnungen haben den Vorteil, daß sie einfacher aufgebaut sind, mit höherer Ausbeute hergestellt und dichter integriert werden können ais es bei Schaltungen in Transistor-Transistor-Logik (TTL) der Fall ist Dieser I2L-Schaltungstyp wird auch als Lcgikschaltung mit vereinigten Transistoren (Merged Transistor Logic MT-L) bezeichnet; er enthält einen auf dem Halbleitersubstrat gebildeten Schalttransistor oder vertikalen Transistor sowie einen ebenfalls auf dem Halbleitersubstrat gebildeten lateralen Transistor zum Injizieren von Minoritätladungsträgern in die Basiszone des Schalttransistors.
Eine solche Halbleiter-Schaltungsanordnung ist z. B. auf einem Halbleitersubstrat eines beliebigen Leitungstyps mit Hilfe eines epitaktischen Aufwachsverfahrens aus der Dampfphase eine n-Ieitende Halbleiterschicht gebildet, und in die n-lehende Halbieiterschicht wird ein Dotierstoff, beispielsweise Bor, mit einer Konzentration über 1017 bis 1019 Atomen/cm3 diffundiert, damit erste und zweite p-leitende Zonen erzeugt werden. Dann wird ein beispielsweise aus Phosphor bestehender n-Dotierstoff in die erste p-leitende Zone mit einer Konzentration von 1018 bis 102' Atomen/cm3 zur Bildung einer η-leitenden Zone diffundiert Die auf diese Weise hergestellte I2L-Schaltung enthält einen lateralen PNP-Transistor mit einem Emitter, einer Basis und einem Kollektor, die von der zweiten p-leitenden Zone, der η-leitenden Halbleiterschicht bzw. der ersten p-leitenden Zone gebildet sind, sowie einen vertikalen NFN-Transistor mit einem Emitter, einer Basis und einem Kollektor, die von der η-leitenden Halbleiterschicht, der ersten p-leitenden Zone bzw der η-leitenden Zone gebildet sind.
Der Leistungsverbrauch der PL-Halbleiter-Schaltungsanordnung wird stark vom Stromverstärkungsfaktor apNP des lateralen PNP-Transistors beeinflußt dessen Basis an Masse liegt; wenn der Verstärkungsfaktor A/w gegen den Wert 1 geht nimmt der Leistungsverbrauch ab. Außerdem werden die Werte der Ausgangsbelastbarkeit der Rauschgrenze usw. stark von den Eigenschaften des vertikalen NPN=Transistors, insbesondere vom Stromverstärkungsfaktor ßnps des vertikalen NPN-Transistors beeinflußt, dessen Emitter an Masse liegt Aus diesem Grund ist es bei der I2L-Halbleiter-Schaltungsanordnung notwendig, gleichzeitig die Stromverstärkungsfakloren kpnp und ßspu beider Transistoren zu erhöhen.
Bei einer solchen herkömmlichen Halbleiter-Schaltungsanordnung ist es zwar relativ einfach, die Rekombination der Ladungsträger in der Basiszone durch ein geeignetes Auswählen der Dotierstoffkonzentration in den Emitter- und Basiszonen des lateralen PNP-Transistors herabzusetzen, doch wird die Weite der Basiszone von der Genauigkeit der beim Photoätzverfahren verwendeten Maske bestimmt und somit auf einen Wert von 5 bis 10 um in Bereichen dicht bei der Maske begrenzt
Da die Emitterzone und die Kollektorzone durch Diffundieren eines p-Dotierstoffs in die η-leitende Halbleiterschicht an zwei Oberflächenbereichen dieser n-leitenden Halbieiterschicht gebildet werden, hat die zwischen diesen zwei diffundierten Zonen erzeugte Basiszone überdies auch die Neigung, ihre Weite in der Tiefenrichtung zu erhöhen, was dazu führt, daß der Wirkungsgrad des Ladungsträgertransports mit der Tiefe abnimmt Da die Emitterdiffusionszone halbkugelförmig ist ist der Dotierstoff-Kcnzentrationsgradient an der Emitter-Basis-Übergangsfläche flach, was den Wirkungsgrad der Ladungsträger-Injektio. - herabsetzt Aus diesem Grund ist es schwierig, den Stromv-rstärkungsfaktor »PN? des lateralen PNP-Transistors zu verbessern. Andererseits werden doppelt diffundierte Zonen (die η-leitende Zone und die erste p-leitende Zone) und die n-leite~de Halbieiterschicht zur Bildung des vertikalen NPN-Transistors verwendet und da die n-!eitende Halbieiterschicht als Emitter benutzt wird, muß ihre Dotierstoffkonzentration herabgesetzt werden, wenn die p-leitende Zone als Basis verwendet wird. Außerdem wird an die aus der η-leitenden Halbieiterschicht injizierten Ladungsträger ein elektrisches Verzögerungsfeld angelegt Die Verbesserung des Stromverstärkungsfaktors ßsPN des vertikalen NPN-Transistors wird auf diese Weise stark eingeschränkt Da die Basis des lateralen PNP-Transistcrs und der Emitter des vertikalen NPN-Transistors von einer gemeinsamen Zone (der n-Ieitenden Halbieiterschicht) Gebrauch machen, und da der Kollektor des lateralen PNP-Transistors die Basis des vertikalen NPN-Transistors eine gemeinsame Zone (die erste p-leitende Zone) benutzen, werden dort, wo ditrDotierstoffkonzentrationen der Emitter- und Basiszonen mit passenden Werten zur Erzielung einer Verbesserung des Ladungsträgertransportwirkungsgrades und des Ladungsträgerinjektionswirkungs^rades eines Transistors ausgewählt werden, der Ladungsträgerinjektionswirkungsgrad und der Ladungsträgertransportwirkungsgrad des anderen Transistors herabgesetzt Es ist daher nicht möglich, gleichzeitig die Stromverstärkungsfaktoren beider Transistoren zu verbessern. Es ist Aufgabe der Erfindung, ein Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung zu schaffen, die ein niedriges Produkt aus Leistung und Verzögerung, eine hohe Ausgangsbelastbarkeit und einen weiten Rauschabstand aufweist. Diese Aufgabe wird bei einem Verfahren nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnenden Teil enthaltenen Merkmale gelöst.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Patentansprüchen 2 bis 5.
Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert Es zeigt
Fig. IA bis IL Schnittansichten zur Veranschaulichung verschiedener Ve.rfahrensschritte bezüglich eines ersten Ausführungsbeispiels, bei dem erste und zweite öffnungen gleichzeitig gebildet werden,
F i g. 2A bis 2L Schnittansichten zur Veranschaulichung verschiedener Verfahrensschritte bezüglich eines
zweiten Ausführungsbeispiels, bei dem erste, zweite und dritte öffnungen gleichzeitig gebildet werden.
Eine Ausführungsform des erfindungsgemäßen Verfahrens wird nun unter Bezugnahme auf die F i g. IA bis IL beschrieben. Wie Fig. IA zeigt, wird zunächst auf einem η-leitenden Halbleitersubstrat 211, das einen n-Dotierstoff (Donatordotierstoff), beispielsweise Phosphor, Antimon oder Arsen, enthält und einen spezifischen Widerstand von 0,01 bis 10 Ohm · cm sowie eine Dicke von 400 bis 500 μιη aufweist, eine p-leitende Halbleiterschicht 212 durch epitaktisches Aufwachsen aus der Dampfphase gebildet, die einen Akzeptordotierstoff, beispielsweise Bor, mit einer Konzentration von 10" bis 10" Atomen/cm3 enthält und eine Dicke von 3 bis 5 μπι aufweist Die p-leitende Halbleiterschicht 212 kann auch durch Reduzieren von Siliziumtetrachlorid mittels Wasserstoff bei einer erhöhten Temperatur von beispielsweise UOO0C erzeugt werden. Dann wird die p-leitende Halbleiterschicht 212 einer auf einer hohen Temperatur von 1000 bis U00°C gehaltenen oxidierenden Atmosphäre ausgesetzt, damit auf der Oberfläche der Schicht 12 ein isolierender Oxidfilm (in den Ansprüchen als isolierende Oxidschicht bezeichnet) 213 gebildet wird. Wie F i g. 1B zeigt werden durch den Oxidfilm 213 erste öffnungen 214 und zweite öffnungen 215 gebildet; auf der Oberfläche des Oxidfilms 213 und auf den durch die öffnungen 214 und 215 freiliegenden Oberflächenbereichen wird dann ein Siliziumnitridfilm (in den Ansprüchen als Siliziumnitridschicht bezeichnet) 216 abgeschieden, wie Fig. IC zeigt Der Film 216 wird durch epitaktisches Aufwachsen aus der Dampfphase erzeugt wobei Siliziumwasserstoff und Stickstoff bei einer Temperatur von 700 bis 800° C miteinander zur Reaktion gebracht werden. Ein Phosphor enthaltender Siliziumoxidfilm 217 wird dann als erste Siliziumdioxidschicht auf den Siliziumnitridfilm 216 mit Hilfe des epitaktischen Aufwachsens aus der Dampfphase erzeugt Der Siliziumoxidfilm wird aus einer geeigneten Mischung von Siliziumwasserstoff und Sauerstoff bei einer Temperatur von etwa 400 bis 500° C erzeugt Anschließend wird zur Beseitigung von Mikrolöchern die Dichte des Films 217 erhöht indem der Film in einer oxidierenden oder in einer nichtoxidierenden Atmosphäre erhitzt wird, die auf einer Temperatur von etwa 800° C gehalten ist Anschließend wird nach Fig. ID auf einem Abschnitt des Siliziumoxidfilms 217 unmittelbar über der zweiten öffnung 215 ein Photoresistfilm 218 aufgetragen, und der vom Photoresistfilm 218 nicht bedeckte Abschnitt des Siliziumoxidfilms 217 wird mittels einer Ätzlösung entfernt die Flußsäure, Salpetersäure und Wasser im Verhältnis von 4:1:90 enthält Anschließend wird der Photoresistfilm 218 entfernt, und der freiliegende Abschnitt des Siliziumnitridfilms 216, der nicht vom verbleibenden Siliziumoxidfilm 219 bedeckt ist wird mit Hilfe von Phosphorsäure bei 80°C entfernt damit die ersten öffnungen 214 wieder freigelegt werden, wie in Fig. IE dargestellt ist Nach Fig. IF wird dann der übrige Siliziumoxidfilm 219 mittels einer Ätzlösung des oben beschriebenen Typs zur Freilegung des Siliziumnitridfilms 216 entfernt Der Oxidfilm 213 wird jedoch von der Ätzlösung nicht angegriffen, so daß die ersten öffnungen 214 in ihrem ursprünglichen Zustand gehalten werden. Wie Fig. IG zeigt wird dann durch epitaktisches Aufwachsen aus der Dampfphase bei niedriger Temperatur ein zweiter Phosphor enthaltender Siliziumoxidfilm 220 als zweite Siliziumdioxidschicht so gebildet daß er den freigelegten Abschnitt der p-leitenden Halbleiterschicht 212, den Oxidfilm 213 und den Siliziumnitridfilm 216 bedeckt Der zweite Siliziumdioxidfilm 220 kann mit Hilfe des gleichen Verfahrens hergestellt werden, der zur Bildung des ersten Siliziumdioxidfilms 217 nach F i g. 2C angewendet wurde. Der im s zweiten Siliziumdioxidfilm 220 enthaltene Phosphor wird in einer nicht oxidierenden Atmosphäre, die ein nichtoxidierenden Gas, beispielsweise Stickstoff, enthält und auf einer Temperatur von etwa 1100* C gehalten ist in die p-leitende Halbleiterschicht 212 diffundiert, damit erste η-leitende Zonen bzw. Bereiche 221 in der p-leitenden Halbleiterschicht 212 erzeugt werden. Die Dotierstoffkonzcntration, die Filmdicke und die Diffusionszeit des zweiten Siliziumdioxidfilms sind so gewählt daß die ersten η-leitenden Zonen 221 das η-leitende Halblei tersubstrat 211 erreichen. Nach Bildung der ersten n-lei- tenden Zonen wird der zweite Siliziumdioxidfilm 220 mit Hilfe einer Ätzlösung der oben beschriebenen Art nach Fig, IH entfernt, und anschließend werden die Siliziumnitridfilme 216 in den zweiten öffnungen 215 mit Hilfe von Phosphorsäure entfernt damit die zweite öffnung 215 wieder freigelegt wird. Durch die freigelegten ersten und zweiten öffnungen 214 und 215 wird dann Bor in die ersten η-leitenden Zonen 221 und in die Halbleiterschicht 212 in einer oxidierenden Atmosphäre diffundiert die auf einer Temperatur von 1000 bis 1050° C gehalten ist damit in den ersten η-leitenden Zonen 221 i'fid in der Halbleiterschicht 212 zweite und dritte (p-leitende) Bereiche 222 und 223 erzeugt werden, wie F i g. 1J zeigt Mittels dieses Verfahrensschritts wer-
.10 den die ersten und zweiten offnitngen 214 und 215 durch die Oxidfilme 224 bzw. 22S verschlossen. Nach F i g. 1K. wird dann in ausgewählter Weise eine dritte öffnung 226 durch den anderen Abschnitt des Oxidfilms 213 gebildet und durch diese dritte öffnung wird nach F i g. 1L in einer auf einer Temperatur von 980 bis 1000° C gehaltenen oxidierenden Atmosphäre Phosphor in Form von Phosphorpentaoxid in die Halbleiterschicht 212 diffundiert, damit in der Halbleiterschicht 212 eine vierte (η-leitende) Zone bzw. Bereich 227 erzeugt wird.
Zu diesem Zeitpunkt wird die dritte öffnung 226 mit Hilfe eines Oxidfilms verschlossen. Anschließend werden durch den Oxidfilm über den zu kontaktierenden Bereichen (nicht dargestellte) öffnungen gebildet und ein zur Bildung von Elektroden geeignetes Metall, bei spielsweise Aluminium wird an den Zonen 222,223 und 227 zur Bildung ihrer Elektroden 228,229 und 230 aufgedampft
Eine weitere Ausführungsform des erfindungsgemaßen Verfahrens wird nun unter Bezugnahme auf die
so F i g. 2A bis 2L beschrieben.
Wie Fig.2A zeigt wird durch epitaktisches Aufwachsen aus der Dampfphase auf einem n-leitenden Halbleitersubstrat 311, das einen Donatordotierstoff wie Phosphor, Antimon oder Arsen enthält und einen spezifischen Widerstand von 0,01 bis 10 Ohm · cm sowie eine Dicke von 400 bis 500 um aufweist eine p-leitende Halbleiterschicht 312 gebildet die Bor mit einer Konzentration von ΙΟ15 bis 10" Atomen/cm3 enthält und eine Dicke von 3 bis 5 μιη aufweist Die p-leitende Halbleiterschicht 312 kann auch durch Reduzieren von Siliziumtetrachlorid mit Hilfe von Wasserstoff bei einer erhöhten Temperatur von beispielsweise 110O0C erzeugt werden. Die p-leitende Halbleiterschicht 312 wird dann einer auf einer Temperatur von 1000 bis UOO0C gehaltenen oxidierenden Atmosphäre ausgesetzt damit auf der Oberfläche der Halbleiterschicht 312 ein, in den Ansprüchen als isolierende Oxidschicht bezeichneter isolierender Oxidfilm 313 gebildet wird. Durch den
Oxidfilm 313 werden dann mit Hilfe des herkömmlichen Photoätzverfahrens unter Verwendung eines Photoresistfilms erste öffnungen 314, zweite öffnungen 315 und dritte öffnungen 316 erzeugt Wie Fig.2B zeigt, wird ein Siliziumnitridfilm bzw. eine Siliziumnitridschicht 317 so gebildet, daß er sowohl den Oxidfilm 313 als auch die Absengte der Oberfläche der p-leitenden Halbleiterschicht 332 bedeckt, die von den öffnungen 314,315 und 316 freigelegt sind. Dieser Siliziumnitridfilm 317 kann mit Hilfe eines epitaktischen Aufwachsverfahrens aus der Dampfphase erzeugt werden, bei dem Siliziumwasserstoff und Stickstoff bei einer Temperatur von 700 bis 800" C zur Reaktion miteinander gebracht werden. Anschließend wird der Siliziumnitridfilm 317 mit einem Siliziumoxidfilm 318 (in den Ansprüchen als erste Siliziumdioxidschicht bezeichnet) überzogen, der durch epitaktisches Aufwachsen aus der Dampfphase bei niedriger Temperatur erzeugt wird. Dieser Oxidfilm 318 wird durch Aufwachsen aus der Dampfphase durch Verwendung einer gasförmigen Mischung aus Siliziumwasserstoff und Sauerstoff in einem geeigneten Verhältnis erzeugt, das gemäß der gewünschten Störstoffkonzentration bestimmt ist Der Siliziumoxidfilm wird dann zur Erhöhung seiner Dichte und zur Eliminierung von in ihm befindlichen Mikrolöcher auf eine Temperatur von etwa 8000C in einer oxidierenden oder nichtoxidierenden Atmosphäre erhitzt Nach Fig.2C wird auf den Abschnitten des Siliziumoxidfilms 318 über den zweiten öffnungen 315 in den dritten öffnungen 316 ein Photoresistf "m 319 gebildet und die vom Photoresistfilm 319 nicht bedeckten Abschnitte des Siliziumoxidfilms 318 werden mittels einer Ätzlösung entfernt, die Flußsäure, Salpetersäure und Wasser im Verhältnis von 4 :1 :90 enthält Anschließend wird der Photoresistfilm 319 entfernt und die freiliegenden Abschnitte des Siliziumnitridfilms 317, die nicht vom verbleibenden Siliziumoxidnim 318 bedeckt sind, werden mit Hilfe einer Phosphorsäurelösung bei 80° C entfernt, damit die ersten öffnungen 314 freigelegt werden, wie Fig.2D zeigt Eine Phosphor enthaltende zweite Siliziumdioxidschicht 320 wird dann durch epitaktisches Aufwachsen aus der Dampfphase bei niedriger Temperatur erzeugt damit der freiliegende Oberflächenabschnitt der p-leitenden Halbleiterschicht 312, der Oxidfilm 313 und der Siliziumnitridfiim 317 fiberzogen werden, wie F i g. 2E zeigt. Dieser Siliziumoxidschicht 320 kann unter Anwendung des gleichen Verfahrens erzeugt werden, das zur Erzeugung des Siliziumoxidfilms 318 gemäß Fig.2B angewendet wurde. Der bei dem in Fig.2D gezeigten Verfahrensschritt zurückbleibende erste Siliziumdioxidfilm 318 kann entfernt werden oder erhalten bleiben. Bei der Behandlung in einer nichtoxidierenden Atmosphäre, die ein beispielsweise aus Stickstoff bestehendes nichtoxidierendes Gas enthält und auf einer Temperatur von 11000C gehalten ist diffundiert der in der zweiten Siliziumdioxidschicht 320 enthaltene Phosphor in die p-Ieitende Halbleiterschicht 312 zur Bildung erster (n-leitender) Zonen bzw. Bereiche 321. Die Dotierstoffkonzentration, die Dicke der Phosphor enthaltenden zweiten Siliziumdioxidschicht 320 und die Diffusionszeit sind so gewählt daß die erste (n-Ieitende) Zone 321 das n-leitende Halbleitersubstrat 311 erreicht Gute Resultate werden beispielsweise mit einer Dotierstoffkonzentration von 1018 bis 1020 Atome/cm3, einer Filmdicke von 03 bis 0,5 μπι und einer Diffusionszeit von 30 Minuten bis 2 Stunden erreicht Nach Bildung der ersten n-leitenden Zonen 321 wird auf den unmittelbar über einer dritten öffnung liegenden Abschnitt der Oberfläche der zweiten Siliziumdioxidschicht 320 ein Photoresistfilm 322 aufgebracht, wie Fi g. 2F zeigt. Die vom Photoresistfilm 322 nicht bedeckten Abschnitte der zweiten Siliziumdioxidschicht 320 werden mit Hilfe der oben beschriebenen Flußsäure-Salpetersäure-Ätzlösung entfernt, so daß die ersten öffnungen 314 und ein Abschnitt des Siliziumnitridfilms 317 wieder freigelegt werden. Wie Fig.2G zeigt, wird dann der freigelegte Abschnitt des Siliziumnitridfilms 317 mit Hilfe der Phosphorsäurelösung ent-
fernt, so daß die zweiten öffnungen 315 wieder freigelegt werden. Anschließend wird Bor durch die erstenöffnungen 314 und die zweiten öffnungen 315 in einer auf einer Temperatur vonlOOO bis 10500C gehaltenen oxidierenden Atmosphäre in die ersten η-leitenden Zo nen 321 und in die p-!eitende Halbleiterschicht 312 dif fundiert, damit in den ersten η-leitenden Zonen 321 und in der p-leitenden Halbleiterschicht 312 eine zweite (pleitende) Zone bzw. Bereich 323 bzw. eine dritte (p-leitende) Zone bzw. Bereich 324 gebildet werden, wie in Fig.2H dargestellt ist. Jetzt werden die ersten öffnungen 314 und die zweiten öffnungen 315 mit Oxidfilmen 325 bzw. 326 überzogen, wie F i g. 21 zeigt Anschließend wird der in der dritten öffnung 316 verbliebene Siliziumnitridfilm 317 mittels einer Ätzlösung entfernt, damit
die dritte öffnung 316 nach F i g. 3J freigelegt wird. Bei dem in Fig.3K dargestellten Verfahrensschritt wird Phosphor in Form von Phosphorpentoxid in einer oxidierenden Atmosphäre, die auf einer Temperatur von 380 bis 1000° C gehalten ist, durch die dritte öffnung 316 in die p-leitende Halbleiterschicht 312 diffundiert, damit der vierte (η-leitende) Bereich 327 erzeugt wird. Die dritte öffnung 316 wird jetzt mit Hilfe eines Oxidfilms 328 verschlossen. Schließlich werden durch die Oxidfilme 325,326 und 328 auf der zweiten (p-leitenden) Zone 323, der dritten (p-leitenden Zone) 324 bzw. dem vierten (η-leitenden) Bereich (nicht dargestellte) öffnungen gebildet, und durch diese Öffnungen wird ein für die Bildung von Elektroden geeignetes Metall, beispielsweise Aluminium zur Bildung von Elektroden 329, 330 bzw. 331 mit einer Dicke von jeweils mehreren Mikron für die Zonen 323,324 und 327 aufgedampft
Da bei diesem Ausführungsbeispiel die ersten, zweiten und dritten öffnungen mit Hilfe eines einzigen Photoätzvorgangs gleichzeitig gebildet werden, ist es mög- lieh, die Anzahl der Schritte, die zur Ausrichtung der bei der Bildung der verschiedenen öffnungen verwendeten Masken erforderlich sind, weiter herabzusetzen. Außerdem ist es möglich, die Dichte der integrierten Schaltungen der Halbleitervorrichtung zu erhöhen, da diese öff- nungen in geringerem Abstand voneinander gebildet werden können.
Bei den oben beschriebenen Ausführungsbeispielen ist es möglich, die Leitungstypen der verschiedenen Bereiche bzw. Zonen umzukehren. Das heißt in anderen Worten, daß das Substrat p-leitend gemacht werden kann und daß die Leitungstypen der anderen Zonen und der Schicht entsprechend umgekehrt werden.
Die nach den oben beschriebenen Verfahren hergestellte PL-Halbleiterschaltungsanordnung enthält einen lateralen Transistor und einen vertikalen Transistor. Die Basiszone des lateralen Transistors hat eine gleichmäßige Weite in ihrer gesamten Tiefe, und sie ist äußerst schmal; an der Obergangsfläche zwischen den Emitter- und Basiszonen entsteht ein passender Dotierstoffkon· zentrationsgradient so daß es möglich ist ein elektrisches Beschleunigungsfeld zum Injizieren von Ladungsträgern aus der Emitterzone anzulegen. Hinsichtlich des vertikalen Transistors ist es möglich, die Dotierstoffkon-
ίο
zentration der Emitterzone höher als die der Basiszone zu machen und die Dichte der Rekombinationszentren in der Basiszone herabzusetzen. Somit hat auch der vertikale Transistor einen hohen Stromverstftrkungsfaktor und ein ausgezeichnetes Hochfrequenzverhalten. Aus diesem Orund weist die PL-Halbleiter-Schaltungsanordnung ein niedriges Produkt aus Leistung und Verzögerung, eine hohe Ausgangsbelastbarkeit und einen weiten Rauschabstand auf.
Hierzu 3 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiter-Schaltungsanordnung, bei dem
a) aut einem Halbleitersubstrat (211,311) mit einem ersten Leitungstyp eine epitaktische Halbleiterschicht (212, 312) mit einem entgegengesetzten, zweiten Leitungstyp gebildet wird,
b) auf der epitaktischen Haibteiterschicht (212, 312) eine isolierende Oxidschicht (213,313) gebildetwird,
c) in der isolierenden Oxidschicht (213,313) eine erste öffnung (214,314) gebildet wird,
d) in einem ersten Diffusionsschritt die epitaktische Halbleiterschicht (212,312) durch die erste öffnung (214, 314) mit einem Dotierstoff des ersten Leitungstyps zur Bildung eines ersten Bereichs (221, 321) des ersten Leitungstyps so dotiert wird, daß der erste Bereich (221,321) das Halbleitersubstrat (211,311) erreicht, und
e) in einem zweiten Diffusionsschritt der erste Bereich (221, 321) durch die erste öffnung (214, 314) mit einem Dotierstoff des zweiten Leitungstyps so dotiert wird, daß ein zweiter Bereich (222,322) mit dem zweiten Leitungstyp in dem ersten Bereich (221,321) gebildet wird,
DE2560576A 1974-12-27 1975-12-29 Verfahren zum Herstellen einer integrierten Injektions-Schaltungsanordnung Expired DE2560576C2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP14879774A JPS5415396B2 (de) 1974-12-27 1974-12-27
JP14879674A JPS5426471B2 (de) 1974-12-27 1974-12-27
JP14879574A JPS5513584B2 (de) 1974-12-27 1974-12-27
JP50001913A JPS5182583A (en) 1974-12-27 1974-12-27 Handotaisochino seizohoho

Publications (1)

Publication Number Publication Date
DE2560576C2 true DE2560576C2 (de) 1985-10-31

Family

ID=27453504

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2558925A Expired DE2558925C2 (de) 1974-12-27 1975-12-29 Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung
DE2560576A Expired DE2560576C2 (de) 1974-12-27 1975-12-29 Verfahren zum Herstellen einer integrierten Injektions-Schaltungsanordnung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE2558925A Expired DE2558925C2 (de) 1974-12-27 1975-12-29 Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung

Country Status (4)

Country Link
US (1) US4058419A (de)
DE (2) DE2558925C2 (de)
FR (1) FR2334204A1 (de)
GB (1) GB1528027A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317081A (en) * 1976-07-30 1978-02-16 Sharp Corp Production of i2l device
DE2652103C2 (de) * 1976-11-16 1982-10-28 Ibm Deutschland Gmbh, 7000 Stuttgart Integrierte Halbleiteranordnung für ein logisches Schaltungskonzept und Verfahren zu ihrer Herstellung
US4180827A (en) * 1977-08-31 1979-12-25 International Business Machines Corporation NPN/PNP Fabrication process with improved alignment
CA1116309A (en) * 1977-11-30 1982-01-12 David L. Bergeron Structure and process for optimizing the characteristics of i.sup.2l devices
US4168999A (en) * 1978-12-26 1979-09-25 Fairchild Camera And Instrument Corporation Method for forming oxide isolated integrated injection logic semiconductor structures having minimal encroachment utilizing special masking techniques
US4317690A (en) * 1980-06-18 1982-03-02 Signetics Corporation Self-aligned double polysilicon MOS fabrication
US4446611A (en) * 1980-06-26 1984-05-08 International Business Machines Corporation Method of making a saturation-limited bipolar transistor device
DE3136731A1 (de) * 1981-09-16 1983-03-31 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer halbleiteranordnung
US5759902A (en) * 1986-09-26 1998-06-02 Analog Devices, Incorporated Method of making an integrated circuit with complementary junction-isolated bipolar transistors
CN102299070A (zh) * 2010-06-22 2011-12-28 无锡华润上华半导体有限公司 横向pnp晶体管的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3328214A (en) * 1963-04-22 1967-06-27 Siliconix Inc Process for manufacturing horizontal transistor structure
US3489622A (en) * 1967-05-18 1970-01-13 Ibm Method of making high frequency transistors
US3560278A (en) * 1968-11-29 1971-02-02 Motorola Inc Alignment process for fabricating semiconductor devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3472710A (en) * 1967-04-20 1969-10-14 Teledyne Inc Method of forming a field effect transistor
FR2051714A1 (en) * 1969-07-12 1971-04-09 Tokyo Shibaura Electric Co High frequency transistors
DE2262297C2 (de) * 1972-12-20 1985-11-28 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I↑2↑L-Aufbau
US3919005A (en) * 1973-05-07 1975-11-11 Fairchild Camera Instr Co Method for fabricating double-diffused, lateral transistor
US3873989A (en) * 1973-05-07 1975-03-25 Fairchild Camera Instr Co Double-diffused, lateral transistor structure
GB1507299A (en) * 1974-03-26 1978-04-12 Signetics Corp Integrated semiconductor devices
US3982266A (en) * 1974-12-09 1976-09-21 Texas Instruments Incorporated Integrated injection logic having high inverse current gain

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3328214A (en) * 1963-04-22 1967-06-27 Siliconix Inc Process for manufacturing horizontal transistor structure
US3489622A (en) * 1967-05-18 1970-01-13 Ibm Method of making high frequency transistors
US3560278A (en) * 1968-11-29 1971-02-02 Motorola Inc Alignment process for fabricating semiconductor devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z:"Electronics", Bd. 47, H. 20, 30. Okt. 1974, S. 111-118 *

Also Published As

Publication number Publication date
GB1528027A (en) 1978-10-11
US4058419A (en) 1977-11-15
FR2334204B1 (de) 1978-05-26
DE2558925A1 (de) 1976-07-08
DE2558925C2 (de) 1985-10-31
FR2334204A1 (fr) 1977-07-01

Similar Documents

Publication Publication Date Title
DE2954501C2 (de)
DE2661098C2 (de)
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE2823967C2 (de)
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE2951504C2 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit einem einen inneren und einen äußeren Basisbereich aufweisenden bipolaren Transistor
DE2718449C2 (de)
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2422912A1 (de) Integrierter halbleiterkreis
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2560576C2 (de) Verfahren zum Herstellen einer integrierten Injektions-Schaltungsanordnung
EP0000114B1 (de) Verfahren zum Herstellen einer integrierten logischen Schaltung mit bipolaren Transistoren und integrierte Schaltung hergestellt nach diesem Verfahren.
DE4240205C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, insb. eines Bipolartransistors
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE2926334A1 (de) Verfahren zur herstellung von halbleiterbauelementen, insbesondere von ladungsgekoppelten bauelementen
DE3133548C2 (de)
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
EP0003330A1 (de) Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE2419817A1 (de) Verfahren zur herstellung bipolarer transistoren
EP0103653A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref country code: DE

Ref document number: 2558925

8110 Request for examination paragraph 44
AC Divided out of

Ref country code: DE

Ref document number: 2558925

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP