CN102299070A - 横向pnp晶体管的制造方法 - Google Patents
横向pnp晶体管的制造方法 Download PDFInfo
- Publication number
- CN102299070A CN102299070A CN2010102138234A CN201010213823A CN102299070A CN 102299070 A CN102299070 A CN 102299070A CN 2010102138234 A CN2010102138234 A CN 2010102138234A CN 201010213823 A CN201010213823 A CN 201010213823A CN 102299070 A CN102299070 A CN 102299070A
- Authority
- CN
- China
- Prior art keywords
- type epitaxial
- epitaxial layer
- layer
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
一种横向PNP晶体管的制造方法,包括:提供半导体衬底;向半导体衬底注入离子且扩散,形成N型埋层区域;在N型埋层区域上形成N型外延层;在N型外延层上形成氧化层;刻蚀氧化层和N型外延层,形成发射极开口和集电极开口,其中N型外延层未被刻穿;向发射极开口和集电极开口内填充满P型外延层,形成发射极和集电极;去除氧化层。本发明减少了工艺步骤,节约了工艺时间,进而节省了制造成本。
Description
技术领域
本发明涉及半导体器件制造领域,尤其涉及一种横向PNP晶体管的制造方法。
背景技术
双极晶体管是构成现代大规模集成电路的器件结构之一,双极晶体管优点在于操作速度快、单位芯片面积的输出电流大、导通电压变动小,适于制作模拟电路。
随着半导体工艺的不断发展,对器件性能要求越来越高。在传统的双极晶体管(例如横向PNP晶体管)制作工艺中,通常采用两步离子注入扩散形成集电区和发射区。具体制造工艺如下:如图1所示,提供半导体衬底100,所述半导体衬底100的材料可以是硅或硅锗等;向半导体衬底100内注入锑离子且进行扩散,形成N型埋层区域101;采用外延生长法在N埋层区域101上形成N型外延层102。
如图2所示,在N型外延层102上形成第一光刻胶层(未图示),经过光刻工艺后,在第一光刻胶层上定义出发射极图形;以第一光刻胶层为掩膜,沿发射极图形向N型外延层102中注入P型离子并进行扩散,形成发射极104,所述P型离子为硼离子。
参考图3,去除第一光刻胶层后,在N型外延层102上形成第二光刻胶层(未图示),经过光刻工艺后,在第二光刻胶层上定义出集电极图形;以第二光刻胶层为掩膜,沿集电极图形向N型外延层102中注入P型离子并进行扩散,形成发射极106,所述P型离子为硼离子。
由于现有工艺形成的横向PNP晶体管是分两步光刻注入工艺形成发射极和集电极的,然后再分步进行离子扩散工艺,工艺步骤复杂,耗费时间较长,进而使制造成本提高。
发明内容
本发明解决的问题是提供一种横向NPN晶体管的制造方法,防止工艺步骤复杂,耗费时间较长。
为解决上述问题,本发明提供一种横向PNP晶体管的制造方法,包括:提供半导体衬底;向半导体衬底注入离子且扩散,形成N型埋层区域;在N型埋层区域上形成N型外延层;在N型外延层上形成氧化层;刻蚀氧化层和N型外延层,形成发射极开口和集电极开口,其中N型外延层未被刻穿;向发射极开口和集电极开口内填充满P型外延层,形成发射极和集电极;去除氧化层。
可选的,所述P型外延层的材料为外延单晶硅。
可选的,所述P型外延层的厚度与N型外延层内发射极开口和集电极开口深度一致。
可选的,所述P型外延层的厚度为1μm~1.5μm。
可选的,所述N型外延层的材料为外延单晶硅,厚度为4μm~5μm。
可选的,所述氧化层的材料为含硅氧化物,厚度为2500埃~3500埃。
可选的,所述形成氧化层的方法为化学气相沉积法或热氧化法。
与现有技术相比,本发明具有以下优点:同时形成发射极和集电极,减少了一道光刻及离子注入步骤,同时也省去了后续离子注入后进行退火扩散的工艺,减少了工艺步骤,节约了工艺时间,进而节省了制造成本。
附图说明
图1至图3是现有形成横向PNP晶体管的示意图;
图4是本发明形成横向PNP晶体管的具体实施方式流程图;
图5至图8是本发明形成横向PNP晶体管的实施例示意图。
具体实施方式
现有工艺形成的横向PNP晶体管是分两步光刻注入工艺形成发射极和集电极的,然后再分步进行离子扩散工艺,工艺步骤复杂,耗费时间较长,进而使制造成本提高。
本发明形成横向PNP晶体管的具体实施方式流程如图4所示,执行步骤S1,提供半导体衬底;执行步骤S2,向半导体衬底注入离子且扩散,形成N型埋层区域;执行步骤S3,在N型埋层区域上形成N型外延层;执行步骤S4,在N型外延层上形成氧化层;执行步骤S5,刻蚀氧化层和N型外延层,形成发射极开口和集电极开口,其中N型外延层未被刻穿;执行步骤S6,向发射极开口和集电极开口内填充满P型外延层,形成发射极和集电极;执行步骤S7,去除氧化层。
本发明制作的横向PNP晶体管过程中,是同时形成发射极和集电极的,这样减少了一道光刻及离子注入步骤,同时也省去了后续离子注入后进行退火扩散的工艺,减少了工艺步骤,节约了工艺时间,进而节省了制造成本。
下面结合附图对本发明的具体实施方式做详细的说明。
图5至图8是本发明形成横向PNP晶体管的实施例示意图。如图5所示,提供半导体衬底200,所述半导体衬底200的材料可以是硅或硅锗等;向半导体衬底内注入N型离子,形成N型埋层区域201,所述注入的N型离子为锑离子,注入离子的剂量为5×1014/cm2~8×1014/cm2,能量为40Kev~80Kev。接着,采用外延生长法在N型埋层区域201上形成N型外延层202,所述N型外延层202的材料为外延单晶硅,厚度为4μm~5μm。
本实施例中,所述N型外延层202作为横向PNP晶体管的基极。
继续参考图5,用化学气相沉积法或热氧化法在N型外延层202上形成厚度为2500埃~3500埃的氧化层204,所述氧化层204的材料为含硅氧化物,具体例如:二氧化硅。如果氧化层204的材料为二氧化硅,则形成方法为热氧化法。
本实施例中,所述N型外延层202作为PNP晶体管的基极。
本实施例中,氧化层204的作用为防止后续选择性外延生长时在发射极和集电极外生长单晶硅。
再参考图5,用旋涂法在氧化层204上形成光刻胶层206,经过曝光显影工艺后,在光刻胶层上定义出发射极图形207a和集电极图形207b。
如图6所示,以光刻胶层206为掩膜,沿发射极图形和集电极图形,用干法刻蚀法刻蚀氧化层206和N型外延层202,形成发射极开口209a和集电极开口209b。
本实施例中,所述N型外延层202未被刻穿,因此发射极开口209a和集电极开口209b不是贯穿N型外延层202的厚度。
如图7所示,用灰化法或湿法刻蚀法去除光刻胶层206;采用选择性外延生长方法有选择的在发射极开口和集电极开口内沉积并填充满P型外延层,分别形成发射极210a和集电极210b,所述P型外延层的厚度与发射极开口和集电极开口的深度一致,即P型外延层厚度为1μm~1.5μm。
除上述实施例外,还有其它实施例,采用外延生长方法在氧化层204上形成P型外延层,且P型外延层填充满发射极开口和集电极开口;用化学机械抛光法平坦化P型外延层至露出氧化层204。
本发明的方案除了适用横向PNP晶体管外,还可以用于形成横向NPN晶体管。例如:提供半导体衬底;向半导体衬底注入离子且扩散,形成N型埋层区域;在N型埋层区域上形成P型外延层;在P型外延层上形成氧化层;刻蚀氧化层和P型外延层,形成发射极开口和集电极开口,其中P型外延层未被刻穿;向发射极开口和集电极开口内填充满N型外延层,形成发射极和集电极;去除氧化层。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (7)
1.一种横向PNP晶体管的制造方法,其特征在于,包括:
提供半导体衬底;
向半导体衬底注入离子且扩散,形成N型埋层区域;
在N型埋层区域上形成N型外延层;
在N型外延层上形成氧化层;
刻蚀氧化层和N型外延层,形成发射极开口和集电极开口,其中N型外延层未被刻穿;
向发射极开口和集电极开口内填充满P型外延层,形成发射极和集电极;去除氧化层。
2.根据权利要求1所述横向PNP晶体管的制造方法,其特征在于,所述P型外延层的材料为外延单晶硅。
3.根据权利要求2所述横向PNP晶体管的制造方法,其特征在于,所述P型外延层的厚度与N型外延层内发射极开口和集电极开口深度一致。
4.根据权利要求3所述横向PNP晶体管的制造方法,其特征在于,所述P型外延层的厚度为1μm~1.5μm。
5.根据权利要求1所述横向PNP晶体管的制造方法,其特征在于,所述N型外延层的材料为外延单晶硅,厚度为4μm~5μm。
6.根据权利要求1所述横向PNP晶体管的制造方法,其特征在于,所述氧化层的材料为含硅氧化物,厚度为2500埃~3500埃。
7.根据权利要求5所述横向PNP晶体管的制造方法,其特征在于,所述形成氧化层的方法为化学气相沉积法或热氧化法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102138234A CN102299070A (zh) | 2010-06-22 | 2010-06-22 | 横向pnp晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102138234A CN102299070A (zh) | 2010-06-22 | 2010-06-22 | 横向pnp晶体管的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102299070A true CN102299070A (zh) | 2011-12-28 |
Family
ID=45359391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102138234A Pending CN102299070A (zh) | 2010-06-22 | 2010-06-22 | 横向pnp晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102299070A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4058419A (en) * | 1974-12-27 | 1977-11-15 | Tokyo Shibaura Electric, Co., Ltd. | Method of manufacturing integrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques |
| CN1056018A (zh) * | 1991-03-19 | 1991-11-06 | 电子科技大学 | 半导体功率器件 |
| US20030008483A1 (en) * | 1999-10-21 | 2003-01-09 | Fuji Electric, Co., Ltd. | Super-junction semiconductor device and the method of manufacturing the same |
| CN1971858A (zh) * | 2005-11-21 | 2007-05-30 | 上海贝岭股份有限公司 | 一种横向pnp晶体管及其制造方法 |
| CN101170129A (zh) * | 2006-10-23 | 2008-04-30 | 上海华虹Nec电子有限公司 | 横向pnp晶体管及其制造工艺方法 |
-
2010
- 2010-06-22 CN CN2010102138234A patent/CN102299070A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4058419A (en) * | 1974-12-27 | 1977-11-15 | Tokyo Shibaura Electric, Co., Ltd. | Method of manufacturing integrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques |
| CN1056018A (zh) * | 1991-03-19 | 1991-11-06 | 电子科技大学 | 半导体功率器件 |
| US20030008483A1 (en) * | 1999-10-21 | 2003-01-09 | Fuji Electric, Co., Ltd. | Super-junction semiconductor device and the method of manufacturing the same |
| CN1971858A (zh) * | 2005-11-21 | 2007-05-30 | 上海贝岭股份有限公司 | 一种横向pnp晶体管及其制造方法 |
| CN101170129A (zh) * | 2006-10-23 | 2008-04-30 | 上海华虹Nec电子有限公司 | 横向pnp晶体管及其制造工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9583587B2 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
| CN102087977B (zh) | 垂直npn晶体管及其制造方法 | |
| CN101114671A (zh) | 半导体装置及其制造方法 | |
| CN109065615B (zh) | 一种新型平面InAs/Si异质隧穿场效应晶体管及其制备方法 | |
| CN102915975A (zh) | 一种BJT以及BiCMOS的制作方法 | |
| CN102254933A (zh) | Pn结隔离结构及其形成方法 | |
| CN102496573B (zh) | 沟槽绝缘栅型双极晶体管的制作方法 | |
| JP2006086519A (ja) | 半導体装置の製造方法 | |
| TW200405477A (en) | Method for fabricating a self-aligned bipolar transistor and related structure | |
| CN104637811A (zh) | 晶体管制造方法和晶体管 | |
| WO2014029186A1 (zh) | 一种基于SOI的SiGe-HBT晶体管的制备方法 | |
| CN105097507B (zh) | 一种多晶硅发射极晶体管及其制作方法 | |
| KR100592705B1 (ko) | 자기 정렬 바이폴라 트랜지스터 형성 방법 | |
| CN102299070A (zh) | 横向pnp晶体管的制造方法 | |
| CN101866856A (zh) | Npn晶体管及其制作方法 | |
| TWI453827B (zh) | Vertical NPN transistor and its manufacturing method | |
| CN106257646B (zh) | 嵌入pip电容的cmos制作方法 | |
| CN114220854B (zh) | 一种逆导型绝缘栅双极型晶体管及其制作方法 | |
| CN115472667B (zh) | 一种超结绝缘双极型晶体管及其制备方法 | |
| CN103578949B (zh) | 栅极多晶硅和多晶硅电阻集成制作方法 | |
| CN102856193B (zh) | Igbt器件及其制作方法 | |
| CN103730357A (zh) | Npn晶体管及形成方法 | |
| CN101834135A (zh) | 一种双极型晶体管及其制作方法 | |
| JPH021937A (ja) | トレンチ内にベース及びエミッタ構造を有する半導体バイポーラ・トランジスタ及びその製法 | |
| KR100388212B1 (ko) | 바이폴라접합트랜지스터의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20111228 |