DE2558549A1

DE2558549A1 - Einrichtung zur regelung einer spannung fuer eine ladungsgekoppelte schaltung, insbesondere in mos speichern

Info

Publication number: DE2558549A1
Application number: DE19752558549
Authority: DE
Inventors: Sunlin Chou
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1974-12-27
Filing date: 1975-12-24
Publication date: 1976-07-01
Also published as: FR2296241A1; US3946368A; JPS5178943A; DE2558549B2; GB1485578A; DE2558549C3; FR2296241B3

Description

PATENTANWÄLTE ZENZ & HELBER · ü 43OO ESSEN 1 ■ AM RUHRSTEIN 1 · TEL.: (O2O1) 4126 Seite - -4K- I

INTEL CORPORATION 3065 Bowers Avenue, Santa Clara, Kalifornien, U.S.A.

Einrichtung zur Regelung einer Spannung für eine ladungsgekoppelte Schaltung, insbesondere in MOS Speichern

Die Erfindung bezieht sich auf eine Einrichtung zur Regelung einer Spannung für eine ladungsgekoppelte Schaltung in Schieberegistern und Speichern.

Ladungsgekoppelte Bauelemente (CCD) sind seit einigen Jahren bekannt und finden vor allem Anwendung auf den Gebieten der Speicher- und Videoanzeigetechnik ("Charge-Coupled Devices A New Approach to MIS Device Structures", IEEE Spectrum, Juli 1971, Seite 18 ff von W. S. Boyle und G. E. Smith). In der Speichertechnik kann insbesondere bei Verwendung der MOS Technologie die Einspeicherung erfolgen, wenn eine Vielzahl von Schieberegistern auf einem Siliziumsubstrat hergestellt sind. Eine Analyse der Kosten derartiger ladungsgekoppelter Bauelemente (CCD's) im Vergleich zu TTL-Speichern mit wahlfreiem Zugriff und anderen Halbleiterspeicher sowie Speichern in Form von Magnetplatten usw. ist aus dem Artikel "Charge-Coupled Devices Move in on Memories and Analog Signal Processing", Electronics, 8. August 1974, Seite 91 von Laurence Altman bekannt.

Bei der Massenproduktion von CCD Speichern besteht ein wesentliches Problem in der zuverlässigen Bestimmung des Ausgangs-

ORIQINAL IN9PECTED z/bu. 609827/0748

signals aus einem CCD-Bauelement sowohl beim Auslesen der Information aus dem Speicher als auch bei dessen Regenerierung. Dieses Ausgangssignal ändert sich von einer Produktionsserie zur anderen. So gibt es beispielsweise CCD-Bauelemente, die besonders empfindlich gegenüber den bei normalen Maskiervorgängen auftretenden Veränderungen der Bauelementengröße sind. Auch die bei hohen Temperaturen und/oder niedrigen Betriebsfrequenzen auftretende thermische Trägererzeugung kann das CCD-Ausgangssignal merklich beeinflussen. Zur Kostensenkung und Steigerung der Packungsdichte sind kleinere Bauelemente erforderlich, welche die Signalpegelbestimmung sogar noch schwieriger machen.

Zur Herstellung eines zuverlässigen, kostengünstigen CCD-Speichers muß eine Chip-eigene Einstell- oder Kompensationsmöglichkeit geschaffen werden, um die oben erwähnten Änderungen und Schwankungen zu kompensieren. Es ist daher Aufgabe der Erfindung, das Speichersystem mit einer eingebauten Kompensation zu versehen, die eine zuverlässige und wirksame Abtastung des AusgangsSignaIs auch bei Schwankungen aufgrund von Frequenz-, Temperatur- oder Spannungseinflüssen ermöglicht. Die Erfindung schafft ein selbstregulierendes Signal, das den Schwellenwert einer Detektorschaltung derart einstellt, daß letztere das Ausgangssignal eines ladungsgekoppelten Schieberegisters genau abzutasten vermag.

Ausgehend von einer Anordnung zur Regelung des Potentials in einem MOS-CCD Speicher, der eine Vielzahl von ladungsgekoppelten Schieberegistern zur Informationsspeicherung aufweist, wird erfindungsgemäß vorgeschlagen, daß eine Impulsgeneratorschaltung mit einem ladungsgekoppelten Schieberegister zur Erzeugung eines Bezugssignals vorgesehen ist, der eine das Bezugssignal abtastende Sensoreinrichtung nachgeschaltet ist, daß eine ein geregeltes Ausgangspotential entwickelnde Einrichtung von dem Ausgangssignal der Sensoreinrichtung gesteuert ist und daß eine wenigstens

609827/0740

einen Teil des geregelten Ausgangspotentials zur Sensoreinrichtung rückkoppelnde Rückkopplungsschaltung vorgesehen ist. Das geregelte Ausgangspotential wird zur Abtastung der in den Speicher-Schieberegistern gespeicherten Information verwendet .

Im folgenden wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispiels genauer erläutert. Es zeigen:

Fig. 1 ein Blockdiagramm eines bevorzugten Ausführungsbeispiels der erfindungsgemäßen Anordnung zur Regelung eines Potentials, das von den Abtastschaltungen in einem ladungsgekoppelten Speicher verwendet wird;

Fig. 2 ein Schaltbild einer Abtastschaltung zur Abtastung des Ausgangssignals eines ladungsgekoppelten Schieberegisters;

Fig. 3 ein Detailschaltbild eines Ausführungsbeispiels des bei der Anordnung gemäß Fig. 1 verwendeten "Null-" Generators, "Eins-" Generators, Hilfsregisters und einer HiIfssensorschaltung;

Fig. 4 ein Detailschaltbild mit einem Ausführungsbeispiel der Konstantstromquellen und der Vorbelastungsschaltung der Anordnung gemäß Fig. 1; und

Fig. 5 ein Kurvendiagramm mit mehreren, im Betrieb des beschriebenen Ausführungsbeispiels auftretenden Zeitgabesignalen·

Die beschriebene Anordnung liefert eine geregelte oder kompensierte Spannung zum Voraufladen eines mit wenigstens einem ladungsgekoppelten Bauelement (CCD) versehenen Detektors oder Regenerationsverstärkers. In der bevorzugten Ausführungsform findet die Erfindung in einem 16384 Bit Schnellzugriffs-CCD-Serienspeicher Verwendung. Der Speicher weist 64 256-Bit CCD-Umlaufregister auf und verwendet ein vierphasiges Eingangstaktsignal · Die vier Phasen sind mit 9,,, ?₂, 9~ und τ ₄ bezeichnet und in Fig. 5 mit diesen Bezeichnungen dargestellt. Eine Einzelanordnung zur Regelung eines Potentials dient in der folgenden Beschreibung zur Entwicklung einer geregelten

609827/0748

- 4 .. 25585A9

Spannung für jeden der den ladungsgekoppelten Umlaufregistern zugeordneten Regenerationsverstärker.

Bei dem beschriebenen Ausführungsbeispiel ist der gesamte Speicher mit Dekodierern, Dateneingabe- und -ausgabepuffern, Adressenpuffern und Zeitgabegeneratoren sowie mit den ladungsgekoppelten Umlaufschieberegistern und Regenerationsverstärkern auf einem einzigen Siliziumsubstrat aufgebaut. Vorzugsweise wird die polykristalline Silizium-Doppelschicht-Technologie auf einem p-leitenden Siliziumsubstrat mit n-Kanal Feldeffekttransistoren und η-Kanal ladungsgekoppelten Registern verwendet. Zwar ist die "Doppel-Poly-" Fabrikationsmethode bevorzugt, jedoch ist die spezielle Fabrikationsmethode nur zur besseren Erläuterung der Erfindung angegeben, ohne die Erfindung auf eine solche Fabrikationsmethode zu beschränken.

In Fig. 2, auf die zunächst eingegangen wird, ist eine Einrichtung zum Abtasten der Ladung am Ausgang eines ladungsgekoppelten Schieberegisters (im folgenden Speicherregister genannt) dargestellt. Der Eingang der Sensoreinrichtung ist am Verbindungspunkt 24 mit dem Ausgang des Speicherregisters verbunden. Ein Abtasttransistor 34 dient zur Abtastung der Ladung am Verbindungspunkt 24 und entwickelt auf der Sensorausgangsleitung ein Ausgangssignal. Der Transistor 34 ist wie alle anderen Transistoren bei dem beschriebenen Ausführungsbeispiel ein n-Kanaltransistor mit einem polykristallinen Siliziumgate. Ein Anschluß des Transistors 34 ist geerdet. (Der Einfachheitjhalber wird im folgenden vorausgesetzt, daß der Erdanschluß auf Nullpotential liegt; das Erdpotential braucht jedoch nicht auf Nullpotential zu liegen; außerdem wird der Erdanschluß bei dem beschriebenen Ausführungsbeispiel nicht auf dem gleichen Potential wie das Substrat gehalten, da eine Substratvorspannung verwendet wird.) Der andere Anschluß des Transistors 34 ist über einen Transistor 33 mit einem positiven Potential V_DD verbunden. Der Abtastanschluß 24

609827/0743

ist über einen Transistor 32 und eine Leitung 30 mit einem Potential V_p verbunden. Das Gate des Transistors 33 ist mit der <P_R Signalquelle und das Gate des Transistors 32 mit der 9_D Signalquelle verbunden. Die Signal verlaufe der 9_,- und 9_D-Signale sind in Fig. 5 gezeigt.

Bei dem beschriebenen Ausführungsbeispiel, bei dem eine dynamische Sensoreinrichtung verwendet wird, wird die Spannung am Verbindungspunkt 24 von dem Potential V_p nach der Ladungsabtastung von dem Potential V_p eingestellt, das zur Voraufladung dieses Verbindungspunkts dient. Das V_p Potential auf der Leitung 30 ist dasjenige Potential, das durch die erfindungsgemäße Anordnung geregelt wird. Fig. 1, auf die kurz Bezug genommen wird, zeigt das Potential V_p als Ausgangssignal des Transistors 29e V_p ist ein leicht schwankendes Potential, das während der Zeit, bei der $_p positiv ist, Ladung (Elektronen) über den Transistor 32 abzieht. Nach der Rückkehr von τ auf Null (Fig. 5) wird die Ausgangsladung vom Register dem Verbindungspunkt 24 zugeführt und ändert dessen Potential. Danach wird 9_n momentan positiv und der Transistor 33 leitend, wodurch eine Spannung auf die Ausgangsleitung der Sensoreinrichtung gegeben wird.

Nimmt man an, daß das Schieberegister eine große Ladungsmenge, die eine binäre ¹¹I'¹ darstellt, zu dem mit dem Abtastpunkt 24 verbundenen Registerausgang schiebt, so wird das Gate des Transistors 34 unter die zum Erhalten des leitenden Zustands des Transistors 34 benötigte Schwellenspannung entladen, und die Ausgangsleitung bleibt positiv, nachdem das momentan positive ?_ auf Null zurückgekehrt ist. Wenn andererseits eine relativ kleine, eine binäre "0" darstellende Ladungsmenge zum Verbindungspunkt 24 gelangt, so bleibt das Gate des Transistors 34 relativ zur Schwellenspannung des Transistors 34 auf einem positiven Potential, und der Transistor 34 bleibt unter Entladung der Sensor-Ausgangsleitung leitend. Die Ausgangsleitung des Transistors 34 wird nach

609827/Q74Ö

Rückkehr des Φ_β Signals auf Nullpotential abgetastet. Wenn beispielsweise eine "0" am Abtastpunkt 24 abgetastet wird, so bleibt das Gate des Abtasttransistors 34 auf einem Endpotential von angenähert 3 bis 4 Volt. Wenn jedoch eine "1" von einem Speicherregister zum Abtastpunkt 24 geschoben wird, so sinkt das Endpotential am Gate des Transistors 34 auf angenähert 1 Volt, d.h. unterhalb der für den leitenden Zustand des Transistors 34 benötigten Schwellenspannung. Das V_p Potential stellt daher das Endpotential am Abtastpunkt 24 ein, um eine einheitliche Bestimmung zi/gewährleisten. Das Ausgangssignal auf der Sensor-Ausgangsleitung kann entweder zum Lesen von Information aus dem Speicher oder zum Regenerieren eines Registers derart verwendet werden, daß die Information innerhalb der Speicherregister in an sich bekannter Weise im Umlauf bleibt.

Im folgenden wird auf Fig. 1 Bezug genommen, die ein Blockschaltbild der Anordnung zur Erzeugung des geregelten Potentials V- zeigt und zwei Hilfsregisterkanäle 14 und 16 aufweist. Diese Kanäle haben bei dem beschriebenen Ausführungsbeispiel die gleiche allgemeine Geometrie (Länge und Breite) wie die im Speicher verwendeten Speicherregister. Bei dem beschriebenen Ausführungsbeispiel sind p-leitende Kanalsperren zwischen jedem Kanal der beiden Hilfsregister und den Speicherregistern angeordnet. Während das Hilfs- oder Bezugsregister zwei Kanäle aufweist, verfügt jedes der Speicherregister über vier Kanäle. Die geometrischen Abmessungen der Abtastpunktzonen und die jedem Gate in der Abtastschaltung zugeordneten Abmessungen sind gleich denjenigen der Speicherregister. Da das Hilfsregister gleichzeitig mit dem Rest des Speichers auf demselben Substrat hergestellt wird, sind die Dotierniveaus der Hilfsregister gleich denjenigen bei den Speicherregistern. Die zur Datenverschiebung entlang den Registern verwendeten Zeitgabesignale werden einheitlich an beide Registerkanäle 14 und 16 und die Speicherregister des Speichers angelegt.

609827/074S

Ein "dicker (fat)" Nullgenerator 10 dient zur Erzeugung der dem Hilfsregisterkanal 14 zugeführten Nullsignale. Bei dem beschriebenen Ausführungsbeispiel wird einer der Binärzustände, nämlich der "0" Zustand durch eine viel geringere Ladungsmenge als der andere Binärzustand, d.h. der "1" Zustand dargestellt. Dabei findet ein Verhältnis von angenähert 1 : 10 Verwendung, so daß der binäre "0" Zustand durch eine bestimmte (kleinere) Ladung gekennzeichnet und als "dicke 0" (^Hfat 0") bezeichnet wird. Die eine "dicke 0" verwendende Technik ist bekannt und wird aus dem Grunde angewandt, da eine wirksamere Ladungsübertragung über das Register möglich ist, wenn beide Binärzustände durch eine Ladung gekennzeichnet sind. Der "1" Generator 13 erzeugt eine kontinuierliche Reihe von "1" Impulsen, die an den Hilfsregisterkanal 16 angelegt werden. Die an den Kanal 14 angelegten "0" Impulse und die an den Kanal 16 angelegten ¹¹I" Impulse werden in der für die gespeicherte Information in einem Speicherregister bekannten Weise durch die Kanäle 14 und 16 geschoben. Bei dem beschriebenen Ausführungsbeispiel finden vier Phasensigiale Φ,,, 9p> ^3 ^un<^ ^4 ^ZUIB Verschieben der Information durch die Speicherregister und zum Verschieben der "Hilfs-" Information durch die Hilfsregisterkanäle 14 und 16 Verwendung. Selbstverständlich ist die Erfindung nicht auf die beschriebene besondere Zahl und Folge von Phasensignalen beschränkt, sondern sie arbeitet auch mit zweiphasigen, dreiphasigen oder andersphasigen Systemen.

Ein Mischkanal 15 ist zwischen den Hilfsregisterkanälen und 16 derart angeordnet, daß die durch diese Register geschobene Ladung zwischen den Registern gemischt oder verteilt wird. Nimmt man an, daß die Hilfsinfortnation von links nach rechts geschoben wird, so verschiebt jeder der Abschnitte der Kanäle 14 und 16 rechts von dem Mischkanal 15 Ladungspegel entsprechend einer Ladung von angenähert dem Mittelwert zwischen einer "dicken 0^M und einer "1" zum Ausgang des Registers.

609827/0748

Die Hilfsabtastschaltung 18 ist bei dem beschriebenen Ausführungsbeispiel mit einer Abtasteinrichtung ausgestattet, die ähnlich dem von den Detektor/Regenerationsschaltungen der Speicherregister verwendeten Sensor ausgebildet ist. Die auf demselben Substrat wie die Registerkanäle 14 und 16 und demzufolge wie die gesamte übrige in Fig. 1 dargestellte Schaltung hergestellte Sensorschaltung 18 erhält das Ausgangssignal aus den Registerkanälen 14 und 16 über eine Leitung 19 und das geregelte Potential über eine Leitung 31. Die Hilfssensorschaltung 18 wird von diesen beiden Signalen gesteuert und entwickelt an seinem Ausgang, d.h. auf der Leitung 21 ein Steuersignal, das zur Steuerung der Stromquelle 25 dient. Ein besonderes Ausführungsbeispiel der Hilfssensorschaltung 18 wird in Verbindung mit Fig. 3 beschrieben.

Die Spannung V_p wird über einen Ausgangstransistor 29 von dem Potential V_DD abgeleitet. Die Source-Elektrode des Transistors 29 ist mit einer Vorbelastungsschaltung 28 der Ausgangsleitung 30 und der Rückkopplungsleitung 31 verbunden. Die Dra in-Elektrode 29 liegt an der Potentialquelle V_DD· Das Gate des Transistors 29 ist mit einem Kondensator 23 und einem Verbindungspunkt von zwei Stromquellen 22 und 25 verbunden.

Die Stromquelle 22 liefert einen Strom I^ in der durch den Pfeil bezeichneten Richtung und ist mit einem Anschluß an V_DD angeschaltet. Die Stromquelle 25 erzeugt einen in Abhängigkeit von dem Signal auf der Leitung 21 veränderlichen Strom (I₂). Ein Anschluß der Stromquelle 25 ist geerdet. Es ist zu beachten, daß die Stromquellen 22 und 25 nur schematische Darstellungen eines Teils der Regelschaltung zur Erleichterung des Verständnisses für das Operationsprinzip sind. Generell könnten Stromquellen 22 und 25 als beliebige Schaltungen dargestellt werden, die Spannungsänderungen auf der Leitung 21 in solche Spannungsänderungen am Punkt 29 transformieren, daß die gesamte Rückkopplungsschleife stabil bleibt.

609827/074$

Im Betrieb erzeugen der "O" Generator 10 und der "1" Generator

13 entsprechende Signale, welche an die Hilfsregisterkanäle

14 und 16 in derselben Folge wie die Information an die Speicherregister des Speichers angelegt werden. Diese Information wird entlang den bzw. durch die Kanäle 14 und 16 geschoben und wird nach ihrer Verteilung am Kanal 15 auf der Leitung 19 abgetastet. Die Hilfssensorschaltung 18 wird vom Rückkopplungssignal (Leitung 31) und den Ausgangssignalen aus den Hilfskanälen 14 und/oder 16 (Leitung 19) gesteuert und entwickelt auf der Leitung 21 ein geeignetes Signal zur Steuerung der Stromquelle 25. Die Stromquelle 22 liefert einen Strom zum Kondensator 23 und sucht die Spannung am Gate des Transistors 29 zu erhöhen (d.h. positiver zu machen). Andererseits sucht die Stromquelle 25 die Spannung am Gate des Transistors 29 zu senken (d.h. weniger positiv zu machen). Die Geschwindigkeitsdifferenz, mit der die Stromquellen 22 und 25 am Gate des Ausgangstransistors 29 Elektronen zu- oder abführen bestimmt das an der Source-Elektrode des als Sourcefolger geschalteten Ausgangstransistors 29 abgetastete Ausgangspotential Vp. Der Kondensator 23 bewirkt dabei, daß keine plötzlichen Änderungen des Ausgangssignals V auftreten können.

Im folgenden wird auf die Figuren 1 und 3 Bezug genommen.

In Fig. 3 sind in bevorzugter Ausführungsform die Generatoren 10 und 13, die Hilfsregisterkanäle 14 und 16, der Mischkanal

15 und die Hilfsabtastschaltung 18 der Fig. 1 gezeigt. Fig. 3 zeigt auch den Ausgang (Leitung 21) für das eine Konstantstromquelle steuernde Ausgangssignal sowie die Rückkopplungssignalleitung 31, die mit der Drain-Elektrode des Transistors 31 verbunden ist.

Wie zuvor erwähnt, sind die Hilfsregister zusammen mit den restlichen Schaltungskomponenten des Speichers auf einem gemeinsamen Substrat angeordnet, das bei dem beschriebenen Ausführungsbeispiel ein p-leitendes Substrat 35 ist. Einer

609827/0748

der Hilfsregisterkanäle 43 wird durch n+ Zonen 36 und 37 und der andere Hilfsregisterkanal 44 durch n+ Zonen 38 und 39 gebildet. Nur ein Teil jedes der Hilfsregisterkanäle ist dargestellt; diese Tatsache ist durch die Unterbrechungen 7 2 kenntlich gemacht. Die Zone 36 des Kanals 43 ist über einen Transistor 53 mit dem Potential V_DD, ferner mit einem Anschluß des Transistors 54 und einem Kondensator 56 verbunden. Der andere Anschluß des Transistors 54 liegt zusammen mit dem anderen Anschluß des Kondensators 56 sowie einem Anschluß des Transistors 55 an Erde. Der Kondensator 56 kann bei einigen Ausführungsbeispielen wegen der der eindiffundierten Zone 36, dem Verbindungspunkt der Transistoren 53 und 54 und den Leitungsverbindungen zugeordneten Kapazität überflüssig werden. Der andere Anschluß des Transistors 55 ist mit der Zone 38 des HilfsSchieberegisters 44 verbunden. Das Gate des Transistors 55 liegt an V_DD, so daß der Transistor 55 ständig leitend ist. Das Gate des Transistors 54 liegt an der Φ_p-Signalquelle, und das Gate des Transistors 53 ist mit dem Φ-.-Signal beaufschlagt.

Den oberhalb der Kanäle der Register 43 und 44 dargestellten Gate-Elektroden werden verschiedene Zeitgabesignale zugeführt, die zur Ladungsübertragung und -speicherung entlang den bzw. durch die Register dienen. Diese Gates bestehen bei dem beschriebenen Ausführungsbeispiel aus polykristallinen» Silizium und liegen entweder auf einer ersten oder einer zweiten Stufe über dem Substrat. Mit Ausnahme von P₁, das an ein Gate auf der zweiten Stufe angelegt wird, sind alle auf der ersten Stufe befindlichen Gates mit geraden Zahlen bezeichnet, während die Gates auf der zweiten Stufe mit ungeraden Zahlen bezeichnet sind. Es ist zu erkennen, daß die ungeradzahligen Gates, d.h. die Gates auf der zweiten Stufe bzw. dem zweiten Niveau einen größeren Abstand vom Substrat 35 als die Gates auf dem ersten Niveau haben. Bei dem beschriebenen Ausführungsbeispiel wird im wesentlichen das gleiche Potential selektiv an die beiden auf unterschied-

277074a

lichen Stufen bzw. Niveaus liegenden Gates angelegt, jedoch ist die sich ergebende Potentialsenke (potential well) im Substrat für die auf dem ersten Niveau bzw. der ersten befindlichen Gates größer, da sie von dem Substrat durch eine dünnere Oxidschicht getrennt sind als die Gates auf der zweiten Stufe. Die dem Kanal 43 zugeordneten Gates sind mit "a^M bezeichnet, während die dem Register 44 zugeordneten Gates ein angefügtes "b" haben. Gate 60a ist daheiTÜber dem Kanal 43 und Gate 60b über dem Kanal 44 angeordnet. Beiden Gates wird das Zeitgabesignal 9 zugeführt. In ähnlicher Weise nehmen die Gates 61a und 61b ein Zeitgabesignal 9?τ auf. Die Gates 62a und 62b bis zu den Gates 69a und 69b nehmen die Zeitgabesignale 9^ bis 9₄ auf und dienen in bekannter Weise zum Verschieben von Ladung durch das Register. Bei dem beschriebenen Ausführungsbeispiel weisen die Kanäle 44 und 43 (ebenso wie die Speicherregister) jeweils angenähert 64 Stufen entsprechend den Stufen 1 und 2 des Kanals 44 auf.

Am Ausgangsende des Kanals 43 wird die Ladung durch die Gates 78a, 79a und 80a in die Zone 37 übertragen. In ähnlicher Weise wird im Kanal 44 Ladung von Gates 78b, 79b und 80b und zusätzlich von Gates 81b und 82b in die Zone 39 übertragen. Beide Zonen 37 und 39 sind mit der Leitung 19, dem Abtastpunkt des Hilfsabtasttransistors 45 verbunden. Die Zone 37 ist entsprechend der Darstellung etwas größer als die Zone 39.

Die Kanäle 43 und 44 sind über einen Kanal 70, der dem in Fig. 1 dargestellten Mischkanal 15 entspricht, miteinander verbunden. Der Kanal 70.verläuft allgemeirxrechtwinklig zu den beiden zueinander parallel verlaufenden Kanälen 43 und 44 und verbindet die Kanäle der Register 43 und 44. Er dient zur Ladungsverteilung zwischen diesen beiden Registerkanälen, während die Ladung^urüe Kanäle geschoben wird.

60 98 27/0748

Die Leitung 19, die einen Abtastpunkt für die Kanäle 43 und

44 des Hilfsregisters bildet, ist mit dem Gate des Transistors

45 und der Source-Elektrode des Transistors 51 verbunden. Der andere Anschluß des Transistors 51 ist mit der Rückkopplungsleitung 31 (dem V -Potential) gekoppelt, während das Gate des Transistors 51 an der r -Signalquelle liegt. Die Source-Elektrode des Transistors 45 liegt über einen Transistor 52 an V _, und die Gate-Elektrode des Transistors 52 ist mit dem 9_D-Signal beaufschlagt. Die Steuerleitung 21 ist mit der Drain-Elektrode des Transistors 45 verbunden. Der Transistor 45, der den Hilfsabtasttransistor bildet, hat bei dem beschriebenen Ausführungsbeispiel die gleiche allgemeine Geometrie wie die das Ausgangssignal der Speicherregister abtastenden Sensor— transistoren, z.B. der Transistor 34 in Fig. 2.

In Fig. 4, auf die im folgenden Bezug genommen wird, sind die Konstantstromquellen 22 und 25, der Kondensator 23 und die Vorbelastungsschaltung 28 des Ausführungsbeispiels gemäß Fig. 1 genauer dargestellt. Jede Stromquelle der Fig. 1 weist entsprechend der Darstellung in Fig. 3 ein kurzes Schieberegister auf. Die Stromquelle 25 in Fig. 1 umfaßt die n+ Zonen 40 und 41, die im Substrat 35 angeordnet sind. Das Steuersignal auf der Leitung 21 wird an die Zone 40 angelegt. Die Zone 41 ist mit der Leitung 50 verbunden, die dem Kondensator

46 und dem Gate des Ausgangstransistors 29 gemeinsam zugeordnet ist. Die Gates 88, 89 und 90 sind oberhalb des von den Zonen 40 und 41 definierten Kanals angeordnet und mit den Quellen für die Zeitgabesignale T₃, ' ₂τ ^un<* τ verbunden.

Die andere Stromquelle weist einen vorjflen Zonen 41 und 42 gebildeten Kanal auf. Die n+ Zone 42 ist mit der Quelle des Potentials V_DD verbunden. Gates 84, 85, 86 und 87 liegen über dem von den Zonen 41 und 42 gebildeten Kanal. Die Gates 84 und 85 erhalten die Zeitgabesignale 9 und ^₄-, während

(D
das Gate 87 mit dem Zeitgabesignal j_ beaufschlagt ist. Das Gate 86 ist an eine Elektrode 94 eines Kondensators 91 ange-

809827/0748

schaltet, dessen andere Elektrode 95 mit der Quelle des Zeitgabesignals 9_4I verbunden ist. Das Gate 86 ist an den Verbindungspunkt zwischen den Transistoren 97 und 98 angeschaltet. Diese in Serie liegenden Transistoren sind zwischen der Quelle des Potentials V_DD und der Quelle von . V₁ angeordnet· Das Gate des Transistors 97 ist mit dem ς -Signal beaufschlagt, und das Gate des Transistors 98 liegt an der Quelle des 9^ Signals. Die Transistoren 97 und 98 dienen zusammen mit dem Kondensator 91 zum Anheben des Potentials am Gate 86. Bei dem beschriebenen Ausführungsbeispiel enthält die Elektrode 94 des Kondensators 91 eine polykristalline Siliziumschicht, die zusammen mit den auf der oberen oder zweiten Stufe angeordneten Gates hergestellt wird, während die Elektrode 95 in ähnlicher Weise eine polykristalline Siliziumschicht ist, die zusammen mit den auf der unteren Stufe liegenden Gates hergestellt wird.

Ein zweiseitiger Kondensator 46 ist an die Leitung 50 angeschaltet. Eine Elektrode des Kondensators umfaßt sowohl eine auf der oberen Stufe oder de» oberen Niveau liegende polykristalline Siliziumschicht 48 als auch eine Zone ira Substrat. Die andere Elektrode des Kondensators 46 enthält eine auf der ersten Stufe liegende polykristalline Siliziumschicht, d.h. eine Siliziumschicht, die auf der gleichen Stufe bzw. dem gleichen Niveau wie die geradzahligen Gates liegt.

Die Drain-Elektrode des Ausgangstransistors 29 liegt an V__D, während die Source-Elektrode dieses Transistors an den Verbindungspunkt von Rückkopplungsleitung 31, Ausgangsleitung 30 und der Drain-Elektrode des Transistors 102 angeschaltet ist. Das an diesem Verbindungspunkt erscheinende Signal ist das geregelte Potential, das von allen Abtasttransistoren des Speichers verwendet wird. Der andere Anschluß des Transistors 102 liegt über einen Transistor 103 an Erde. Das Gate des Transistors 103 ist mit einem Verbin-

609827/0748

dungspunkt zwischen den Transistoren 104 und 105 verbunden. Die durch die Transistoren 104 und 105 gebildete Reihenschaltung liegt zwischen den Quellen der Zeitgabesignale 9₂ und 9₄; die Gate-Elektrode des Transistors 104 liegt an der Quelle des Zeitgabesignals Φ., und das Gate des Transistors 105 ist mit der Quelle des Zeitgabesignals Φ» verbunden.

Im folgenden wird kurz auf Fig. 5 Bezug genommen, in der verschiedene im beschriebenen Speicher verwendete Zeitgabesignale dargestellt sind. Die Zeitgabesignale ^₁? ^₂' ^3 und ¹P₄ dienen in erster Linie zur Datenverschiebung in den Speicherregistern und zur Verschiebung der Hilfsinformation durch die Hilfsregister. Diese Signale sind bei dem beschriebenen Ausführungsbeispiel extern erzeugt und werden an den Speicher angelegt. Die Signale Φ_, ¹^L_x und 9/,-,- werden

9^ X <£X *±Χ

_, und γ-, auf dem den Speicher ent-

kr ti.

haltenden Substrat erzeugt. Zu beachten ist die Unterbrechung bei jedem dieser Zeitgabesignale, die innerhalb des mit "Zugriff speriode" bezeichneten Zeitabschnitts angeordnet ist. Diese Zugriffsperiode hat tatsächlich eine wesentlich größere Dauer als in Fig. 5 dargestellt ist. Während der Zugriffsperiode wird Information aus dem Speicher gelesen oder in den Speicher eingelesen. Wenn mehrere Speicherregister zur Informationsspeicherung benutzt werden (z.B. 64 Register), können ein oder mehrere dieser Register während der Zugriffsperiode zugegriffen werden. Andere Zeitgabesignale, z.B. ein Chip-Erregersignal, finden ebenfalls in dem beschriebenen Speicher Verwendung, sind jedoch der übersichtlichkeithalber nicht gezeigt. Die Signale 9-j-, ^₂₁, ^4I' 'p ^und ^r ^können unter Verwendung bekannter Schaltungen erzeugt werden.

Unter Bezugnahme auf Fig. 3 der Zeichnung wird im folgenden die Betriebsweise des in den Fig. 3 und 4 dargestellten Systems untersucht. Die Transistoren 53, 54, 55, der Kondensator und die Gates 60a, 60b, 61a und 61b dienen der Erzeugung

609827/0748

-is- 25585A9

der HiIfsinfortnation, d.h. einer Vielzahl von binären Einsen für den Hilfsregisterkanal 44 und binären ("dicken") Nullen für Registerkanal 43. Die Zone 38 des Registers 44 liegt offensichtlich über den Transistor 55 ständig an Erde, da das Gate des Transistors 55 mit dem Potential V_QD beaufschlagt ist. Wie im Abschnitt 58 des Zeitdiagramrns in Figo 5 zu erkennen ist, ist τ. positiv, wenn das ψ -Signal positiv wird. Wenn dieser Zustand eintritt, sind beide Gates 60b und 61b positiv und bilden unter sich im Substrat 35 eine Senke, wodurch Elektronen aus der Zone 38 in die Senke getrieben werden. Im Abschnitt 59 des Zeitdiagramms nach Fig. 5 kehrt das T_- Signal auf das Nullpotential zurück, während das ^p₁-Potential positiv bleibt. Dabei wird die Ladung unter dem Gate 61b festgehalten, während der zuvor unter dem Gate 60b zwischen der Zone 38 und der vom Gate 61b gebildeten Senke bestehende Ladungsweg aufgehoben wird. Während der Zeitspanne, in der T₂T noch weiterhin positiv ist, wird T, positiv, und zwar zu einem Zeitpunkt, bei dem auch T₄ positiv ist. Dadurch kann die Ladung zu Senken (wells) unter den Gates 62b und 63b transportiert werden. Von dieser Registerstufe aus wird die Ladung in einer bei vierphasigen Systemen bekannten Weise zum Ausgang übertragen. Daher wird einmal bei jedem Zeitgabezyklus eine "l^w in den Hilfsregisterkanal 44 geschrieben.

Im folgenden wird auf den Hilfsregieterkanal 43 und auf den Beginn der Zeitgabesignale gemäß Fig. 5 im Abschnitt 58 eingegangen. Wenn Ψ_p positiv wird, so hat das τ -signal seinen niedrigen oder Nullzustand. Zu diesem Zeitpunkt ist der Transistor 54 leitend, und beide Elektroden des Kondensators 56 und die Zone 36 sind mit Erdpotential verbunden. Da kein positives Potential am Gate 60a existiert, gelangt auch keine negative Ladung aus der Zone 36 in den Kanal des Registers Nachdem ·_ρ auf Nullpotential zurückkehrt, wird τ zu einem Zeitpunkt positiv, bei dem V positiv ist. Tritt dieser Zustand ein, so werden tiefe Senken unter den Gates 60a und 61a gebildet wodurch (negative) Ladung aus dem Kondensator56 und

609827/0748

der Zone 36 in den Kanal des Registers 43 gezogen wird. Zu der Zeit, in der sowohl ¹P als auch τ positiv sind, wird ?_R positiv und macht den Transistor 53 leitend. Dabei werden einige der unterhalb der Gates 60a und 61a gespeicherten Elektronen über den Transistor 53 abgezogen, und es bleibt eine wesentlich geringere Ladungsmenge (eine "dicke" 0) unter den Gates 60a und 61a. Nachdem 9 auf Nullpotential zurückfällt, wird ^₁ Null und isoliert diese Restladung unterhalb des Gates 61a. Danach wird ?₃ positiv und ermöglicht eine Bewegung der unterhalb des Gates 61a befindlichen Ladung unter die Gates 62a und 63a. Von diesem Punkt an wird die Ladung in bei einem Vierphasensystem üblicherweise übertragen.

Wenn die Ladung in den Registern 43 und 44 den Kanal 70 erreicht, wird sie zwischen den RegisternVerteilt und danach entlang den getrennten Kanälen zu den Ausgangszonen 37 und 39 verschoben. Zu beachten ist, daß das ?_;?_-Signal zusammen mit dem T. -Signal am Ausgang der Registerkanäle 43 und verwendet wird. Die Verwendung dieser Signale ist für die Übertragung der Hilfsinformation in die Ausgangszonen des Registers nicht nötig, geschieht jedoch, um einen Anordnungsvorteil zu gewinnen und eine Mehrfachausnutzung zu ermöglichen.

Die Funktionsweise der Transistoren 51, 52 und 54 ist ähnlich

-en derjenigen der in Verbindung mit Fig. 2 beschrieben Schaltung, Wird beispielsweise τ positiv, so wird das Gate des Transistors 45 zusammen mit der Registerausgangsleitung 19 auf das geregelte Potential V_p positiv aufgeladen. Wenn die von den Kanälen 43 und 44 übertragenen Hilfssignale oder -ladungen die Ausgangszonen 37 und 39 erreichen, wird die Spannung reduziert. Wenn genügend positive Ladung von der Leitung 19 abgezogen ist, wird der Transistor 45 gesperrt, und die bei positivem ' _ auf der Leitung 21 befindliche Ladung bleibt auf dieser erhalten. Wenn andererseits ausreichend Ladung auf der Leitung bleibt und der Transistor

609827/07 48

leitend ist, so befindet sich die Steuerleitung 21 auf einem niedrigerem Potential. Wie oben erläutert wurde, wird das Potential V_p als Funktion des Ausgangssignals der Kanäle und 44 derart eingestellt, daß das am Gate des Transistors 45 bleibende Endpotential sich nahe dem Schwellenwert des Transistors 45 befindet. Es ist klar, daß bei den zu den Speicherregistern gehörigen Abtasttransistoren, z.B. dem Transistor 34 der Fig. 2, diese Einstellung auf V_ gewährleistet, daß der Transistor 34 leitend ist, wenn eine "0" am Verbindungspunkt 24 abgetastet wird; entsprechend ist der Transistor 34 gesperrt, wenn eine ^M1^M am Verbindungspunkt abgetastet wird. Schwankungen bzw. Änderungen (beispielsweise aufgrund der Verarbeitung) solcher Art, die die Speicherregister beeinflussen, beeinflussen die Hilfsregister in gleicher Weise und rufen eine Änderung von V_p in der zur Kompensation dieser Schwankung bzw. Änderung erforderlichen Richtung hervor. Dies wird im folgenden erläutert.

Bei der Schaltungsanordnung gemäß Fig. 4 liefert eine Stromquelle fortgesetzt den Strom I. auf die Leitung 50, während die gesteuerte Stromquelle einen Strom (Ip) fortgesetzt von der Leitung 50 abzieht. Elektronen werden von der Zone 41 unterhalb der Gates 87, 86, 85 und 84 zur Zone 42 bewegt. Die Zone 42 wirkt wegen ihrer ständigen Kopplung mit V_DD als Senke für zu ihr bewegte Ladung. Elektronen werden außerdem aus der Zone 40 zur Zone 41 unterhalb der Gates 90, und 88 bewegt. Die Menge dieser Ladung wird von dem Steuersignal auf der Leitung 21 bestimmt. (Die die Transistoren und 98 und den Kondensator 91 taktende Schaltung wird zum Anheben des Potentials am Gate 86 auf einen Pegel über V_DD innerhalb desjenigen Zeitabschnitts benutzt, in dem T₄₁ positiv wird.)

Es sei zu Erläuterungszwecken angenommen, daß aus irgendeinem Grunde sich die entlang den Hilfsregisterkanälen 43 und 44 geschobene Ladung vermindert hat. In einem solchen Falle wäre zu erwarten, daß auch die durch die Speicherregister

609827/Q748

geschobene Ladung in gleicher Weise vermindert ist. Da vorausgesetzt wurde, daß sich die Ladung vermindert hat, wird die Endspannung an den Abtastpunkten größer (da weniger Elektronen zum Verbindungspunkt geschoben werden). Dies führt zu einer stärkeren Aufsteuerung des Transistors 45. Dadurch wird die Leitung 21 stärker negativ und kommt näher an Erdpotential_o Da sich das Potential auf der Leitung 21 stärker dem Erdpotential nähert, werden mehr Elektronen aus der Zone 40 zur Zone 41 bewegt, wodurch das Potential auf der Leitung 50 sinkt. Die Senkung des Potentials auf der Leitung 50 führt zu einer Abnahme der Ausgangs spannung V_p auf den Leitungen 30 und 31. Aufgrund der Verminderung der durch die Register bewegten Ladung ist es natürlich erwünscht, V_p auf ein niedrigeres Potential zu bringen, um die verminderte Ladung zu kompensieren. Würde dagegen die durch die Hilfsregisterkanäle 43 und 44 bewegte Ladung erhöht (beispielsweise wegen einer verstärkten Erzeugung thermischer Träger im Substrat), so würde Vp in gleicher Weise zunehmen, wodurch die erhöhte Ladung kompensiert würde.

Der Kondensator 46 dient zur Glättung des an das Gate des Ausgangstransistors 29 angelegten Signals, wodurch sichergestellt wird, daß die V_p-Änderungen nicht zu steil sind.

Der Transistor 103 dient zur Vorbelastung der Leitung 30, wodurch eine niedrigere Ausgangsimpedanz erzielt wird, und gewährleistet, daß der Transistor 29 nicht durch ein das Potential auf der Leitung 30 zu erhöhen suchendes Streusignal zufällig gesperrt wird. Die Transistoren 104 und 105 wirken als ÜND-Verknüpfungsglied für die 9₂ ^unc* r.-Signale, und der Transistor 102 dient zur Strombegrenzung zwischen der Leitung 30 und Erde. Der Grund für das Schalten des Vorbelastungsstroms statt dessen Konstanthaltung liegt darin, in der Bereitschaftsstellung Energie zu sparen.

Bei dem beschriebenen Ausführungsbeispiel, bei dem die von den Speicherregistern gespeicherten Binärsignale in der

609827/0748

gleichen Weise wie die von den Hilfsregistern benutzten Binärsignale erzeugt werden, und bei dem die Geometrie der Hilfsregister im wesentlichen derjenigen der Speicherregister entspricht (mit der Ausnahme, daß die Speicherregister bei dem beschriebenen Ausführungsbeispiel zwei zusätzliche Kanäle aufweisen^ wird von einem Hilfsregister ein Ausgangssignal zur Steuerung der Abtastschaltungen abgeleitet, das die das Ausgangssignal der Speicherregister beeinflussenden Änderungen und Schwankungen kompensiert. Es ist klar, daß andere Ausführungsbeispiele im Rahmen des Erfindungsgedankens verwendet werden können, so z.B. könnte ein Hilfsregister mit Ladung gespeist werden, die die mit Abstand getasteten binären Einsen darstellt. Die Rückkopplungsschleife würde in diesem Fall nur erregt, wenn ein 1-Ausgang aus dem Hilfsregister erwartet wird. Bei dieser Anordnung würde V_ auf einen "falschen Fall 1^M-Ladungspegel eingestellt. Eine andere Abwandlung könnte darin bestehen, daß das Steuersignal auf der Leitung 21 direkt an den Ausgangstransistor 29 angelegt wird. Bei diesem alternativen Ausführungsbeispiel sind die CCD Stromquellen überflüssig.

608827/0748

Claims

PATENTANWÄLTE ZENZ & HELBER ■ D 4300 ESSEN 1 · AM RUnRSTElN ϊ · TEL.: (Ο2Ο1) 4126 Seite - 20 - I

Patentansprüche

rIyAnordnung zur Regelung des Potentials in einem MOS-CCD-Speicher, der eine Vielzahl von ladungsgekoppelten Schieberegistern zur Informationsspeicherung aufweist, dadurch gekennzeichnet, daß eine Impuls genera tor schaltung (10, 13) mit einem ladungsgekoppelten Schieberegister (14, 16) zur Erzeugung eines Registerausgangsbezugssignals vorgesehen ist, der eine das Bezugssignal abtastende Sensorschaltung (18) nachgeschaltet ist, daß eine ein geregeltes Ausgangspotential (V-) entwickelnde Einrichtung (22, 25, 29) von dem Ausgangssignal der Sensorschaltung gesteuert ist und daß eine wenigstens einen Teil des geregelten Ausgangspotentials zur Sensorschaltung rückkoppelnde Rückkopplungsschaltung (31) vorgesehen ist, wobei das geregelte Ausgangspotential (V_p) zur Abtastung der in den Speicher-Schieberegistern gespeicherten Information dient.
2.Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Sensorschaltung (18; 51, 45, 52) so aufgebaut ist, daß ihr Ausgangssignal eine Funktion der relativen Größen des Registerausgangsbezugssignals und des geregelten Ausgangspotentials (V_p) ist.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Bezugssignal erzeugende Schieberegister (43, 44) auf demselben Substrat (35) aufgebaut ist wie die Speicher-Schieberegister.

Z/bu.

609827/0748
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß das Bezugsschieberegister (14, 16) die gleiche allgemeine Geometrie wie das im Speicher verwendete Speicher-Schieberegister hat.
5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Bezugsschieberegister zwei im gegenseitigen Abstand angeordnete parallele Kanäle (14, 16) aufweist und daß das Speicher-Schieberegister vier in gegenseitigem Abstand angeordnete parallele Kanäle aufweist.
6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die ImpulsgeneratorSchaltung (10, 13) so ausgebildet ist, daß sie eine Folge von einen ersten Binärzustand darstellenden Signale für eines der Schieberegister (14) und eine Folge von einen zweiten Binärzustand darstellenden Signalen für das andere Schieberegister (16) erzeugt.
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß ein Verbindungskanal (15; 70) zwischen den beiden Kanälen (10, 13; 43, 44) des Schieberegisters angeordnet ist.
8. Anordnung nach einem der Ansprüche 1 bis 7, bei der einer Vielzahl von Speicher-Schieberegistern eine Vielzahl von Abtasttransistoren zugeordnet sind, die das Ausgangssignal der Speicher-Schieberegister abtasten, dadurch gekennzeichnet, daß ein Bezugsabtasttransistor (45 - Fig. 3) mit den gleichen allgemeinen Charakteristiken wie die den Speicher-Schieberegistern zugeordneten Abtastverstärker (34 - Fig. 2) mit einer Gate-Elektrode an den Ausgang (19) des Bezugsschieberegisters (43, 44) angeschaltet und selektiv an das geregelte Ausgangspotential (V_) angekoppelt ist, daß das Ausgangspotential von einem Ausgangstransistor (29) geregelt ist, dessen Gate-Elektrode mit einer ersten Stromquelle (22) und einer veränderlichen zweiten Stromquelle

60S827/0748

(25) verbunden ist, wobei die veränderliche zweite Stromquelle an den Ausgang (21) des Bezugsabtasttransistors (45) angeschaltet ist.
9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß ein Kondensator (46) mit der Gate-Elektrode des Ausgangstransistors (29) verbunden ist.
10. Anordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß eine Vorbelastungsschaltung (28) an den Ausgang (30) des Ausgangstransistors (29) angeschaltet ist.
11. Anordnung nach einem der Ansprüche 1 bis 10,dadurch gekennzeichnet, daß sie mit dem Speicher auf einem gemeinsamen Substrat (35) angeordnet ist.
12. Anordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Kanäle der Speicher-Schieberegister, die Kanäle (14, 16) der Bezugsschieberegister und die Kanäle (40, 41, 42) der Stromquellen (22, 25) η-Kanäle sind.

609827/074Ö

Leerseite