[go: up one dir, main page]

DE2628383C2 - Monolithisch integrierter dynamischer Halbleiterspeicher - Google Patents

Monolithisch integrierter dynamischer Halbleiterspeicher

Info

Publication number
DE2628383C2
DE2628383C2 DE2628383A DE2628383A DE2628383C2 DE 2628383 C2 DE2628383 C2 DE 2628383C2 DE 2628383 A DE2628383 A DE 2628383A DE 2628383 A DE2628383 A DE 2628383A DE 2628383 C2 DE2628383 C2 DE 2628383C2
Authority
DE
Germany
Prior art keywords
field effect
node
circuit
potential
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2628383A
Other languages
English (en)
Other versions
DE2628383A1 (de
Inventor
William Wappingers Falls N.Y. Cordaro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2628383A1 publication Critical patent/DE2628383A1/de
Application granted granted Critical
Publication of DE2628383C2 publication Critical patent/DE2628383C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/289—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable of the primary-secondary type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Description

Die Erfindung betrifft einen monolithisch integrierten dynamischen Halbleiterspeicher für wahlfreien Zugriff nach dem Oberbegriff des Patentanspruchs I.
Hie Technik der Herstellung von l-ekleHektliansisioren ist hochentwickelt und die Entwicklungsarbeiten werden im Augenblick mit großem Einsat/ fortgeführt.
Es gibt eine große Anzahl von veröffentlichten Aufsätzen, Patentschriften, Lehrbüchern usw., die sich mit der Theorie, Struktur, mit den Herstellungsverfahren, den Verfahrenstechniken, den Schaltungen und Anwendungsgebieten von Feldeffekttransistoren befassen.
MOSFETs (Metalloxid-Silicium-Feldeffekttransistoren), MISFETs (Metall-Isolator-Silidum-Feldeffekttransistoren) und IGFETs (Feldeffekttransistoren mit isolierter Gate-Elektrode) werden allgemein in großem
to Maße benutzt und sind gut definiert Genauso werden die Ausdrücke N-Kanal, P-Kanal, Anreicherungstyp, Verarmungstyp, CMOS (komplementäre Metalloxid-Silicium-Transistoren) in großem Umfange benutzt und haben eine allgemein anerkannte Bedeutung. Minde-
1:5 stens einige dieser Ausdrücke sollen im folgenden benutzt werden. Dabei wird diese allgemein anerkannte Bedeutung der Ausdrücke unterstellt
Zahlreiche Lehrbücher erläutern die Theorie der Arbeitsweise von Feldeffekttransistoren. Zwei dieser Lehrbücher sind
(1) »MOSFET in Circuit Design« von Robert H. Crawford (Texas Instrument Series) McGraw Hill, Copyright 1967 by Texas Instruments Incorporated und
(2) »ELECTRONICS: BJTs, FETs and Microcircuits« von E. James Angelo, Jr., McGraw Hill Electrical and Electronic Engineering Series, Copyright 1969 by McGraw Hill.
Eine Veröffentlichung, die der Entwicklung des Feldeffekttransistors nachgeht und Beweis für den hohen Entwicklungsstand dieses Halbleiterbauelements liefert und in nicht-mathematischen Ausdrücken seine Arbeitsweise erläutert, findet sich in dem Aufsatz: »Metal-Oxide Semiconductor Technology« von William C. Hittinger. Scientific American, August 1973, Seiten 48 bis 57.
Aus IEEE Journal of Solid State Circuits, Oktober 1973, Seiten 310 bis 318, ist ein monolithisch integrierter dynamischer Halbleiterspeicher bekannt, der Speicherzellen mit Feldeffekttransistoren vom Anreicherungstyp und in p-Kanal-Ausführung besitzt und außerdem einen Kondensator, der innerhalb des Substrats ausgebildet ist, aufweist, wobei Abfühlverriegelungsschaltungen vorgesehen sind, deren erster Knotenpunkt an der Bitleitung liegt und deren zweiter Knotenpunkt an einer Ein-/Ausgabeleitung liegt. Diese Schaltung hat jedoch den Nachteil, daß deren Bauteile noch nicht optimal aufeinander abgestimmt sind, so daß keine sehr schnellen Schreib- und Lesezeiten erreicht werden können.
Außerdem ist durch die DE-OS 24 14 917 ein Flip-Flop in CMOS-Technik bekanntgeworden, das grundsätzlich als Abfühlverriegelungs-Flip-Flop verwendet werden könnte. Bei dem Entwurf von hochintegrierten Schaltungen hat es sich jedoch herausgestellt, daß es nicht sinnvoll ist. bekannte Schaltungskomponenten zu einem Gesamtschaltkreis, im vorliegenden Falle zu einem Speicher, zusammenzusetzen, sondern, daß es vielmehr zur Erreichung optimaler Betriebsergebnisse unbedingt erforderlich ist, die einzelnen Bauelemente und Aufbaustufen untereinander und miteinander so anzupassen, daß überhaupt sehr schnelle Schreib- und Lesezeiten erreicht werden können. Durch einfaches Aneinanderfügen bekannter Bauelemente ist dies jedenfalls nicht mehr in der Höchstintegrationstechnik möglich.
hri !'einer sei auf die I IS-l'nienischrifi 17 40 7 J2 vciwk· sen. Die in dieser l'alcnl.schnfl oHciibaiie dynamische Speicher/eile benötigt zum Speichern binärer Daten nur einen isolierten Feldeffekttransistor. Die Drain-
Elektrode des FET ist mit der Dateneingangsleitung verbunden und die Daten werden am Source-Knotenpunkt des Transistors durch die Eigenkapazität zwischen der Source-Diffusion und dem Substrat eingespeichert. Die Kapazität der Source-Elektrode wird dadurch erhöht, daß man unter einem Teil der Source-Diffusion eine stark dotierte Schicht erzeugt Verwendet man das Substrat als Massebezugspunkt für die Schaltung, so kann man eine Anordnung von Transistoren für einen Speicher mit wahlfreiem Zugriff aufbauen, bei dem die Oberfläche des Halbleiterchips zu einem Minimum wird.
Die US-Patentschrift 37 45 539 ist auf eine Halbleiterschaltung zum Auslesen einer dynamischen Speicherzelle mit einem FET-Kondensator und für die Regeneration der Ladung (falls vorhanden) in dem Kondensator gerichtet, wodurch ein zerstörungsfreies Auslesen erreicht wird. Diese Speicherzelle enthält einen FET-Schalter, mit dessen Hilfe der Speicherkondensator selektiv entweder über den einen oder den anderen eines Paares entgegengesetzt gepolter bipolarer Transistoren zum Lesen bzw. Schreiben mit der Bit-Abfühlleitung eines Speichers verbunden werden kann. Die Bitabfühlleitung ist an der Eingangsklemme eines sich verriegelnden regenerativen Rückkopplungsverstärkers, wie z. B. eine Vierschichtdiode, angeschlossen. Durch die regenerative Rückkopplungswirkung in Abhängigkeit von einer relativ niedrigen Bitabfühlspannung, die die Verriegelungswirkung einleitet, steigt der Potentialpegel an dieser Eingangsklemme auf einen relativ höheren Wert an. Der Speicherkondensator der Speicherzelle wird in Abhängigkeit von diesem relativ höheren Potential an der Eingangsklemme des Verstärkers über einen der bipolaren Transistoren wieder aufgeladen. Für den Aufbau des sich verriegelnden, regenerativen Rückkopplungsverstärkers sind Ausführungsformen von bipolaren Stromübernahmeschaltern und steuerbarer Vierschichtdioden offenbart.
Die US-Patentschrift 37 48 498 ist auf eine quasi-statische bistabile Kippschaltung gerichtet, bei der ein Paar kreuzgekoppelter Transistoren zwischen einer Spannungsquelle und Erdpotential eingeschaltet sind. Jeder verriegelbare Transistor ist über einen Knotenpunkt oder einen Verbindungspunkt, der außerdem an einem Kondensator angeschlossen ist, mit einer Lastvorrichtung verbunden. Zwischen jedem Kondensator und seinem Verbindungspunkt sind zwei Widerstandselemente, wie z. B. zwei MOS-Vorrichtungen des Verarmungstyps, eingeschaltet. An einem anderen Verbindungspunkt zwischen diesen Widerstandselementen ist eine über einen Transistor nach Erde führende Leitung angeschlossen, dessen Gate-Elektrode an einer 1-Phasen-Taktimpulsquelle angeschlossen ist. Wenn im Betrieb ein Knotenpunkt auf dem Potential Vod liegt und der angeschlossene Kondensator über die Widerstände aufgeladen wird, wird ein an dem Takttransistor anliegender Taktimpuls die Verriegelungsschaltung in ihren entgegengesetzten Zustand umschalten, da der Kondensator gleichzeitig an einem Transistor eine Spannung erzeugt, die eine Strombahn nach Erde liefert. Zu diesem Zeitpunkt kann der andere Kondensator nicht unmittelbar aufgeladen werden, da dessen angeschlossene Widerstände ebenfalls mit dem Takttransistor verbunden sind. Wenn jedoch der Taktimpuls zeitweilig abgenommen wird, dann wird der zweite Kondensator auf das b5 Potential Vin> aufgeladen, so daß der nächste Taktimpuls dl·-1 Verriegelungsschnltung in ihren entgegengesetzten Betriebszustand umschaltet. Das sich an dieser Schaltung ergebende Ausgangssignal ist ein modifizierter Rechteckimpulszug mit der halben Taktfrequenz.
In der US-Patentschrift 37 74 176 ist ein dynamischer Halbleiterspeicher mil einer Anzahl von je einen Transistor enthaltenden Speicherelementen offenbart, die an einer entsprechenden Bitleitung und an entsprechenden Auswahllcitungen angeschlossen sind, mit einer Auswerte- und Regenerierschaltung und mit einer bislabilen Kippschaltung, die ein Paar von Eingangs-/Ausgangspunkten aufweist, wobei jeder dieser Punkte mit einer der Bitleitungen verbunden ist sowie mit an den Punkten angeschlossenen Schaltmitteln einschließlich einem steuerbaren Halbleiterschalter, mit dessen Hilfe die Punkte vor dem Auslesen eines ausgewählten Speicherelements auf gleiche Potentiale gebracht werden können.
Die Veröffentlichung im IBM Technical Disclosure Bulletin mit dem Titel »Complementary FET Differential Amplifier« von William Cordaro, Band 16, Nr. 10, März 1974, Seite 3227, beschreibt einen Differentialverstärker, der aus N-Kanal- und P-Kanal-Feideffekttransistoren aufgebaut ist, dessen Verstärkung durch die Kanallängen und die normalisierte Leitfähigkeit bestimmt ist.
Der Erfindung liegt deshalb die Aufgabe zugrunde, einen monolithisch integrierten dynamischen Halbleiterspeicher für wahlfreien Zugriff zu schaffen, mit einer Matrix in m-n Zeilen und Spalten angeordneten, aus je einem Feldeffekttransistor und einem Kondensator bestehenden Speicherzellen, der die serielle und bitweise Ansteuerung zum Zwecke des Auslesens und Einschreibens sehr schnell ermöglicht, und zwar durch Abstimmung und Einfügen von einzelnen Bauelementen zueinander in bisher nicht bekannter Perfektion in einem Speicher des genannten Typs.
Die erfindungsgemäße Lösung besteht im Kennzeichen des Patentanspruchs 1.
Weitere vorteilhafte Ausgestaltungen des Anmeldungsgegenstands sind in den Kennzeichen der Patentansprüche 2 und 3 charakterisiert.
Die vorliegende Erfindung betrifft jedoch einen dynamischen Speicher mit wahlfreiem Zugriff auf einem monolithischen Halbleiterplättchen. Der Speicher besteht dabei aus einer Anordnung von Speicherzellen, die für eine einfache Darstellung in m Zeilen und η Spalten angeordnet sein sollen. Es sind η Wortleitungen vorgesehen, wobei jede Wortleitung mit den Speicherzellen einer der η Spalten einer n-m Speicheranordnung gekoppelt ist. Ferner sind m Bitabfühlleitungen vorgesehen, die jeweils mit den Speicherzellen einer diskreten der m Zeilen der n-m Speicheranordnung verbunden sind. Jede Speicherzelle besteht im wesentlichen aus einem P-Kanal-Feldeffekttransistor des Anreicherungstyps, dessen Herstellung auf die Bildung eines Anreicherungskondensators, d. h. eine durch Oberflächeninversion gebildete Kapazität abgestimmt ist. Ferner sind Auswahlschaltungen zum Auswählen einer der η Wortleitungen und einer der m Bitabfühlleitungen vorgesehen. Außerdem sind Schaltmittel vorgesehen, die in Verbindung mit den Auswahlschal'.ungen mit ausgewählten Wortleitungen und ausgewählten Bitabfühlleitungen koppelbar zum Einschreiben beispielsweise einer binären Eins oder einer binären Null in die Speicherzelle d'^nen. Durch Auswahl einer einzigen Wortleitung und einer Anzahl von Bitleitungen kann ein aus mehreren binaren Bits (Einsen und/oder Nullen) bestehendes Wort bitseriell in den Speicher eingeschrieben werden.
An jeder Bitlcitung ist eine vorverstärkende Abfühl-
Verriegelungsschaltung angeschlossen. Jede dieser Abfühl-Verriegelungssch.altungen weist einen Eingangsknotenpunkt auf, an dem die Abfühlleitung angeschlossen ist und einen Ausgangsknotenpunkt. Die elektrischen Parameter der der Vorverstärkung dienenden Abfühl-Verriegelungsschaltung sind im Entwurf und in der Herstellung so gewählt, daß sich ein bevorzugter stabiler Zustand ergibt. Das heißt, der bevorzugte stabile Zustand soll der erste von zwei stabilen Zuständen sein. Liegt über die zugehörige Bitabfühlleitung am Eingangsknotenpunkt der Verriegelungsschaltung kein Eingangssignal oder ein Eingangssignal relativ kleiner Amplitude, dann stellt sich die Verriegelungsschaltung in diesen bevorzugten Schaltzustand ein. Die Abfühl-Verriegelungsschaltung enthält Schaltmittel, durch die die Verriegelungssehaliung unmittelbar vor Aufnahme eines Eingangssignals in einen instabilen oder hochverstärkenden Zustand gebracht wird. Wenn die Verriegelungsschaltung zwangsweise in diesem Zustand überführt wird, wird sie dann, wenn kein Signal ausreichender Amplitude an ihrer Eingangsklemme anliegt, rasch diesen bevorzugten Schaltzustand (erster stabiler Zustand) annehmen oder in diesen umschalten.
Jede Speicherzelle besteht im wesentlichen aus einem P-Kanal-Feldeffekttransistor des Anreicherungstyps mit einem Anreicherungskondensator, welcher bei einer Adressierung zum Auslesen der darin eingespeicherten Daten dann, wenn eine binäre Null eingespeichert ist, ein signifikantes Signal an die Abfühl-Verriegelungsschaltung abgibt und ein Signal von sehr kleiner oder gar keiner Amplitude liefert, wenn in der Speicherzelle eine binäre Eins eingespeichert ist.
Die Abfühl-Verriegelungsschaltung nimmt, wenn sie auf diese Weise für ein Ansprechen auf ein über die Bitleitung ankommendes Signal aufgebaut ist, in Abhängigkeit von einer aus der Speicherzelle ausgelesenen binären Eins ihren bevorzugten Betriebszustand und in Abhängigkeit von einer aus der Speicherzelle ausgelesenen binären Null, ihren zweiten Betriebszustand ein. Befindet sich die Abfühl-Verriegelungsschaltung in ihrem bevorzugten oder ersten stabilen Zustand, dann wird an ihrem Ausgangsknotenpunkt die elektrische Darstellung einer binären Eins abgegeben. Befindet sich die Abfühl-Verriegelungsschaltung in ihrem zweiten stabilen Zustand, dann wird an ihrem Ausgangsknotenpunkt die elektrische Darstellung einer binären Null abgegeben. Der Ausgangsknotenpunkt einer jeden Abfühl-Verriegelungsschaltung kann über eine Übertragungstorschaltung mit einer Ausgangsleitung verbunden sein.
Wie sich noch im einzelnen aus der nachfolgenden Beschreibung einer bevorzugten Ausführungsform der Erfindung ergibt, wird die Abfühl-Verriegelungsschaltung verwendet, um Daten in den Speicher einzuschreiben, um Daten aus dem Speicher auszulesen und zu regenerieren und um in dem Speicher eingespeicherte Daten wieder aufzufrischen. Jedesmal dann, wenn die Abfühl-Verriegelungsschaltung zum Lesen von in einer Speicherzelle eingespeicherten Daten benutzt wird, bewirkt sie außerdem, daß die in der eben ausgelesenen Zelle eingespeicherten Daten wieder eingespeichert werden.
Die Erfindung wird nunmehr an Hand von Ausführungsbcispielen in Verbindung mit den Zeichnungen im einzelnen beschrieben.
In den Zeichnungen zeigen
F i g. 1 und 2, wenn sie gemäß F i g. 3 angeordnet sind, die Schaltung eines monolithischen Speichers mit η Spalten und m Zeilen,
Fig. 1 dabei die Schaltung einer ersten Zeile eines monolithischen Speichers mit η Spalten und m Zeilen,
F i g. 2 die Schaltung der zweiten und m-ten Zeile eines aus η Spalten und m Zeilen bestehenden monolithischen Speichers gemäß der Erfindung,
Fig.4 eine Querschnittsansicht einer einzigen Speicherzelle eines monolithischen Speichers mit n-m Speicherzellen,
ίο F i g. 5 im Zusammenhang mit F i g. 3 gesehen idealisierte Impulsformen oder Spannungsverläufe beim Auslesen und Wiedereinspeichern einer binären Eins in der Speicherzelle MCIl und
F i g. 6 im Zusammenhang mit F i g. 3 gesehen idealisierte Spannungsverläufe beim Lesen und Wiedereinspeichern einer binären Null in der Speicherzelle MCIl.
Eine bevorzugte Ausführungsform der Erfindung und ihre Arbeitsweise wird nunmehr im Zusammenhang mit den Figuren beschrieben. In Fig. 1 ist die Schaltung einer ersten Zeile einer monolithischen Speicherschaltung mit m Zeilen dargestellt. Jede Zeile des Speichers enthält η Speicherzellen. Jede Speicherzelle besteht aus einem P-Kanal-Feldeffekttransistor des Anreicherungstyps mit einem integriert gebildeten Anreicherungskondensator, wie er beispielsweise in F i g. 4 dargestellt ist. Die in F i g. 4 gezeigte Speicherzelle wird noch ausführlich beschrieben. Die geschlossene gestrichelte Linie, die mit Speicherzelle MCIl bezeichnet ist, stellt in Fig. 1 jede der Speicherzellen dar. Man sieht, daß die Speicher MCIl einen P-Kanal-Feldeffekttransistor Γ11 des Anreicherungstyps und einen Anreicherungskondensator CIl enthält. In Fig. 1 sind drei der π Speicherzellen gezeigt, nämlich MCIl, MC12 und MCIn. Die Wort-
leitungen WL 1, WL 2... WLn sind jeweils an der Gate-Elektrode des P-Kanal-FET der Speicherzellen MCIl, MC 12 bis MCIn angeschlossen. Eine Klemme jedes der P-Kanal-FETs TIl bis Tin ist mit der Bitleitung BL 1 verbunden. Die zweite Klemme jedes P-Kanal-FET 7" 11 bis Tin ist über ihren Anreicherungskondensator mit Erdpotential verbunden. Die Bitleitur.g BL 1 ist am Knotenpunkt 1 einer in zwei Richtungen wirkenden vorverstärkenden Abfühl-Verriegelungsschaltung BPSL 1 angeschlossen. Der Knotenpunkt 2 der Abfühl-
Verriegelungsschaltung ist mit einer ersten Klemme einer Übertragungstorschaltung TG 1 verbunden.
Ein Kondensator CBL ist, wie in gestrichelten Linien gezeigt, zwischen Knotenpunkt und Erde eingeschaltet. Die gestrichelten Linien zeigen dabei an, daß in der
monolithischen Speicherschaltung für den Kondensator CBL keine besondere Struktur vorhanden ist. Der Kondensator CBL stellt dabei die verteilte Sireukapaziiäi der Bitleitung BL1 und der daran angeschlossenen Speicherzellen dar. Entsprechend ist die Ausgangskapa-
zität Cam ebenfalls mit gestrichelten Linien zwischen Knotenpunkt 2 und Masse eingeschaltet Diese gestrichelten Linien zeigen wiederum an, daß die monolithische Speicherschaltung für den Kondensator CalB keine besondere Struktur enthält Der Kondensator Cam stellt dabei die verteilte Streukapazität an dem Verbindungspunkt des Knotenpunkts 2 mit der Übertragungstorschaltung TG 1 dar. Der Kondensator CBL ist sehr viel größer als der Kondensator Ca,„. Die Kapazität von CBL ist außerdem sehr viel größer als die Kapazität des Anreicherungskondensators (z. B. C11) irgendeiner der Speicherzellen.
!ede der in zwei Richtungen wirkenden, der Vorverstärkung dienenden Abfühl-Verriegelungsschaltungen,
wie ζ. B. BPSL 1, enthält im wesentlichen fünf miteinander verbundene Feldeffekttransistoren des Anreicherungstyps, nämlich 7*1, 7"2, 7*3, 7*4 und 7*5. 7*1 und 7*4 sind P-Kanal-Feldeffekltransistoren des Anreicherungstyps. 7*2, 7*3 und 7*5 sind N-Kanal-Feldeffekttransistoren des Anreicherungstyps. 7*4 ist zwischen dem Knotenpunkt 1 und einer gesteuerten variablen Potentialquelle ~Φ~2 eingeschaltet. 7*5 ist zwischen Knotenpunkt 1 und einer gesteuerten variablen Potentialquelle Φ2 eingeschaltet. Ti ist zwischen dem Knotenpunkt 2 und einer Potentialquelle VH eingeschaltet. 7*2 ist zwischen dem Knotenpunkt 2 und Erdpotential eingeschaltet, T3 liegt zwischen dem Knotenpunkt 1 und dem Knotenpunkt 2. Die Gate-Elektrode von 73 ist an einer gesteuerten variablen Potentialquelle Φ 1 angeschlossen. Die Gate-Elektrode von 7*1 ist am Knotenpunkt 1 angeschlossen. Die Gate-Elektrode von T2 ist mit dem Knotenpunkt 1 verbunden. Die Gate-Elektrode von 7*4 ist am Knotenpunkt 2 angeschlossen. Die Gate-Elektrode von 7*5 ist mit dem Knotenpunkt 2 verbunden.
Jede Übertragungstorschaltung TC 1, TG 2 bis TGM besteht aus zwei miteinander verbundenen Feldeffekttransistoren des Anreicherungstyps, nämlich T6 und Tl. TS ist ein P-Kanal-Feldeffekttransistor und Tl ist ein N-Kanal-Feldeffekttransistor.
Aus Fig. 1 und 2 sieht man, daß der Knotenpunkt 2 jeder der Abfühl-Verriegelungsschaltungen BPSL1, BPSL2 bis BPSLM über die zugeordnete Übertragungstorschaltung mit einer Ausgangsleitung verbunden werden kann. Die Ausgangsleitung ist durch eine gestrichelte Linie in F i g. 3 dargestellt. Somit kann jede Abfühl-Verriegelungsschaltung in orthogonaler Richtung als ODER-Verknüpfung mit der Ausgangsleitung verbunden werden.
In F i g. 4 ist im Querschnitt eine einzige Speicherzelle einer Anordnung von π ■ nt Speicherzellen gemäß einer bevorzugten Ausführungsform der Erfindung gezeigt. Für die Erklärung der Erfindung soll die in F i g. 4 gezeigte Speicherzelle die Zelle MC 11 in F i g. 1 sein. Man sieht ferner, daß die in F i g. 4 gezeigte Struktur einem üblichen P-Kanal-Feldeffekttransistor des Anreicherungstyps ähnlich sieht. Eine Klemme der Speicherzelle Aiii, die mit Bitleitung BL 1 bezeichnet ist, ist eine P+ -leitende Zone innerhalb eines N-leitendem Substrats. Es handelt sich dabei, wie der Fachmann sofort erkennt, um eine eindiffundierte Bitleitung. In der bevorzugten Ausführungsform ist die Bitleitung BL 1 eine langgestreckte P-leitende Zone, die allen Feldeffekttransistoren 7*11 bis Tin (Speicherzellen AfClI bis MC in) in Fig. 1 gemeinsam ist. Die zweite P-leitende Zone in dem N-Ieitenden Substrat in Fig.4 trägt die
Ri»"7«»ir»kniin«T Qni^ir'hprlfnr\tf*nnnnlft Of*r Farhmann *»r-
Melall oder das leitende Material, das hier mit Masse verbunden ist, kann als der untere Belag des Kondensators CIl der Speicherzelle MCIl (Fig. 1) angesehen werden. Der obere Belag des Kondensators CIl kann dann der in Fig.4 dargestellte Speicherknotenpunkt sein. Der Anreicherungskondensator ist eine nichtlineare Kapazität, die durch vorbestimmte elektrische Zustände zwischen dem Speicherknotenpunkt und dem metallischen, mit Masse verbundenen Material gebildet ist.
Eine kurze und klare Beschreibung der Theorie und Arbeitsweise eines Anreicherungskondensators und die Bedingungen, unter denen er entsteht, finden sich in folgenden Veröffentlichungen:
kennt hier, daß es sich hier um einen diskreten Speicherknotenpunkt für jede Speicherzelle handelt. Jeder Speicherknotenpunkt weist außerdem einen Anreicherungskondensator auf. In F i g. 4 wird die an der planaren Oberfläche des N-leitenden Substrats liegende und sich zwischen der ersten und zweiten P-leitenden Zone, nämlich zwischen der Bitleitung und dem Speicherknotenpunkt erstreckende Zone, als Kanal bezeichnet, wenn diese Zone kapazitiv mit einer metallischen Elektrode oder einer Gate-Elektrode gekoppelt ist. Man sieht ferner in F i g. 4, daß die Gate-Elektrode außerdem gemäß ihrer bevorzugten Funktion die Bezeichnung »Wortleitung« (WL1) trägt Man sieht außerdem, daß das N-leitende Substrat an einem Potential VH liegt.
Man sieht in F i g. 4 einen Anreicherungskondensator auf der rechten Seite des Speicherknotenpunktes. Das
1. Cobbold, Richard S. C: »Theory and Applications of Field-Effect Transistors«, Seiten 230 bis 233, Wiley-Interscience 1970;
2. Richman, Paul: »MOS Field Effect Transistors and Integrated Circuits«, Seiten 47 bis 53, Wiley-Interscience 1973.
Zusammenfassend kann gesagt werden, daß jede der η -m Speicherzellen des Speichers für wahlfreien Zugriff gemäß einer bevorzugten Ausführungsform der Erfindung im wesentlichen aus einem P-Kanal-Feldeffekttransistor der in Fig.4 gezeigten Art besteht. Jeder Bitleitung sind η Speicherzellen zugeordnet. Jede Speicherzelle enthält einen diskreten Speicherknotenpunkt und eine innere Struktur zur Bildung einer nichtlinearen Kapazität.
Die zum Schreiben und Lesen von binären Daten (Einsen oder Nullen) in eine Speicherzelle bzw. aus einer Speicherzelle gemäß Fig.4 erforderlichen Bedingungen werden nachfolgend wie folgt angegeben:
Schreiben
Eine binäre Null
1. DieSpannung VH in der Größenordnung von +4,5 Voit wird an der Bitieitung angelegt.
2. Die Wortleitung (Gate-Elektrode) geht auf Erdpotential.
3. Der Anreicherungskondensator wird gebildet und lädt sich auf angenähert + 4,5 Volt auf.
Eine binäre Eins
1. An der Bitleitung wird Null- oder Erdpotential angelegt.
2. Die W1"****'0'*""" '^"^'^-Elektrode^ "eht auf ϊ-*·^"λ-tential.
3. Der Anreicherungskondensator wird nicht gebildet und daher auch nicht aufgeladen.
Lesen
Eine binäre Null
Die Spannung KW/2 in der Größenordnung von +2 Volt wird unter der Mitwirkung der Transistoren 7*1, 7*2 und T3 an die Bitleitung angelegt
Die Wortleitung (Gate-Elektrode) geht auf Erdpotential. .
3. Der Anreicherungskondensator oder die Anreicherungskapazität entlädt sich von +4,5 Volt, die Spannung auf der Bitleitung steigt an.
Eine binäre Eins
1. Die Spannung VH/2 in der Größenordnung von + 2 Volt wird unlcr der Mitwirkung der Transistoren 71, 72 und 73 an die Bitleitung angelegt.
2. Die Wortleitung geht auf Erdpotential.
3. Die Anreicherungskapazität ist nicht gebildet (sie enthält keine merkliche Ladung), die Spannung auf der Bitleitung steigt nicht an.
Selbstverständlich sind die hier angegebenen Größen der Potentiale, Kapazitäten und dergleichen nur zur Erläuterung einer bevorzugten Ausführungsform der Erfindung gegeben, um ein klares und eindeutiges, genaues Verständnis der erfindungsgemäßen Schaltung und ihrer Arbeitsweise zu erleichtern. Diese Werte sollen in keiner beschränkenden Weise auslegbar sein.
In F i g. 1 hat die Kapazität Cbl einen Wert in der Größenordnung von 3,5 Picofarad. Die Kapazität Cbl verhält sich größenordnungsmäßig zur Kapazität C;l„s wie folgt:
Cbl = 3,5 pf > Qm
Wie bereits erläutert, ist die Kapazität jedes Anreicherungskondensators einer jeden Speicherzelle nichtlinear, d. h. ihre Kapazität verändert sich mit der Spannung. Wie in den F i g. 1 und 2 gezeigt, weist jede Speicherzelle ihren eigenen Anreicherungskondensator auf, der in die P-Kanal-Speicherzelle integriert ist. Für n-m Speicherzellen der bevorzugten Ausführungsform des Speichers sind diese Anreicherungskondensatoren in
F i g. 1 und 2 mit C11, C12 C \n; C21, C 22,..., C2n;
...; Cm 1, Cm2, .... Cmn bezeichnet. Abgesehen von Fertigungstoleranzen und Verfahrensabweichungen bei der Herstellung sind alle Speicherzellen in Aufbau und Wirkungsweise miteinander identisch. Ebenso sind alle Anreicherungskondensatoren der einzelnen Speicherzellen in Aufbau und Arbeitsweise untereinander identisch. Die nachfolgende Beschreibung und Erläuterung befaßt sich daher nurmehr mit der Speicherzelle MC 11 und dem Anreicherungskondensator CIl. Wenn der Kondensator ClI auf etwa +4.5 Volt aufgeladen ist, dann beträgt seine Kapazität etwa 0,39 Picofarad, während dann, wenn der Kondensator CH auf angenähert +1,45 Volt aufgeladen ist, seine Kapazität in der Größenordnung von 0,03 Picofarad liegt.
eher mit wahlfreiem Zugriff mit einem Bauelement je Zelle und einer Abfühl-Verricgelungsschaltung gemäß der vorliegenden bevorzugten Ausführungsform der Erfindung wie folgt erweitert und zusammengefaßt
ίο
Cbl = 3,5 pf > C11. C,us bei Vcbukz. = 2 Volt,
wobei VcBLbcz. als Bezugspotential der Bitleitung definiert ist und die Kapazität von 3,5 pf die typische Bitleitungskapazität für 128 Bits der Bitleitung bei einer Spannung von 2 Volt darstellt.
(a) ClI =0,39 pf bei Vrn = +4,5VoIt,
wobei Vcn als die Spannung am Speicherknotenpunkt definiert ist (4,5 Volt identisch gleich gespeicherte »0«),
(b) C11 = 0.03 pf bei VCu = | Vjp] = 1,45 Volt,
wobei I Vrr\ als die Schwellenwertspannung eines P-Kanal-FETdefiniert ist
3.
wobei AVhl als das auf der Bitleitung beim Lesen der auf ClI gespeicherten Ladung auftretende Signal definiert ist. Typische Signalwerte sind dVm. = 0,025 Volt beim Lesen einer Null und Λ Vm. = 0,005 Volt beim Lesen einer Eins.
Wenn der Speicherknotenpunkt der Zelle MCW bei IVYH = 1,45 Volt liegt, nimmt die Verriegelungsschaltung (BPSL 1) den folgenden Zustand VfBi. — Masse und Vr.„« = VH an. Die Gründe dafür sind oben bei 2b und im vorhergehenden angegeben.
Wenn der Speicherknotenpunkt der Zelle MClI auf VH — 4,5 Volt liegt, dann wird die Verriegelungsschaltung (BPSL 1) zwangsläufig in den Zu-
l l
— vΓΊ
uiupuicimai UUCi-
führt. Die Gründe dafür sind oben unter 2(a) und den vorhergehenden Erläuterungen zu finden.
Das beim Lesen einer Eins sich ergebende Nutzsignal ergibt sich aus den zur Erzielung eines bevorzugten Signalzustandes angewandten Vorspannungen, die sowohl die Stromversorgung als auch die Fertigungstoleranzen und den Einfluß zeitlicher Verschiebungen mit umfassen sollen.
Hinweis: Dieses Signal hat eine geringfügige Abhängigkeit von der Anzahl Bits an einer Bitleitung. Das Nulzsignal beim Lesen einer
»0« = |(l-/tV;(z/Vfl/.-Rauschen)|
— Nutzsignal beim Lesen einer »1«,
wobei A Vdie Spannungsverstärkung des durch die Transistoren 71 und 72 gebildeten Vorverstärkers darstellt und einen typischen Wert = 30 hat.
Hinweis: Die Verstärkung dieses Vorverstärkers wird im wesentlichen durch die effektive Kanallänge der Transistoren 71 und 72 bestimmt. Je größer die effektive Kanallänge dieser Transistoren ist, um so höher ist die Spannungsverstärkung. Da das auf der Bitleitung auftetende Signal stark von der Anzahl der Bits auf einer Bitleitung abhängt (vgl. Punkte !, 2 und 3) kann man sich vorstellen, daß man die Anzahl der Bits auf einer Bitleitung leicht erhöhen und immer noch ein brauchbares starkes Ausgangssignal erhalten kann, indem man die Verstärkung des Vorverstärkers entsprechend regelt.
Wenn im Zusammenhang mit Fig. 1 und 4 der Speicherknotenpunkt der Speicherzelle MC 11 auf dem Anreicherungskondensator beispielsweise die Spannung VTp κ 1,4 Volt gespeichert hat, dann bildet sich der als Anreicherungskondensator wirkende Teil des Speicherkondensators nicht doch versucht der Leckstrom den Anreicherungskondensator wiederum dadurch zu bilden, daß der Speicherknotenpunkt in seinem Potential gegen VH geht Beim üblichen Einsatz einer aus einem Bauelement bestehenden Zelle würde sich diese Potentialverschiebung des Knotenpunktes in einer Verringerung der Amplitude des für eine logische Eins lesbaren Signals darstellen, doch bei der neuen Anordnung kann das Potential des Speicherknotenpunktes bis auf Vcbujf. ansteigen und trotzdem keinen Einfluß auf das Nutzsignal ausüben, da die Verriegelungsschaltung einen bevorzugten Betriebszustand aufweist Daher erhält man bei der gleichen Größe der Leckströme eine längere Zeit wozwischen der Wiedereinspeicherung des Speicherinhalts.
Wie bereits erläutert haben in zwei Richtuneen wirk-
same, als Vorverstärker arbeitende Abfühl-Verriegelungsschaltungen, wie z.B. BPSLX in Fig. 1, jeweils zwei stabile Betriebszustände, wobei einer dieser beiden Betriebszustände ein bevorzugter Betriebszustand ist. Dieser bevorzugte Betriebszustand einer Abfühl-Verriegelungsschaltung macht es möglich, daß die binäre Null unzweideutig gelesen werden kann. Diese Abfiihl-Verriegclungssehaluing liefert ihre eigene ßc/.ugsspaniHing uii die Bitleitung, so daU die Zelle gelesen weiden kann, wodurch Abfühlfehler beseitigt werden, die sich dann ergeben könnten, wenn eine gesonderte Bezugsspannungsquelle benutzt würde. Diese als Eigenvorspannung wirkende Bezugsspannung spannt außerdem die Transistoren 7*1 und 72 in ihren hohen Verstärkungsbereich vor. Die Abfühl-Verriegelungsschaltung verstärkt vor ihrer Einstellung die Bitleitungsspannung. Die Abiühl-Verriegelup.gsschaltup.g läßt es auch zu, daß mehr Bits an einer Bitleitung angeordnet werden können und ermöglicht sehr kurze Zugriffszeiten bei niedrigen Spannungen (5 Volt) ohne zusätzliche Steuerungen. Diese Merkmale und Vorteile der neuen Abfühl-Verriegelungsschaltung werden aus der nachfolgenden Einzelbeschreibung und genauen Erläuterung der Arbeitsweise des Speichers und der Abfühl-Verriegelungsschaltung klar hervorgehen.
Diese Merkmale und Vorteile lassen sich praktisch durch die Erfüllung der folgenden Bedingungen und Anforderungen erreichen:
!. Die Verriegelungsschaltung ist so aufgebaut, daß dann, wenn auf der Bitleitung nur ein sehr kleines Signal oder gar kein Signal auftritt, die Verriegelungsschaltung in einen bevorzugten Zustand eingestellt wird, nämlich Knotenpunkt 1 auf Erdpotential und Knotenpunkt 2 auf dem Potential VH.
Die bevorzugte Einstellung der Verriegelungsschaltung läßt sich durch jede der folgenden Bedingungen oder Kombinationen dieser Bedingungen erreichen, z. B.
a) wenn der Zugriff über die Wortleitung erfolgt (niedriges Potential), dann wird Ladung aus der Bitleitung ausgekoppelt, wobei diese Störung dann durch die Verstärkung des Vorverstärkers aus Transistoren 71 und 7"2 verstärkt wird, so daß sich eine Unsymmetrie zwischen den Knotenpunkten 1 und 2 vor der Einstellung der Verriegelungsschaltung ergibt.
b) Steuern der zeitlichen Verschiebung zwischen Φ 2 und Φ 2.
c) Die geometrische Anordnung der Transistoren 7*1, T2, TZ, TA und 7"5 kann so ausgelegt werden, daß die Einstellung der Verriege- !ur.gsschaltung in einer Richtung bevorzugt wird.
d) Die Beziehungen zwischen den Schwellenwerten der Transistoren TA und T5 läßt sich vorteilhafter dann einsetzen, wenn | Vtn\ < | VVH ist, da der Transistor T5 vor dem Transistor TA einschaltet und damit ein Ungleichgewicht des Knotenpunktes 1 in Richtung auf den bevorzugten Betriebszustand liefert
2. Die Kleinsignalverstärkung des durch die Transistoren Ti und 7*2 gebildeten Verstärkers läßt sich leicht dadurch steuern, daß man die effektive Kanallänge der Transistoren Ti und 7*2 entsprechend wählt (da die Spannungsverstärkung der Kanallänge direkt proportional ist).
Die Arbeitsweise der bevorzugten Ausführungsform der Erfindung wird nunmehr im Zusammenhang mit den Fig. 1,5 und 6 beschrieben.
r> Lesen und Wiedereinspeichern einer binären Eins aus der Speicherzelle MC 11
Dabei wird auf die in Fi ;j. ri dargestellten Impulsiliagi'iimmo lic/ug genommen.
ίο Folgende Anfangsbedingungen seien angenommen:
a) Die Wortleitung WL 1 liegt auf dem Potential VH, das in der Größenordnung von +5 Volt liegt.
b) Φ 2 liegt auf dem Potential VH.
c) 5? 2 ist auf Erdpotential.
d) Φ1 ist auf Potential VH.
e) VCU = Vr/. (wobei VTp die Schwellenwertspannung des P-Kanal-Transistors der Speicherzelle MCIl ist).
1. Φ\ liegt auf dem Potential VH und bewirkt, daß TZ eingeschaltet wird, so daß die Transistoren TX und Γ2 durch die Vorspannung eingeschaltet werden. Die Ruhespannung (Knotenpunkte 1 und 2) ist dabei so gewählt, daß sie nur geringfügig kleiner ist als VHIl, aber größer als VTP. Sowohl VCbl als auch 1/C,m werden auf diese Ruhespannung gebracht, wodurch die Transistoren T1 und T2 in den Bereich hoher Verstärkung gesteuert werden.
2. Φ X geht auf Erdpotential, TZ schaltet ab und trennt den Knotenpunkt 1 ab. Die Ladung wird aus dem Kondensator CBL und Cam ausgekoppelt, da jedoch der Transistor Π leitend ist, wird die Ladung auf dem Knotenpunkt 2 (CäUS) wieder hergestellt, während die effektiv vom Knotenpunkt 1 (CBL) abgenommene Spannung durch die Verstärkung des Vorverstärkers vervielfacht wird, wodurch ein Ungleichgewicht in der Verriegelungs-Schaltung eintritt.
3. Die Wortleitung WL X geht auf Erdpotential, so daß der Transistor 711 der Speicherzelle MCl eingeschaltet wird. Da CH < CBL, wird nur eine geringe Ladung von der Bitleitung abgezogen.
Während nur eine geringfügige Ladung von der Bitleitung abgezogen wird, wird doch dadurch die Einstellung der Verriegelungsschaltung (BPSL X) in ihrem bevorzugten Betriebszustand gefördert.
4. Während VCbl < VC;wi ist, geht Φ 2 auf Erdpotential und ~Φ~2 auf das Potential VH. Da IVTN\ < I VTP\ ist, schaltet 7*5 vor 74 ein, so daß das Ungleichgewicht weiter verstärkt und damit die Einstellung der aus 71, 74 und 75 gebildeten Verriegelungsschaltung in den richtigen Betriebszustand bewirkt wird. Das heißt, es sind Knotenpunkt 1 auf Erdpotential und Knotenpunkt 2 auf dem Potential VH, worauf der Speicherknotenpunkt der Speicherzelle wiederum auf das Potential VTP geht Eine elektrische Darstellung einer binären Eins, nämlich das Potential VH, tritt am Ausgang (Knotenpunkt 2) der Abfühl-Verriegelungsschaltung BPSL 1 auf.
5. Die Wortleitung WL 1 wird auf das Potential VH gebracht, so daß die Information (binäre Eins) auf dem Speicherknotenpunkt der Speicherzelle MC 11 festgehalten wird.
6. Φ1 wird auf das Potential VH, Φ 2 auf das Potential
VH und Φ2 auf Erdnntpntial ophrarht cn HaR Hip
Knotenpunkte 1 und 2 wieder in ihren Ruhezustand übergehen. (Nämlich die oben erläuterten Anfangsbedingungen.)
Lesen und Wiedereinspeichern einer binären Null
von der Speicherzelle MC 11
Dabei wird auf die idealisierten Impulsdiagramme der F i g. 6 verwiesen.
Folgende Anfangsbedingungen seien angenommen:
a) die Wortleitung WL 1 liegt auf dem Potential VH, das in der Größenordnung von +5VoIt liegt.
b) Φ 2 liegt auf dem Potential VH.
c) Wl liegt auf Erdpotential.
d) Φ 1 liegt auf Potential VH.
e) VCIl = VH (Spannung der Stromversorgung).
1. Φ\ auf dem Potential VH schaltet Γ 3 ein, so daß die Transistoren 7"! und T2 eingeschaltet werden. Die Ruhespannung (Knotenpunkte 1 und 2) hat einen Wert, der geringfügig kleiner ist als VH/2, jedoch größer als VTP. Vcui. und Vc111, werden wieder auf die Ruhespannung gebracht, wodurch die Transistoren Ti und T2 in ihren Bereich hoher Verstärkung vorgespannt werden.
2. Φ 1 geht auf Erdpotential, Γ3 schaltet ab und die Unsymmetrie in der Anordnung bewirkt Vre/. < VCil.:i.
3. Die Wortleitung WL 1 geht auf Erdpotential, so daß der Transistor TU der Speicherzelle MCIl einschaltet. Da V( π > V1-Bi. ist, wird eine ausreichende Ladung nach der Bitleitung übertragen, so daß diese positiv genug wird, um das vorhergehende Ungleichgewicht zu überwinden. Dieses JVm. wird außerdem in dem Verstärker Ti, T2 verstärkt, so daß an den Knotenpunkten 1 und 2 eine sehr große Potentialdifferenz erzeugt wird. (Diese Potentialdifferenz liegt in der Größenordnung von 2 Volt, wenn VH in der Größenordnung von 4,5 Volt liegt.)
4. Φ2 geht auf Erdpotential, während Wl das Potential VH annimmt, da Vo1115 > Vent, ist, und zwar um etwa 2 Volt, und die Abfühl-Verriegelungsschaltung aus den Transistoren 7"1, T2, T4 und T5 wird in den richtigen Betriebszustand eingestellt. Das heißt der Knotenpunkt 1 liegtauf Potential VH und der Knotenpunkt 2 auf Erdpotential. Am Ausgangsknotenpunkt 2 der Abfühl-Verriegelungsschaltung BPSL 1 wird eine elektrische Darstellung einer binären Null abgegeben.
5. Die Wortleitung WL 1 geht auf das Potential VH, so daß die im Speicherknotenp<-nkt der Speicherzelle MCU eingespeicherte Information (binäre Null) gehalten wird.
6. Φi geht auf das Potential VH, Φ2 geht auf das Potential VH und Wl geht auf Erdpotential, so daß die Knotenpunkte 1 und 2 in ihren Ruhezustand überführt werden können. (Nämlich die oben erwähnten Anfangsbedingungen.)
Unter Berücksichtigung der Fig. 1, 2 und der vorangegangenen Beschreibung der Arbeitsweise der bevorzugten Ausführungsform der Erfindung erkennt man, daß eine bestimmte ausgewählte binäre, der Wortlei-ιιιιιμ VVV. 1 zugeordnete Ritposition oder die in den Speicherzeüen (MCIl, MC21, .., AiCmI) abgespeicherten, einem vollständigen binären Wort entsprechenden Bitpositionen, die mit der Wortleitung WL 1 gekoppelt sind, dadurch aus dem Speicher ausgelesen werden können, daß man die Wortleitung WL1 und die entsprechenden Übertragungstorschaltungen (TC 1, TG 2,.., TCm) ansteuert Man erkennt daher, daß eine bestimmte, einer bestimmten Wortleitung zugeordnete Bitposition oder einer bestimmten Wortleitung zugeordnete, ausgewählte Bitpositionen oder das einer bestimmten Wortleitung zugeordnete vollständige binäre Wort dadurch aus dem Speicher ausgelesen werden können, daß eine bestimmte Wortleitung für eine Leseoperation angesteuert und die entsprechenden Übertragungstorschaltungen entsperrt werden.
Die Übertragungstorschaltungen TG 1 bis 7Gm sind identisch aufgebaut und von einer an sich bekannten Bauart Der Einfachheit halber soll hier nur die Übertragungstorschaltung TG 1 und ihre Arbeitsweise erläutert werden. Es sei angenommen, daß in der Verriegelungsschaltung BPSL 1 in F i g. 1 eine binäre Null eingespeichert ist. Aus der vorangegangenen Erklärung ergibt sich, daß der Knotenpunkt 2 auf Erdpotential liegt Man sieht, daß dann wenn die Übertragungstorschaltung durch BSi auf Erdpotential und BS1 auf dem Potential VW entsperrt wird, die Eingangs-/Ausgangsklemme E/A yon TG 1 auf Erdpotential geht. Das heißt, wenn die Übertragungstorschaltung durch die entsprechenden Potentiale an den Gate-Elektroden der Transistoren T6 und Tl entsperrt wird, ist das Potential an der Eingangs-/Ausgangsklemme E/A das gleiche wie das Potential am Knotenpunkt 2 von BPSL 1.
Schreiboperationen
Binäre Eins
Aus der vorangegangenen Erläuterung und Beschreibung erkennt man, daß eine binäre Eins in die Speicherzelle MCIl dadurch eingeschrieben werden kann, daß
(1) an der Eingangs-/Ausgangsklemme E/A der Übertragungstorschaltung TG 1 ein Potential von VH angelegt wird,
(2) die Übertragungstorschaltung TG 1 entsperrt,
(3) BPSL 1 eingestellt und
(4) die Wortleitung WL 1 angesteuert wird.
Dadurch geht der Knotenpunkt 2 von BPSL 1 auf das Potential VH und der Knotenpunkt 1 von BPSL 1 geht auf Erdpotential. 1st der Knotenpunkt 1 auf Erdpotential und wird die Wortleitung VVL 1 angesteuert, dann wird in MCIl eine binäre Eins eingeschrieben.
Binäre Mull
Aus der vorangegangenen Erläuterung und Beschreibung erkennt man, daß eine binäre Null dadurch in die Speicherzelle MCIl eingeschrieben werden kann, daß
(1) an der Eingangs-/Ausgangsklemme E/A der Übertragungstorschaltung TG1 ein Erdpotential angelegt,
(2) die Übertragungstorschaltung TG 1 entsperrt, b5 (3) BPSL 1 eingestellt und
(4) die Worllcitung WL Ii angesteuert wird.
Dadurch nimmt der Knotenpunkt 2 von BPSL 1 F.rdpotential an und der Knotenpunkt 1 vor
15 16
BPSL 1 geht auf das Potential VH Mit Knotenpunkt 1 auf Potential VW und Ansteuerung der Wortleitung IVL1 wird eine binäre Null in die Speicherzelle MCIl eingespeichert.
Hierzu 4 Blatt Zeichnungen
20
25
30
35
40
45
50
55
60

Claims (3)

Patentansprüche:
1. Monolithisch integrierter dynamischer Halbleiterspeicher für wahlweisen Zugriff, mit einer Matrix von in m · η Zeilen und Spalten angeordneten, aus je einem Feldeffekttransistor (z.B. 7"11) und einem Kondensator (z. B. Ci 1) bestehenden Speicherzellen (z. B. AfCIl), und mit einer für jede Zeile vorgesehenen, aus vier an ihren Gateelektroden über Kreuz an zwei Knotenpunkten angeschlossenen Transistoren (Π, 7"2, Γ4, 7"5) bestehenden Abfühlverriegelungsschaltung zum steuerbaren Abfühlen der in den Speicherzellen abgespeicherten binären Information, dadurch gekennzeichnet, daß zwischen den beiden Knotenpunkten ein N-Kanal-Transistor (T3) eingeschaltet ist, liaß a,i jeder der Abfühlverriegelungsschaltdngen (z.B. BPSLi; Fig. 1) an dem ersten Knotenpunkt die nach den Speicherzellen der gleichen Zeile führende Bitleitung (BL I) und an dem zweiten Knotenpunkt über eine steuerbare Übertragungs-Torschaltung (z. B. TG 1 mit BS1 und BS1) zum Einspeichern, Auslesen und Wiedereinspeichern von binärer Information in einer Speicherzelle dieser Zeile eine gemeinsame Eingabe/Ausgabeleitung angeschlossen ist, wobei der Leitzustand des einen Zweiges (T4, T5) der Verriegelungsschaltung am Knotenpunkt 1 durch Steuerpotentiale (Φ2, W2) an ihren außenliegenden Elektroden und der Leitzustand des anderen Zweiges durch ein an der Gateelektrode des zwischen den beiden Knotenpunkten liegenden Transistors (Γ3) liegendes weiteres Steuerpotential (01) steuerbar sind, und daß jeder der Feldeffekttransistoren (z. B. 711) der Speicherzellen (z. B. MCI!) einem ersten Leitungstyp (z. B. p-Kanal) vom Anreicherungstyp zugehört und zusammen mit einem Kondensator (z.B. CIl) vom Anreicherungstyp mit nicht-linearer Spannungs-Kapazitätskennlinie integriert ist.
2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß der die Knotenpunkte miteinander verbindende Feldeffekttransistor (TZ) und zwei der vier über Kreuz gekoppelten Feldeffekttransistoren (T2, T5) vom entgegengesetzten Leitungstyp (z. B. η-Kanal) wie die Feldeffekttransistoren (ΠΙ, Γ12 usw.) der Speicherzellen und die beiden anderen Feldeffekttransistoren (Ti, T4) vom gleichen Leitungstyp wie die Feldeffekttransistoren der Speicherzellen sind.
3. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Übertragungstorschaltung (TC i) aus zwei parallelgeschalteten komplementären Feldeffekttransistoren (Γ6, T7) besteht, die zwischen die Abfühlverriegelungsschaltung und die Eingabe/Ausgabeleitung eingeschaltet und an ihren Gateelektroden mit Bit-Auswahl-Signalen (SSl, SSl) ansteuerbar sind.
DE2628383A 1975-06-30 1976-06-24 Monolithisch integrierter dynamischer Halbleiterspeicher Expired DE2628383C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/591,988 US3983545A (en) 1975-06-30 1975-06-30 Random access memory employing single ended sense latch for one device cell

Publications (2)

Publication Number Publication Date
DE2628383A1 DE2628383A1 (de) 1977-01-27
DE2628383C2 true DE2628383C2 (de) 1985-01-31

Family

ID=24368792

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2628383A Expired DE2628383C2 (de) 1975-06-30 1976-06-24 Monolithisch integrierter dynamischer Halbleiterspeicher

Country Status (4)

Country Link
US (1) US3983545A (de)
JP (1) JPS526039A (de)
DE (1) DE2628383C2 (de)
GB (1) GB1538282A (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2647394C2 (de) * 1976-10-20 1978-11-16 Siemens Ag, 1000 Berlin Und 8000 Muenchen MOS-Halbleiterspeicherbaustein
JPS53106205A (en) * 1977-02-28 1978-09-16 Toppan Printing Co Ltd Ink composition
US4114055A (en) * 1977-05-12 1978-09-12 Rca Corporation Unbalanced sense circuit
US4096401A (en) * 1977-05-12 1978-06-20 Rca Corporation Sense circuit for an MNOS array using a pair of CMOS inverters cross-coupled via CMOS gates which are responsive to the input sense signals
US4107556A (en) * 1977-05-12 1978-08-15 Rca Corporation Sense circuit employing complementary field effect transistors
US4219834A (en) * 1977-11-11 1980-08-26 International Business Machines Corporation One-device monolithic random access memory and method of fabricating same
DE2824727A1 (de) * 1978-06-06 1979-12-13 Ibm Deutschland Schaltung zum nachladen der ausgangsknoten von feldeffekt-transistorschaltungen
JPS5558154A (en) * 1978-10-24 1980-04-30 Toshimitsu Mushiya Electronic diagnosis device
US4461965A (en) * 1980-08-18 1984-07-24 National Semiconductor Corporation High speed CMOS sense amplifier
JPS57186289A (en) * 1981-05-13 1982-11-16 Hitachi Ltd Semiconductor memory
US5119332A (en) * 1981-05-13 1992-06-02 Hitachi, Ltd. Semiconductor memory
JPS59501980A (ja) * 1982-11-08 1984-11-29 キヤタピラ−インダストリアルインコ−ポレ−テツド 回転案内部材の調整可能な取付装置
US4625300A (en) * 1982-12-01 1986-11-25 Texas Instruments Incorporated Single-ended sense amplifier for dynamic memory array
US4669063A (en) * 1982-12-30 1987-05-26 Thomson Components-Mostek Corp. Sense amplifier for a dynamic RAM
US4695740A (en) * 1984-09-26 1987-09-22 Xilinx, Inc. Bidirectional buffer amplifier
US4837465A (en) * 1985-01-16 1989-06-06 Digital Equipment Corp Single rail CMOS register array and sense amplifier circuit therefor
JP2871087B2 (ja) * 1990-11-30 1999-03-17 日本電気株式会社 フリップフロップ回路
TW223172B (en) * 1992-12-22 1994-05-01 Siemens Ag Siganl sensing circuits for memory system using dynamic gain memory cells
US5724299A (en) * 1996-04-30 1998-03-03 Sun Microsystems, Inc. Multiport register file memory using small voltage swing for write operation
US6060919A (en) * 1998-12-04 2000-05-09 Ramtron International Corporation CMOS preferred state power-up latch
FR2787922B1 (fr) 1998-12-23 2002-06-28 St Microelectronics Sa Cellule memoire a programmation unique en technologie cmos

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3740732A (en) * 1971-08-12 1973-06-19 Texas Instruments Inc Dynamic data storage cell
BE789500A (fr) * 1971-09-30 1973-03-29 Siemens Ag Memoire a semiconducteurs avec elements de memorisation a un seul transistor
US3745539A (en) * 1972-03-20 1973-07-10 Ibm Latch type regenerative circuit for reading a dynamic memory cell
US3748498A (en) * 1972-07-27 1973-07-24 American Micro Syst Low voltage quasi static flip-flop
US3879621A (en) * 1973-04-18 1975-04-22 Ibm Sense amplifier
US3838404A (en) * 1973-05-17 1974-09-24 Teletype Corp Random access memory system and cell

Also Published As

Publication number Publication date
JPS5612955B2 (de) 1981-03-25
US3983545A (en) 1976-09-28
DE2628383A1 (de) 1977-01-27
JPS526039A (en) 1977-01-18
GB1538282A (en) 1979-01-17

Similar Documents

Publication Publication Date Title
DE2628383C2 (de) Monolithisch integrierter dynamischer Halbleiterspeicher
DE2324965C3 (de) Schaltungsanordnung zum Auslesen eines kapazitiven Datenspeichers
DE2634089C3 (de) Schaltungsanordnung zum Erfassen schwacher Signale
DE2313476C2 (de) Speicher mit direktem Zugriff
DE2525225A1 (de) Schaltungsanordnung zur anzeige der verschiebung elektrischer ladung
DE2452604A1 (de) Abfuehlverstaerker mit einem differentialverstaerker zum abfuehlen kleiner signale
DE2731442A1 (de) Speicherschaltung mit isolierschicht-feldeffekttransistoren
DE2332643C2 (de) Datenspeichervorrichtung
DE2727147C2 (de) Halbleiterspeicherzelle mit nichtflüchtiger Speicherfähigkeit
DE3486418T2 (de) Halbleiterspeicheranordnung
DE2363089C3 (de) Speicherzelle mit Feldeffekttransistoren
DE2242332C3 (de) Zelle für eine integrierte Speicherschaltung mit wahlfreiem Zugriff
DE2622307C2 (de) Integrierte Halbleiterspeichervorrichtung
DE2818783C3 (de) Datenspeicherzelle
DE2223734C3 (de) Monolithische Speicherzelle
DE2754987C2 (de) Halbleiter-Speichervorrichtung
DE2431079C3 (de) Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen
DE2424858A1 (de) Integrierte treiberschaltung
DE2309616C2 (de) Halbleiterspeicherschaltung
DE2351554C2 (de) Speicher für direkten Zugriff mit dynamischen Speicherzellen
EP1126471B1 (de) Verfahren zum Auslesen oder Speichern eines Zustandes aus einem oder in einen ferroelektrischen Transistor einer Speicherzelle und Speichermatrix
DE2702830C2 (de)
DE10064031A1 (de) Verfahren zum Auslesen und Speichern eines Zustandes aus einem oder in einen ferroelektrischen Transistor einer Speicherzelle und Speichermatrix
DE2748571B2 (de)
DE2649309C3 (de) Binärer getakteter Leseverstärker

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: RUDOLPH, W., PAT.-ASS., 7030 BOEBLINGEN

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee