DE2558549B2

DE2558549B2 - Anordnung zur regelung des potentials in einem mos-ccd-speicher

Info

Publication number: DE2558549B2
Application number: DE19752558549
Authority: DE
Inventors: Sunlin Santa Clara Calif. Chou (V.St.A.)
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1974-12-27
Filing date: 1975-12-24
Publication date: 1977-10-20
Also published as: FR2296241A1; US3946368A; JPS5178943A; GB1485578A; DE2558549C3; DE2558549A1; FR2296241B3

Description

Die Erfindung bezieht sich auf eine Anordnung zur Regelung des Potentials in einem MOS-CCD-Speicher, der eine Vielzahl von ladungsgekoppelten Schieberegistern zur Informationsspeicherung aufweist.

Ladungsgekoppelte Bauelemente (CCD) sind seit einigen Jahren bekannt und finden vor allem Anwendung auf den Gebieten der Speicher- und Videoanzeigetechnik (»Charge-Coupled Devices — A New Approach to MIS Device Structures«, IFEE Spectrum, Juli 197!, Seite 18 ff von W. S. B ο y I e und G. E. S m i t h). In der Speichertechnik kann insbesondere bei Verwendung der MOS Technologie die Einspeicherung erfolgen, wenn eine Vielzahl von Schieberegistern auf einem Siliciumsubstrat hergestellt sind. Eine Analyse der Kosten derartiger ladungsgekoppelter Bauelemente (CCD's) im Vergleich zu TTL-Speichern mit wahlfreiem Zugriff und anderen Halbleiterspeichern sowie Speichern in Form von Magnetplatten usw. ist aus dem Artikel »Charj-e-Coupled Devices Move in on Memories and Analog Signal Processing«, Electronics, 8. August 1974, Seite 91 von Laurence A11 m a n bekannt.

Bei der Massenproduktion von CCD-Speichern besteht ein wesentliches Problem in der zuverlässigen Bestimmung des Ausgangssignals aus einem CCD-Bauelement sowohl beim Auslesen der Information aus dem Speicher als auch bei dessen Regenerierung. Dieses Ausgangssignal ändert sich von einer Produktionsserie zu anderen. So gibt es beispielsweise CCD-Bauelemente, die besonders empfindlich gegenüber den bei normalen Maskiervorgängen auftrefenden Veränderungen der Bauelementengröße sind. Auch die bei hohen Temperaturen und/oder niedrigen Betriebsfrequenzen auftrptende thermische Trägererzeugung kann das CCD-Ausgangssignal merklich beeinflussen. Zur Konstensenkung und Steigerung der Packungsdichte sind kleinere Bauelemente erforderlich, welche die Signalpegelbestimmung sogar schwieriger machen.

Zur Herstellung eines zuverlässigen, kostengünstigen CCD-Speichers; muß eine Chip-eigene Einstell- oder Kompensationsmöglichkeit geschaffen werden, um die oben erwähnten Änderungen und Schwankungen zu kompensieren. Es ist daher Aufgabe der Erfindung, das Speichersystem mit einer eingebauten Kompensation zu versehen, die eine zuverlässige und wirksame

/-tüiuaiuilg viva /-vuagaiigaaigiiaib ciuv.il uci ot-ii waiiKuiigcii aufgrund von Frequenz-, Temperatur- oder Spannungseinflüssen ermöglicht. Die Erfindung schafft ein selbstregulierendes Signal, das den Schwellenwert einer Detektorschaltung derart einstellt, daß letztere das

angssignal eines ladungsgekoppelten SchieberegitSgenau abzutasten vermag.

Γ wehend von einer Anordnung zur Regelung des n?_P7.ials in einem MOS-CCD Speicher, der eine W⁰Pl₇₃IiI von ladungsgekoppelten Schieberegistern zur > ι fnrmalionsspeicherung aufweist, wird erfincungsge-

Q vorgeschlagen, daß eine Impulsgenen.'crschaltung

ϊ «inem ladungsgekoppelten Schieberegister zur TI ' _ung eines Registerausgangsbezugssignals vorge-

u ist der eine das Bezugssignal abtastende ι ο S^eensorschaltung nachgeschaltet ist daß eine ein eltes Ausgangspotential entwickelnde Einrichtung ändern Ausgangssignal der Sensorschaltung gesteuert ^V( und daß eine wenigstens einen Teil des geregelten λ angspotentials _zuf Sensorschaltung rückkoppeln- i.s He Rückkopplungsschaltung vorgesehen ist, wöbe: das

g gelte Ausgangspotential zur Abtastung der in den Speicher-Schieberegistern gespeicherten Information

ml folgenden wird die Erfindung anhand eir.is in der 21, Zeichnung dargestellten Ausführungsbeispiels genauer erläutert. Es zeigen:

F i g. 1 ein Blockdiagramm eines bevorzugten Ausführungsbeispiels der erfindungsgemäßen Anordnung zur Regelung eines Potentials,

Fig.2 ein Schaltbild einer Sensorschaltung zur Abtastung des Ausgangssignals eines ladungsgekoppelten Schieberegisters,

F i g. 3 ein Detailschaltbild eines Ausführungsbeispiels des bei der Anordnung gemäß F i g. 1 verwendeten »Null«-Generators, »Eins«-Generators, Hilfsregisters und einer Hilfssensorschaltung,

F i g. 4 ein Detailschaltbild mit einem Ausführungsbeispiel der Konstantstromquellen und der Vorbelastungsschaltung der Anordnung gemäß F i g. 1 und

F i g. 5 ein Kurvendiagramm mit mehreren, im Betrieb des beschriebenen Ausführungsbeispiels auftretenden Zeitgabesignalen.

Die beschriebene Anordnung liefert eine geregelte oder kompensierte Spannung zum Voraufladen eines mit wenigstens einem ladungsgekoppelten Bauelement (CCD) versehenen Detektors oder Regenerationsverstärkers. In der bevorzugten Ausführungsform findet die Erfindung in einem 16 384 Bit Schnellzugriff s-CCD-Serienspeicher Verwendung. Der Speicher weist 64 256-Bit CCD-Umlaufschieberegister auf und verwendet ein vierphasiges Eingangstaktsignal. Die vier Phasen sind mit φι, φι, ψ3 und cp-tbezeichnetund in Fig. 5 mit diesen Bezeichnungen dargestellt. Eine Einzelanordnung zur Regelung eines Potentials dient in der folgenden Beschreibung zur Entwicklung einer geregelten Spannung für jeden der den ladungsgekoppelten Umlaufschieberegistern zugeordneten Regenerationsverstärker.

Bei dem beschriebenen Ausführungsbeispiel ist der gesamte Speicher mit Dekodiern, Dateneingabe- und -ausgabepuffern, Adressenpuffern und Zeitgabegeneratoren sowie mit den ladungsgekoppelten Umlaufschieberegistern und Regenerationsverstärkern auf einem einzigen Siliziumsubstrat aufgebaut. Vorzugsweise wird die polykristalline Silizium-Doppelschicht-Technologie auf einem p-leitenden Siliziumsubstrat mit n-Kanal Feldeffekttransistoren und n-Kanalladungsgekoppelten Registern verwendet. Zwar ist die »Doppel-Poly«- Fabrikationsmethode bevorzugt, jedoch ist die spezielle f>5

Fabrikationsmethode nur zur besseren Erläuterung der

Erfindung angegeben, ohne die Erfindung auf eine

solche Fabrikationsmethode zu beschränken.

In F i g. 2, auf die zunächst eingegangen wird, ist eine Sensorschaltung zum Abtasten der Ladung am Ausgang eines ladungsgekoppelten Schieberegisters (im folgenden Speicherregister genannt) dargestellt. Der Eingang der Sensorschaltung ist am Verbindungspunkt 24 mit dem Ausgang des Speicherregisters verbunden. Em Abtasttransistor 34 dient zur Abtastung der Ladung am Verbindungspunkt 24 und entwickelt auf der Sensorausgangsleitung ein Ausgangssignal. Der Abtasttransistor 34 ist wie alle anderen Transistoren bei dem beschriebenen Ausführungsbeispiel ein n-Kanaltransistor mit einem polykristallinen Siliziumgate, hin Anschluß des Abtasttransistors 34 ist geerdet. (Der Einfachheit halber wird im folgenden vorausgesetzt, dab der Erdanschluß auf Nullpotential liegt; das Erdpotential braucht jedoch nicht auf Nullpotential zu liegen; außerdem wird der Erdanschluß bei dem beschriebenen Ausführungsbeispiel nicht auf dem gleichen Potential wie das Substrat gehalten, da eine Substratvorspannung verwendet wird.) Der andere Anschluß des Abtasttransistors 34 ist über einen Transistor 33 mit einem positiven Potential V_DD verbunden. Der Verbindungspunkt 24 ist über einen Transistor 32 und eine Leitung 30

i il V bd D Gate des

punkt 24 ist über einen Tan

mit einem Potential V_p verbunden. Das Gate des Transistors 33 ist mit der φ« Signalquelle und das Gate des Transistors 32 mit der _Ψρ Signalquelle verbunden. Die Signalverläufe der <pp- und g)_R-Signale sind inHg.s

^Be'fdem beschriebenen Ausführungsbeispiel, bei dem eine dynamische Sensorschaltung verwendet wird wird das Potential am Verbindungspunkt 24 nach der Ladungsabtaslung von dem Potential Vpeingestel t.das zur Voraufladung dieses Verbindungspunkts dient. Da Vp Potential auf der Leitung 30 ist dasjenige Potential, das durch die erfindungsgemäße Anordnung geregel wird F i g. 1, auf die kurz Bezug genommen wird, zeigt das Potential V_P als Ausgangssignal des Transistors 29. Vp ist ein leicht schwankendes Potential, das wahrend der Zeit, bei der φ_Ρ positiv ist, Ladung (Elektronen) über den Transistor 32 abzieht. Nach ^r Rückkehr von ^ auf Null (F i g. 5) wird die Ausgangsladung vom Register dem Verbind'ungspunkt 24 zugeführt und ändert dessen Potential. Danch wird φ« momentan positiv und der Transistor 33 leitend, wodurch eine Spannung auf die Ausgangsleitung der Sensorschaltung gegeben wird.

Nimmt man an. daß das Schieberegister eine große LaSmTnge. die eine binäre »1« darstellt, zu dem mit dem VeSungspunkt 24 verbundenen Register^ ea?e schiebt, so wird das Gate des Abtasttransistors unier die zum Erhalten des leitenden Zustands des Äbtasttransistors 34 benötigte Schwe lenspannung entladen, und die Ausgangsle.tung bleibt pos.uv nachdem das momentan positive <p« auf Null ^uckge kehrt ist. Wenn andererseits eine relativ kk.ne eine binäre »0« darstellende Ladungsmenge zum Verbm dungspunkt 24 gelangt, so bleibt d«ί Gate des Abtasttransistors 34 relativ zu dessen.Schwel enspan nung auf einem positiven Potential, und der Abtasttran sisto'r 34 bleibt unter Entladung der Sensor-^Ausgangjleitung leitend. Die Ausgangslenung des Abtasttrans, stors 34 wird nach Rückkehr des cp_R Signals am Nui^ntia. abgetastet. Wenn beisp-lswe.se eine >^<< am Verbindungspunkt 24 abgetastet wird, so bleibt das Gate de Abtasttransistors 34 auf einem Endpoent.al

für den leitenden Zustand des Abtasttransistors 34 benötigten Schwellenspannung. Das Vp Potential stellt daher das Endpotential am Verbindungspunkt 24 ein, um eine einheitliche Bestimmung zu gewährleisten. Das Ausgangssignal auf der Sensor-Ausgangsleitung kann entweder zum Lesen von Information aus dem Speicher oder zum Regenerieren eines Registers derart verwendet werden, daß die Information innerhalb der Speicherregister in an sich bekannter Weise im Umlauf bleibt. ίο

Im folgenden wird auf F i g. 1 Bezug genommen, die ein Blockschaltbild der Anordnung zur Erzeugung des geregelten Potentials Vp zeigt und zwei Hilfsregisterkanäle 14 und 16 aufweist. Diese Kanäle haben bei dem beschriebenen Ausführungsbeispiel die gleiche allgemeine Geometrie (Länge und Breite) wie die im Speicher verwendeten Speicherregister. Bei dem beschriebenen Ausführungsbeispiel sind p-leitende Kanalsperren zwischen jedem Kanal der beiden Hilfsregister und den Speicherregistern angeordnet. Während das Hilfs- oder Bezugsregister zwei Kanäle aufweist, verfügt jedes· der Speicherregister über vier Kanäle. Die geometrischen Abmessungen der Verbindungspunktzonen und die jedem Gate in der Sensorschaltung zugeordneten Abmessungen sind gleich denjenigen der Speicherregister. Da das Hilfsregister gleichzeitig mit dem Rest des Speichers auf demselben Substrat hergestellt wird, sind die Dotierniveaus der Hilfsregister gleich denjenigen bei den Speicherregistern. Die zur Datenverschiebung entlang den Registern verwendeten Zeitgabesignale werden einheitlich an beide Registerkanäle 14 und 16 und die Speicherregister des Speichers angelegt.

Ein »dicker (fat)« Nullgenerator 10 dient zur Erzeugung der dem Hilfsregisterkanal 14 zugeführten Nullsignale. Bei dem beschriebenen Ausführungsbeispiel wird einer der Binärzustände, nämlich der »0« Zustand durch eine viel geringere Ladungsmenge als der andere Binärzustand, d.h. der »1« Zustand dargestellt. Dabei findet ein Verhältnis von angenähert 1 :10 Verwendung, so daß der binäre »0« Zustand durch eine bestimmte (kleinere) Ladung gekennzeichnet und als »dicke 0« (»fat 0«) bezeichnet wird. Die eine »dicke 0« verwendende Technik ist bekannt und wird aus dem Grunde angewandt, da eine wirksamere Ladungsübertragung über das Register möglich ist, wenn beide Binärzustände durch eine Ladung gekennzeichnet sind. Der »1« Generator 13 erzeugt eine kontinuierliche Reihe von »1« Impulsen, die an den Hilfsregisterkanal 16 angelegt werden. Die an den Kanal 14 angelegten so »0« Impulse und die an den Kanal 16 angelegten »1« Impulse werden in der für die gespeicherte Information in einem Speicherregister bekannter Weise durch die Kanäle 14 und 16 geschoben. Bei dem beschriebenen Ausführungsbeispiel finden vier Phascnsignalc φι, ψ2, (pi und φ4 zum Verschieben der Information durch die Speicherregister und zum Verschieben der »Hilfs«- lnformation durch die Hilfsregisterkanäle 14 und 16 Verwendung. Selbstverständlich ist die Erfindung nicht auf die beschriebene besondere Zahl und Folge von (.0 Phasensignalen beschränkt, sondern sie arbeitet auch mit zweiphasigen, dreiphasigen oder andersphasigen Systemen.

Ein Mischkanal 15 ist zwischen den Hilfsregisterkanälen 14 und 16 derart angeordnet, daß die durch diese <>s Register geschobene Ladung zv/ischcn den Registern gemischt oder verteilt wird. Nimmt man an, daß die Hilfsinformation von links nach rechts geschoben wird, so verschiebt jeder der Abschnitte der Kanäle 14 und 16 rechts von dem Mischkanal 15 Ladungspegel entsprechend einer Ladung von angenähert dem Mittelwert zwischen einer »dicken 0« und einer »1« zum Ausgang des Registers.

Die Hilfssensorschaltung 18 ist bei dem beschriebenen Ausführungsbeispiel mit einer Abtasteinrichtung ausgestattet, die ähnlich der den Speicherregistern zugeordneten Sensorschaltung ausgebildet ist. Die auf demselben Substrat wie die Registerkanäle 14 und 16 und demzufolge wie die gesamte übrige in F i g. 1 dargestellte Schaltung hergestellte Sensorschaltung 18 erhält das Ausgangssignal aus den Registerkanälen 14 und 16 über eine Leitung 19 und das geregelte Potential über eine Leitung 31. Die Hilfssensorschaltung 18 wird von diesen beiden Signalen gesteuert und entwickelt an ihrem Ausgang, d. h. auf der Leitung 21 ein Steuersignal, das zur Steuerung der Stromquelle 25 dient. Ein besonderes Ausführungsbeispiel der Hilfssensorschaltung 18 wird in Verbindung mit F i g. 3 beschrieben.

Das Potential Vp wird über einen Ausgangstransistor 29 von dem Potential Vdd abgeleitet. Die Source-Elektrode des Ausgangstransistors 29 ist mit einer Vorbelastungsschaltung 28 der Ausgangsleitung 30 und der Rückkopplungsleitung 31 verbunden. Die Drain-Elektrode des Ausgangstransistors 29 liegt an der Potentialquelle Vdd- Das Gate des Ausgangstransistors 29 ist mit einem Kondensator 23 und einem Verbindungspunkt von zwei Stromquellen 22 und 25 verbunden.

Die Stromquelle 22 liefert einen Strom /1 in der durch den Pfeil bezeichneten Richtung und ist mit einem Anschluß an Vdd angeschaltet. Die Stromquelle 25 erzeugt einen in Abhängigkeit von dem Signal auf der Leitung 21 veränderlichen Strom (h). Ein Anschluß der Stromquelle 25 ist geerdet. Es ist zu beachten, daß die Stromquellen 22 und 25 nur schematische Darstellungen eines Teils der Regelschaltung zur Erleichterung des Verständnisses für das Operationsprinzip sind. Generell könnten Stromquellen 22 und 25 als beliebige Schallungen dargestellt werden, die Spannungsänderungen auf der Leitung 21 in solche Spannungsänderungen am Ausgangstransistor 29 transformieren, daß die gesamte Rückkopplungsschleife stabil bleibt.

Im Betrieb erzeugen der »0« Generator 10 und der »1« Generator 13 Signale, welche an die Hilfsregisterkanäle 14 und 16 in derselben Folge wie die Information an die Speicherregister des Speichers angelegt werden. Diese Information wird entlang den bzw. durch die Kanäle 14 und 16 geschoben und wird nach ihrer Verteilung am Kanal 15 auf der Leitung 19 abgetastet. Die Hilfssensorschaltung 18 wird vom Rückkopplungssignal (Leitung 31) und den Ausgangssignalen aus den Hilfskanälen 14 und/oder 16 (Leitung 19) gesteuert und entwickelt auf der Leitung 21 ein geeignetes Signal zur Steuerung der Stromquelle 25. Die Stromquelle 22 liefert einen Strom zum Kondensator 23 und sucht die Spannung am Gate des Ausgangtransistors 29 zu erhöhen (d. h. positiver zu machen). Andererseits sucht die S(romqucllc 25 die Spannung am Gate des Ausgangstransistors 29 zu senken (d. h. weniger positiv zu machen). Die Geschwindigkeitsdifferenz, mit der die Stromquellen 22 und 25 am Gate des Ausgangstransistors 29 Elektronen zu- oder abführen, bestimmt das an der Source-Elektrode des als Sourcefolger geschalteten Ausgangstransistors 29 abgetastete Ausgangspotential Vr. Der Kondensator 23 bewirkt dabei, daß keine plötzlichen Änderungen des Ausgangssignals VV auf Ire-

ten können.

Im folgenden wird auf die Fig. 1 und 3 Bezug genommen. In F i g. 3 sind in bevorzugter Ausführungsform die Generatoren 10 und 13, die Hilfsregisterkanäle 14 und 16, der Mischkanal 15 und die Hilfssensorschal- j tung 18 der F i g. 1 gezeigt. F i g. 3 zeigt auch den Ausgang (Leitung 21) für das eine Konstantstromquelle steuernde Ausgangssignal sowie die Rückkopplungssignalleitung 31, die mit der Drain-Elektrode des Transistors 51 verbunden ist.

Wie zuvor erwähnt, sind die Hilfsregister zusammen mit den restlichen Schaltungskomponenten des Speichers auf einem gemeinsamen Substrat angeordnet, das bei dem beschriebenen Ausführungsbeispiel ein p-leitendes Substrat 35 ist. Einer der Hilfsregisterkanäle 43 wird durch n+ Zonen 36 und 37 und der andere Hilfsregisterkanal 44 durch n+ Zonen 38 und 39 gebildet. Nur ein Teil jedes der Hilfsregisterkanäle ist dargestellt; diese Tatsache ist durch die Unterbrechungen 72 kenntlich gemacht. Die Zone 36 des Kanals 43 ist über einen Transistor 53 mit dem Potential Von ferner mit einem Anschluß des Transistors 54 und einem Kondensator 56 verbunden. Der andere Anschluß des Transistors 54 liegt zusammen mit dem anderen Anschluß des Kondensators 56 sowie einem Anschluß des Transistors 55 an Erde. Der Kondensator 56 kann bei einigen Ausführungsbeispielen wegen der der eindiffundierten Zone 36, dem Verbindungspunkt der Transistoren 53 und 54 und den Leitungsverbindungen zugeordneten Kapazität überflüssig werden. Der andere Anschluß des Transistors 55 ist mit der Zone 38 des Hilfsregisterkanals 44 verbunden. Das Gate des Transistors 55 liegt an VOo, so daß der Transistor 55 ständig leitend ist. Das Gate des Transistors 54 liegt an der φρ-Signalquelle, und das Gate des Transistors 53 ist mit dem <p «-Signal beaufschlagt.

Den oberhalb der Kanäle der Register 43 und 44 dargestellten Gate-Elektroden werden verschiedene Zeitgabesignale zugeführt, die zur Ladungsübertragung und -speicherung entlang den bzw. durch die Register dienen. Diese Gates bestehen bei dem beschriebenen Ausführungsbeispiel aus polykristallinem Silizium und liegen entweder auf einer ersten oder einer zweiten Stufe über dem Substrat. Mit Ausnahme von ψι, das an ein Gate auf der zweiten Stufe angelegt wird, sind alle auf der ersten Stufe befindlichen Gates mit geraden Zahlen bezeichnet, während die Gates auf der zweiten Stufe mit ungeraden Zahlen bezeichnet sind. Es ist zu erkennen, daß die ungeradzahligen Gates, d. h. die Gates auf der zweiten Stufe einen größeren Abstand vom Substrat 35 als die Gates auf der ersten Stufe haben. Bei dem beschriebenen Ausführungsbeispiel wird im wesentlichen das gleiche Potential selektiv an die beiden auf unterschiedlichen Stufen liegenden Gates angelegt, jedoch ist die sich ergebende Potentialsenke im Substrat für die auf der ersten Stufe befindlichen Gates größer, da sie von dem Substrat durch eine dünnere Oxidschicht getrennt sind als die Gates auf der zweiten Stufe. Die dem Kanal 43 zugeordneten Gates sind mit »a« bezeichnet, während die dem Hilfsregisterkanal 44 zugeordneten Gates ein angefügtes »b« haben. Gate 60a ist daher über dem Kanal 43 und Gate 606 über dem Kanal 44 angeordnet. Beiden Gates wird das Zeitgabcsignal φ/ zugeführt. In ahnlicher Weise nehmen die Gates 61a und 61 6 ein Zeitgabesignal ψιι auf. Die (<s Gates 62a und 626 bis zu den Gates 69a und 696 nehmen die Zcitgabcsignale φι bis φ« auf und dienen in bekannter Weise zum Verschieben von Ladung durch das Register.

Bei dem beschriebenen Ausführungsbeispiel weisen die Kanäle 44 und 43 (ebenso wie die Speicherregisterkanäle) jeweils angenähert 64 Stufen entsprechend den Stufen 1 und 2 des Kanals 44 auf.

Am Ausgangsende des Kanals 43 wird die Ladung durch die Gates 78a, 79a und 80a in die Zone 37 übertragen. In ähnlicher Weise wird im Kanal 44 Ladung von Gates 786, 796 und 806 und zusätzlich von Gates 816 und 826 in die Zone 39 übertragen. Beide Zonen 37 und 39 sind mit der Leitung 19, dem Abtastpunkt eines Hilfsabtasttransistors 45 verbunden. Die Zone 37 ist entsprechend der Darstellung etwas größer als die Zone 39.

Die Kanäle 43 und 44 sind über einen Kanal 70, der dem in Fig. 1 dargestellten Mischkanal 15 entspricht, miteinander verbunden. Der Kanal 70 verläuft allgemein rechtwinklig zu den beiden zueinander parallel verlaufenden Kanälen 43 und 44 und verbindet die Hilfsregisterkanäle 43 und 44. Er dient zur Ladungsverteilung zwischen diesen beiden Registerkanälen, während die Ladung durch die Kanäle geschoben wird.

Die Leitung 19, die einen Abtastpunkt für die Kanäle 43 und 44 des Hilfsregisters bildet, ist mit dem Gate des Hilfsabtasttransistors 45 und der Source-Elektrode des Transistors 51 verbunden. Der andere Anschluß des Transistors 51 ist mit der Rückkopplungsleitung 31 (dem V/>-Potential) gekoppelt, während das Gate des Transistors 51 an der φρ-Signalquelle liegt. Die Source-Elektrode des Hilfsabtasttransistors 45 liegt über einen Transistor 52 an Vdd, und die Gate-Elektrode des Transistors 52 ist mit dem <p«-Signal beaufschlagt. Die Steuerleitung 21 ist mit der Drain-Elektrode des Hilfsabtasttransistors 45 verbunden. Der Hilfsabtasttransistor 45 hat bei dem beschriebenen Ausführungsbeispiel die gleiche allgemeine Geometrie wie die das Ausgangssignal der Speicherregister abtastenden Transistoren, z. B. des Abtasttransistors 34 in F i g. 2.

In Fig.4, auf die im folgenden Bezug genommen wird, sind die Konstantstromquellen 22 und 25, der Kondensator 23 und die Vorbelastungsschaltung 28 des Ausführungsbeispiels gemäß F i g. 1 genauer dargestellt Jede Stromquelle der F i g. 1 weist entsprechend dei Darstellung in F i g. 4 ein kurzes Schieberegister auf. Die Stromquelle 25 in Fig. 1 umfaßt die n+ Zonen 40 unc 41, die im Substrat 35 angeordnet sind. Das Steuersigna auf der Leitung 21 wird an die Zone 40 angelegt. Die Zone 41 ist mit der Leitung 50 verbunden, die derr Kondensator 46 und dem Gate des Ausgangstransiston 29 gemeinsam zugeordnet ist. Die Gates 88, 89 und 9( sind oberhalb des von den Zonen 40 und 41 definierter Kanals angeordnet und mit den Quellen für du Zeitgabesignale g)3,g>2/und φι verbunden.

Die andere Stromquelle weist einen von den Zoner 41 und 42 gebildeten Kanal auf. Die n+ Zone 42 ist mi der Quelle des Potentials V_Dd verbunden. Gates 84,85 86 und 87 liegen über dem von den Zonen 41 und 42 gebildeten Kanal. Die Gates 84 und 85 erhalten di< Zeitgabesignale φι und φα, während das Gaie 87 mi dem Zeitgabesignal φι beaufschlagt ist. Das Gate 86 is an eine Elektrode 94 eines Kondensators 91 angeschal tet, dessen andere Elektrode 95 mit der Quelle dei Zeitgabesignals φ</ verbunden ist. Das Gate 86 ist an dei Verbindungspunkt zwischen den Transistoren 97 und 9) angeschaltet. Diese in Serie liegenden Transistoren sin« zwischen der Quelle des Potentials Vdd und der Quelli von φ; angeordnet. Das Gate des Transistors 97 ist mi dem φ/f-Signal beaufschlagt, und das Gate de Transistors 98 liegt an der Quelle des φι Signals. Dl

Transistoren 97 und 98 dienen zusammen mit dem Kondensator 91 zum Anheben des Potentials am Gate 86. Bei dem beschriebenen Ausführungsbeispiel enthält die Elektrode 94 des Kondensators 91 eine polykristalline Siliziumschicht, die zusammen mit den auf der oberen oder zweiten Stufe angeordneten Gates hergestellt wird, während die Elektrode 95 in ähnlicher Weise eine polykristalline Siliziumschicht ist, die zusammen mit den auf der unteren Stufe liegenden Gates hergestellt wird.

Ein zweiseitiger Kondensator 46 ist an die Leitung 30 angeschaltet. Eine Elektrode des Kondensators umfaßt sowohl eine auf der oberen Stufe liegende polykristalline Siliziumschicht 48 als auch eine Zone im Substrat. Die andere Elektrode des Kondensators 46 enthält eine auf der ersten Stufe liegende polykristalline Siliziumschicht, d. h. eine Siliziumschicht, die auf der gleichen Stufe wie die geradzahligen Gates liegt.

Die Drain-Elektrode des Ausgangstransistors 29 liegt an Vdd, während die Source-Elektrode dieses Transistors an den Verbindungspunkt von Rückkopplungsleitung 31, Ausgangsleitung 30 und der Drain-Elektrode des Transistors 102 angeschaltet ist. Das an diesem Verbindungspunkt erscheinende Signal ist das geregelte Potential, das von allen Abtasttransistoren des Speichers verwendet wird. Der andere Anschluß des Transistors 102 liegt über einen Transistor 103 an Erde. Das Gate des Transistors 103 ist mit einem Verbindungspunkt zwischen den Transistoren 104 und 105 verbunden. Die durch die Transistoren 104 und 105 gebildete Reihenschaltung liegt zwischen den Quellen der Zeitgabesignale φ₂ und φ*; die Gate-Elektrode des Transistors 104 liegt an der Quelle des Zeitgabesignals q>4, und das Gate des Transistors 105 ist mit der Quelle des Zeitgabesignals <p₂ verbunden.

Im folgenden wird kurz auf F i g. 5 Bezug genommen, in der verschiedene im beschriebenen Speicher verwendete Zeitgabesignale dargestellt sind. Die Zeitgabesignale φι, φ₂, φι und ψ* dienen in erster Linie zur Datenverschiebung in den Speicherregistern und zur Verschiebung der Hilfsinformation durch die Hilfsregister. Diese Signale sind bei dem beschriebenen Ausführungsbeispisl extern erzeugt und werden an den Speicher angelegt. Die Signale φι, φ₂ι und φ<· werden ebenso wie die Signale gipund φ« auf dem den Speicher enthaltenden Substrat erzeugt. Zu beachten ist die Unterbrechung bei jedem dieser Zeitgabesignale, die innerhalb des mit »Zugriffsperiode« bezeichneten Zeitabschnitts angeordnet ist. Diese Zugriffsperiode hat tatsächlich eine wesentlich größere Dauer als in Fig.5 dargestellt ist. Während der Zugriffsperiode wird Information aus dem Speicher gelesen oder in den Speicher eingelesen. Wenn mehrere Speicherregister zur Informationsspeicherung benutzt werden (z. B. 64 Register), können ein oder mehrere dieser Register während der Zugriffsperiode zugegriffen werden. Andere Zeitgabesignale, z. B. ein Chip-Erregersignal, finden ebenfalls in dem beschriebenen Speicher Verwendung, sind jedoch der Übersichtlichkeit halber nicht gezeigt. Die Signale φ/, ψ2ΐ, φ*ι, φρ und φ« können unter Verwendung bekannter Schaltungen erzeugt werden.

Unter Bezugnahme auf F i g. 3 der Zeichnung wird im folgenden die Betriebsweise der in den Fig.3 und 4 dargestellten Anordnung untersucht. Die Transistoren 53, 54, 55, der Kondensator 56 und die Gates 60«, 606, 61a und 61 6 dienen der Erzeugung der Hilfsinformation, d. h. einer Vielzahl von binären Einsen für den Hilfsregisterkanal 44 und binären (»dicken«) Nullen den Hilfsregisterkanal 43. Die Zone 38 des Kanals 44 liegt über den Transistor 55 ständig an Erde, da das Gate des Transistors 55 mit dem Potential V_Dd beaufschlagt ist. Wie im Abschnitt 58 des Zeitdiagramms in F i g. 5 zu erkennen ist, ist φ₂/ positiv, wenn das gjrSignal positiv wird. Wenn dieser Zustand eintritt, sind beide Gates 60b und 616 positiv und bilden unter sich im Substrat 35 eine Senke, wodurch Elektronen aus der Zone 38 in die Senke getrieben werden. Im Abschnitt 59 des Zeitdiagramms nach F i g. 5 kehrt das <p/-Signai auf das Nullpotential zurück, während das g>₂rPotential positiv bleibt. Dabei wird die Ladung unter dem Gate 616 festgehalten, während der zuvor unter dem Gate 606 zwischen der Zone 38 und der vom Gate 61 b gebildeten Senke bestehende Ladungsweg aufgehoben wird. Während der Zeitspanne, in der <p₂/ noch weiterhin positiv ist, wird φ₃ positiv, und zwar zu einem Zeitpunkt, bei dem auch φ₄ positiv ist. Dadurch kann die Ladung zu Senken unter den Gates 626 und 636 transportiert werden. Von dieser Registerstufe aus wird die Ladung in einer bei vierphasigen Systemen bekannten Weise zum Ausgang übertragen. Daher wird einmal bei jedem Zeitgabezyklus eine »1« in den Hilfsregisterkanal 44 geschrieben.

Im folgenden wird auf den Hilfsregisterkanal 43 und auf den Beginn der Zeitgabesignale gemäß F i g. 5 im Abschnitt 58 eingegangen. Wenn φρ positiv wird, so hat das g>/-Signal seinen niedrigen oder Nullzustand. Zu diesem Zeitpunkt ist der Transistor 54 leitend, und beide Elektroden des Kondensators 56 und die Zone 36 sind mit Erdpotential verbunden. Da kein positives Potential am Gate 60a existiert, gelangt auch keine negative Ladung aus der Zone 36 in den Kanal 43. Nachdem ψί auf Nullpotontial zurückkehrt, wird φι zu einem

Zeitpunkt positiv, bei dem φ₂/ positiv ist. Tritt dieser Zustand ein, so werden tiefe Senken unter den Gates 60a und 61a gebildet wodurch (negative) Ladung aus dem Kondensator 56 und der Zone 36 in den Kanal 43 gezogen wird. Zu der Zeit, in der sowohl φι als auch <p2

positiv sind, wird φ_κ positiv und macht den Transistor 5.1 leitend. Dabei werden einige der unterhalb der Gates 60a und 61a gespeicherten Elektronen über den Transistor 53 abgezogen, und es bleibt eine wesentlich geringere Ladungsmenge (eine »dicke« 0) unter der

Gates 60a und 61a. Nachdem φ« auf Nullpotentia zurückfällt, wird φι Null und isoliert diese Restladung unterhalb des Gates 61a. Danach wird φ₃ positiv unc ermöglicht eine Bewegung der unterhalb des Gates 61/ befindlichen Ladung unter die Gates 62a und 63a. Vor

diesem Punkt an wird die Ladung in bei eincrr Vierphasensystem üblicher Weise übertragen.

Wenn die Ladung in den Kanälen 43 und 44 den Kana 70 erreicht, wird sie zwischen den Hilfsregisterkanäler verteilt und danach entlang den getrennten Kanalab

schnitten zu den Ausgangszonen 37 und 39 verschoben Zu beachten ist, daß das g>₂,-Signal zusammen mit den g>4/-Signal am Ausgang der Registerkanäle 43 und 4< verwendet wird. Die Verwendung dieser Signale ist fü die Übertragung der Hilfsinformation in die Ausgangs

zonen des Registerkanals nicht nötig, geschieht jedoch um einen Anordnungsvorteil zu gewinnen und eini Mehrfachausnutzung zu ermöglichen.

Die Funktionsweise der Transistoren 51,52 und 54 is ähnlich derjenigen der in Verbindung mit Fig.:

beschriebenen SensorschalUing. Wird beispielsweise φ positiv, so wird das Gate des Hilfsabtasttransistors 4! zusammen mit der Registerausgangsleitung 19 auf da geregelte Potential V_P positiv aufgeladen. Wenn die voi

den Kanälen 43 und 44 übertragenen Hilfssignale oder -ladungen die Ausgangszonen 37 und 39 erreichen, wird die Spannung reduziert. Wenn genügend positive Ladung von der Leitung 19 abgezogen ist, wird der Hilfsabtasttransistor 45 gesperrt, und die bei positivem φ/ auf der Leitung 21 befindliche Ladung bleibt auf dieser erhalten. Wenn andererseits ausreichend Ladung auf der Leitung bleibt und der Hilfsabtasttransistor 45 leitend ist, so befindet sich die Steuerleitung 21 auf einem niedrigerem Potential. Wie oben erläutert wurde, wird das Potential Vp als Funktion des Ausgangssignals der Kanäle 43 und 44 derart eingestellt, daß das am Gate des Hilfsabtasttransistors 45 bleibende Endpotential sich nahe dem Schwellenwert des Hilfsabtasttransistors 45 befindet. Es ist klar, daß bei den zu den Speicherregistern gehörigen Abtasttransistoren, z. B. dem Transistor 34 der F i g. 2, diese Einstellung auf Vp gewährleistet, daß der Abiasttransistor 34 leitend ist, wenn eine »0« am Verbindungspunkt 24 abgetastet wird; entsprechend ist der Abtasttransistor 34 gesperrt, wenn eine »1« am Verbindungspunkt 24 abgetastet wird. Schwankungen bzw. Änderungen (beispielsweise aufgrund der Verarbeitung) solcher Art, die die Speicherregister beeinflussen, beeinflussen die Hilfsregister in gleicher Weise und rufen eine Änderung von Vp in der zur Kompensation dieser Schwankung bzw. Änderung erforderlichen Richtung hervor. Dies wird im folgenden erläutert.

Bei der Schaltungsanordnung gemäß F i g. 4 liefert eine Stromquelle fortgesetzt den Strom /1 auf die Leitung 50, während die gesteuerte Stromquelle einen Strom (/2) fortgesetzt von der Leitung 50 abzieht. Elektronen werden von der Zone 41 unterhalb der Gates 87,86,85 und 84 zur Zone 42 bewegt. Die Zone 42 wirkt wegen ihrer ständigen Kopplung mit Vqd als Senke für zu ihr bewegte Ladung. Elektronen werden außerdem aus der Zone 40 zur Zone 41 unterhalb der Gates 90,89 und 88 bewegt. Die Menge dieser Ladung wird von dem Steuersignal auf der Leitung 21 bestimmt. (Die die Transistoren 97 und 98 und den Kondensator 91 taktende Schaltung wird zum Anheben des Potentials am Gate 86 auf einen Pegel über Vd₀ innerhalb desjenigen Zeitabschnitts benutzt, in dem φ₄; positiv wird.)

Es sei zu Erläuterungszwecken angenommen, daß aus irgendeinem Grunde sich die entlang den Hilfsregisterkanälen 43 und 44 geschobene Ladung vermindert hat. In einem solchen Falle wäre zu erwarten, daß auch die durch die Speicherregister geschobene Ladung in gleicher Weise vermindert ist. Da vorausgesetzt wurde, daß sich die Ladung vermindert hat, wird die Endspannung an den Abtastpunkten größer (da weniger Elektronen zum Verbindungspunkt geschoben werden). Dies führt zu einer stärkeren Aufsteuerung des Hilfsabtasttransistors 45. Dadurch wird die Leitung 21 stärker negativ und kommt näher an Erdpotential. Da sich das Potential auf der Leitung 21 stärker dem Erdpotential nähert, werden mehr Elektronen aus der Zone 40 zur Zone 41 bewegt, wodurch das Potential auf der Leitung 50 sinkt. Die Senkung des Potentials auf der Leitung 50 führt zu einer Abnahme der Ausgangsspannung Vp auf den Leitungen 30 und 31. Aufgrund der Verminderung der durch die Hilfsregisterkanäle bewegten Ladung ist es natürlich erwünscht, Vp auf ein niedrigeres Potential zu bringen, um die verminderte Ladung zu kompensieren. Würde dagegen die durch die Hilfsregisterkanäle 43 und 44 bewegte Ladung erhöht (beispielsweise wegen einer verstärkten Erzeugung thermischer Träger im Substrat), so würde Vp in gleicher Weise zunehmen, wodurch die erhöhte Ladung kompensiert wird.

Der Kondensator 46 dient zur Glättung des an das Gate des Ausgangstransistors 29 angelegten Signals, wodurch sichergestellt wird, daß die V/>-Änderung nicht zu steil sind.

Der Transistor 103 dient zur Vorbelastung der Leitung 30, wodurch eine niedrigere Ausgangsimpedanz erzielt wird, und gewährleistet, daß der Ausgangstransistor 29 nicht durch ein das Potential auf der Leitung 30 zu erhöhen suchendes Streusignal zufällig gesperrt wird. Die Transistoren 104 und 105 wirken als UND-Verknüpfungsglied für die g>2 und g>4-Signale, und der Transistor 102 dient zur Strombegrenzung zwischen der Leitung 30 und Erde. Der Grund für das Schalten des Vorbelastungsstroms statt dessen Konstanthaltung liegt darin, in der Bereitschaftssteilung Energie zu sparen.

Bei dem beschriebenen Ausführungsbeispiel, bei dem die von den Speicherregistern gespeicherten Binärsignale in der gleichen Weise wie die von den Hüfsregistern benutzten Binärsignale erzeugt werden, und bei dem die Geometrie der Hilfsregister im wesentlichen derjenigen der Speicherregister entspricht (mit der Ausnahme, daß die Speicherregister bei dem beschriebenen Ausführungsbeispiel zwei zusätzliche Kanäle aufweisen), wird von einem Hilfsregister eir Ausgangssignal zur Steuerung der Sensorschaltunger abgeleitet, das die das Ausgangssignal der Speicherregi ster beeinflussenden Änderungen und Schwankunger kompensiert. Es ist klar, daß andere Ausführungsbei spiele im Rahmen des Erfindungsgedankens verwende werden können, so z. B. könnte ein Hilfsregister mi Ladung gespeist werden, die die mit Abstand getasteter binären Einsen darstellt. Die Rückkopplungsschleif( würde in diesem Fall nur erregt, wenn ein 1 -Ausgang au; dem Hilfsregister erwartet wird. Bei dieser Anordnunj würde Vp auf einen »falschen Fall Γ'-Ladungspege eingestellt. Eine andere Abwandlung könnte darii bestehen, daß das Steuersignal auf der Leitung 21 direk an den Ausgangstransistor 29 angelegt wird. Bei diesen alternativen Ausführungsbeispiel sind die CCD Strom quellen überflüssig.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. Anordnung zur Regelung des Potentials in einem MOS-CCD-Speicher, der eine Vielzahl von ladungsgekoppelten Schieberegistern zur Informationsspeicherung aufweist, dadurch gekennzeichnet, daß eine Impulsgeneratorschaltung (10, 13) mit einem ladungsgekoppelten Schieberegister (14, 16) zur Erzeugung eines Registerausgangsbezugssignals vorgesehen ist, der eine das Bezugssignal abtastende Sensorschaltung (18) nachgeschaltet ist, daß eine ein geregeltes Ausgangspotential (Vp) entwickelnde Einrichtung (22, 25, 29) von dem Ausgangssignal der Sensorschalfung gesteuert ist ι j und daß eine wenigstens einen Teil des geregelten Ausgangspotentials zur Sensorschaltung rückkoppelnde Rückkopplungsschaltung (31) vorgesehen ist, wobei das geregelte Ausgangspotential (V_p) zur Abtastung der in den Speicher-Schieberegistern gespeicherten Information dient.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Sensorschaltung (18; 51, 45,52) so aufgebaut ist, daß ihr Ausgangssignal eine Funktion der relativen Größen des Registerausgangsbezugssignals und des geregelten Ausgangspotentials (V_p) ist.

3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das das Bezugssignal erzeugende Schieberegister (14, 16) auf demselben Substrat (35) aufgebaut ist wie die Speicher-Schieberegister.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß das Bezugsschieberegister (14, 16) die gleiche allgemeine Geometrie wie das im Speicher verwendete Speicher-Schieberegister hat.

5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Bezugsr.chieberegister zwei im gegenseitigen Abstand angeordnete parallele Kanäle (14, 16) aufweist und daß das Speicher-Schieberegister vier in gegenseitigem Abstand angeordnete parallele Kanäle aufweist.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Impulsgeneratorschaltung (10, 13) so ausgebildet ist, daß sie eine Folge von einen ersten Binärzustand darstellenden Signalen für eines der Schieberegister (14) und eine Folge von einen zweiten Binärzustand darstellenden Signalen für das andere Schieberegister (16) erzeugt.

7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß ein Verbindungskanal (15; 70) zwisehen den beiden Kanälen (14, 16; 43, 44) des Schieberegisters angeordnet ist.

8. Anordnung nach einem der Ansprüche 1 bis 7, bei der einer Vielzahl von Speicher-Schieberegistern eine Vielzahl von Abtasttransistoren zugeordnet sind, die das Ausgangssignal der Speicher-Schieberegister abtasten, dadurch gekennzeichnet, daß ein Bezugsabtasttransistor (45 — Fig.3) mit den gleichen allgemeinen Charakteristiken wie die den Speicher-Schieberegistern zugeordneten Abtastver- fo stärker (34 — Fig.2) mit einer Gate-Elektrode an den Ausgang (19) des Bezugsschieberegisters (14,16) angeschaltet und selektiv an das geregelte Ausgangspotentia! (V_p) angekoppelt ist, daß das Ausgangspotential von einem Ausgangstransistor &5 (29) geregelt ist, dessen Gate-Elektrode mit einer ersten Stromquelle (22) und einer veränderlichen zweiten Stromquelle (25) verbunden ist, wobei die veränderliche zweite Stromquelle an den Ausgang (21) des Bezugsabtasttransisiors (45) angeschaltet ist.

9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß ein Kondensator (23) mit der Gate-Elektrode des Ausgangstransistors (29) verbunden ist.

10. Anordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß eine Vorbelastungsschaltung (28) an den Ausgang (30) des Ausgangstransistors (29) angeschaltet ist.

11. Anordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Kanäle der Speicher-Schieberegister, die Kanäle (14, 16) der Bezugsschieberegister und die Kanäle (40, 4!, 42) der Stromquellen (22,25) η-Kanäle sind.