[go: up one dir, main page]

DE2425382A1 - Verfahren zur herstellung von isolierschicht-feldeffekttransistoren - Google Patents

Verfahren zur herstellung von isolierschicht-feldeffekttransistoren

Info

Publication number
DE2425382A1
DE2425382A1 DE19742425382 DE2425382A DE2425382A1 DE 2425382 A1 DE2425382 A1 DE 2425382A1 DE 19742425382 DE19742425382 DE 19742425382 DE 2425382 A DE2425382 A DE 2425382A DE 2425382 A1 DE2425382 A1 DE 2425382A1
Authority
DE
Germany
Prior art keywords
ions
insulating layer
field effect
layer
effect transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742425382
Other languages
English (en)
Other versions
DE2425382C2 (de
Inventor
William Stanford Johnson
San-Mei Ku
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2425382A1 publication Critical patent/DE2425382A1/de
Application granted granted Critical
Publication of DE2425382C2 publication Critical patent/DE2425382C2/de
Expired legal-status Critical Current

Links

Classifications

    • H10D64/0134—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P30/40—
    • H10P34/40—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/024—Defect control-gettering and annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/084—Ion implantation of compound devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/128—Proton bombardment of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Formation Of Insulating Films (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Böblingen, 22. Mai 1974 moe-fr
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
Amtl. Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: FI 972 136
Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren
Die Erfindung betrifft ein Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren mittels Ionenimplantation.
Bei der Herstellung von Isolierschicht-Feldeffekttransistoren, z.B. MOS-Feldeffekttransistoren, stellen seit jeher in der dielektrischen Isolierschicht vorhandene Verunreinigungen bzw. Ladungszustände besondere Probleme dar. Als derartige Verunreinigungen müssen insbesondere die Ionen von Alkalimetallen, insbesondere Natriumionen, angesehen werden. Daneben können auch andere Verunreinigungsarten die elektrischen Eigenschaften solcher Bauelemente nachteilig beeinflussen. Diese Umstände bewirken eine Verschiebung der Schwellenspannung sowie eine Erhöhung der Iieckstromeigenschaften derartiger Bauelemente und können damit ganz allgemein ein solches Bauelement unstabil und unzuverlässig machen. Die dielektrische Isolierschicht wird im allgemeinen in einer Weise ausgebildet, die eine Abweichung der Schichtzusammensetzung von der idealen stöchiometrischen Zusammensetzung zur Folge hat. Derartige Ionen-Verunreinigungen werden offenbar in der dielektrischen Schicht dann beweglich, wenn das Bauelement einem magnetischen oder elektrischen Feld unterworfen wird.
409881/0828
Es ist bekannt, zur Herstellung von Halbleiterbauelementen einen Oxidüberzug aus dem jeweiligen Halbleitermaterial des Grundkörpers zu bilden, und diesen überzug nicht nur als Maske bei der Herstellung, sondern auch als bleibenden Schutzüberzug zu benutzen, um das Eindringen und Einwirken anderer Verunreinigungen aus der Umgebung zu verhindern. Im Falle von Silizium wird gewöhnlich Siliziumdioxid als Oberflächenschicht verwendet. Derartige Verfahren sind bekannt und werden weitgehend bei planaren Bipolartransistorstrukturen verwendet.
Bei MOS-Feldeffekttransistoren bzw. ganz allgemein bei Isolierschicht-Feldeffekttransistoren wird über dem Kanalbereich zwischen Source und Drain eine dielektrische Isolierschicht mit einer darüber angeordneten Gate-Metallisierung ausgebildet. Diese Gate-Metallisierung wird demzufolge von dem darunter befindlichen Kanalgebiet im Halbleiterkörper durch eine aus der Oxydation des Halbleiterkörpers gebildete Oxidschicht isoliert. Da die Steuerung der Leitfähigkeit eines derartigen MOS-Transistors unter dem Einfluß des Gate-Potentials bzw. der Gate-Ladung erfolgt, ist ohne weiteres ersichtlich, daß Ionen-Verunreinigungen der Isolierschicht sehr stark die Arbeitsweise und Stabilität eines solchen Transistors beeinflussen können.
Es ist weiterhin bekannt, statt einer Einzelschicht, z.B. aus Siliziumdioxid auf einem Silizium-Halbleiterkörper, eine zusammengesetzte Isolierschicht, z.B. aus Siliziumdioxid und Siliziumnitrid vorzusehen. Die der Siliziumdioxidschicht überlagerte Siliziumnitridschicht ergibt eine dichtere Oberfläche, so daß man mit besseren Maskeneigenschaften gegenüber Diffusionsstoffen rechnen kann als dies im Falle einer Einzelschicht möglich ist. Eine detailliertere Beschreibung dieser und weiterer Eigenschaften der Isolierschicht bei Feldeffekttransistoren findet sich in der US-Patentschrift 3 707 656 sowie in der älteren Patentanmeldung P 24 19 704.
Nach einem weiteren älteren Vorschlag, vgl. P 22 62 O24, wurden Fi 972 136 A 0 9 8 8 1 / 0 8 2 8
auch bereits verbesserte Halbleiterbauelemente mittels einer sogenannten protonunterstützten Diffusion (proton enhanced diffusion) hergestellt. Eine Halbleiterscheibe mit einer vergrabenen Subkollektorzone wird dabei auf eine erhöhte Temperatur gebracht und einem Strahl beschleunigter Wasserstoff- oder Heliumionen ausgesetzt, der entweder fokussiert oder durch eine Maske begrenzt auf den Halbleiterkörper gerichtet wird. Die in.die Subkollektorzone eindringenden Ionen unterstützen dabei die Ausdiffusion der Dotierungsstoffe der Subkollektorzone, so daß sich von dort her ein kollektordotiertes Gebiet nach oben ausbildet (pedestal transistor). Ein auf diese Weise hergestellter Transistor weist eine gleichmäßig dünne Basisweite mit relativ langen Minoritätsladungsträgerlaufzeiten und sehr steilen Konzentrationsprofilen auf.
Bis zu einem gewissen Grad wurden die mit beweglichen Ionen zusammenhängenden Probleme bei derartigen Halbleiterbauelementen nach dem Stand der Technik auch durch zusammengesetzte dielektrische Schichten aus Siliziumdioxid und einem darüber angeordneten überzug aus Phosphorsilikatglas beseitigt. Dieses Verfahren wird in einem Artikel von D. R. Kerr im IBM Journal of Research and Development, Band 8, 1964, Seiten 376-384'behandelt.
Nach dem Stande der Technik wird weiterhin für die Herstellung von Isolierschicht-Transistoren vorgeschlagen, im Zuge der Herstellungsschritte die dielektrische Isolierschicht unter der Gate-Elektrode mit Ionen aus einer Glimmentladung zu bestrahlen. Dazu wird das Halbleiterbauelement in eine ionisierbares Gas enthaltende Atmosphäre eingebracht und es wird eine Spannung zwischen zwei beabstandeten Elektroden angelegt. Diese Spannung ist so hoch, daß das Gas ionisiert wird und die Ionen auf die Isolierschicht auftreffen. Dabei wird eine Argonatmosphäre von niedrigem Druck benutzt, wobei eine so hohe Spannung zwischen den Elektroden im Argongas angelegt wird, daß das Gas ionisiert und eine Glimmentladung einleitet, wobei das Halbleiterbauelement über eine bestimmte Zeitspanne von den aus der Glimment-
Fi 972 136 40988 1/082 8
- 4 ladung resultierenden Ionen bestrahlt wird.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung eines Isolierschicht-Feldeffekttransistors mit möglichst stabilen Eigenschaften anzugeben, d.h. die Schwellenspannung soll weitgehend unbeeinflußt von in der Isolierschicht vorhandenen Ladungen bzw. Verunreinigungen sein. Dabei soll eine derartige Struktur verringerte Leckstromeigenschaften aufweisen. Weiterhin ist es eine Aufgabe der Erfindung, ein Ionenbestrahlungsverfahren anzugeben, das mit geringer Ionenenergie durchgeführt werden kann und es daher ermöglicht, weniger aufwendige Ionenbestrahlungsapparate des unteren Energiebereichs einzusetzen.
Zur Lösung dieser Aufgaben sieht die Erfindung das im Patentanspruch 1 gekennzeichnete Verfahren vor. Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert.
Es zeigen:
Fig. 1 eine Querschnittsdarstellung durch eine Isolierschicht-Feldeffekttransistorstruktur vor dem Aufbringen der Gate-Metallisierung auf der dielektrischen Schicht;
Fig. 2 eine zu Fig. 1 ähnliche Querschnittsdarstellung
mit aufgebrachter Gate-Metallisierung.
Fig. 1 zeigt eine Isolierschicht-FET-Struktur, die bereits einige Herstellungsschritte durchlaufen hat. Mit 1 ist das Halbleitersubstrat bezeichnet, das üblicherweise aus Silizium oder einem anderen geeigneten Halbleitermaterial bestehen kann. Im Halbleitersubstrat 1 sind ein Source-Gebiet 2 und ein Drain-Ge-
Fi 972 136 4 09881/0828
biet 3 ausgebildet, wodurch ein Kanalgebiet 4 abgegrenzt ist. Eine dielektrische oder isolierende Passivierungsschicht 5 ist auf der Oberfläche des Halbleiterkörpers angeordnet und mittels konventioneller photolithographischer Techniken oder dgl. derart geätzt, daß ein Gate-Bereich 6 gebildet ist, der in nachfolgenden Verfahrensschritten mit der Gate-Metallisierung versehen wird, wie dies durch die Gate-Elektrode 7 in Fig. 2 dargestellt ist. Die Ionenbestrahlung ist durch die Pfeile 8 angedeutet und kann entweder vor oder nach dem Aufbringen der Gate-Metallisierung durchgeführt werden.
Zur Durchführung der Erfindung kann jede geeignete Ionenimplantationsausrüstung eingesetzt werden. Dazu wird allgemein ein Atom eines geeigneten Elementes in einer Ionenquelle ionisiert und durch ein Potentialgefälle in einer Beschleunigungseinrichtung derart beschleunigt, daß die schließlich zur Verfügung stehende Energie ausreicht, das Atom innerhalb einer. Reaktionskammer in ein Auftreffmaterial zu implantieren. Da ein ionisierter Teilchenstrahl elektrisch aufgeladen ist, wird er durch ein magnetisches oder elektrisches Feld beeinflußt. Folglich kann der Ionenstrahl durch einen Magneten fokussiert und reflektiert werden, so daß sich eine Massentrennung erreichen läßt. Im allgemeinen wird das Auftreffmaterial bzw. der Halbleiterkörper leicht erhitzt bzw. auf einer die Implantation günstig beeinflussenden Temperatur gehalten, um Oberflächenbeschädigungen durch den Ionenstrahl in kalter Umgebung weitgehend zu verhindern. Dieser Schritt ist zwar nicht absolut notwendig, kann aber die Implantation von Ionen in ein Auftreffmaterial unterstützen. Demzufolge ist dieser Aufheizschritt nicht wesentliches Element der Erfindung, da die dielektrische Schicht auch bei Raumtemperatur bestrahlt werden kann.
Aus den Zeichnungen und dem Stand der Technik geht hervor, daß die in KeV gemessene Energie der Ionen für die Implantation in ein Auftreffmaterial abhängt von der gewünschten Eindringtiefe bzw. im Falle der vorliegenden Erfindung von der Dicke der
Fi 972 136 409881/0828
dielektrischen Schicht. In Fig. 1 ist die Eindringung der Ionen an den Stellen 9 und 10 angedeutet. Die Dicke der dielektrischen Schicht ist an der Stelle 9 viel größer als im geätzten (Gate-)Bereich bei 10. Aus diesem Grunde werden die implantierten Ionen je nach der Dicke der Isolierschicht, in die hineinimplantiert wurde, an verschiedenen Stellen bzw. in verschiedenen Tiefen vorhanden sein. Es ist daher im Falle der Verhältnisse von Fig. 2, wo die Implantation durch die Gate-Metallisierung hindurch vorgenommen wurde, eine höhere Ionenenergie erforderlich. Demzufolge ist die Eindringtiefe der Ionen in den nicht geätzten Bereichen bzw. den Bereichen außerhalb des Gate-Bereiches etwas tiefer als in Fig. 1 dargestellt. Als geeignete Ionenmaterialien zur Ausführung der vorliegenden Erfindung sind Wasserstoffionen (H1 + und H0 ) und Heliumionen mit einer Dosierung von etwa 1010 bis 10 Ionen/cm anzusehen. Die erforderliche Ionenenergie in KeV wird dabei von der Eindringtiefe, der Art der dielektrischen Schicht sowie deren Schichtdicke abhängen. Diese Erfordernisse sind an sich bekannt und können vom Fachmann auf diesem Gebiet unschwer rechnerisch abgeschätzt werden.
Im Anschluß an den Implantationsvorgang wird die Struktur einer Wärmebehandlung (Temperprozeß) bei einer Temperatur zwischen 200-750 0C unterworfen. Die optimalen Temperaturen für diesen Wärmeschritt liegen bei Isolierschicht-Feldeffekttransistoren, die auf einem Siliziumsubstrat mit einer dielektrischen Schicht aus SiO2 oder einer Kombination aus SiO2 und Si3N4 gebildet sind, zwischen 425 und 450 0C.
Zur weiteren Erläuterung und Beschreibung der vorliegenden Erfindung werden die folgenden konkreten Herstellungsbeispiele gegeben, auf die die Erfindung jedoch nicht beschränkt ist.
Beispiel I
Als Ausgangsstruktur wurde eine Struktur vergleichbar Fig. l mit einer dielektrischen Doppelschicht aus 3OO S/3OO S
Fi 972 136 4 0 9 8 81/0828
SiO2/Si3N4 gewählt, die mobile Na+-Ionen von 4 χ ΙΟ11ZCm2 aufwies. Diese Struktur wurde einer H9 -Implantation bei IO KeV mit
13 2
einer Dosierung von 3 χ 10 Ionen/cm unterworfen. Anschließend wurde die Aluminiummetallisierung, wie in Fig. 2 dargestellt, aufgebracht und die Struktur bei 450 °C in Stickstoff über 10 bis 15 Minuten getempert. Danach zeigte die Struktur eine Abnahme an beweglichen Natriumionen auf den Wert von 4 χ 10 /cm , was mit einer üblichen IV-Meßtechnik ermittelt wurde. Es zeigte sich, daß sich die Flachbandspannung auch bei erhöhter Streßbelastung nicht in negativer Richtung verschob.
Beispiel II
Bei einem Verfahren ähnlich zum Beispiel I wurden Helium (He+)-Ionen mit einer Energie von 7 KeV und einer Dosierung von 6 χ 10
Ionen/cm in die Struktur implantiert. Die mobilen Natrium!onen
11 2 waren vorher mit einer Ladung von 1,1 χ 10 /cm und danach nur
10 2 noch mit einem Anteil von kleiner 10 /cm feststellbar.
Beispiel III
Es wurde ein Verfahren ähnlich dem Beispiel II angewendet mit der Ausnahme, daß der Halbleiterkörper lediglich eine dielektrische Oxidschicht von 500 8 SiO9 und eine bewegliche Natriumlall 2
dung von 1,8 χ 10 /cm aufwies. Die Heliumionen wurden mit
12 2
einer Dosierung von 1 χ 10 Ionen/cm bei gleicher Ionenenergie wie im Beispiel II implantiert. Der Anteil beweglicher Natriumionen wurde dadurch auf einen Wert von 3 χ 10 /cm reduziert.
Fi 972 136 40988 1/0828

Claims (1)

  1. PATENTANSPRÜCHE
    Verfahren zur Heretellung von Isolierschicht-Feideffekttransietoren mittels Ionenimplantation, dadurch gekennzeichnet, daß in die den Halbleiterkörper bedeckende dielektrische Schicht Ionen aus der Wasserstoff und
    Helium enthaltenden Gruppe mit einer Dosierung von
    14 2
    bis 10 /cm implantiert werden und die derart behandelte Struktur anschließend einer Wärmebehandlung bei 200 bis 750 0C unterworfen wird.
    Verfahren nach Anspruch 1, gekennzeichnet durch eine dielektrische Schicht aus SiO2*
    Verfahren nach Anspruch 1, gekennzeichnet durch eine dielektrische Schicht aus Si3N4.
    Verfahren nach Anspruch 1, gekennzeichnet durch eine dielektrische Doppelschicht aus SiO3 und Si3N4.
    Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Wärmebehandlung bei einer Temperatur zwischen 425 und 450 0C über einen Zeitraum von 10 bis 15 Hinuten vorgenommen wird.
    Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Wärmebehandlung in einer Stickstoff enthaltenden Atmosphäre durchgeführt wird.
    Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ionen mit einer Energie von etwa 10 KeV implantiert werden.
    Fi 972 136 40988 1 /0828
DE2425382A 1973-05-29 1974-05-25 Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren Expired DE2425382C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00364800A US3852120A (en) 1973-05-29 1973-05-29 Method for manufacturing ion implanted insulated gate field effect semiconductor transistor devices

Publications (2)

Publication Number Publication Date
DE2425382A1 true DE2425382A1 (de) 1975-01-02
DE2425382C2 DE2425382C2 (de) 1983-12-22

Family

ID=23436132

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2425382A Expired DE2425382C2 (de) 1973-05-29 1974-05-25 Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren

Country Status (7)

Country Link
US (1) US3852120A (de)
JP (1) JPS5011777A (de)
CA (1) CA994002A (de)
DE (1) DE2425382C2 (de)
FR (1) FR2232083B1 (de)
GB (1) GB1429095A (de)
IT (1) IT1007941B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4905061A (en) * 1987-10-09 1990-02-27 Oki Electric Industry Co., Ltd. Schottky gate field effect transistor

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983574A (en) * 1973-06-01 1976-09-28 Raytheon Company Semiconductor devices having surface state control
US3956025A (en) * 1973-06-01 1976-05-11 Raytheon Company Semiconductor devices having surface state control and method of manufacture
US4065847A (en) * 1974-01-04 1978-01-03 Commissariat A L'energie Atomique Method of fabrication of a charge-coupled device
DE2446088A1 (de) * 1974-09-26 1976-04-01 Siemens Ag Statisches speicherelement und verfahren zu seiner herstellung
JPS5522027B2 (de) * 1974-11-22 1980-06-13
US3923559A (en) * 1975-01-13 1975-12-02 Bell Telephone Labor Inc Use of trapped hydrogen for annealing metal-oxide-semiconductor devices
US4001049A (en) * 1975-06-11 1977-01-04 International Business Machines Corporation Method for improving dielectric breakdown strength of insulating-glassy-material layer of a device including ion implantation therein
GB1596184A (en) * 1976-11-27 1981-08-19 Fujitsu Ltd Method of manufacturing semiconductor devices
US4151007A (en) * 1977-10-11 1979-04-24 Bell Telephone Laboratories, Incorporated Hydrogen annealing process for stabilizing metal-oxide-semiconductor structures
US4230504B1 (en) * 1978-04-27 1997-03-04 Texas Instruments Inc Method of making implant programmable N-channel rom
US4272303A (en) * 1978-06-05 1981-06-09 Texas Instruments Incorporated Method of making post-metal ion beam programmable MOS read only memory
US4329773A (en) * 1980-12-10 1982-05-18 International Business Machines Corp. Method of making low leakage shallow junction IGFET devices
US4447272A (en) * 1982-11-22 1984-05-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating MNOS structures utilizing hydrogen ion implantation
US4522657A (en) * 1983-10-20 1985-06-11 Westinghouse Electric Corp. Low temperature process for annealing shallow implanted N+/P junctions
US4679308A (en) * 1984-12-14 1987-07-14 Honeywell Inc. Process for controlling mobile ion contamination in semiconductor devices
US4958204A (en) * 1987-10-23 1990-09-18 Siliconix Incorporated Junction field-effect transistor with a novel gate
JP2589327B2 (ja) * 1987-11-14 1997-03-12 株式会社リコー 薄膜トランジスタの製造方法
US5139869A (en) * 1988-09-01 1992-08-18 Wolfgang Euen Thin dielectric layer on a substrate
DE3852543T2 (de) * 1988-09-01 1995-07-06 Ibm Dünne dielektrische Schicht auf einem Substrat und Verfahren zu deren Herstellung.
US5268311A (en) * 1988-09-01 1993-12-07 International Business Machines Corporation Method for forming a thin dielectric layer on a substrate
ATE130466T1 (de) * 1989-05-07 1995-12-15 Tadahiro Ohmi Verfahren zur herstellung eines siliziumoxydfilmes.
US5387530A (en) * 1993-06-29 1995-02-07 Digital Equipment Corporation Threshold optimization for soi transistors through use of negative charge in the gate oxide
US5407850A (en) * 1993-06-29 1995-04-18 Digital Equipment Corporation SOI transistor threshold optimization by use of gate oxide having positive charge
US6143631A (en) * 1998-05-04 2000-11-07 Micron Technology, Inc. Method for controlling the morphology of deposited silicon on a silicon dioxide substrate and semiconductor devices incorporating such deposited silicon
US6261874B1 (en) * 2000-06-14 2001-07-17 International Rectifier Corp. Fast recovery diode and method for its manufacture
US6603181B2 (en) * 2001-01-16 2003-08-05 International Business Machines Corporation MOS device having a passivated semiconductor-dielectric interface
US6800519B2 (en) * 2001-09-27 2004-10-05 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US20110003165A1 (en) * 2007-12-04 2011-01-06 Sulzer Metco (Us) Inc. Multi-layer anti-corrosive coating
US8916909B2 (en) * 2012-03-06 2014-12-23 Infineon Technologies Austria Ag Semiconductor device and method for fabricating a semiconductor device
CN106847687A (zh) * 2017-02-04 2017-06-13 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3540925A (en) * 1967-08-02 1970-11-17 Rca Corp Ion bombardment of insulated gate semiconductor devices
DE2056947A1 (en) * 1970-11-20 1972-06-29 Fraunhofer Ges Forschung Mos surface stabilization - by ion implantation and tempering in hydrogen atmosphere
US3707656A (en) * 1971-02-19 1972-12-26 Ibm Transistor comprising layers of silicon dioxide and silicon nitride

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3513035A (en) * 1967-11-01 1970-05-19 Fairchild Camera Instr Co Semiconductor device process for reducing surface recombination velocity
JPS4837232B1 (de) * 1968-12-04 1973-11-09
US3749610A (en) * 1971-01-11 1973-07-31 Itt Production of silicon insulated gate and ion implanted field effect transistor
JPS5040636A (de) * 1973-08-01 1975-04-14

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3540925A (en) * 1967-08-02 1970-11-17 Rca Corp Ion bombardment of insulated gate semiconductor devices
DE2056947A1 (en) * 1970-11-20 1972-06-29 Fraunhofer Ges Forschung Mos surface stabilization - by ion implantation and tempering in hydrogen atmosphere
US3707656A (en) * 1971-02-19 1972-12-26 Ibm Transistor comprising layers of silicon dioxide and silicon nitride

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4905061A (en) * 1987-10-09 1990-02-27 Oki Electric Industry Co., Ltd. Schottky gate field effect transistor

Also Published As

Publication number Publication date
IT1007941B (it) 1976-10-30
FR2232083A1 (de) 1974-12-27
JPS5011777A (de) 1975-02-06
DE2425382C2 (de) 1983-12-22
US3852120A (en) 1974-12-03
GB1429095A (en) 1976-03-24
CA994002A (en) 1976-07-27
FR2232083B1 (de) 1977-10-14

Similar Documents

Publication Publication Date Title
DE2425382A1 (de) Verfahren zur herstellung von isolierschicht-feldeffekttransistoren
DE3787874T2 (de) Verfahren zur Herstellung eines Bauelementes mit einer tiefen Schicht aus Si02.
DE3019850C2 (de)
DE2422195C2 (de) Verfahren zur Vermeidung von Grenzschichtzuständen bei der Herstellung von Halbleiteranordnungen
DE2844162A1 (de) Ionenimplantationsverfahren und dessen anwendung
DE2553838B2 (de) Verfahren zur herstellung von anreicherungs-feldeffektransistoren
DE3150222A1 (de) "verfahren zum herstellen einer halbleitervorrichtung"
CH615781A5 (de)
DE1614356A1 (de) Integrierte Halbleiterbaugruppe mit komplementaeren Feldeffekttransistoren
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2425185A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE1544275A1 (de) Herstellung von Halbleitervorrichtungen
DE2023936A1 (de) Halbleitereinrichtung und Verfahren zu seiner Herstellung
DE1764757A1 (de) Halbleiterbauelement mit isolierter Steuerelektrode
DE2841201C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2628406A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
EP0159617A1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE1901645A1 (de) Halbleiterbauelement mit Aluminiumueberzuegen
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors
DE2723933A1 (de) Verfahren zur erzeugung definierter boeschungswinkel bei einer aetzkante
DE2650865A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
JPS5759381A (en) Manufacture of semicondutor device
DE2638867A1 (de) Verfahren zum herstellen eines selbstleitenden mos-feldeffekttransistors
DE3434552A1 (de) Verfahren zur bildung einer pn-grenzschicht

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: OECHSSLER, D., DIPL.-CHEM. DR.RER.NAT., PAT.-ASS.,

8126 Change of the secondary classification

Ipc: H01L 29/78

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee