DE2229398A1 - Differentielles Puls-Code-Modulations-System mit periodischer Änderung des Modulator-Schrittes - Google Patents

Description

WESTERN ELECTRIC COMPANY Condon, J. H. -

Incorporated

NEW YORK, N. Y., 10007, USA 2229398

Different! elles Puls-Code-Modulations-Syst em mit periodischer Änderung des Modulator-

Schrittes

Die Erfindung betrifft einen verbesserten Puls-Code-Modulator, der einen Delta-Modulator für den Empfang eines Analogsignals und für die Ausgabe von Impulsfolgen in wiederkehrenden Pulsfolgeperioden aufweist, wobei jede Periode mehrere aufeinanderfolgende Impulszeiten enthält, in denen ein Impuls auftreten oder auch nicht auftreten kann; mit einer Integrator schaltung in dem Delta-Modulator für den Empfang der Impulsfolge, um ein Analogsignal zu erzeugen.

Delta-Modulations-Systeme werden üblicherweise für die Umsetzung von analogen Signalinformationen in digitale Form mittels solcher Bausteine verwendet, die weniger kritisch sind als die sonst im allgemeinen bei der Analog/Digital-Umsetzung verwendeten Bausteine. In solchen Fällen, in denen abrupte Signalunterschiede aufeinandertreffen, z.B. bei Kurvenübersteuerung,

209853/ 1051

hat es sich jedoch als notwendig erwiesen, eine derart hohe Modulatorabtastfrequenz zu verwenden, daß einige Vorteile der Delta-Modulation wieder verloren gehen, weil weniger Signale gleichzeitig auf eine gemeinsame Le itung gegeben werden können.

Die differentielle Puls-Code-Modulation kann die Ausgabe eines Delta-Modulators nutzbar machen, indem sie die Ausgangsimpulse des Modulators über aufeinanderfolgende Zählperioden, die mit der Nyquist-Frequenz wiederkehren, ansammelt. Das DPCM-Signal stellt somit eine analoge Signalprobe inform eines binären Zählerstandes der Anzahl der Delta-Modulator-Impulse dar, die während einer Zählperiode auftreten und von denen jeder die Zunahme eines Analogsignals während eines Abtastintervalls des Deltamodulators anzeigt. Das US-Patent 3 526 855 ist ein Beispiel für ein solches DPCM-System. Die DPCM-Technik ermöglicht es, die digitale Übertragungsfrequenz auf ein bestimmtes Maß herabzudrücken, aber sie erfordert immer noch eine relativ hohe Delta-Modulator-

5 3/1051

Abtastfrequenz, damit das Geräusch, welches durch die dem DPCM-Verfahren eigene doppelte Abtastung hervorgerufen wird, auf einem niedrigen Pegel bleibt. In der Tat ist die Abtastfrequenz des Delta-Modulators gewöhnlich so hoch, daß sie das praktische Arbeiten mit DPCM erschwert.

Die adaptive Delta-Modulation (ADM) ist bei dem Problem der Kurvenübersteuerung, das bei der herkömmlichen Delta-Modulation eine hohe Modulator-Abtastfrequenz erfordert, sehr anpassungsfähig. Indessen hängt die ADM-Technik von der Anwendung einer nichtlinearen Codiertechnik ab, wobei verschieden große, effektive Modulator-Rückkopplungsschritte für das Aufsuchen des analogen Signalanstiegs verwendet werden. Diese nichtlineare Codierung erfordert verhältnismäßig komplexe Schaltungen; dem resultierenden ADM-Ausgangssignal fehlt zudem der Stellenwert der Bit-Gruppe eines binär codierten Signals, der für das Arbeiten der digitalen Filterschaltungen notwendig ist, die in immer zahlreicheren Vorschlägen für verbesserte Nachrichtensysteme verwendet werden.

209853/1051

Die vorgenannten Probleme werden durch den erfindungsgemäßen verbesserten differentiellen Impuls-Code-Modulator gelöst, der eine Anzeigeschaltung für die Anzeige, ob oder ob kein Impuls in der Impulsfolge in einer vorbestimmten Impulszeit gegen Ende der wiederkehrenden Impulsfolgeperioden vorliegt, auf weist ,sowie eine auf die Ausgabe der Anzeigeschaltung ansprechende Änderungsschaltung, die periodisch ein Signal an die Integrations schaltung anlegt, welches den signalreproduzierenden Vorgang des Impulses in der vorgegebenen Impulszeit durch einen vorgegebenen Bruchteil eines solchen Vorgangs ändert. In einer anschaulichen Ausführungsform der vorliegenden Erfindung wird eine Änderung durch die normale Integration einer Delta-Modulations-Impulsfolge in Einheit s schritt en von einer solchen Polarität erreicht, die durch die Anwesenheit oder das Fehlen von Impulsen in der Folge bestimmt wird. Diese Änderung wird periodisch veranlaßt, um einen vorgegebenen Bruchteil eines Einheitsschrittes von solchen Vorzeichen zu erzielen, da das den normalen Einheitsschritt zur Zeit des Beginns der Änderung vermindert.

209853/1051

Es ist eine Eigenschaft der Er findung, daß die periodische Änderung in einem DPCM-System mit einem vollen Zählumlauf des DPCM.-Zählers in einem DPCM-Codierer durchgeführt wird.

Eine weitere Eigenschaft besteht darin, daß es die periodische Änderung der Delta-Modulator-Integration gestattet, daß die Modulator-Abtastfrequenz merklich vermindert werden kann, ohne daß ein entsprechender Verlust des Signal-ZStörspannungsverhältnisses im Ausgangssignal auftritt.

Eine weitere Eigenschaft ist die, daß in dem Codierer eines

N N

DPCM-Systems die 2 anschließend an 2 te Zeitphase einer

N
2 -Phasenperiode, in der ein DPCM-Zähler über die ersten

N
2 -1 Phasen betätigt wird, dazu dient, die Änderung der Delta-Modulator-Integration zu veranlassen.

Eine weitere Eigenschaft ist die, daß das Ausgabewort eines Codierers im DPCM-System- die Bit-parallele Ausgabe eines

209853/1051

DPCM-Zählers in den N-I höchstwertigen Bit-Steilungen enthält, und daß es ein Signal einschließt, das sie Art der Integrationsänderung des Delta-Modulators in der geringstwertigen Bit-Stellung anzeigt.

Eine weitere Eigenschaft besteht darin, daß ein Decoder im DPCM-System eine entsprechende Änderung seiner Integration aufweist, die gleichzeitig mit dem Beginn jedes Teils der Delta-Modulations-Impulsfolge beginnt, die einem DPCM-Codewort entspricht.

Noch eine Eigenschaft ist, daß die periodische Änderung stets eine Änderung vom Bruchteil einer Stufe bewirkt, sodaß das Modulationsgeräusch zu Zeiten von im wesentlichen gleichen Analogsignalen, wenn das Signal -/Störspannungsverhältnis normalerweise klein ist, niedrig ist, während dann, wenn sich das Analogsignal um einen wesentlichen Betrag ändert, wenn also das Signal~/Störspannungsverhältnis normalerweise groß ist, die periodische halbstufige Änderung eine andere Geräusch-

209853/1051

Komponente darstellt, die verhältnismäßig unterdrückt wird.

Ausführungsformen der Erfindung sind in der Ze ichnung dargestellt und werden .im folgenden näher beschrieben. Es zeigen:

Fig. 1 das Block- und Linienschaltbild eines vereinfachten DPCM-Systems gemäß der vorliegenden Erfindung;

Fig. 2 ein Schaltbild, welches das Wesen der periodischen teils chritt weisen Änderung einer Delta-Modulations-Signal-Integration zeigt;

Fig. 3 und 4 schematische Schaltbilder verschiedener Schaltungsanordnungen, die vorteilhaft für die Steuerung der Integration einer Delta-Modulations-Impulsfolge - entsprechend den verschiedenen Ausführungsformen der Er findung - verwendet werden;

209853/1051

Fig. 5 eine Schar von Zeitdiagramme, welche die

Arbeitsweise der Erfindung veranschaulichen.

In Fig. 1 ist ein vereinfacht dargestelltes DPCM-Vermittlungssystem gezeigt, das mit Analogsignalen aus einer Quelle 10 über ein Bandfilter 11 beaufschlagt wird. Das Bandfilter 11 bewirkt in bekannter Weise eine Begrenzung des Eingangssignalbandes auf ein Frequenzspektrum, das geeignet ist, die gewünschte Information ohne Überforderung der Eigenschaften des Übertragungssystems zu übermitteln. Ein DPCM-Codierer 12 setzt ein bandbegrenztes Analogsignal in eine DPCM-Impulsfolge um, die eine Folge von vinär codierten Zahl-Wörtern enthält, von denen jedes Wort die Angabe einer Anzahl von Delta-Modulationsimpulsen enthält, die dazu dienen, die Eigenschaft des Analogsignals während eines vorgegebenen DPCM-Qperationsintervalls zu definieren.

Der DPCM-Codierer 12 wird in seiner Wirkungsweise durch eine Zentraleinheit des Systems und einen an sich bekannten Taktgenerator gesteuert, der in Fig. 1 schematisch als

2 09853/1051

getaktete Steuerung 13 dargestellt ist. Die letztgenannte Steuerung stellt -Ausgangssignale unterschiedlicher Frequenz bereit, die jedoch synchron zueinander sind und die für die Steuerung der verschiedenen Funktionen des DPCM-Codierers 12 verwendet werden. Die Signalwortfolge der DPCM-Ausgaben wird in der Form von Bit-Serien über eine Übertragungsleitung 16 auf ein digitales Bearbeitungssystem gegeben, das im einzelnen nicht gezeigt ist. Ein solches System enthält indessen wenigstens ein digitales Filter, das in Be zug auf die binär codierten Signalwörter aus einer Codierergruppe von der Art des DPCM-Codierers 12 auf Zeitteiler-Basis arbeitet. Beispielsweise werden in einem zentralen Fernsprechvermittlungsamt verschiedene Leitungsüberwachungsfunlctionen, z.B. Ton-und Wählimpulserfassung, durch dieses Filter ausgeführt.

^e oben erwähnten DPCM-Zählwörter können auf einen DPCM-De codierer 17 gegeben werden, in dem Funktionen, die umgekehrt zu denen sind, welche im DPCM-Codierer ablaufen, durchgeführt werden, um das ursprünglich von der Quelle 10 zugeführte Analogsignal mit großer Genauigkeit wieder herzustellen.

209853/1051

Dieses Signal wird von dem DPCM-Decodierer 17 auf eine analoge Ausgabe schaltung 18 für die weitere Nutzanwendung gegeben.

Betrachtet man nun die verschiedenen Funktionen, welche das DPCM-System gemäß Fig. 1 ausführt, etwas genauer, so erkennt man, daß der DPCM-Codierer 12 einen Delta-Modulator 19 enthält. Dieser Modulator empfängt das bandbegrenzte Analogsignal auf einem Eingang einer herkömmlichen Signalvergleicherschaltung 20 ;ie letztgenannte Schaltun- g kanu jede beliebige bekannte Schaltungsanordnung sein, die zwei Signale an zwei verschiedenen Eingangsanschlüssen empfängt und an einem Ausgangsanschluß einu identifizierbare Signaländerung erzeugen kann, die angibt, welches der beiden Eingangs signale größer als das andere Eingangssignal ist.

Im Delta-Modulator 19 empfängt der Vergleicher an seinem anderen Eingangsanschluß die analoge Signalausgabe eines Integrators 21. Somit nimmt der Ausgang des Vergleichers

209853/1051

jedesmal dann, wenn das Eingangssignal der Quelle 10 das Eingangssignal vom Integrator 21 hinsichtlich der Höhe tiberschreitet, einen ersten Spannungsbetrag an, der den Eingangssignalunterschied anzeigt. Wenn das Ausgangs signal des Integrators größer ist, nimmt das Ausgangs signal des Vergleichers einen zweiten Spannungswert an.

Das Ausgangs signal des Vergleichers wird dazu verwendet, eine Flip-Flop-Schaltung 22 vom sogenannten D-Flip-Flop-Typ zu steuern. Die letztgenannte Schaltung wird von periodischen Taktimpulsen mit der Delta-Modulator-Abtastfrequenz f beaufschlagt, die von der getakteten Steuerung 13 auf eine Übertragungsleitung 23 gegeben werden. Eine Ve rzögerungsschaltung 15 für die Ve rzögerung um eine halbe Taktperiode gibt die Impulse f der Übertragungsleitung 23 verzögert auf den Integrator 21. Im Flip-Flop 22 sind Eingangs schaltungen vorgesehen, so daß das Flip-Flop auf die Signale an seinem D-Eingang nur während der Vorderflanke jedes Taktimpulses an seinem C-Eingang anspricht. Während dieses Zeitraumes wird das Flip-Flop in den einen

209853/1051

oder den anderen seiner stabilen Zustände gesetzt, die von dem Pegel des Signals am D-Eingang abhängen, sowie von dessen Betrag im Verhältnis zum S ehalt sch well wert der Flip-Flop-Schaltung. So beinhaltet der binäre EINS-Ausgang der Flip-Flop-Schaltung 22 eine Folge von rechteckigen Signalabweichungen mit einer relativen Einschaltdauer, die von dem Charakter des Analogsignals aus der Quelle 10 abhängt. Diese Aiisgabeimpulsfolge aus der Flip-Flop-Schaltung 22 ist die Darstellung des Delta-Modulator-Ausgangssignals des Analogsignals aus der Quelle 10.

Fig. 5, in der alle Signalfolgen relativ zu einer Bezugslinie dargestellt sind, zeigt den Takt f und die Impulsdiagramme der Delta-Modulator-Impulsfolge. Ein Taktimpuls zum Zeitpunkt t verursacht einen positiven Impuls am Ausgang der Flip-Flop-Schaltung 22. Eine Übertragungsleitung 26 im Delta-Modulator 19 schaltet den Ausgang der Flip-Flop-Schaltung 22 an den Eingang des Integrators 21, um eine Ladebestimmungsschaltung 27 zu aktivieren, die den Ladezustand eines integrierenden

209853/1051

Kondensators 28 steuert. Die Schaltung 27 ist vorteilhaft ein Stromgenerator, der einen festen Ladungsbetrag auf den Kondensator 28 gibt, und zwar mit einer Polarität, die durch die Ausgabe des Flip-Flops 22 während jeder Periode des Taktsignals f bestimmt wird. Die Schaltung 27 wird im Ausführungsbeispfel durch den verzögerten Taktimpuls f ' getaktet. Ein solcher verzögerter Impuls ist in Fig. 5 zwischen den Zeiten t und t gezeigt. Die Ausgabe der Schaltung 27

JL et *

ist positiv bei positiv-gehender Ausgabe aus der Flip-Flop-Schaltung 22, während sie beim Fehlen eines positiv-gehenden Impulses von der Flip-Flop-Schaltung 22 negativ ist, um die Ladung am Kondensator 28 zu vermindern. Die Fig. 5 zeigt einen Teil der SpannungsSchwankungen am Kondensator 28 bei verschiedenen Impulsintervallen bzw. bei fehlenden Impulsen am Ausgang des Deltamodulators.

Ladungsbestimmungsschaltungen dieser Art sind bereits bekannt; ein Ausführungsbeispiel ist in dem Aufsatz mit dem Titel "Delta Modulation for Telephone Transmission and Switching Applications" von R. R. Laane und B. T. Murphy gtizei^t. Dieser Aufsatz ist auf den Seiten 1013 - 1031 in

Band 49 Nr. 6 (Juli-August 1970) von The Bell System Technical Jornal abgedruckt. Zwei weitere Ausführungsformen einer Ladebestimmungsschaltung werden an dieser Stelle noch später unter Bezugnahme auf die Fig. 3 und 4 beschrieben.

Die Ausgangsimpulsfolge des Delta-Modulators wird auch durch ein Koinzidenzglied 29 auf den Zähleingang eines Zählers 30 getaktet. Diese Impulsfolge ist in Perioden von jeweils M

N Impulszeiten unterteilt, wobei M vorteilhaft 2 ist. Der Zähler 30 ist dann ein N-stufiger Binär zähler, N kann jede reelle positive ganze Zahl sein, die größer als 1 ist. In der dargestellten Ausführung ist N zu acht gewählt. Das Koinzidenzglied 29

N
ist - mit Ausnahme bei der 2 ten Ausgabe - während aller Ausgaben teilweise durch einen weiteren N-stufigen Zähler 31 vorbereitet, der mit der Deltamodulations-Abtastfrequenz f von einem Ausgang der Steuerung 13 beaufschlagt wird. Ein weiteres Startsignal f von der f -Taktleitung 23 wird durch ein NICHT-UND-Glied 24 bereitgestellt. Auf diese Weise hat die Flip-Flop-Schaltung 22 im DeIta-Modulator 19 jedesmal

."(υ j π :/

beim Erscheinen einer Rückflanke eines f -Taktimpulses einen positiven Ausgang, z. B. hat das Glied 29 zurzeit t. einen positiv ansteigenden Ausgang, wie es in Fig. 5 gezeigt ist. Der Zähler 30 wird dabei um einen Schritt fortgeschaltet.

In den Zähler 31 ist eine Zählfeststellungslogik bekannter Art

N eingebaut, die während jeder der ersten 2 -1 Zähl Stellungen, die von dem Zähler 31 bei jedem Zählzyklus gespeichert werden, eine positive Spannung auf eine Leitung 32 gibt, um das oben erwähnte Vorbereitungs signal an das Glied 29 zu geben. Am Ende

N jedes Zählzyklus des Zählers 31 wird der 2 te Impuls, z.B.

der 256. Impuls, der durch den vollständigen Null zähl er stand des Zählers 31 in Fig. 1 dargestellt wird, auf eine Leitung 33 gegeben, und zwar zu Zwecken, die im folgenden noch beschrieben

werden. Ein solcher 2 te Impuls ist zum Zeitpunkt t,. in

Fig. 5 gezeigt.

Der Zähler 30 zählt in binärer Form die Anzahl der Ausgangs-

N impulse des Delta-Modulators während der ersten 2 -1 Impuls-

209853/1051

zeiten einer Zählperiode. Während der Zähler 30 im DPCM-System arbeitet, wird die binär codierte Signaldarstellung einer Zahl in Bit-paralleler Form auf eine Gruppe von N-Leitungen 36 dargestellt, welche diese Darstellung auf Eingangsanschlüsse eines N+l-stufigen Schieberegisters 37 geben. Die Leitungen 36 werden von den N Bitstellen des Zählers 30 auf die N höchstwertigen Bitstellen des Registers 37 gegeben.

Es ist ersichtlich, daß der Zähler 30 nur zum Hochzählen verwendet wird, um dann wieder periodisch zurückgesetzt zu werden. Sowohl die positiv ansteigenden als auch die negativ fallenden Analogsignalabweichungen werden gespeichert, weil die vollständige Zählung im Zweier-Komplementär-Zählsystem mit invertiertem Vorzeichen-Bit entspricht. Dies ist vorteilhaft, weil viele Digitalfilter, die z. B. für die überwachende Signalverarbeitung zwischen dem DPCM-Codierer 12 und dem Decodierer 17 vorgesehen sind, auf einer arithmetischen Zweier-Komlement-Basis arbeiten. Falls das Analog-

209853/1051

signal in einem DPCM-Zählintervall alle negativ ansteigenden Abweichungen beinhaltet, , dann erscheinen keine Ausgangsimpulse am Delta-Modulator und der Zähler 30 speichert einen Zählerstand null. Falls alle positiv ansteigenden Abweichungen eingeschlossen sind, gibt der Modulator eine gleichförmige positive Spannung ab und der Zähler 30 speichert einen Zählerstand 255. Konfigurationen dazwischen erzeugen Zwischenstellungen. Ein flach verlaufendes Analogsignal, z. B. wenn kein We chsel größer als der Schwellwert des Flip-Flops 22 ist, veranlaßt den Delta-Modulator, über und unter dem
Analogwert zu pendeln und abwechselnd Impuls- und Nicht-Impuls-Intervalle in der Ausgabeimpulsfolge zu erzeugen und einen Zählerstand von ungefähr 127 auf dem Zähler 30 zu speichern.

Die Ausgabe des Zählers 30, die so arbeitet, wie es gerade beschrieben wurde, enthält die tatsächliche Impulszahl-Information in den 7 geringstwertigen Bit-Steilungen und die Vorzeicheninformation in der höchstwertigsten Bit-Stellung. Ein 9. Bit wird dem Zählerausgang in einer neuen niedrigstwertigen

209853/1051

Stellung hinzugefügt, damit - wie im folgenden noch beschrieben wird - ein voller Zählerumlauf von 256 bei jeder Polarität erreicht wird.

N
Der 2 -Impuls wird periodisch vom Zähler 31 auf die Leitung 33 gegeben, um das UND-Glied 34 - beispielsweise zur Zeit t. in Fig. 5 - in die Lage zu versetzen, den invertierten Takt

f auf den Eingang C einer v/eiteren Flip-Flop-Sehaltung 39 vom D-Typ auf nicht gezeigte Eingangs glieder, die mit den verschiedenen Stufen des Schieberegisters 37 verbunden sind, zu geben. Das Flip-Flop 39 tastet den Ausgang des Modulators

N 19 während der Vorderflanke jedes 2 ten vom Zähler 31 kommenden Impulses. Jene Eingangsglieder lassen Signale von der Leitung 36 und von der Flip-Flop-Schaltung 39 durch, um solche Stufen als Binärsignale darzustellen, die den Bedingungen der N-geringstwertigsten Stufen des Zählers 30 und dem binären EINS-Ausgang der Flip-Flop-Schaltung 39 entsprechen. Zu der Zeit, nach welcher der 256. f -Impuls beendet ist, haben sich die neuen Signalbedingungen im

? 0 9 ß 5 3 /1 0 5 1

Register 37 stabilisiert., und sie werden dort festgehalten, wenn der Impuls aaf der Leitung 38 ändert. Danach beginnt der erste f -Impuls des nächsten DPCM-Zählzyklus, und das Glied 34 wird gesperrt, während das Glied 29 vorbereitet wird, so daß, wenn die invertierte Form f des ersten Taktzeit signals später vom Negationsglied 24 am Glied 29 ankommt, der Zähler 31 erneut bereitgestellt ist. Bevor jedoch eine solche Bereitstellung stattfindet, hat sich der Zähler 31 infolge des ersten f -Impulses in seinen ursprünglichen 2 -Stand gesetzt und die Ausgabe des UND-Gliedes 25 hat den DPCM-Zähler 30 unter der Voraussicht des neuen Zählzyklus zurückgesetzt.

Das Komplement derselben Ausgabe, die gerade bei der Flip-Flop-Schaltung 39 erwähnt wurde, wird dazu verwendet, eine Änderung der Arbeitsweise des Integrators 21 zu veranlassen, indem ein Signal an eine weitere Ladebestimmungsschaltung gelegt wird. Der Takt wird in vorteilhafter Weise bei einigen

N
Ausführungsformen von dem 2 -Ausgang des Zählers 31 über die Leitung 33 abgeleitet. Die Schaltung 42 weist zweckmäßigerweise

2098 53/1051

einen Ausgang auf, der dem Kondensator 28 eine Ladung 2 zuführt, die im Vergleich mit dem Ladungsausgang der Lade-

bestimmungsschaltung 27 für die 2 te Zählphase im entgegengesetzten Sinn verbunden wird. Die Richtung des ~- Ladungs-

Ci

ausgangs wird durch die Flip-Flop-Schaltung 39 bestimmt.

Wenn etwa ein Ausgangsimpuls des Delta-Modulators in der

2 ten Phase eines Zählzyklus erscheint, wird die Flip-Flop-Schaltung 39 gesetzt und veranlaßt, daß eine binäre EINS in die geringstwertigste Stufe des Registers 37 eingegeben wird und daß ein negatives )~- Signal von der Schaltung 42 abgegeben

Ci

wird, um zur selben Zeit die positive Q-Ausgabe der Schaltung 27 teilweise wieder zu beseitigen.

Der durch die Ladebestimmungs schaltung 42 bewirkte tatsächliche

N
Anderungseffekt kann in derselben 2 ten Zählphase einer DPCM-Zählperiode beendet werden, in der er begonnen wurde.

N Er kann auch über diese Phase und die ersten 2 -1 Phasen der nächstfolgenden DPCM-Zählperioden beendet werden. Einzelheiten der alternativen Verfahren für die Steuerschaltung

209853/1051

werden später unter Bezugnahme auf die Fig. 3 und 4 diskutiert.

Dem Integrationskondensator 28 in dem Integrator 21 ist ein Widerstand 43 parallel geschaltet, damit Störkondensatorladungen, die von den Störstrahlungen der Umgebung herrühren können, von dem Kondensator 28 abgeleitet und verteilt werden, weil sie nicht durch die Ladungsbestimmungs schaltungen ersetzt werden. Dadurch bleiben die Integratoren im Codierer und im Decodierer im Takt. Bei einer Ausführungsform, die ein DPCM-Wort mit einer 32 Kilo-Abtastfrequenz aus dem Register 37 aufweist, wurde eine Zeitkonstante von ungefähr 200 Mikrosekunden für den Kondensator 28 und den Widerstand 43 vorgesehen. Dementsprechend ist die Zeitkonstante des Kondensators 28 und des Widerstands 43 gewöhnlich wesentlich größer als die DPCM-Zählperiode.

Es wurde gefunden, daß dann, wenn die Delta-Modulator Integration periodisch abgeändert wird, und zwar so wie es

209853/1051

oben im Zusammenhang mit dem DPCM-Codierer 12ausgeführt wurde, die Delta-Modulations-Abtastfrequenz f ungefähr die Hälfte von der Frequenz sein kann, die sonst erforderlich wäre, .damit das Signa-/Störspannungsverhältnis im Ausgangs signal des Codierers 12 einen angemessen hohen Wert annimmt, um den DPCM-Codierer 17 mit einer praktischen Toleranzgenauigkeit zu betreiben. Obwohl das Konzept der adaptiven Delta-Modulation eine Änderung eines Schrittmaßes einer Delta-Modulations-Integration vorsieht, um ein analoges Kurvenüberschwingen zu vermeiden und obwohl PCM-Systeme dieAddition von quantisierten Größen vorsehen, um das Quantisierungsgeräusch auf ähnliche Weise zu vermindern, entspricht kein Konzept der Methode, in der das Maß der Schrittänderung und der Wortgröße des DPCM-Ausgangssignals bei der Erfindung geändert werden.

Der Grundgedanke dieser letztgenannten Änderung in einem DPCM-System kann unter Be zugnahme auf das Diagramm der Fig. 2 besser verstanden werden, in dem die Ladungsspannungsbeträge des Kondensators 28 den DPCM-Impulszahlen 4, 5 und

209863/1051

entsprechen, die im linken Teil des Diagramms dargestellt sind.

Es kann gezeigt werden, daß bei früheren DPCM-Systemen, die einen Vorwärts-Rückwärts-Zähler für die Erzeugung eines DPCM-Ausgangsworts aufweisen, der mögliche Fehlerbereich bei der letzten Zählung bei einem Zyklus zwei Zählerstellungen beträgt. Dies beruht auf der Tatsache, daß die Summe der Vorwärts- und Rückwärts-Zähl st eilungen immer entweder ungerade oder gerade sein muß, und zwar in Abhängigkeit davon, ob die vollständigen Zählphasen pro Zyklus Ungerade bzw. Gerade sind. Eine ähnliche Situation liegt vor, wenn eine Zweier-Komplement-Annäherung zum Zählen verwendet wird.

Ein derartiger Fehlerbereich ist schematisch in Fig. 2 durch

N den Kasten 46 um den Zählerstand 5 während der Zählphase 2 -1 dargestellt. Bei der vorliegenden Erfindung ist der mögliche Fehlerbereich - bei Ausschnitten von Analogsignalen mit verhältnismäßig kleiner Steigung, wo der Delta-Modulator um den analogen Wert tastet - durch die Annahme reduziert, daß die

209853/1051

Signalrichtung, die in der 255. Phase erfaßt wird, nicht bis in die 256. Phase bestehen bleibt. Es wird weiterhin angenommen, daß nur eine kleine Änderung der erwähnten geringen Steigung vorliegt, so daß ein effektiver Signalwechsel des Modulatorausgangs von nur einer Hälfte des gewöhnlichen Betrags zugelassen wird, um für diese 256. Phase gespeichert zu werden. Die letztere wird beendet, indem der gewöhnliche volle Schritt hinzugefügt und teilweise um einen halben Schritt vermindert wird. So ist in Fig. 2 die Ladung und Zählung der 256. Phase, die einem Wechsel von vier auf fünf folgt, tatsächlich nur eine Ladung von fünf und ein Halb. Auf ähnliche Weise wird die 256. effektive Phasenladung, wenn die 255. Phasenlage von sechs auf fünf vermindert' wurde, weiterhin auf nur vier und ein Halb vermindert. Eine Auswirkung der letzten Art ist in Fig. 5 nach der Zeit t gezeigt, wo ein getaktetes Ladungsteilungssystem eine Kondensatorspannung erzeugt, um eine tatsächliche Änderung von nur einem halben Schritt vorzunehmen, wie es durch die gestrichelte Linie der Kurve dargestellt ist.

20985 3/1051

Das Ergebnis des vorbeschriebenen Verfahrens ist ein effektiver möglicher Fehlerbereich von nur einem Zählerstand, so wie es durch den Kasten 47 in der 256. Phase angedeutet ist. Der Ausdruck "effektiv" ist deshalb verwendet, weil - obwohl dies der wirkliche Fehlerbereich für die angenommene, im wesentlichen flachen Analogsignalkonfiguration ist - der mögliche Fehlerbereich für einen plötzlichen, großen Signalsprung viel größer ist. Indessen ist das Auftreten des letzteren für das Signal-/Störspannungsverhältnisses von verhältnismäßig geringer Bedeutung, weil ein Fehler von zwei oder drei Zählerstellungen bei der sich ergebenden extrem kleinen oder extrem großen D P CM-Zähler st ellung für praktische Zwecke gegenüber der Rückumwandlung in ein Analogsignal verschwindet.

Die Ausgangsinformation vom DPCM-Codierer 12 wird durch das Schieberegister 37 in Bit-serieller Form durch einen Schiebetakt ausgegeben, der von einer Impulsfolge f der Steuerung 13 geliefert wird. Die verwendete Schiebefrequenz

209853/1051

wird durch die widerstreitenden Forderungen bestimmt, eine niedrige Ausgangswort-Abtastfrequenz zum Zwecke einer größtmöglichen Zeitteilungsvervielfachung in den verarbeitenden -Schaltungen zwischen dem DPCM-Codierer 12 und dem DPCM-Decodierer 17 zu ermöglichen und eine hohe Abtastfrequenz zu haben, um den Bau und den Entwurf eines Bandfilters 11 zu erleichtern. Die Bedeutung dieses letzten Faktors wird deutlich, wenn man berücksichtigt, daß für jede analoge Signalquelle ein Bandfilter und ein vollständiger DPCM-Codierer 12 (ohne Verzögerung 15 und Glieder 24 und 34) vorgesehen werden müssen, weil jede Eingangsleitung in die verarbeitende Einrichtung gemultiplext werden kann. Es soll hier bemerkt werden, daß das Filter 11 auch dazu dient, hochfrequente Störungen auszuschalten! die sonst nach dem Abtastvorgang in dem DPCM-Codierer 12 innerhalb des interessierenden Analog-Signalbandes am Ausgang des DPCM-Decodierers 17 erscheinen können.

Es ist offenkundig, daß jedes Zählwort in kürzester Zeit am Beginn jeder neuen DPCM-Zählperiode aus dem Schiebe-

209853/1051

register 37 geschoben wird. Andere Wörter von anderen, nicht gezeigten Codierern werden dementsprechend in vorteilhafter Weise in zeitmultiplexer Form auf die Leitung 16 gegeben, bevor es notwendig wird, ein neues Wort aus dem gezeigten Register 37 zu schieben.

Die Multiplex-Signale auf der Leitung 16 werden durch nichtgezeigte Einrichtungen ent schachtelt, damit jeder Decodierer - von dem nur der eine Decodierer 17 gezeigt ist - nur auf die Signale von einem Codierer anspricht. Zusätzlich zu den DPCM-Signalen auf der Leitung 16 empfängt der DPCM-Decodierer 17 von der Steuerung 13 und dem Zähler 31 die Taktimpulse f , die Schiebeimpulse f und das Rücksetzsignal vom UND-Glied 25. Der verzögerte taktimpuls f ' kann ebenfalls zugeführt werden. Die DPCM-Signale werden in ein Re gister 80 geschoben und dann in Bit-paralleler Form durch das Rücksetzsignal auf der Leitung 84 auf ein Eingangspuffer Register 81 übertragen.

209853/1051

Ein binärer Frequenz-Vervielfacher 82 wird am Ende jedes DPCM-Wortes durch das Signal vom UND-Glied 25 zurückgesetzt, so daß er von den parallelen Ausgängen des Registers 81 eine mindestens angenäherte Form der Delta-Modulator-Ausgangsimpulsfolge, die von dem Modulator 19 erzeugt wurde, erzeugen kann. Die erzeugte Impulsfolge wird in Bit-serieller Form auf einen Integrator 83 gegeben, der in vorteilhafter Weise von ähnlicher Art wie der Integrator 21 im Codierer ist. Eine Leitung 86 koppelt zweckmäßigerweise einen oder mehrere der geringstwertigen Bits in das Register 81, um eine ergänzende Kontrolle für den Integrator 83 zu haben, ähnlich wie die Kontrolle, welche in dem DPCM-Codierer 12 durchgeführt, wird. Ein Bit oder mehrere Bits können so ausgewertet werden, und beim gegenwärtigen Stand der Technik hat sich die Verwendung von zwei Bits als geeignet herausgestellt, einen vorteilhaften Teil des im ganzen Möglichen darzustellen. Indessen ist es nicht nötig, daß die Anzahl der Bits, die in dem Decodierer verwendet wird, mit der Anzahl der in dem Codierer verwendeten Bits übereinstimmt. \

209853/1051

In Fig. 3 ist ein Integrator mit Ladungsbestimmungsschaltungen gezeigt, die die Funktionen der Q-Schaltung 27 und der ^-Schaltung 42 in dem DPCM-Codierer 12 kombinieren. Dieselbe Schaltung wird auch vorteilhaft für den Integrator 82 verwendet. Diese Schaltung in Fig. 3 erfordert keine Taktsteuerung. Eine Impulsfolgeeingabe vom Delta-Modulations-Typ, z.B. eine solche, wie sie vom Ausgang jeder Flip-Flop-Schaltung 22 oder vom binären Frequenz-Vervielfacher 82 in Fig. 1 geführt werden, ist unter Bezugnahme auf Erde, auf die Basiselektrode eines p-n-p-Transistors 48 gegeben. Diese Impulsfolge steuert das Maß der Stromleitung des Transistors. Die Kollektorelektrode des Transistors 48 ist geerdet, und der Strom mit positiven Vorzeichen ist aus der Quelle 49 über den Widerstand 50 an die Emitter-Elektrode geführt. Die Quelle 49 ist - in Übereinstimmung mit der üblichen schematischen Schreibweise schematisch durch ein eingekreistes Pluszeichen dargestellt, wobei ein eingekreistes Polaritätszeichen am Leitungspunkt die Verbindung eines entsprechenden Spannungsquellenanschlusses dieser Polarität mit dem Punkt anzeigt, während der Quellen-

209853/1051

anschluß der entgegengesetzten Polarität mit Erde verbunden ist. Diese schematische Darstellung ist in den Fig. 3 und 4 der vorliegenden Anmeldung verwendet.

Ein weiterer p-n-p-Transistor 51 ist mit seiner Emitterelektrode mit der Emitterelektrode des Transistors 48 verbunden und mit seiner Kollektorelektrode über den Anschluß 52, über die Kollektor-Emitterstrecke eines n-p-n-Transistors 53 und über den Widerstand 56 mit einer Quelle 57 negativen Potentials gekoppelt. Die Basiselektroden der Transistoren 51 und 53 sind mit den Quellen 58 bzw. 59 verbunden, die positive bzw. negative Potentiale aufweisen. Die Quellen 58 und 59 setzen die Transistoren 51 und 53 auf feste Stromleitungswerte, die durch die Potentiale an den Emitterelektroden der beiden Transistoren bestimmt werden. Dementsprechend arbeiten diese Transistoren 51 und 53 an Stromquellen.

Ein positiver Delta-Modulations-Signalimpuls an der Basis des Transistors 48 bringt diesen Transistor in den nichtleitenden

209853/1051

Zustand und läßt zwei Stromeinheiten in den Emitter-Kollektor Pfad des Transistors 51 fließen. Eine dieser Stromienheiten wird durch die Beschaltungen des Transistors 53 absorbiert und die andere fließt in den Integrationskondensator 28, um eine Ladungseinheit Q in diesen Kondensator zu geben. Die Potentiale der Quellen und die die Transistoren vorspannenden Widerstände werden so ausgewählt, daß eine Stromeinheit eine Amplitude aufweist, die die gewünschte Ladungsmenge Q eines Schritts auf den Kondensator 28 innerhalb eines Zeitintervalles gibt, das einer Taktperiode entspricht; z. B. t ~t in dem Kurveridiagramm für das Taktsignal f in Fig. 5.

Wenn das Delta-Modulationssignal, das dem Transistor 48 zugeführt wird, keinen positiv ansteigenden Impuls aufweist, wenn es z. B. auf Erdpotential liegt, so kann der Transistor 48 die beiden Stromeinheiten vollständig vom Transistor 51 weg und umleiten. Dementsprechend wird dem Transistor 51 Strom weggezogen, und er fällt in den nichtleitenden Zustand. Indessen ist der Transistor 53 immer noch leitfähig und

209853/1051

- beim Ausbleiben der Stromeinheit, die er vom Transistor 51 empfing - nimmt er nun seine Stromeinheit durch Entladen des Integrationskondensators 28 auf. Diese Entladung dauert so lange an, wie das Delta-Modulationssignal an der Basis des Transistors 48 auf niedrigem Pegel bleibt. Es kann dann festgestellt werden, daß die Ladung am Integrationskondensator 28 um die Menge Q während jedes Delta-Modulator Abtastintervalls vermindert wird, wenn das Delta-Modulator-Außgangssignal auf einem niedrigen Pegel ist, und daß die Ladung um eine Menge Q während jedes Delta-Modulator-Abtastintervalls zunimmt, wenn das Modulator-Ausgangssignal auf hohem Pegel steht.

Immer noch unter Betrachtung der Fig. 3 ist der Widerstand der parallel zum Integrationskondensator 28 liegt, in zwei kleinere Widerstände 43a und 43b geteilt, die in Serie zum Kondensator 28 miteinander verbunden sind, damit der Integrator - wie oben angedeutet - eine Verlust charakteristik hat. Der Widerstand 43b ist sehr viel kleiner als der Widerstand

209853/1051

43a; er ist auch kleiner als ein weiterer Widerstand 60, der in Se rie mit dem binären NULL-Ausgang des Flip-Flops 39 in Fig. 1 und einem gemeinsamen Anschlußpunkt 45 in der Serienverbindung zwischen den Widerständen 43a und 43b geschaltet ist. Die beiden letztgenannten "Widerstände haben einen Gesamtwiderstand, der dem Widerstandswert des Widerstands 43 in Fig. 1 entspricht. Die Widerstandswerte der Widerstände 43b und 60 sind aufeinander und auf die Aus- £.-.'.■:-. -^spannung abgestimmt, die von der Flip-Flop-Schaltung 39 ankommt, so daß die vom Integrationskondensator 28 ermittelte Stromverteilungskonfiguration um einen Betrag geändert wird, der die Ladung am Kondensator 28 durch die Menge ~- während einer Zeitperiode verändert, die gleich dem DPCM-Zählzyklus des Systems ist.

Ip einer anschaulichen Anordnung der Schaltungselemente, in der ein Strom von ungefähr 1 Milliampere über den Widerstand 56 geführt ist, hat die Quelle 62 eine Ausgangsspannung von 7, 5 Volt und das Flip-Flop 39 führt auf den Widerstand 60

209853/1051

Spannungen von ungefähr 0, 5 Volt und 4, 5 Volt für seine EINS- bzw. NULL-Zu stände, wobei die Elemente vorteilhaft folgende Werte haben:

Kondensator 28 0, 02 Mikrofarad

Widerstand 43a 10. 000 Ohm

Widerstand 43b 100 Ohm

Widerstand 60 10. 000 Ohm

Widerstand 61 30. 000 Ohm

Ist. der zusätzliche Widerstand 68 vorgesehen, so muß der Widerstand 61 entsprechend in seinem Wert herabgesetzt werden. Falls am binären EINS-Ausgang der Flip-Flop-Schaltung 39 ein Großsignal (L-Signal) ansteht, das anzeigt, daß das Delta-Modulations-Ausgangssignal ein Großsignal ist, veranlaßt der von dieser Flip-Flop-Schaltung über die Widerstände 60 und 43b fließende Strom, daß die vollständige Ladung am Kondensator 28 um r^ vermindert wird. Diese Verminderung beseitig; teilweise die Ladungsänderung auf demselben Kondensator, die von demselben

209853/1051

Delta^Modulations-Signal beeinflußt wird, das auf die Basiselektrode des Transistors 48 geführt ist* Auf ähnliche Weise nimmt die Ladung auf dem Kondensator 28 um die Ladungsmenge -^f- zu, wenn die Flip-Flop-Schaltüng 39 ein Kleinsignal (O-Signal) erzeugt, um die Abnahme dieser Ladung teilweise zu beseitigen, die von demselben Modulator-Signal herrührt, das an der Basiselektrode des Transistors 48 erscheint. Ein einstellbarer Widerstand 61 verbindet eine Quelle 62 negativen Potentials mit dem gemeinsamen Anschlußpunkt 65, um Strompegel zu trimmen, damit sich die positiven und negativen ^p -Effekte, die gerade beschrieben wurden, ausgleichen.

In dem Integrator 83 des De codierers 17 kommt die Eingabe auf den Widerstand 60 in Fig. 3 von der niedrigstwertigen Bitstellung des Registers 81 in Fig. 1. Die Eingabe an die Basiselektrode des Transistors 48 wird vom binären Frequenzvervielfacher 82 herangeführt. Die mit der zweitniedrgsten Bitstellung des Registers 81 kann auch vorteilhaft direkt mit dem Integrator ^ 83 verbunden werden, anstatt über den Vervielfacher 82.

20-98 S3/1051

In diesem Fall wird das Signal über einen Widerstand 65 in Fig. 3 auf denselben gemeinsamen Anschlußpunkt 45 geführt, um den im Integrator vorgesehenen Entnahmeeffekt zu unterstützen. Ein "X" in Fig. 3 zeigt die letztgenannte Ve rbindungsmöglichkeit in schematischer Form. Wenn der Widerstand 65 zusätzlich angeschlossen ist, ist keine Veränderung der anderen Widerstände oder Spannungsquellen erforderlich. Indessen müssen der Widerstand 65 und alle anderen auf ähnliche Weise zusätzlich angefügte Widerstände nach dem Widerstand 60 ausgerichtet sein, so daß sie mit dem Widerstand 60 eine relative binäre Bewertung der zweitniedrigstwertigen Bitstellung mit dem größten Widerstandswert aufweisen.

In Fig. 4 ist eine getaktete Vorrichtung des ladungsbestimmenden Teils des Integratorkreises gezeigt, wie er gerade im Zusammenhang mit Fig. 3 beschrieben wurde. Die Schaltkreiselemente in Fig. 4, die denen von Fig. 3 entsprechen, weisen dieselben oder ähnliche Bezugszeichen auf. So beinhaltet in Fig. 4 die Grundoperation der Ladungsbestimmungsschaltung einen Einheitsstrom-

209853/1051

! fluß durch den Transistor 51 vom Anschlußpunkt 52 auf den

! Integrationskondensator 28. Dieser Stromfluß tritt dann auf,

ι . wenn der Transistor 53 gesperrt ist. Ist der Transistor 51 ί gesperrt, so ist der Transistor 53 durchgeschaltet und vom

\ Kondensator 28 wird ein Einheitsstromfluß weggezogen, um

diese Zuführung aufrechtzuerhalten. In Fig. 4 wird die Strom-

\ Verteilungssteuerung dadurch realisiert, daß sowohl auf den

Transistor 51 als auch auf den Transistor 53 die Erde bezogenen : Impulsfolgesignale und Takt signale zugeführt werden. Die Delta-

Modulationsimpulsfolge wird an die Basiselektrode des Tran- - sistors 48 geführt, die - wie es bereits bei Fig. 3 beschrieben wurde - eine gemeinsame Emitter-Elektroden-Ve rbindung mit dem Transistor 51 hat. Dieselbe Impulsfolge wird jedoch außerdem noch in der umgekehrten Leitrichtung über eine entgegengerichtete Zehnerdiode 66 an die Basiselektrode des n-p-n-Transistors 67 geführt, dessen Emitterelektrode an der Emitterelektrode des Transistors 53 liegt. An die Kollektor-Elektrode des Transistors 67 ist Erde gelegt. Auf diese Weise sperrt ein positiver Impuls in der Ausgabeimpulsfolge des Delta-

209853/1051

Modulators den Transistor 48 und schaltet den Transistor 67 durch, so daß der angeschaltete Transistor 56 den nichtleitenden Transistor 53 vorspannt. Ein Kleinsignal ( Erde ) in der Ausgangsimpulsfolge des Delta-Modulators spannt den Transistor 48 leitend und den Transistor 67 nichtleitend vor.

Auf ähnliche Weise werden - wie in Fig. 5 gezeigt verzögerte Taktsignale f¹ durch die Schaltung 15 vorgesehen, um einen p-n-p-Transistor 68 und einen n-p-n-Transistor zu steuern, die eine gemeinsame Emitterelektrode mit den Transistoren 51 bzw. 53 haben. Jeder der Transistoren 68 und 69 ist mit seiner Kollektor elektrode mit Erde verbunden. Die Basiselektrode des Transistors 69 empfängt die verzögerten Taktimpulssignale f' über ein Negationsglied 70 und eine weitere, in Sperr-Richtung betriebene Zehner-Diode 71. Somit sind in diesem Falle die Transistoren 68 und 69 zur selben Zeit gesperrt und zur selben Zeit leitend. Wenn die

209853/1051

Transistoren 68 und 69 auf ein Gruridtaktsignal hin leiten, werdeii beide Transistoren 51 und 53 nichtleitend vorgespannt, ungeachtet des Zustandes des Delta-Modulator*· Signals.

Erscheint ein positiver, verzögerter Taktimpuls f' , so wird - wie bereits erwähnt - die Vorspannung von den Transistoren 68 und 69 weggenommen und die Ausgabe des Delta-Modulators steuert die Funktion der Ladungsbestimmungsschaltung. Somit sind die Spannungsquellen und die zur Vorspannung dienenden Widerstände zugeordnete Größen, die den gewünschten positiven oder negativen Ladungswechsel innerhalb einer Taktimpulsdauer beenden, z. B. in dem Zeitraum t₁ - t schneller als während einer Modulator-Impulszeit oder einer Zählerzyklusperiode, wie es in Fig. 3 der Fall war. Ein Kleinsignal des Modulators (Erde) auf der Leitung 26 sperrt die Transistoren 51 und 67, wie oben schon beschrieben. Der Transistor 53 zieht dann während des f '-Impulses seine Stromeinheit vom Kondensator 28 ab. Eine positive Ausgangs spannung des Modulators

209853/1051

ermöglicht es, dem Transistor 51, seine Stromeinheit aufzunehmen und schaltet den Transistor 53 weg.

Aus der vorangegangenen Beschreibung ist ersichtlich, daß in Fig. 4, wenn die Ausgangsimpulsfolge des Delta-Modulators ein Kleinsignal (Erdsignal) ist, die Kondensator spannung während jedes positiven Impulses des Impulszuges f' vermindert wird. Ist die Ausgangsimpulsfolge des Delta-Modulators positiv, &o nimmt die Kondensatorspannung bei jedem der verzögerten Taktimpulse zu.

Für den Fall, daß - wie in Fig. 3 gezeigt - die — Ladungsänderungsfunktion der Schaltung 42 durch die Stromeinspeisung am Widerstand 43 dargestellt wird, ist dieselbe Wirkungsweise mit der Ladungsbestimmungsschaltung der Fig. 4 angebracht. Ein solcher Wechsel kommt während einer vollen Zählerperiode vor und kann nicht ohne weiteres mit den wenigen Taktzyklen dargestellt werden, die in einer Zeichnung darstellbar sind.

2098 53/1051

Ansonsten wird die Funktion der Schaltung 42 durch eine andere Ladungsbestimmungsschaltung - wie sie in den Fig. 3 oder 4 gezeigt ist - realisiert, jedoch mit geänderten Schaltungskonstanten, um an den Kollektorelektroden von solchen Transistoren 51 und 53 Ausgangsstrom vorzusehen, die geeignet sind, die effektive ~r Ableitung in dem entsprechenden Zeit-

Ct

Intervall in Bezug auf den Ausgangsstrom an dem entsprechenden Ausgangspunkt der Schaltung 27 zu beenden. In diesem Falle haben die Schaltungen - wie in Fig. 1 angedeutet - einen gemeinsamen Anschluß 52.

209853/1051

Claims (3)

1. PATENTANSPRÜCHE

   Differentieller Puls-Code-Modulator mit einem Delta-Modulator für den Empfang eines Analog-Signals und die Ausgabe von Impulsfolgen in wiederkehrenden Impulsfolgeperioden, wobei jede Periode mehrere aufeinanderfolgende Impulszeiten enthält, in denen ein Impuls auftreten oder auch nicht auftreten kann; sowie mit einer Integrator-Schaltung in dem Delta-Modulator für den Empfang der Impulsfolgen, um das Analog-Signal wiederherzustellen,

   dadurch gekennzeichnet, daß eine Anzeigeschaltung (3.9) für die Anzeige, ob oder ob kein Impuls in der Impulsfolge in einer vorbestimmten Impulszeit gegen Ende der wiederkehrenden Impulsfolgeperioden vorliegt, vorgesehen ist, daß eine auf die Ausgabe der Anzeigeschaltung (39) ansprechende Änderungsschaltung (42) vorgesehen ist, die periodisch ein Signal an die Integrationsschaltung (21) anlegt, welches den Signal-reproduzierenden Vorgang

   209853/1051

   des Impulses in der vorgegebenen Impulszeit durch einen vorgegebenen Bruchteil eines solchen Vorgangs ändert.
2. 2. Differentieller Modulator nach Anspruch 1, dadurch gekennzeichnet, daß ein erster Zähler (30) für das Zählen der Anzahl der Impulse der Folge in

   N '

   2 -1 Impulszeiten jeder wiederkehrenden Periode vorgesehen ist, wobei eine solche Pe riode eine Dauer

   N
   von 2 -Impulszeiten aufweist und dieser erste Zähler eine N-Bit-Ausgabeanzeige seiner Zählstellung vorsieht, daß eine Vorbereitungsschaltung (33,. 34) vorgesehen ist, welche das Arbeiten der Anzeigeschaltung (39) während

   der 2 ten Impulszeit der Impulszeiten jeder Pe riode ermöglicht, daß die Änderungsschaltung (42) die Ausgabe des ersten Zählers (30) mit einer neuen niedrigstwertigen Bit-Anzeige versieht, die dem Zustand der Impulsfolge in der

   2 ten Phase entspricht und eine kombinierte (N + D-Bit-Zählanzeige macht.

   209853/1051
3. 3. Differentieller Modulator nach Anspruch 1, dadurch gekennzeichnet, daß die Integrator schaltung (21) einen Widerstand (43), einen parallel zu dem Widerstand (43) liegenden Kondensator (28) und einen Ladebestimmungskreis (27) aufweist, der auf die wiederkehrende Impulsfolge anspricht und die Arbeitsweise des Modulators in Schritten von vorgegebener Größe ändert.

   209853/1051

   ff

   Leerseite