DE2310267C2

DE2310267C2 - Digital/Analog-Umsetzer

Info

Publication number: DE2310267C2
Application number: DE2310267A
Authority: DE
Inventors: Tetsuo Ebina Kanagawa Ando; Hiroyuki Isehara Kanagawa Matsumoto
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1972-03-02
Filing date: 1973-03-01
Publication date: 1982-11-25
Also published as: NL7302951A; FR2174288B1; US3836906A; FR2174288A1; DE2310267A1; IT981087B; CA971276A; GB1422868A; JPS4890459A; JPS5644613B2

Description

65

Digital-Analog-Umsetzer gemäß Oberbegriff des

Anspruches 1 sind bekannt (US-PS 30 56 085,28 89 549, GB-PS 8 67 394). Bei den Umseuern mit Widerständen bzw. Stromquellen, die aus bipolaren Transistoren bestehen, deren Anzahl der der digitalen Eingangsbits besteht, ist die Größe eines jeden Widerstands bzw. einer jeden Stromquelle entsprechend dem digitalen Code der Eingangssignale bemessen, und die Widerstände bzw. Stromquellen werden in Abhängigkeit von den digitalen Eingangssignalen geschaltet, ur,: analoge Ausgangssignale zu erhalten. Die Umsetzer mit Widerständen sind für den Aufbau integrierter Schaltkreise zu kompliziert, da die Größe eines jeden Widerstandes bzw. deren Verhältnisse genau bestimmt sein müssen. Die Umsetzer mit Stromquellen aus bipolaren Transistoren sind ebenfalls für den Aufbau integrierter Schaltkreise zu kompliziert, vor allem dann, wenn andere Schaltkreise wie logische Schaltkreise mit MIS- oder MOS-Transistoren auf einem gemeinsamen Substrat hergestellt werden sollen.

Der Erfindung liegt die Aufgabe zugrunde, einen Analog/Digital-Umsetzer zu schaffen, der in einen integrierten Schaltkreis einbezogen werden kann.

Gelöst wird diese Aufgabe gemäß der Erfindung durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale. Zweckmäßige Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Bei diesem Schaltungsaufbau ist es möglich, MIS- bzw. MOS-Feldeffekttransistoren sowohl für die Ladungsübertragungselemente als auch für die Schaltelemente zu verwenden, die bei vielen logischen Schaltkreisen zur Anwendung gelangen, so daß der Umsetzer zusammen mit solchen logischen Schaltkreisen in IC-Technik herstellbar ist.

Die Erfindung wird nachstehend anhand der Fig. 1 und 2 beispielsweise erläutert. Es zeigt

F i g. 1 ein Schaltbild des Umsetzers und

Fig.2A bis 2H den Verlauf von Signalen zur Erläuterung der Arbeitsweise des i Jmsetzers der Fig. 1.

In F i g. 1 sind 1D, 2D, 3D, 4D,.. _n ND (wobei N eine positive ganze Zahl ist) jeweils Eingangsanschlüsse, auf die binäre Signale VL und VH als digitale Signale gegeben werden. Die Eingangsanschlüsse ID bis ND sind jeweils über die Quellen-Senken-Strecken von MIS- bzw. MOS-Feldeffekttransistoren \ET, 2ET, 3ET, 4ET,.., NET(wobei Neine positive ganze Zahl ist), die als Schaltelemente arbeiten, mit mehreren Kondensatoren IC, 2C,3C, 4C... /VC(wobei Neine positive ganze Zahl ist), verbunden, die erste Ladungsspeicherelemente bilden. Die Steuerelektroden der FETs l£Tbis NET sind gemeinsam mit einem Anschluß 6 verbunden. Wenn man hierbei die Kapazitätswerte der Kondensatoren IC bis NC mit O bis C bezeichnet, werden sie so ausgewählt, daß sie die Gleichungen C = 2C = 4(7 - 8C¹ erfüllen. Der Anschluß 6 ist über die Quellen-Senken-Strecke eines FETs 5, der ebenfalls als Schaltelement wirkt, mit der Steuerelektrode eines FETs 9 verbunden, der ebenfalls als Schaltelement wirkt, und ebenso mit einem Anschluß 15 eines Kondensators 7 als einem zweiten Ladungsspeicherelement. Dieser Anschluß 15 des Kondensators 17 ist über die Quellen-Senken-Strecken von Feldeffekttransistoren 1/Tbis NFT(wobei Weine positive ganze Zahl ist), die eine Ladungsübertragungseinrichtung bilden, mit den Kondensatoren lCbis NC verbunden. Daher ist die Anzahl del FETs IfT bis NFT gleich der der Kondensatoren IC bis NC. Jede Steuerelektrode der FETs 1 /Tbis NFThX mit einem gemeinsamen Anschluß

8 verbunden. Die Quellen- (bzw. Senkenelektrode 11 des FETs 9 ist über einen Lastwiderstand 12 geerdet und das an dein Widerstand 12 erhaltene Signal wird über eine Abtasttorschaltung 13 an einen Ausgangsanschluß 14 abgegeben. Die Senken- (bzw. Quellenelektrode 10 des FETs 9 ist mit einer Betriebsspannungsquelle -ι- Β verbunden. Das an dem Anschluß 8 erhaltene Signa¹. w;rri als riss Abtaststeuersigna! für die Abtasttorschaltung 13 verwendet Diese Abtasttorschaltung 13 wirkt als Einrichtung zur Ermittlung der Größe der in dem zweiten LadungSipeicherelement 7 gespeicherten Ladung.

Die Anschlüsse 6 und 8 erhalten Zweiphasen-Taktsignale Φ\ und <?2, wie sie die F i g. 2A bzw. 2B zeigen. Das Signal Φι wird auf den Anschluß 6 während der Perioden <i bis h, h bis It_n... gegeben, während das Signal Φ2 auf den Anschluß 8 während der Perioden t_} bis U, h bis fe, · - - gegeben wird.

Es wird nun die Arbeitsweise des Umsetzers für den Fall erläutert, daß ein binäres Signal beispielsweise auf die vier binären Eingangsanschlüsse ID bis AD gegeben wird, wobei auf Fig.2 Bezug genommen wird. In diesem Fail sind die Signale Φ,, Φ₂, VW und Vu die auf die Anschlüsse 6,8 und 1D bis 4D gegeben werden, bei der in F i g. 1 gezeigten Ausführungsform alle negativ.

Wenn angenommen wird, daß die binären Eingangssignale (z. B. die digitalen Codesign; Ie) V_H = 0 und Vl = 1 auf die Eingangsanschlüsse 1D bis 4D gegeben werden, wobei die Bedingungen erfüllt werden, daß XD = \,2D = 0,3D = 0und4D = I.umz. B.die Ziffer »9« anzuzeigen, werden die FETs 1 £Tbis 4£Tdurch das Signal Φ. leitend, dessen Spannung während der Zeitperiode t\ bis h -Vq ist; dadurch werden die Kondensatoren IC bis 4C in Abhängigkeit von den binären Signalen Vh und V_L geladen, so daß die Spannungen Vj bis V* der Kondensatoren 1 Cbis 4C Vu Vh, Vh und V_L (1,0,0,1) werden, wie die F i g. 2D bis 2G zeigen. Außerdem wird während der Zeitperiode f, bis h der FET5 ebenfalls durch das Signal Φ\ leitend und lädt den Kondensator 7 auf die Spannung -Vp+ K,(wobei V, den Spannungsabfall über dem FET 5 darstellt) an dem Anschluß 15 des Kondensators 7, wie Fig.2H zeigt. Während der folgenden Zeitperiode h bis /3 werden die FETs l£Tbis 4£Tund der FET 5 gesperrt und damit werden die Kondensatoren 7 und IC bis 4C in ihren Ladungszuständen nicht geändert. Während der Zeitperiode h bis U wird das Signal Φ2 mit der Spannung — Vp auf den Anschluß 8 gegeben, so daß die Spannung an dem Anschluß 15 zum Zeitpunkt h augenblicklich — 2 Vp+V, wird, wie Fig.2H zeigt. Da zu diesem Zeitpunkt die FETs IfTbIs NFT durch das Signal Φ₃ leitend werden, werden die in den Kondensator IC bis 4C und 7 gespeicherten Ladungen über diese FETs übertragen, und die Spannung an dem Anschluß 15 baut sich entsprechend der Größe der übertrjgtijen Ladungen auf. Die Größe der übertragen-,:!· Ladung während der Zeitperiode (3 bis U erhält man durcli Multiplikator! von

! V_H-(Vt-V,)\ bzw. I Vl-(Vo-V₁)]

mit den Kapazitätswerten der jeweiligen Kondensatoren IC bis 4C Außerdem wird der Kapazitätswert des Kondensators 7 gleich der oder größer als die Summe der Kapazifätswerte der jeweiligen Kondensatoren IC bis4Cgewähit.

Wie oben erwähnt wurde, ist entsprechend den Zuständen der Kondensatoren IC bis 4C während der Zeitperiode h bis h die Größe der übertragenen Ladung von dem Kondensator 7 bestimmt und die Kapazitätswerte der Kondensatoren IC bis 4C werden so bemessen, daß sie 1,2,4 und 8 sind, so daß die Größe der übertragenen Ladung von dem Kondensator 7 das analoge Signal entsprechend dem obenerwähnten Code-Signal b/w. dem digitalen Signal darstellt, das an dem Anschluß 15 als eine entsprecb. ,--tde Spannung auftreten kann. Wenn daher die Abtasttors:haitung i3 während der Zeitperiode (j bis U durch das Signal Φι geöffnet wird, kann die Spannung eines Ausgangssignals, das in das analoge Signal umgewandelt wird, an dem Ausgfiigsanschluß 14 erhalten werden.

Anstelle der Abtasttorschaltung 13 kann auch ein Tiefpaßfilter verwendet werden. In diesem Fall kann die

ίο unerwünschte Erscheinung auftreten, daß die Größe der Ausgangsspannung während der Zeitperiode h bis fs Vo wird, wie Fig.2H zeigt Solch eine unerwünschte Erscheinung jedoch kann dadurch vernachlässigbar gemacht werden, daß die Zeitdauer zwischen den

r-> I mpulssignalen Φ\ und Φι klein genug gemacht wird.

Die obige Beschreibung erfolgte anhand der Arbeitsweise der Ausführungsform während der Periode /1 bis h des Signals Φι, die gleiche Arbeitsweise wird jedoch für andere digitale Eingangssignale wie 2, 5, 12, 4, 15 wiederholt, die in F i g. 2C nach dem Zeitpunkt h gezeigt sind, so daß ihre Beschreibung der Einfachheit halber unterbleiben kann. Obwohl oben der Fall beschrieben wurde, bei dem vier binäre Eingangsanschlüsse ID bis 4D verwendet werden, kann jede gewünschte Anzahl von binären Eingangsanschlüssen verwendet werden, z. B. können alle Eingangsanschlüsse 1D bis ND verwendet werden. In einem solchen Fall werden die FETs und Kondensatoren selbstverständlich in der den binären Eingangsanschlüssen entsprechenden Anzahl verwendet. Wenn z. B. alle Eingangsanschlüsse ID bis ND verwendet werden, werden die FETs 1£Tbis NET, die Kondensatoren IC bis Λ/Cund die FETs IF£Tbis /VF£Tverwendet

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Digital/Analog-Umsetzer, bestehend aus N Eingängen zur Aufnahme eines ersten elektrischen Signals einer Ziffer einer digital codierten Zahl, N ersten Ladungsspeichern, deren Kapazität zur Speicherung einer elektrischen Ladung bemessen ist,

N Schaltelementen, von denen je eines zwischen einen der Eingänge und einen ersten Ladungsspeieher geschaltet ist, einen zweiten Ladungsspeicher, der eine zur Speicherung der gesamten elektrischen Ladungen der ersten Ladungsspeicher ausreichende Kapazität hat, und N Ladungsübertragungselementen, von denen jedes zwischen einen der ersten Ladungsträger und den einen Anschluß des zweiten Ladungsspeiphprs geschaltet ist, wobei den Steuerelektroden der Schaltelemente e!~c erste Folge von Impulsen zugeführt wird, um die Schaltelemente während eines ersten Zeitintervalls zum Laden jedes ersten Ladungsspeichers auf eine Spannung entsprechend dem digitalen Signal zu laden, das auf den entsprechenden Eingang während des ersten Zeitintervalls gegeben wird, gekennzeichnet durch eine Einrichtung (5) zur Übertragung der ersten Folge von Impulsen (Φ 1) zu dem einen Anschluß (15) des zweiten Ladungsspeichers (7), um diesen auf eine vorbestimmte Ladung während des ersten Zeitintervalls (l 1 — 12) zu laden, und eine Einrichtung zur Übertragung einer zweiten Folge jo von Impulsen (Φ 2) zum anderen Anschluß (8) des zweiten Ladungsspeichers (7), und dadurch, daß die zweite Folge von Impuwen (Φ 2) auch den Steuerelektroden der -Ladungsübertragungselemente (XFT-NFT)ZU deren Bett igung während eines zweiten Zeitintervalls (t3— f4) zugeführt wird, das dem ersten Zeitintervall (t 1 -12) folgt und während dem über die betätigten Ladungsübertragungselemente zwischen den ersten und zweiten Ladungsspeichern eine Ladung entsprechend der Gesamtla- -to dung übertragen wird, die zuvor an den ersten Ladungsspeichern (IC— NC)gebildet wurde, um an dem einen Anschluß (15) des zweiten Ladungsspeichers (7) eine Spannung zu erzeugen, deren Analogwert der digital codierten Zahl entspricht.

2. Umsetzer nach Anspruch 1, gekennzeichnet durch eine Abtasttorschaltung (15), die von der zweiten Impulsfolge (Φ 2) betätigbar ist und die den zweiten Ladungsspeicher(7) abtastet.

3. Umsetzer nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ladungsübertragungseinrichtungen (iFT— NFT) aus Feldeffekttransistoren bestehen.

4. Umsetzer nach einem der Ansprüche I bis 3, dadurch gekennzeichnet, daß die Schaltelemente (I ET—NET)tus Feldeffekttransistoren bestehen.

5. Umsetzer nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Einrichtung (5) zur Übertragung der ersten Folge von Impulsen (Φ 1) aus einem Feldeffekttransistor besteht.

6. Umsetzer nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Ladungsspeicher aus Kondensatoren (IC-NC. 7) bestehen.