DE2029775C3 - Steuerverteiler für die Steuerung mehrerer Schaltelemente einer peripheren Einheit - Google Patents

Description

4^r>

60

65

8. Steuerverteiler nach Anspruch 5, dadurch gekennzeichnet, daß eine Fehlerschaltung (12) angeordnet ist, die beim Auftreten eines Quersummenfehlers in den vom Rechner (3) übertragenen Anweisungen oder beim Auftreten einer Abweichung zwischen dem IST-Zustand und dem SOLL-Zustand ein entsprechendes Zeichen (F) zum Rechner überträgt

Die Erfindung betrifft einen Steuerverteiler für die Steuerung mehrerer Schaltelemente einer peripheren Einheit durch einen Rechner, insbesondere der Relais eines Verbindungssatzes einer rechnergesteuerten Fernmeldevermittlungsanlage, mit einem für jedes zu steuernde Schaltelement ein binäres Element aufweisenden Zwischenspeicher.

Ein bekannter derartiger Steuerverteiler lin der DE-OS 15 12 034 als Umwandlungseinheit bezeichnet, vgl. auch GB-PS 1100 460) weist Zwischen- oder Pufferspeicher auf, die den entsprechenden Registern des zentralen Steuerrechners einer Fernmeldevermittlungsanlage zugeordnet sind. Der Steuerverteiler mit seinen Zwischenspeichern ist wegen des großen Unterschiedes zwischen der Arbeitsgeschwindigkeit des die Steuerbefehle erzeugenden Rechners und der Arbeitsgeschwindigkeit der peripheren Relais und Schalter notwendig. Er muß die vom Rechner erhaltenen Informationen speichern, bis die langsamer arbeitenden Schaltelemente betätigt worden sind. Außerdem muß er die Information über den Zustand der einzelnen Schaltelemente der Vermittlungsanlage aufnehmen, bis sie vom Rechner abgefragt worden sind.

Mit dem bekannten Steuerverteiler können bei Bedarf zwar auch nur einzelne periphere Schaltelemente angesteuert werden, bei jedem einzelnen Arbeitszyklus des Rechners wird aber jeweils der Zustand sämtlicher Schaltelemente der Fernmeldevermittlungsanlage abgefragt. Auch wer.r, bei bestimmten Steuervorgängen nur der Zustand eines bestimmten zu steuernden Schaltelements in der Peripherie interessiert, werden trotzdem die Zustände der übrigen Schaltelemente festgestellt und übertragen. Dadurch wird der zentrale Rechner in vielen Fällen unnötig belastet, wobei mn der Größe der Vermittlungsanlage die Gefahr einer Überlastung des Rechners zunimmt.

Bei einer bekannten Schaltungsanordnung für Fernmcldevermittlungsan'agen mit einem eine Anzahl von Funktionseinheiten steuernden zentralen Rechner (DE-AS 12 53 324) werden mittels einer Zugriffeinrichtung Informationen bezüglich des Betriebszustandes jeder einzelnen Funktionseinheit an den zentralen Rechner übermittelt, der seinerseits die erforderlichen Struerbcfehle erarbeitet. Auch hier werden in einem ersten Zeitabschnitt eines jeden Arbeitszyklus die einzelnen Schaltelemente der Funktionseinheit auf ihren Zustand abgetastet. Jedes Schaltelement ist dabei über eine individuelle Ausgangsleitung mit einem Speicherelement eines Eingangsspeichers des zentralen Rechners verbunden, Das zyklische Abfragen der Zustände sämtlicher zu steuernder Schaltelemente führt auch hier in vielen Fällen zu einer unnötigen Belastung des zentralen Rechners.

Bei einer weiteren bekannten Schaltungsanordnung, die zum Steuern einer Mehrzahl von Koppeleinrichlungen in einer Fernmeldevefmilllungsanlage bestimmt ist,

überträgt eine zentrale Steuereinrichtung in jedem vorgegebenen Zeitabschnitt jeweils einen Steuerbefehl an alle Koppeieinrichtungen, während nur die jeweils dem Steuerbefehl zugeordnete Koppeleinrichtung daraufhin anspricht (DE-AS 12 95 589, GB-PS 10 72 981). Auch hier müssen aber sämtliche Koppeieinrichtungen in jedem Arbeitszyklus auf ihren Zustand abgetastet werden, woraus sich häufig eine unnötige Belastung der zentralen Steuereinrichtung ergibt

Der Erfindung liegt die Aufgabe zugrunde, die Belastung des zentralen Steuerrechners in Fernmelde· Vermittlungsanlagen zu verringern.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Zwischenspeicher für jedes Bit einer für alle Schaltelemente gemeinsamen Steuerinformation ein zusätzliches binäres Element aufweist und daß den zu steuernden Schaltelementen individuell Befehlsdecodierer und Vergleicher zugeordnet sind, durch welche jeweils aus der gemeinsamen Steuerinformation und dem Zustand des jeweiligen binären Elements der erforderliche Steuervorgang ermittelt (Befehlsdecodierer 7) sowie aus der gemeinsamen Steuerinformation, dem Zustand des jeweiligen binären Elements rnd dem tatsächlichen Zustand des zu steuernden Schaltelements eine Abweichung vom Sollzustand festgestellt wird (Vergleicher 8).

Die Vorteile der Erfindung beruhen auf der Erkenntnis, daß es viele Fälle gibt, in denen nur wenige gesteuerte Elemente in einen bestimmten Zustand zu bringen sind, während der Zustand der übrigen steuerbaren Elemente im Moment nicht interessiert, also unverändert gelassen werden kann. In anderen Fällen sind Befehle ausreichend, durch die der Zustand bestimmter zu steuernder peripherer Elemente unabhängig vom gegenwärtigen Zustand zu verändern ist. so daß auch nach Ausführung des Befehls der neue Zustand nicht bekannt ist und nur feststeht, daß er sich geändert hat. Damit ergeben sich für jedes steuerbare Element der peripheren Einheit vier verschiedene Befehlsarten, nämlich:

1. Zustand 0 einnehmen,

2. Zustand I einnehmen,

3. Zustand belassen und

4. Zustand ändern.

Diese vier Befehlsarten lassen sich ir einfacher Weise mit Hilfe von zwei zusätzlichen Bits übermitteln und mit Hilfe der vorstehend genannten einfachen Schaltungseinrichtungen auswerten. Damit läßt sich die Belastung des zentralen Steuerrerhners mit sehr geringem Aufwand wirksam verringern.

Da häufig die zu steuernden Schaltelemente in mehreren gleichwertigen peripheren Finheiten von an und demselben Steuerverteiler zu bedienen sind, sieht eine Weiterbildung <f er Erfindung vor, daß der Speicher für den Fall mehrerer peripherer Einheiten weitere binäre F.lemente aufweist, die jeweils die zu steuernde Einheit kennzeichnen.

In einer weiteren Ausbildung der Erfindung wird vorgeschlagen, daß die zusätzPchen binären Elemente für die Steue-rinformation neben den Anweisungen

a) Einschalten eines oder mehrerer Schaltelemente,

b) Ausschalten eines oder mehrerer Schaltelemente und

c) Herstellen einer bestimmten Kombination von Schallzuständen

auch eine Steuerinformtiion für die bloße Rückmeldung der Schaltzustände aller Schaltelemente aufnehmen. Damit wird gerade der mit zwei Bit vorhandene Vorrat an unterschiedlichen Steuerinformationen ausgeschöpft.

Wenn die Anzahl der peripheren Einheiten sehr groß ist, wie z. B. bei den Verbindungssätzen einer Fernmeldevermittlungsanlage, dann wird vorgeschlagen, daß die weiteren binären Elemente zur Bestimmung der Koordinaten eines Punktes einer Matrix dienen, an dem

ι» ein Relais zum Durchschalten der Verbindung vom Steuerverteiler zu einer bestimmten peripheren Einheit angeordnet ist.

Weitere Ausbildungen des Steuerverteilers narh der Erfindung werden an Hand eines Beispiels erläutert.

π Die Erfindung wird nachfolgend an Hand der Zeichnungen in Zusammenhang mit der Steuerung der Verbindungssatzrelais einer Fernsprechvermittlungsanlage durch einen Rechner erläutert

F i g. 1 zeigt ein schematisches Bild der Schaltungsan-Ordnung, mit der einerseits die Relais eines bestimmten Verbindungssatzes gesteuert werden und die andererseits nach einen, Befehl vom Rechner Jie Stellung der Relaiskontakte prüft;

F i g. 2 zeigt ein detailliertes Schaltbild eines Befehls· decodieren und zweier Spannungsschalter, die die Betätigung eine". Verbindungssatzrelais steuern;

Fig. 3 zeigt ein detailliertes Schaltbild der Vergleichsschaltungen füi den Zustand der Verbindungssatzrelais.

w Nachfolgend hält sich die Beschreibung an ein Ausführungsbeispiel, bei dem der Verteiler nach der Erfindung dazu vorgesehen ist. die Verbindungssatzrelais in einer von einem Rechner gesteuerten Fernsprechvermittlungsanlage zu steuern und zu prüfen.

J5 In F i g. 1 sind der Verteiler 1, einer der Verbindungssätze 2 der Fernsprechvermit'lungsanlage und der Rechner 3 dargestellt. Zwischen dem Verteiler 1 und dem Rechner 3 zeigt die Figur Verbindungsmittel, die im Fall einer Fernsprechvermittlungsanlage aus einem Lei-

ίπ tungsbündel 4 bestehen. Der Verteiler 1 umfaßt einen Speicher 5. der in der Lage ist die vom Rechner 3 zum Verteiler 1 gesandten Befehle zu speichern. Der Speicher 5 kann aus Kippschaltungen bestehen; er umfaßt von links nach rechts eine Kippschaltung zur Speicherung

■»5 eines Prüfbits, sechs Kippschaltungen zum Speichern der Verbindungssatzinformation, das ist die information, die die Identität des zu steuernden Verbindungssatzes bezeichnet, ferner zwei Kippschaltungen für die Steuerinformation und schließlich acht Kippschaltungen

>n für die Relaisinformationen. Das Einschreiben der Informationen in die Kippschaltungen erfolgt von unten über die Leitungen I uid die Ausgabe erfolgt nach oben. Ferner ist ein Verbinderdecodierer 6 dargestellt der entsprechend der vom Speicher 5 übertragenen

¥> Ve'biri-jutsgssatzinformation bestimmt welcher Verbindungssat? zu steuern ist. und der entsprechend eine Leitung /wischen dem Verteiler 1 und dem zu steuernden Verbindungssatz 2 durchschaltet. Die einzelnen Relaisdecodierer 7 bestimmen auf Grund der im Speicher 5 gespeicherten Daten und auf Grund des Inhalts der Steuerintormation, welche Spannungen dem im zu steuernden Verbindungssatz 2 angeordneten Relais zuzuführen sind. Ferner sind einzelne. Rslätsver* gleicher 8 angeordnet, die dazu dienen, den von dem Relais eingenommenen Zustand mit dem Steuerbefehl zu vergleichen. Eine ODER-Schaltung 9 ist mit ihren Eingängen mit den Ausgängen der Vergleicher 8 verbunden. Außerdem ist ein Zeitgeber 10 angeordnet.

der bei jeder Betätigung des Verteilers fünf elementare Zeiträume bestimmt, wobei die wichtigsten die Relaissteuerzeil und die Prüfzeit für den Zustand der Relais sind. Die Schaltung 11 ist eine Prüfschaltung, mit der die Quersumme der gesamten Verbindungssatzinformation, Steuerinformalion und Reiaisinformation mit der einzuhaltenden Quersumme verglichen wird. Eine Fchlerschallung 12 ist vorgesehen, um die Arbeiten anzuhalten, also z. B. die Arbeit des Zeitgebers IO bei bestimmten Bedingungen zu unterbrechen und den Rechner zu warnen. Schließlich ist eine Sendeschaltung

13 angeordnet, um dem Rechner 3 die im Speicher 5 eingeschriebenen Informationen gegebenenfalls zuzüglich bestimmter Zustände des Verteilers 1 zurückzuübertragen, falls der Rechner die Übertragung dieser Daten anfordert.

Der Verbinderdecodierer 6 umfaßt zwei Decodierer

14 und 15 für zwei Koordinaten, die digitale binäre Decodierer sind. Ihrem Eingang werden drei binäre f_icnic"cC zügCiünrt, u!c einer nUSgSuC von uCni digitalen Zeichen entsprechen. Die acht Ausgänge jedes Decodicrers 14 und 15 bilden eine Matrix, die es erlaubt, eine Ansteuerung von acht mal acht, also 64 Relais /zu bewirken. Jedes Relais /entspricht einem Verbindungssatz 2, der durch den Verteiler 1 gesteuert werden kann: die Kontakte y 1 bis y8 des Relais / verbinden den Verteiler 1 mit dem ausgewählten Verbindungssatz 2. Die Betätigung des Relais /wird dadurch bewirkt, daß der linke Decodierer 14 die Relaiswicklung mit Erde verbindet, während der rechte Decodierer 15 die Relaiswicklung mit Batteriepotential verbindet.

Jeder Relaisdecodierer 7 umfaßt einen Bcfchlsdecodiercr 16 und zwei .Spannungsschalter 17 und 18. Der Schalter 17 schaltet ein Relais im Verbindungssatz 2 ein. während der Schalter 18 das Relais zurückstellt. Im dargestellten Ausführungsbeispicl wird davon ausgegangen, daß jeder Verbindungssatz 2 maximal acht Relais N 1 bis N8 umfaßt, die acht Zellen iih bis nix im Speicher 5 entsprechen und denen ferner acht Rclaisdccodicrer 7 entsprechen, von denen der erste linke für das Relais N 1 und der letzte rechte für das Relais /V8 dargestellt sind. Es wird davon ausgegangen, daß ein Befehl vorliegt, das Relais N 1 einzuschalten. Da sich das Relais N 1 in der Ruhestellung befindet, ist der Kontakt η 1 geöffnet, und das Relais ist lediglich über einen Kontakt y 1 des Relais / mit der Ader 19 verbunden, die ihrerseits mit dem Ausgang des Schalters 17 und mit dem Ausgang des Schalters 18 verbunden ist. Um das Relais /Vl einzuschalten, wird der Schalter 17 betätigt, dieser verbindet die Ader 19 mit dem Potential einer Batterie. Das Relais N1 wird eingeschaltet in dem Stromkreis von Batterie 17. über Ader 19. dem geschlossenen Kontakt y 1. über die Wicklung des Relais N 1 /um Erdpotential. Das Relais N 1 schließt seinen Kontakt π 1 und hält sich in einem Stromkreis von Bauericpotential, über einen Widerstand 120. den geschlossenen Kontakt π 1. seine Wicklung nach Erdpoiential. Wenn man andererseits davon ausgeht, daß das Relais N 1 eingeschaltet ist. dann wird befohlen, es zurückzustellen. In diesem Fall wird an die Ader 19 über den Schalter 18 Erdpotential angelegt, wodurch die Wicklung des Relais N1 kurzgeschlossen wird, worauf das Relais abfällt und seinen Kontakt η 1 öffnet, worauf es in der Ruhestellung verbleibt.

Die nachfolgende Tabelle zeigt den erregten oder nicht erregten Zustand einiger Schaltungen in Abhängigkeil vom Inhalt der Steuerinformalion ff. rjuna vom zugehörigen Relaisbit m im Speicher 5.

Zeit

ti

17

23 25

27

29

5 1	I	1	1	0	1	1	0	0
I	1	ö	0	1	0	I	0	0
I	0	1	1	0	1	1	0	0
1	0	0	0	0	0	0	0	0
0	I	1	0	0	1	0	0	0
ίο ο	1	0	0	1	0	1	0	0
0	0	0	0	0	0	0	1	1
0	0	1	0	0	0	0	1	1

Eine betätigte Schaltung entspricht einem Signal am Ausgang, und eine nicht betätigte Schaltung entspricht einem signalfreien Ausgang. Die Befehlsdecodierer 16 stellen die Mittel dar, die es ermöglichen, in Abhängig keit von der Steuerinformation und dem zugehörigen Relaisbit entweder den Schalter 17 oder 18 zu betätigen.

sie also der Einschaltkombination für eines oder mehrerer Relais entspricht und wenn das zugehörige Relaisbit mden Wert I hat. dann betätigt der zu diesem Relais gehörige Decodierer 16 den Schalter 17 und nicht

2^r> den Schalter 18. In der obigen Tabelle findet man in der entsprechenden Zeile die bestimmende Information 101. eine I für den Schalter 17 und eine 0 für den Schalter 18. Ein Ausführungsbeispiel für den Decodierer 16 wird später imfVjsammennang mit Fi g. 2 erläutert.

in Jeder Vergleicher 8 umfaßt eine Vergleichsschaltung 21. einen Verstärker 22 und einen Vergleichsdecodierer 23. die zusammen einen Vergleich ermöglichen. Darüber hinaus umfaßt jeder Vergleicher 8 eine UND-Schaltung 24 und einen Anzeigedecodierer 25. Die Ausgangszu-

i"i stände der Decodierer 23 und 25 sind in obiger Tabelle ebenfalls angegeben. Wenn man z. B. die Zeile betrachtet, in der die Sleuerinformalion 10 und das Relaisbit 1 ist. so kann man erkennen, daß der Ausgang des Decodierers 23 eine 1 weitergibt, die das Relaisbit

4(1 darstellt und die in der Vergleichsschaltung 21 mit dem Zustand des Relais verglichen werden muß. das im Normalfall eingeschaltet ist; im Beispiel gibt der Ausgang des Verstärkers 22 ebenfalls eine 1 ab. In diesem Fall gibt die Vergleichsschaltung 21 ein

·»·"· Ausgangszeichen 0 ab. Andererseits gibt der Ausgang des Decodicrers 25 ebenfalls ein Zeichen 1 ab, es wird also das Vergleichsergebnis — das Ausgangszeichen der Vergleichsschaltung 21 muß hier betrachtet werden — bestätigt. Wenn man jetzt jedoch die Steuerinformation

in 10 mit dem Relaisbit 0 betrachtet, dann erscheint am Ausgang des Decodierers 23 ein Zeichen Null, jedoch erscheint am Ausgang 25 ebenfalls das Zeichen Null, hs besagt also, daß der Vergleich des Zustands des Relais und des Relaisbits nicht in Betracht gezogen zu werden

5ϊ braucht, da die Steuerinformation 10 der Relaiseinschaltkombination entspricht, während das entsprechende Relaisbit anzeigt, daß der Zustand dieses Relais nicht zu verändern ist.

Die Ausgänge der Vergleichsschaltungen 21 sind mit

bo der Registerschaltung 26 verbunden, die die Zustände der Ausgänge der Vergletchsschaltungen 21 in den Speicher 5 einschreibt, wenn die Steuerinformation den Wert 00 hat. Die Registerschaltung 26 umfaßt einen Decodierer 27 und eine Gruppe von UND-Schaltungen

28. Es gibt so viele UND-Schaltungen 28. wie Ausgänge von Vergleichsschaltungen 21 vorhanden sind, also so viele ÜND-Schaitungen. wie Relais in einem Verbindungssatz angeordnet sind. Der Zustand des Ausgangs

des Dccodiercrs 27 ist ebenfalls in der obigen Tabelle aufgeführt.

Die Prüfschaltung 11 ist eine herkömmliche Quersummenschaltung, mit deren Hilfe die Bits zunächst paarweise addiert werden, sodann die Ergebnisse der Addition wieder paarweise addiert werden usw. Schließlich wird das Ergebnis mit dem Quersufhmenbii in der Weise zusammengezählt, daß bei richtiger Quersury^ie der Nachricht das Ausgangszeichen der Prüfschaltung ti den Wert 0 hat. während es bei falscher Quersumme den Wert I hat. Die Additionen in der Prüfschaltung 11 bewirken selbstverständ;ich keine Überträge, und die einzelnen Addierschaltungen bestehen aus Exklusiv-ODER-Schaltungen.

Die Fehlerschaltung 12 spricht an, wenn entweder die Quersumnienprüfschaltung 11 ein Ausgangszeichen 1 oder wenn die ODER-Schaltung 9 ein Ausgangszeichen I liefert, die die Ausgänge der Vergleicher 8 zusammenfaßt. Außerdem spricht die Fehlerschaltung

Uli, VTLI

Urib f\liaitUII5

.-f\.liaitUII5

29 ist entsprechend aufgebaut wie die Schaltung 27. und ihr Ausgang weist die Zustände auf. die in der obigen Tabelle aufgeführt sind. Der Ausgang der Fehlerschaltung 12 ist mit der Zeitgeberschaltung 10 verbunden und hält die Funktion des Zeitgebers 10 an, wenn der Ausgang der Fehlerschaltung 12 erregt ist. Außerdem wird der Ausgang der Fehlerschaltung 12 dem Rechner 3 zugeführt; letzterer ermittelt mit hier nicht näher erläuterten, dem Fachmann geläufigen Mitteln den Fehlerzustand der Fehlerschaltung 12. also den Fehlerzustand des Verteilers 1. und veranlaßt die Übertragung der im Speicher 5 enthaltenen Daten sowie der Ausgangsdaten der Prüfschaltung 11 und der ODER-Schaltung 9 zum Rechner.

Zu diesem Zweck ist eine Sendeschaltung 13 vorgesehen, deren Eingänge mit den Ausgängen des Speichers 5 sowie mit den Ausgängen der Prüfschaltung 11 und der ODER-Schaltung 9 verbunden sind. Diese Sendeschaltung kann z. B. aus einer Gruppe von UND-Schaltungen bestehen, deren erste Eingänge in der eben beschriebenen Weise angeschlossen sind, während deren zweite Eingänge vom Rechner gesteuert werden.

Bevor die Funktionsabläufe beschrieben werden, soll noch kurz der Zeitgeber 10 beschrieben werden. Der Zeitgeber 10 umfaßt einen Taktgeber, der unmittelbar dann zu laufen beginnt, wenn der Verteiler von einem Rechner belegt wurde, um die Relaissteuerung in einem Verbindungssatz durchzuführen. Hierbei wird der Eingang D erregt, und der Taktgeber beginnt einen Zyklus mit fünf aufeinanderfolgenden Zeitintervallen. Im ersten Zeitintervall ίο werden die Daten des Speichers 5 über eine Gruppe von Torschaltungen 30 zur Quersummenprüfschaltung 11 übertragen. Diese Torschallungen sind UND-Schaltungen, deren einer Eingang jeweils mit dem Ausgang 1 einer Kippstufe im Speichers verbunden ist und deren anderer Eingang mit dem erwähnten Ausgang /_odes Zeitgebers 10 verbunden ist. der also während des Zeitintervalls fo markiert ist. Das zweite Zeitintervall ii gehört der Auswahl und der Betätigung des Relais /. das den zu steuernden Verbindungssatz bestimmt. Im Zeitintervall ti erfolgt die tatsächliche Ansteuerung der Verbindungssatzrelais, in diesem Augenblick werden die Decodierer 16 erregt und wählen die Schalter 17 oder 18 aus. Das Zeitintervall /3 entspricht der Vergleichszeit. Während dieses Zeitintervalls werden die Decodierer 23, 25 und gegebenenfalls 26 und 29 erregt im Zeitintervall U ist es möglich, alle Kippstufen zurückzustellen, also alle Speicher des Verteilers, insbeosndere den Speicher 5 und die Speicherkippstufen in den Öecodierern 14 und 15. Schließlich wird in einem sehr kuzen Zeitintervall /5 der Zeitgeber über einen ODER-5>chalter 31 und seinen Nullstelleingang zurückgestellt. Ifn Hinblick auf die Möglichkeit, daß Fehler auftreten und das Programm des Zeitgebers 10 unterbrochen werden muß, ist ein zweiter Eingang der ODER-Schaltung 31 mit dem Rechner3 verbunden.

Der Verteiler 1 hat folgende Arbeitsweise: Zunächst wählt der Rechner 3 denjenigen Verteiler aus, der für die Steuerung des Verbindurigssäfzes vorgesehen ist, den der Rechner steuern will. Sobald der Verteiler 1 ausgewählt wurde — die entsprechenden Mittel hierzu im Rechner werden nicht in der vorliegenden Beschreibung näher erläutert —. gibt der Rechner eine vollständige Information auf das Leilungsbündel 4 und zum Speicher 5; gleichzeit gibt der Rechner 3 ein Zeichen auf die Ader D. das den Zeitgeber 10 anstößt.

%fnryA J_n, ~7n* t irv* ·>«-*··* 11«

imi-zlnn Λ\λ Α *»»#»ίί rtrrn Λη*

Speichers 5 übe/ das Leitungsbündel 32 und die geöffneten Torschaltungen 30 mit der Prüfschaltung 11 verbunden. Es gibt dann zwei Möglichkeiten: Wenn die Quersumme der zu speichernden Information richtig ist,

>> dann gibt der Ausgang 33 der Prüfschaltung 11 ein Zeichen Null ab. und der Zeitgeber 10 kann auf das zweite Zeitintervall h umschalten. Wenn die Quersumme falsch ist. dann schaltet der Ausgang 33 auf das Zeichen 1 um. Dieses wird der Fehlerschaltung 12

ja zugeführt, deren Anschluß 35 mit dem Zeichen 1 über den entsprechenden Fehlereingang 35 des Zeitgebers den Taktgeber in entsprechender Stellung anhält. Außerdem verursacht der Ausgang 34 mit einem Zeichen 1 die Übertragung einer Spannung auf der Ader

J) Γ. Während seines Arbeitszyklus stellt der Rechner diese Spannung auf der Ader Ffesi und veranlaßt dann den Vorgang der Rückübertragung der im Speicher 5 enthaltenen Daten zum Rechner.

Es wird jetzt angenommen, daß die Quersumme

■to richtig ist. Im Zeitintervall Λ werden die in den Kippstufen x\. X2. χι gespeicherten Bits zu den bistabilen kippstufen 36 des Decodierers 14 und die in den Kippstufen y\. y2. yi gespeicherten Bits zu den entsprechenden bislabilen Kippstufen 37 des Decodierers 15 übertragen. Betrachtet man einen Fall, in dem die Kippstufen x\. χι. χι die Information 011 enthalten, dann führt der Decodierer 14 dem in Fig. 1 dargestellten vierten Ausgang von links ein Erdpotential zu. Wenn die Kippstufen x\. *2. xi eine Information

jii 100 enthalten, dann wird, wie in der Fig. 1 dargestellt, dem fünften Ausgang des Decodierers 15 ein Batteriepotential zugeführt. Das diesen beiden Koordinaten 4 und S entsprechende Relais / wird erregt. Das Relais / schließt daraufhin seine Kontakte ji bis78. wobei der Verteiler 1 mit dem ausgewählten Verbindungssatz 2 verbunden wird. Die Vielfachzeichen 38 zeigen an, daß der Verteiler mit verschiedenen Verbindungssätzen verbunden werden kann. Im dargestellten Beispiel beträgt die Anzahl der Verbindungssätze 64.

Mi Im Zeitintervall /2 werden die Ausgangszeichen vom Speicher 5 über die Leitungsbündel 39 und 39a den Decodierern 16 zugeführt und in letzteren ausgewertet. In entsprechender Weise werden die Ausgänge / und r über Leitungsbündel 40 und 40a in den Decodierern 16

t)5 ausgewertet Entsprechend der obigen Beschreibung und gemäß den Angaben der Tabelle wird entweder der Schalter Yi oder der Schalter üb erregt wenn nichi beide im Ruhezustand verbleiben. Wenn z. B. die

ίο

Zeichen lrm den Wert 111 haben, dann schaltet der Schalter 17 ein Batteriepoienlial an die Ader 19, und dadurch wird das Relais N1 des Verbindungssatzes 2 erregt.

Während des Zeitintervalls fj werden die Ausgänge der Zellen iri\ bis m_s in den Decodierer« 23 über die Leitungen 39 und 39£> erregt. Entsprechend werden die Ausgänge t und r in den Decodierern 23 über die Leitungen 40 und 40ö erregt. Der Ausgang eines Decodierers 23 fiiKrt dann ein Zeichen entsprechend der Tabelle. Gleichzeitig hat der Verstärker 22, der ein Meßverstärker ist und in Zusammenhang mit Fig.3 erläutert wird, das Potential auf der Ader 19 gemessen. Es ist zu beachten, daß im Zeilintervall fi die Schalter 17 und 18 sich bereits wieder in Ruhestellung befinden, so daß die Adern 19 der Spannungschalter 17 und 18 wieder stromlos sind, fe nachdem, ob das Relais N i angezogen oder abgefallen ist. führt die Ader 19 negatives Potential oder ist geerdet. Der Verstärker 22 führt ein Ausgangszeichen 0. wenn die Ader 19 geerdet ist. und fuhrt ein Ausgangszeichen I. wenn das Potential der Ader 19 negativ ist. In der Schaltung 21 werden die binären Ausgangszeichen des Verstärkers 22 und des Vergleichsdecodierers 23 z. B. addiert. Wenn beide Zeichen den Wert 0 haben, dann ist der Ausgang der Vergleichsschaltung 21 ebenfalls 0. wenn beide Zeichen den Wert I haben, dann ist der Wert des Ausgangszeichens der Vergieichsschaltungen 21 ebenfalls 0. wenn jedoch eines der beiden Zeichen 0 ist. während das andere den Wert I hat. dann zeigt die Vergleichsschaltung 21 den Ausgangswert 1. Die Vergleichsschaltung 21 kann also als exklusive ODER-Schaltung ausgebildet sein. Im gleichen Zeitintervall Ji werden die Ausgangszeichen des Speichers 5 über das Leitungsbündel 39c im Anzeigedecodierer 25 wirksam, während über die Leitungsbündel 40 und 40cdie Ausgangszeichen rund I in der gleichen Decodierschaltung 25 wirksam werden. Die Ausgangszeichen des Anzeigedecodierers 25 entsprechen denen in obiger Tabelle und bewirken. daB die Daten vom Ausgang 41 der Vergleichsschaltung 21 über die UND-Schaltung 24 weitergelangen oder nicht. Die Ausgänge 42 der acht UND-Schaltungen 24 sind mit den Eingängen der ODER-Schaltung 9 verbunden.

/„—i„:-u. ι :_ 1ι-»—

daß der Zustand dieser Relais durch di\! Zustände der Ausgänge 41 der Vergleichsschaltungen 21 wiedergegeben wird. Wenn ζ 3.das Relais N1 sich im Ruhezustand befindet, dann erscheint der Wert 0 am Ausgang des Verstärkers 22. Dy alle Ausgänge 23 den Wert 0 haben, erscheint ein Ausgahgszeichen 0 an der Vergleichsschaltung 21. Wenn jedoch z. B. das Relais /V8 eingeschaltet wird, dann führt der Ausgang des Verstärkers 22 das Zeichen I, und da der Ausgang des Vergleichsdecodierers 23 trotzdem den Wert 0 hat, erscheint am Ausgang der Vergleichsschaltung 21 für das Relais /V8 das Zeichen I.

Noch während des Zeitintervalls /i wird der Ausgang der Schaltung 29 erregl, so wie es in der Tabelle dargestellt ist, und ihr Ausgang 46 verursacht den Wert I am Ausgang 35 der Fehlerschallung 12. die ihrerseits den Zeitgeber 10 in der Stellung des Zeitintervalls η anhält und eine Spannung auf die Ader F gibt. Ab diesem Zeitpunkt stimmt der weitere Verlauf mit dem Vorgang überein, der beim Auftreten eines Quersummenfehlers seinen Lauf nimmt.

Es soll jetzt angenommen werden, daß tatsächlich ein solcher Fehler aufgetreten ist. Der über die Ader F gewarnte Rechner verbindet sich über nicht dargestellte Mittel mit dem Verteiler I und sendet über die Sammelleitung 4 und die Ader L ein Ablesezeichen zu den Torschaltungen der Sendeschaltung 13. Das Leitungsbündel 32 wird dann über die Leitung 47 zur Sendeschaltung 13 und über das Leitungsbündel Γζυηι

Jo Rechner verlängert. Außerdem werden die auf der mit dem Ausgang 33 der Prüfschaltung 11 verbundenen Ader 44 und auf der Ader 48 anstehenden Zeichen ebenfalls gelesen. Es gibt dann drei Möglichkeiten: Entweder ist ein Quersummcnfehler aufgetreten, die Ader 48 trägt eine entsprechende Markierung, und der Rechner weiß, daß die zu ihm übertragenen Daten einen Quersummenfehler aufweisen, oder die Ader 44 trägt eine Markierung, und der Rechner weiß, daß die in der Steuerinformation angegebene Bedingung für die Relais nicht mit dem tatsächlichen Zustand der Relais übereinstimmt, oder es steht überhaupt kein Zeichen auf den Leitungen 48 oder 44. und der Rechner weiß dann, daß der zu ihm übertragene Inhalt der Zellen ./Ji bis

schied auftritt zwischen dem Zustand der Relais und den Steuerbits, dann erscheint am Ausgang der ODER-Schaltung 9 das Zeichen 0: wenn dagegen irgendein Unterschied auftritt, dann erscheint am Ausgang 43 der ODER-Schaltung 9 das Zeichen 1. Der Ausgang 43 ist mit der Fehlerschaltung 12 verbunden und steuert deren Ausgänge 34 und 35. Außerdem ist der Ausgang 43 mit dem Eingang 44 der Sendeschaltung 13 verbunden. Wenn irgendein Unterschied aufgetreten ist. wird der Zeitgeber 10 in der Zeitstellung fj angehalten. Der weitere Vorgang ist der gleiche wie dann, wenn ein Quersummenfehler aufgetreten ist, es wird also eine Spannung an die Ader Fangelegt

Wenn die Sleuerinformation den Wert 00 hat, dann findet der eigentliche Vergleich nicht statt, wie es in der Tabelle dargestellt ist. Jedoch erlaubt es die Registrierschaltung 26, die Ausgangszeichen der Vergieichsschaltungen 21 über die Adern 45 im Speicher 5 einzuschreiben. Im einzelnen wird die Schaltung 27 über die Leitungen 40,40c und 40c/von den Ausgangszeichen der Zellen t, r erregt, und ihre Ausgangszeichen öffnen die Torschaltungen 28. Die Kippstufen m\ bis mg nehmen eine Stellung ein. die dem Zustand der Relais im Verbindungssatz 2 entspricht. Schließlich ist einze-ehen.

-i_:_ :— v/—l:__i

i I^

satz 2 widerspiegelt.

Im Zeitintervall u werden die Kippstufen des Speichers 5 und die Kippstufen 36 und 37 zurückgestellt, und schließlich wird im Zeitintervall /s der Taktgeber des Zeitgebers 10 ebenfalls zurückgestellt Es isi selbstverständlich, daß ab dem Zeitintervall fc der Verteiler 1 frei ist und eine neue Steuerverbindung zu einem Verbindungssatz herstellen kann, wenn er vom Rechner 3 belegt wird. Es wird noch einmal daran erinnert, daß in dem Fall, wenn der Zeitgeber 10 während des Zeitintervalls t\ oder tj angehalten wurde, der Rechner 3 den Zeitgeber 10 zurückstellt, nachdem er die ihn über die Sendeschaltung 13 übertragenen Daten verarbeitet hat

Die Fig.2 zeigt in Einzelheiten einen Befehlsdecodierer 16 und die beiden Spannungsschalter 17 und 18, die das Relais N 1 des Verbindungssatzes 2 steuern.

In der F i g. 2 sind als Ausschnitt des Speichers 5 drei Speicherzellen dargestellt die den Bits t, r und mi entsprechen mögen. Jede Zelle umfaßt eine Kippstufe 49, 50 bzw. 51 und eine Elnschreib-UND-Schaltung 52, 53 bzw. 54. Die Eingänge t, r bzw. m\ sind mit der

verbunden, während die Zeitintervall U> erregt werden.

'Sammelleitung 4
zweiten Eingänge

(Fig.!)
im

Darüber hinaus Ut in der dem Bit rii_t entsprechenden Zelle clitf Kippstufe 5t mit der Ader 45 verbunden, die die Registrierung des talsächlichen Züstands des Relais in den Fällen ermöglicht, die in Zusammenhang mis t i g. I aufgezählt wurden. Im Zeitintervall U werden alle kippstufen zurückgestellt.

Allgemein gesprochen, werden alle die Relais eingeschaltet oder in ihrem eingeschalteten Zustand gehalten, für die die entsprechende Zelle m im Speicher 5 eine I speichert, wen« die Kippstufe 49(i) den Wert 1 speichert; alle Relais, deren zugehörige Kippstufe den Wert 0 speichert, werden zurückgestellt oder verbleiben in ihrem zurückgestellten Zustand, wenn die Kippstufe 50frjden Wert 1 speichert.

Wenn z. B. in den in F i g. 2 dargestellten Kippslufen des Speichers 5 die Information 101 gespeichert ist. wobei eine 1 in der Kippstufe 49, eine 0 in der Kippstufe 50 und eine I in der Kippstufe 51 erscheint, dann wird das Relais NI im Zeitintervall h eingeschaltet.

Im Zeilintervall h erscheint dann eine I über die Leitungen 40la 3Ba und h an den drei Eingängen der ÜND-Schalturg 55, und am Ausgang der Torschaltung 55 erscheint dann ebenso wie über den Widersland 57 an der Basis des Transistors 56 eine I (Erdpoiential). Da sich der Emitter dieses Transistors auf positivem Potential befindet (z.B. +5V), wird der Transistor leitend, und das positive Potential erscheint über den Widerstand 59 an der Basis des Transistors 58. Dann fließt ein Strom vom positiven Potential + 5 V am Emitter des Transistors 56 über dessen Kollektor, den Widerstand 59, die Basis des Transistors 58 und dessen Emitter zum negativen Potential der Fernsprechvermittlungsanlage. Der leitende Transistor 58 ermöglicht es dem Relais /V 1 anzusprechen. Die Wicklung dieses Relais ist auf der einen Seite geerdet, und es kommt ein Strom in folgendem Kreis zustande: Erde. Wicklung des Relais Nl, Kontakt j\. Ader 19. Schutzwiderstand 62. Kollektor und Emitter des Transistors 58 und negatives Batteriepotential. Das Relais N 1 hält sich dann über seinen Kontakt η 1. der über den Widerstand 20 zum negativen Batteriepotential führt.

Es ist an dieser Stelle zu bemerken, daß in dem Fall, wenn nur Relais zu erregen sind, das Zeichen 0 in der

: ...f. en

"" ■ ilnrolllluiig > -

würde, keine Wirkung hat; tatsächlich ergibt sich im Fall der Information 101 an den Eingängen der Torschaltung 60 folgende Situation: Zeichen 0 von der Kippstufe 50. Zeichen 0 von der Kippstufe 51 (Zeichen 1 über den Inverter 61 ergibt das Zeichen 0) und Zeichen 1 im Zeitintervall /2. somit erscheint kein Zeichen an der Basis des Transistors 63. Wenn im gleichen Fall, also wenn ein Relais Ni einzuschalten ist. die Information den Wert 111 gehabt hätte, dann wäre das gleiche Ergebnis herausgekommen. An den drei Eingängen der UND-Schaltung 60 hätten folgende Zeichen gelegen: Ein von der Kippstufe 50 geliefertes Zeichen I, ein aus dem Zeichen 1 der Kippstufe 51 invertiertes Zeichen 0 vom Inverter 61 und ein Zeichen 1 entsprechend dem Zeitintervall [2, es wäre also ebenfalls der Basis des Transistors 63 kein Zeichen (Erdpotential) zugeführt worden.

Wenn das eingeschaltete Relais Nl zurückzustellen wäre, dann würde die von den drei eben erwähnten Kippstufen gespeicherte Information den Wert 010 haben. Ober die Leitungen 40ra, 39a und /2 würden folgende Zeichen an den drei Eingängen der UND-Schaltung 55 anstehen: 0, ! und !, und demzufolge würde kein Zeichen auf die Basis des Transistors 56 gelangen, während an den drei Eingängen der UND-Sehaltung 60 folgende Zeichen lägen: 1 von der Kippstufe 50, I von der Kippstufe 51 (vom Inverter 61 umgekehrtes Zeichen 0) und I während des Zeitintervalls h. Somit würde Erdpotential an der Basis des Transistors 63 anliegen und einen Strom von dessen Emitter zur UND-Schaltung 60 verursachen.

Wenn der Transistor 63 auf diesem Wege leitend wird, dann erreicht das etwas positive Potential (z. B.

ίο + 5 V) vom Emitter dieses Transistors über die Z-Diode den Punkt 64. Das +5-V-Potential stellt für das Relais /V 1 praktisch einen Kurzschluß dar. das Relais fällt daher ab und öffnet seinen Haltekontakt η 1.

Die F i g. 3 zeigt Einzelheiten des Relaisvergleichers 8

H nach Fig. 1. der als Vergleicher für den Zustand des Rcfais wirkt, nachdem die Befehlsinformation aus den Kippstufen des Speichers 5 ausgeführt wurde. Für jede? zu steuernde Relais Λ/umfaßt diese Schaltung:

einen Verstärker 22 mit zwei in Reihe geschalteten

Transistor 67 über die Z-Diode 69 und den Widerstand 70 mit der Ausgangsader 19 des Relaisdecodierers 7 verbunden ist;
eine Vergleichsschaltung 21 mit einer UND-Schaltung 71, deren einer Eingang mit dem Kollektor des Transistors 68 und deren anderer Eingang mit dem Ausgang /1 des Zeitgebers verbunden ist und deren Ausgang /u einer Exklusiv-ODER-Schaltung 73 führt. Der Ausgang dieser Exklusiv-ODER-Schaltung 73 führt über die Ader 41 zu einem Eingang der UND-Schaltungen 24a und 24b (in Fig. I sind diese beiden UND-Schaltungen nur durch eine einzige UND-Schaltung mit dem Bezugsznichen 24 dargestellt);

einen Decodierer 23 mit einer ODER-Schaltung 74. deren Eingänge mit den Adern 40/6 und 40r6 verbunden sind, die ihrerseits über Leitungen 40t und 40 nvt den Zellen t und r des Speichers 5 verbunden sind. Der Ausgang der ODER-Schaltung 74 ist mit einem Engang einer UND-Schaltung 75 verbunden, deren anderer Eingang mit den Adern 396 und 39 der Zelle iri\ des Speichers 5 verbunden ist. Der Aussane der UND-Schaltung 75 ist mit dem rechten Eingang der Exklusiv-OPER-Schaltung 73 der Vergleichsschaltung 21 verbunden; ein Anzeigedscodierer 25 mit zwei UND-Schaltungen 76, 77 und einem Inverter 78. Ein Eingang der UND-Schaltung 76 ist mit der Ader 40/ verbunden, die über die Ader 40c zur Zelle / des Speichers 5 führt, der andere Eingang der UND-Schaltung 76 ist über die Ader 39c und die Leitung 39 mit der Zelle mi des Speichers 5 verbunden;
ferner umfaßt der Vergleicher 8 für jedes zu steuernde Relais N zwei UND-Schaltungen 24a und 246, von denen jeweils ein Eingang über die Ader 41 mit dem Ausgang der Exklusiv-ODER-Schaltung 73 der Vergleichsschaltung 21 verbunden ist der zweite Eingang der UND-Schaltung 24a ist mit dem Ausgang der UND-Schaltung 76 verbunden, der zweite Eingang der UND-Schaltung 24b ist mit dem Ausgang der UND-Schaltung 77 verbunden; die Ausgänge der UND-Schaltungen 24a und 246 sind beide über Adern 42a und 426 mit einem Eingang der ODER-Schaltung 9 verbunden.

Kehrt man jetzt noch einmal zu dem ersten Beispiel zurück, das in Zusammenhang mit Fig.2 erläutert wurde, bei dem das Relais A/l einzuschalten war. so

erkennt man, daß die drei Zellen f, rund m die Zeichen 101 speichern. Unter diesen Bedingungen wird bei geschlossenem Kontakt π 1 ein negatives Potential von angenähert —24 V dem Punkt 64 zugeführt, da der Wicklungswiderstand des Relais Ni im wesentlichen gleich dem Haltev/'derstand 20 ist. Der Transistor 67 und die Z-Diode 69 werden von diesem negati"en Potential geöffnet, wodurch ein positives Potential von + 5 V dem Kollektor des Transistors 67 zugeführt wird. Das Potential von + 5 V wird somit der Basis des Transistors 68 zugeführt, der dadurch leitend wird, wobei der Strom von + 5 V am Emitter des Transistors 67 über den Kollektor dieses Transistors, über den Widerstand 72 und über Basis und Emitter des T'aasistors 68 nach Erde fließt. Im Zeitintervall tj wird die UND-Schaltung 71 von einer 1 von der Leitung ti und einer 1 vom Kollektor des Transistors 68 gespeist, somit wird im linken Eingang der Exklusiv-ODER-Schaltung 73 das Zeichen 1 zugeführt.

In dem vorausgesetzten vom bei dem das Relais N 1 einzuschalten ist, wird dem linken Eingang der ODER-Schiiiiung 74 ein Zeichen 1 und dem rechten Eingang dieser ODER-Schaltung ein Zeichen 0 (r) zugeführt, daher steht an dem mit dem linken E'ngang der UND-Schaltung 75 verbundenen Ausgang der ODER-Schaltung 74 ein Zeichen 1. Der rechte Eingang der UND-Schaltung 75 erhält ein Zeichen 1 von der Kippstufe mi über die Adern 39 und 396. und deshalb ersrheint am Ausgang der UND-Schaltung 75 ein Zeichen 1. Die Exklusiv-ODER-Schaltung 73 hat in diesem Fall ein Zeichen 1 an ihrem linken und ein Zeichen 1 an ihrem reclilen Eingang, deshalb führt sie an ihrem Ausgang zu den UND-Schaltungen 24a und 246 ein Zeichen 0.

Die UND-Schaltung 76 hat in dem vorausgesetzten Fall ein Zeichen 1 von der Kippstufe / des 5ipeichcrs 5 an ihrem linken Eingang und ein Zeichen 1 von der Kippstufe ni\ an ihren-1 rechten Eingang (Ader 39cV. deshalb steht an dem mit dem rechten Eingang der UND-Schaltung 24,7 verbundenen Ausgang ein Zeichen 1. während an dem mit dem Ausgang der Exklusiv-ODER-Schaltung 73 verbundenen linken Eingang ein Zeichen 0 ansteht. Deshalb erscheint an dem über die Leitung 42a mit der ODER-Schaltung 9 verbundenen Ausgang der UND-Schaltung 24.7 ein Zeichen 0.

Andererseits erhält die UND-Schaltung 77 an ihrem linken Eingang (Kippstufe rdes Speichers 5 über Ader 4Or,/ ein Zeichen 0 und an ihrem rechten Eingang ebenfalls ein Zeichen 0 (Zeichen i von der Zelle m\ wird vom Inverter 78 in ein Zeichen 0 umgewandelt), am Ausgang der UND-Schaltung 77 erscheint daher ein Zeichen 0. Demzufolge erhält die UND-Schaltung 24b an ihrem linken Eingang ein Zeichen 0 vom Ausgang der Exklusiv-ODER-Schaltung 73 und an ihrem rechten Eingang ein Zeichen 0 vom Ausgang der UND-Schaltung 77. An dem über die Ader 426 mit einem der Eingänge der ODER-Schaltung 9 verbundenen Ausgang

to der UND-Schaltung 246 erscheint daher dn Zeichen 0. Wenn die ODER-Schaltung 9 weder von der Ader 24a noch von der Ader 24fc ein Zeichen erhält, dann erhält die Fehlerschaltung 12 über die Ader 43 ebenfalls kein Zeichen.

Wenn dagegen der gespeicherte Befehl (101) nicht durchgeführt wurde, dann befindet sich das Relais N 1 im Zeitintervall h des Vergleichs in Ruhestellung, und am Punkt 64 liegt Erdpotential; unter diesen Bedingungen bleiben die Transistoren 67 und 68 gesperrt, und da

2" ein Zeichen 0 (über Transistor 68) und ein Zeichen 1 (über die Leitung fj) an den Eingängen der UND-Schaltung 71 anliegt, erscheint am Ausgang der UND-Schaitung71 ein Zeichen 0.
Wenn nun. wie oben angegeben, ein Zeichen 1 am

-'"> Ausgang der UND-Schaltung 75 ansteht, dann führt die mit einem Zeichen i von der UND-Schaltung 75 und einem Zeichen 0 von der UND-Schaltung 71 angesteuerte Exklusiv-ODER-Schaltung 73 ein Ausgangszeichen I. Die von einem Zeichen I von der Exklusiv-

!" ODER-Schaltung 73 und einem Zeichen 0 von der UND-Schaltung 77 angesteuerte UND-Schaltung 24b gibt ein Ausgangszeichen 0 zur ODER-Schaltung 9. während die von einem Zeichen 1 der Exklusiv-ODER-Schraltung 73 und einem Zeichen 1 der UND-Schaltung

Γι 76 angesteuerte UND-Schaltung 24a ein Zeichen 1 zur ODER-Schaltung 9 weitergibt. Dieses Zeichen warnt die Fehlerschaltung 12, se· wie es im Zusammenhang mil F i g. 1 bereits erläutert wurde.

Die beiden oben beschriebenen Beispiele: Betätigung

■"' des Relais N 1 und Ausführungsfehler sowie der Fall der Zurückstellung des Relais mit dem möglichen Fehler, damit der Befehl nicht ausgeführt wird, sind in der anschließenden Tabelle aufgeführt. In dieser Tabelle sind die Zustände der Transistoren, der Kippstufen und

■f' der Vergleichstorschaltungcn sowie die am Ausgang der UND-Schaltungen 24a und 246 anstehenden Zeichen in Abhängigkeit von den Befehlen und der Durchführung oder Nichtdurchführungder Befehle aufgeführt.

Befehl	/	101	aus	010	cm
Zustand Relais /Vl	r	ein	1	aus	0
Zeichen der Leitungen	m,	1	0	0	1
	67	0	1	1	0
	68	I	gesperrt	0	leitend
Transistoren	71	leitend	gesperrt	gesperrt	leitend
	74	leitend	0	gesperrt	I
Ausgangszeichen der	75	I	1	0	1
Torschaltung	73	1	1	I	0
	76	1	1	0	I
	24;)	Ö	i	0	0
	78	I	j_	0	0
	77	0	0	0	I
	246	ö	0	ί	I
		0	0	I	I
	0	3 (JIaIi Zeichnungen	0
	I Herzu

Claims (7)

Patentansprüche:

1. Steuerverteiler für die Steuerung mehrerer Schaltelemente einer peripheren Einheit durch einen Rechner, insbesondere der Relais eines Verbindungssatzes einer rechnergesteuerten Fernmeldevermittlungsanlage, mit einem für jedes zu steuernde Schaltelement ein binäres Element aufweisenden Zwischenspeicher, dadurch gekennzeich- Ό net, daß der Zwischenspeicher (5) für jedes Bit einer für alle Schaltelemente (Ni bis NS) gemeinsamen Steuerinformation ein zusätzliches binäres Element (U ·') aufweist und daß den zu steuernden Schaltelementen (N 1 bis NS) individuell Befehlsdecodierer (7) und Vergleicher (8) zugeordnet sind, durch welche jeweils aus der gemeinsamen Steuerinformation und dem Zustand des jeweiligen binären Elements (z. B. m{) der erforderliche Steuervorgang ermittelt (Befehlsdecodierer 7) sowie »us der gemeinsamen Steuerinformation (t, r), dem Zustand des jeweiligen binären Elements (z. B. w\) und dem tatsächlichen Zustand des zu steuernden Schaltelements (z.B. yVl) eine Abweichung vom Sollzustand festgestellt wird (Vergleicher 8).

2. Steuerverteiler nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher (5) für den Fall mehrerer peripherer Einheittn weitere binäre Elemente (x\ bis yi) aufweist, die jeweils die zu Heuernde Einheit kennzeichnen. *°

3. Steuerverteiler nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zusätzlichen binären Elemente (t, r) lur die Steuerinformation neben den Anweisungen

«) Einschalten eines oder mehrerer Schaltelemente,

b) Ausschalter, eines oder mehrerer Schaltelemente und

c) Herstellen einer bestimmten Kombination von Schaltzuständen

auch eine Steuerinformation für die bloße Rückmeldung der Schallzustände aller Schaltelemente (Ni bis N8) aufnehmen.

4. Steuerverteiler nach Anspruch 2, dadurch gekennzeichnet, daß die weiteren binären Elemente (Xt bis y,) zur Bestimmung der Koordinaten eines Punktes einer Matrix dienen, an dem ein Relais zum Durchschalten der Verbindung vom Steuerverieiler IU einer bestimmten peripheren Einheit angeordnet ist.

5. Sieuerverteiler nach Anspruch 1, dadurch gekennzeichnet. d?ß der Speicher (5) eine Zelle (p) für die Aufnahme eines Quersummeiiprüfbits umfaßt.

6. Steuerverteiler nach Anspruch 1. dadurch gekennzeichnet, daß in den Befehlsdecodierern (7) die Spannungsquellen für die Betätigung der Schaltelemente (N \ bis NS) in den peripheren Einheiten angeordnet sind.

7. Steuerverteiler nach Anspruch 3. dadurch gekennzeichnet, daß ein interner Zeitgeber (10) angeordnet ist, der mindestens zwei sich ausschlief ßende Zeitintervalle (ti, I₃) definiert, und daß im einen Zeitintervall (Steuerzeit I₂) nur die Befehlsdecodierer (7) und im anderen Zeitintervall (Vergleichszeit h) nur die Vergleicher (8) betätigt werden.

40