DE2014155A1

DE2014155A1 - Verfahren zur Herstellung einer Halb leiterstruktur sowie nach diesem Verfahren hergestellte Halbleiterstruktur

Info

Publication number: DE2014155A1
Application number: DE19702014155
Authority: DE
Inventors: Charles Frank Scottsdale Ariz Myers (V St A ) M
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1969-04-03
Filing date: 1970-03-24
Publication date: 1971-04-15
Also published as: FR2038223B1; BE748240A; FR2038223A1; NL7004130A; GB1300727A; JPS505915B1

Description

PATENTANWALT

β München 7i, 24. Mär ζ I97O

MelchlontraBe 42

MalnZdchin: M97P-J56

Verfahren zur Herstellung einer Halbleiterstruktur sowie nach diesem Verfahren hergestellte Halbleiter struktur

Die vorliegende Erfindung betrifft ein Verfahren . zur Herstellung einer Halbleiterstruktur und insbesondere ein Verfahren zur Herstellung einer verbesserten Halbleiterstruktur mit oberflächennahen pn-Übergangen und kurzen Schaltzeiten sowie eine nach diesem Verfahren hergestellte Halbleiterstruktur. Der Begriff "Struktur" umfasst im Rahmen der vorliegenden Erfindung sowohl diskrete Halbleiterbauelemente als auch monolithische integrierte Schaltungen sowie .integrierte Hybridschaltungen ■(IO's).

Bei zahlreichen bekannten Verfahren werden zur Herstellung von Transistoren und integrierten Schaltungen thermische Oxide als Diffusionsmasken verwendet. Es ist beispielsweise gebräuchlich, auf einer Halbleiterscheibe eine Maske aus thermischem Oxid, wie beispielsweise Siliciumoxid, zu bilden, um die Querabmessungen der Basis- und Emitterdiffusion eines bipolaren Transistors zu begrenzen.

109816/1321

2 01 Λ 1 5

λ Μ97Ρ-356

In konventioneller Weise wird dabei das thermische Oxid nach der Durchführung der vorgenannten Diffusionsschritte auf der Halbleiterscheibe belassen, um die pn-Übergänge an den Stellen, an denen sie an der Halbleiterstruktur an die Oberfläche treten, zu.schützen und zu stabilisieren. In Fällen, in denen die Diffusionsmaske aus thermischem Siliciumoxid anfänglich die Form zur Festlegung "und Begrenzung der ^uerabmessung der Basisdiffusion des Transistors und danach (durch einen folgenden erneuten Oxid-Auswachsschritt) die Form zur Festlegung und Begrenzung der Querabmessung der Emitterdiffusion erhält, besitzt die letztendlich über den pn-Übergängen erhaltene Oxidschicht eine abgestufte Form. Danach müssen über diesen Stufen Metallisierungsschichten zur Ausbildung von ohmschen Kontakten an den Transistoren oder anderen passiven Bauelementen, wie beispielsweise in der Halbleiterstruktur ausgebildeten Widerständen aufgebracht werden.

Diese Stufen im Schutz- und Stabilisierungsoxid auf der Halbleiteroberfläche stellen einen offensichtlichen Nachteil dar. Sie machen es nämlich schwierig, gute, zusammenhängende und haftende Metallisierungsraster für die ohmschen Kontakte der aktiven Zonen eines Transistors, eines diffundierten Widerstandes oder ähnlichen Elementen auf der Oxidoberfläche aufzubringen. Eine Vergrösserung der Stufenanzahl im Oberflächenoxid, auf dem das Metallisierungsraster aufgebracht werden muss, erhöht die Möglichkeit von Rissen, Brüchen und anderen Fehlern in der Metallisierung, was zu Ausschüssen hinsichtlich der Elemente und integrierten Schaltungen in der Halbleiterstruktur führt.

- 2 - Jim

106816/1321

20UT55

λ Μ97Ρ-356

Um die sich aus den gestuften Oxidschichten ergehenden Nachteile zu vermeiden, sind verschiedene Verfahren bekannt geworden, bei denen das Oberflächenoxid nach dem letzten Diffusionsschritt von der Halbleiterstruktur entfernt wird. Bei diesen bekannten Verfahren wird nach dem Entfernen der gesamten Diffusionsmasken aus thermischem Oxid auf der Oberfläche der Halbleiterstruktur eine einzige zusammenhangende. Schicht aus thermischem Oxid aufgewachsen. In diese neue Schicht werden dann, beispielsweise durch Ätzen, neue Fenster hergestellt, in welche die Metallisierung zur Bildung von ohmschen Kontakten an den aktiven und passiven Elementen in der Halbleiterstruktur eingebracht werden kann. Allerdings werden durch die Entfernung der gesamten Oxidschicht von der Halbleiterstruktur nach allen Diffusionen auch alle pn-Übergänge der Halbleiterstruktur zeitweise freigelegt, wodurch diese pn-ubergänge verschmutzt werden können. Weiterhin müssen beim Aufbringen einer neuen schützenden Oberflächenschicht auf der Oberfläche der Halbleiterstruktur neue Fenster in diese Schicht für den Basis- und Smitterkontakt vorgesehen werden. Die Herstellung dieser Fenster in der schützenden Ober- ' flächenschicht für die ohmschen Kontakte führt speziell bei sehr kleinen geometrischen Strukturen zu Schwierigkeiten bei der Ausrichtung der Masken.

Es wäre daher wünschenswert, diese kritischen Ausrichtungsschritte , welche bei der Herstellung der Fenster in der schützenden Oberflächenschicht für die Kontaktmetallisierung erforderlich sind, eliminieren zu können.

- 3 - ' ^v Es

109816/1321

Es wäre weiterhin vorteilhaft, eine Halbleiterstruktur schaffen zu können, bei der die schützende Oberflächenschicht, wie beispielsweise eine Siliciumdioxidschicht gleichförmige Dicke besitzt und bei der alle pn-Ubergänge der Struktur vor der Herstellung der letzten schützenden Oberflächenschicht nicht freigelegt werden.

Der vorliegenden Erfindung liegt daher die. Aufgabe zugrunde, ein Verfahren zur Herstellung einer verbesserten passivierten Halbleiterstruktur mit kurzen Schaltzeiten, wie beispielsweise eine integrierte Schaltung (IC) sowie nach diesem Verfahren hergestellte verbesserte Halbleiterstrukturen anzugeben. Die Halbleiterstruktur soll dabei insbesondere relativ leicht zu metallisieren sein.

'./eiterhin sollen bei der Herstellung einer gleichförmigen Passivierungsschicht auf der Halbleiterstruktur die pn-Übergänge während der Herstellung der Halbleiterstruktur so wenig wie möglich freiliegen. Speziell soll sich dabei das erfindungsgemässe Verfahren zur Pierstellung von diffundierten Widerstands- und Transistorzonen in dünnen Halbleiterstrukturen mit oberflächennahen pn-Übergangen und hoher Packungsdichte eignen.

Schliesslich soll bei dem erfindungsgemässen Verfahren die kritische Maskenausrichtung bei der Herstellung eines Fensters für den Emitterkontakt eines-Transistors entfallen.

Zur Lösung der vorgenannten Aufgabe ist bei einem

- 4 - Verfahren

1O981<S/1 321

-ZOU 7

M97P-356

Verfahren zur Herstellung einer Halbleiterstruktur gemäss der Erfindung vorgesehen, dass auf der Oberfläche eines Halbleiterkörpers eine Maske gebildet wird, dass zur Ausbildung einer Zone .im Halbleiterkörper ein Dotierungsstoff durch ein Fenster in der Maske in den Halbleiterkörper eingebracht wird, dass auf dem freiliegenden Teil der Zone und auf einem, Teil der Maske eine dünne Schutzschicht aufgebracht wird, dass auf die dünne Schutzschicht eine Fotomaske aufgebracht wird, und dass die dünne Schutzschicht während eines selektiven Ätzens der Maske als Halterung für die Fotomaske dient.

In Weiterbildung der Erfindung ist eine nach dem im vorstehenden definierten Verfahren hergestellte Halbleiterstruktur durch folgende Merkmale gekennzeichnet: Einen Transistor mit an die Oberfläche des Halbleiterkörpers tretenden pn-Übergängen im Halbleiterkörper, eine passivierende, aus der Gasphase aufgebrachte, die pn-*Übergänge überdeckende Schutz-Oxidschicht aus einer ersten Schicht aus Siliciumdioxid und einer zweiten Schicht aus Phosphorsilikat' auf dem Halbleiterkörper-,. Fenster in der Schutz-Oxidschicht, welche die Emitter- und Basiszone des Transistors freilegen und in die Fenster eingebrachte Metallkontakte zur ohmschen Kontaktierung des Transistors,

Gemäss einem besonderen Merkmal der Erfindung werden bei einer Transistorstruktur mit oberflächennahen pn-Über-.gangen eine oder-mehrere bei tiefen Temperaturen aufgebrachte Oxid-Passivierungsschichten nach der Herstellung; der Basiszone des Transistors und nach dem vollständigen Entfernen der Diffüsionsmaske für die Basiszone hergestellt.

- 5 - . Nach

Nach einem besonderen Merkmal der Erfindung wird eine dünne bei tiefen Temperaturen aufgebrachte Oxidschicht durch thermisches Aufwachsen einer Schicht aus Phosphorsilikat über vorher hergestellten Oxid-Passivierungsschichten und über der Emitterzone des Transistors hergestellt. Diese dünne, die Emitterzone überdeckende Oxidschicht wird während des Ätzens eines Fensters für den Basiskontakt des Transistors durch eine Fotomaske geschützt; danach wird die dünne Oxidschicht durch einen kontrollierten Itzschritt entfernt oder 'ausgewachsen". Die Emitterzone wird somit für die Herstellung eines ohmschen Kontaktes erneut freigelegt, ohne dass ein zusätzlicher kritischer Fotolack- und Maskierungsschritt erforderlich ist. Auf diese Weise wird das Ausrichtungsproblem bei einem zusätzlichen Fotolack- und M „askierungsschritt zur Herstellung des ohmschen Basiskontaktes eliminiert.

Gemäss einem weiteren Merkmal der Erfindung ist bei einem Transistor mit oberflächennahen pn-iJbergangen und schneller Schaltzeit eine passivierende Oxidschicht gleichförmiger Dicke zum Schutz der pn-Übergänge vorgesehen. Dabei ist während der Herstellung des Transistors lediglich ein pn-übergang freigelegt, so dass bei der Herstellung einer Oberflächenoxidschicht gleichförmiger Dicke das Freiliegen von pn-Übergängen minimal gehalten ist.

Weitere Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen anhand der Figuren. Es zeigt:

Fig. 1 ein p~-3ubstrat bzw. ein Ausgangshalbleitermaterial

- 6 - für

103016/1321

Figur.

Figur

Figur Figur

Figur

Figur Figur

20U1.55

M97P-356-

für das Verfahren gemäss der Erfindung; die Herstellung eines n⁺- buried layer in dem p~-3ubstrat; die Herstellung einer η-leitenden epitaktischen Schicht auf dem p~—Substrat; die Herstellung der Basis eines bipolaren Transistors, einer p⁺-Isolationszone und eines diffundierten p⁺-Widerstands in der vorher hergestellten epitaktischen Schicht; das Abscheiden mehrerer Oxidschichten aus der Gasphase auf der Oberfläche der vorher hergestellten epitaktischen Schicht; die HerstellTing der Emitterzone des Transistors in der Halbleiterstruktur; die Herstellung einer sehr dünnen Oxidschicht auf den vorher durch Abscheidung aus der-Gasphase hergestellten Oxidschichten sowie die Herstellung einer Fotomaske auf der dünnen Oxidschicht; ·

die selektive Entfernung von Oberflächenoxid auf der Halbleiterstruktur zur Freilegung der. Basiszone des Transistors für einai nachfolgenden Metallisierungsschritt; die Entfernung der dünnen Oxidschicht zur Freilegung der Emitterzone des Transistors; und die fertige gemäss der Erfindung hergestellte Halbleiterstruktur mit einer Oberflächenmetallisierung.

Bei der gemäss der Erfindung hergesteriten Halbleiterstruktur mit oberflächennahen pn-Übergängen und kurzen Schaltzeiten wird, zunächst die Basiszone eines Transistors unter Verwendung einer Diffusibnsmaske

- 7 ■-"

entweder

09816/1321

entweder aus thermischem Oxid oder aus aus der Gasphase aufgebrachtem Oxid hergestellt. Danach wird die oxidische Diffusionsmaske vollständig von der HalbleiterStruktur entfernt, wobei neue aus der Gasphase aufgebrachte Oxidschichten für die '" Diffusion der Emitterzone des Transistors in die Struktur hergestellt werden. Die Emitterzone des Transistors wird sodann durch ein Fenster in den aus der Gasphase aufgebrachten Oxiden eindiffundiert Sodann wird eine sehr dünne Schutzschicht auf der Oberfläche der aus der Gasphase aufgebrachten Oxide hergestellt, wobei zur Freilegung eines Basis-Kontaktbereiches ein Fenster in den Oberflächenoxiden ausgebildet wird. Danach wird die dünne Oxidschicht durch kontrolliertes'· Ätzen von der Emitterzone des Transistors entfernt, um deren ohmsche Kontaktierung zu erleichtern. Bei dem in Rede stehenden Verfahren wird der Emitter-Basis-nn-Übergang des Transistors nach der Herstellung der Emitterzone niemals mehr freigelegt. Die fertige Struktur besitzt eine schützende passivierende Oxidschicht von gleichförmiger Dicke auf ihrer Oberfläche. Diese gleichförmig dicke Oxidschicht erleichtert das nachfolgende Aufbringen einer Metallisierungsschicht auf der Oberfläche der Struktur, wodurch die Nachteile von mit Stufen versehenen Oxidschichten vermieden werden.

Figur 1 zeigt ein Substrat bzw. ein Ausgangshalbleitermaterial 14. Beispielsweise wird dabei von einem Substrat 14 aus relativ hochohmigem p~-Material ausgegangen. Im folgenden wird Halbleitermaterial von p-, p~- und p⁺-Leitungstyp als Material 'eines Leitungstyps" bezeichnet, während n⁺- und n-leitendes

- 8 - Material

16/1321

M97P-356

Material als Material des ''entgegengesetzten Leitungstyps'' bezeichnet wird.

Unter Verwendung entweder einer thermischen Oxidation oder einer aus der Gasphase aufgebrachten Oxidation wird eine Oxidschicht 16 auf der gesamten Oberfläche des Substrats 14- aufgebracht. Danach wird unter Anwendung von an sich bekannten fotolithographischen' Verfahren ein Fenster 19 in der Oxidschicht 16 hergestellt. Aufgrund dieses Fensters 19 dient die Oxidschicht 16 als Diffusionsmaske zur Herstellung"eines n⁺- ■'buried layer" 18. Sin derartiger sogenannter "buried layer" ist in der Halbleitertechnik an sich bekannt. Der buried layer 18 ermöglicht die Verwendung einer relativ hochohmigen epitaktischen Schicht für den Kollektor des Transistors, wobei eine kleine Kollektorkapazität gewährleistet ist. Gleichzeitig wird dabei die Kollektor-Emitter-Sättigungsspannung Vq-d eßATO ^{auf einem} relativ kleinen Wert gehalten. Der hohe Kollektor-Flächenwiderstand erfährt durch den kleinen Flächenwiderstand des diffundierten buried layer 18 einen Nebenschluss, woraus sich ein extrem kleiner Kollektor-Serienwiderstand und damit eine kleine Kollektor-Emitter-■ Sättigungsspannung ergibt,. Nach Fertigstellung der Diffusion für den n⁺-buried layer 18 wird die thermische Oxidschicht 16 beispielsweise durch Verwendung eines Flussäure (HF) enthaltenden Ätzmittels entfernt. -

Gemäss Figur 3 wird auf die Oberfläche des Substrats 14· und die Oberfläche des buried layer 18 eine n-leitende Schicht 21 epitaktisch aufgebracht. Ein derartiger

-*■ 9 <- epitaktischer

20U'55

M97P-356

/ο

epitaktischer Prozess ist in der Halbleitertechnik an sich bekannt. Auf der fertigen epitaktischen Schicht 21 wird entweder durch thermische Oxidation oder eine Aufbringung aus der Gasphase eine Oxidschicht 22 hergestellt. In dieser Oxidschicht werden Fenster 24, 26, 28 und 30 eingebracht. Die Fenster und 28 ermöglichen die Eindiffusion eines p⁺-Dotierungsstoffes, wie beispielsweise Bor, durch die epitaktische Schicht 21 in die Oberflächenbereiche des Substrats 14. Durch diese Diffusion wird ein zusammenhängender kreisförmiger Ring 32 hergestellt, welcher einen isolierenden pn-übergang für die integrierte Struktur gemäss der Erfindung darstellt.

In vielen integrierten Schaltungen ist es wünschenswert, zusammen mit der Herstellung der p⁺-Isolationszone 32 und der p-leitenden Basiszone 32 des Transistors einen oder mehrere diffundierte Widerstände 31 herzustellen. Die p⁺-Isolationsζone 32, der diffundierte p⁺-Widerstand 31 und die pleitende Basiszone 34- sind lediglich Beispiele für viele mögliche p-Diffusionen und p⁺-Zonen für ohmsche Kontakte (nicht dargestellt), welche gleichzeitig in einem Diffusionsschritt herstellbar sind. Es können daher viele Transistor-Isolationszonen und diffundierte Widerstände durch einen einzigen Diffusionsschritt gleichzeitig in einer integrierten Struktur hergestellt werden.

Nach der Fertigstellung der in Figur 4 dargestellten p-Diffusionen wird die Oxidmaske auf der Oberfläche der Halbleiterstruktur durch Verwendung eines Oxid-ltzmittels, wie beispielsweise verdünnte

- 10 - Flussäure

109816/1321

M97P-356

Flussäure (HP) entfernt. Danach wird auf die Oberfläche der Halbleiterstruktur eine neue oxidische Diffusionsmaske hergestellt, wie sie in Figur 5 dargestellt ist. Die vorbeschriebene, in Figur 4-dargestellte Oxidmaske wird im folgenden als erste Maske bezeichnet, während die aus Einzeloxidschichten bestehende Oxidmaske nach Figur 5 im folgenden als zweite Maske "bezeichnet wird. Die Materialien für die erste und zweite Diffusionsmaske gemäss der Erfindung sind nicht auf reine Oxide beschränkt* 'Verschiedene andere Maskentypen, beispielsweise aus Mischoxiden, mit Phosphor dotierten Oxiden, beispielsweise aus Mischoxiden, mit Phosphor dotierten Oxiden und Nitriden können ebenfalls im Rahmen der Erfindung verwendet werden.

Gemäss Figur 5 wird eine erste aus der Gasphase aufgebrachte Oxidschicht 36 beispielsweise dadurch hergestellt, dass die epitaktische Schicht einer gasförmigen Mischung aus Sauerstoff und Silan bei Atmosphärendruck und einer relativ niedrigen Temperatur im Bereich von etwa 359°0 bis 900⁰O ausgesetzt wird. Vorzugsweise liegt die Abscheidetemperatur in einem Bereich von A-OO⁰C bis 500⁰C. ' Danach wird eine Schicht aus mit Phosphor dotiertem Oxid 38 dadurch auf die Oxidschicht 36 aufgebracht, dass diese einer gasförmigen Mischung aus Silan, Phosphin und Sauerstoff bei Atmosphärendruck und einer relativ niedrigen Abscheidetemperatur zwischen etwa 400⁰C und 4-5O⁰C .ausgesetzt wird. Die Dicke der Oxidschicht 36 liegt typischerweise in der Grössenordnung von 5000 Ä, während die Dicke der mit Phosphor dotierten Oxidschicht 38.; typischerweise

- 11 - in

109016/1321

2OU

M97P-356 in der Grössenordnung von 500 bis 2000 2. liegt.

Nach dem Aufbringen der Oxidschicht 36 und der mit Phosphor dotierten Oxidschicht 38 mit einer Gesamtdicke von etwa 0,2 Mikron, wird auf der Oberfläche der Oxidschicht 38 unter Verwendung bekannter fotolithographischer Verfahren eine Fotomaske 40 aufgebracht. In der Fotomaske 40 wird ein Fenster 42 hergestellt, wobei dann das durch dieses Fenster freigelegte Oxid durch Ätzen mittels eines geeigneten Oxid-Ätzmittels, wie beispielsweise verdünnte Flussäure, entfernt wird. Wenn der durch das Fenster 42 freigelegte Teil des Oxids entfernt und damit der darunter liegende Teil der epitaktischen Schicht 21 freigelegt ist, wird die Fotomaske 40 von der Oberfläche der mit Phosphor dotierten Oxidschicht 38 entfernt.

Danach wird ein n-Dotierungsstoff mit gegenüber der Basiszone 34 entgegengesetztem Leitfähigkeitstyp in einen Teil der Zone 34 zur Bildung einer Emitterzone 48 des herzustellenden Transistors eindiffundiert. Während der Diffusion der Emitterzone 48 in die Halbleiterstruktur wird eine dünne Schicht 50 aus Phosphorsilikatglas thermisch auf der Oberfläche der zweiten Zone 48 und der freiliegenden Oberfläche der Oxidschicht 38 aufgewachsen. Diese dünne Schicht 50 aus Phosphorsilikatglas minimalisiert die Diffusionstiefe der Emitterzone 48, wodurch sichergestellt wird, dass diese Emitterzone 48 sehr nahe an der Oberfläche liegt.

- 12 - Eine

100816/1321

M97F-3S6

/O

Eine derartige oberflächennahe Emitterzone ist für Transistoren mit kleinen Schaltzeiten erforderlich.

Die dünne Schicht 50 aus Phosphorsilikatglas wird nunmehr gemäss Figur 7 mit einer Fotomaske.52 abgedeckt» wobei in diese Fotomaske 52 unter Anwendung bekannter Fotoätzverfahren Fenster 5^ und hergestellt werden» Diese Fenster 54 und 56 legen Teile der Oxidschichten 36, 38 und 50 frei, die in einem folgenden Ätzschritt zu entfernen sind.

Durch Verwendung eines Oxid-Ätzmittels, wie beispielsweise; verdünnte Elussäure, werden Fenster 58 und (Figur 8) hergestellt; in diesem Stande des Verfahrens sind alle zu kontaktierenden p-leltenden Zonen durch gleichartige Ätzungender Oxidschichten 36, 38 und 50 freizulegen. Wie oben ausgeführt, sind der in der Zeichnung dargestellte Transistor und der dargestellte Widerstand lediglich Beispiele für viele mögliche aktive und passive Elemente-, welche gleichzeitig unter Verwendung des in Rede stehenden Verfahrens in einer monorithischen integrierten Schaltung- hergestellt werden können. Sind: die Fenster und 59 gemäss Figur 8 in den Oxidschichten 36, 38 und 50 hergestellt;, so wird die Fotomaske 52 unter Verwendung^ eines Fötolsek~Ä%zmittels entfernt·. Als" derartige- Ätzmittel kommen beispielsweise diejenigen in Frage, die in der Halbleiterindustrie unter der Handelsbezeichnung J*100 und AZ-IOO erhältlich sind-, Durelt kontrolliertes Ätzen der dünnen Schicht 5P aus Phosphorsilikatglas kann sodann ein Emitterfenster 60 gemäss Figur 9 erneut freigelegt werden, um das nachfolgende Aufbringen einer Metallisierung auf der Emitteroberfläche zu ermöglichen.

- 13 - Ein

6/t S 21

7 π ", /. ι 5¹S

Μ97Ρ-356

Ein kontrollierter Ätzzyklus, welcher zur Entfernung der dünnen Schicht 50 zur Anwendung kam, ist durch die folgenden Zeiten, Temperaturen und Materialien charakterisiert. Zunächst wird die Schicht 50 für etwa 5 Minuten Chromsäure ausgesetzt. Danach wird auf die Oxidschicht 50 für etwa 15 Sekunden ein in der Halbleiterindustrie unter der Handelsbezeichnung 1514 erhältliches Ätzmittel aufgebracht. Dieses Ätzmittel 1514 enthält 15 Teile Ammoniumfluorid, einen Teil Flussäure und 4 Teile Wasser (H₂O). Bei diesem Ätzmittel ergibt sich eine Ätzgeschwindigkeit von etwa 30 Ä pro Sekunde. Sondann wird die Oberfläche der in Figur 8 dargestellten Struktur in einem Salpetersäure-Bad für etwa 5 Minuten gereinigt, sodann im entionisierten Wasser gespült und danach für etwas mehr als 5 Sekunden in dem Ätzmittel 1514 geätzt. Schliesslich wird die in Figur 8 dargestellte Struktur noch einmal in entionisiertem Wasser gespült, wonach sich aus der in Figur 8 dargestellten Struktur die in Figur 9 dargestellte ergibt.

Figur 10 zeigt die aufgebrachte Metallisierung für einen Emitterkontakt 62 sowie einen Metallisierungsstreifen 64, welcher die Basiszone 34 des Transistors mit dem benachbarten diffundierten Widerstand'44 verbindet. Der Metallisierungsstreifen 64, welcher typischerweise aus Aluminium besteht, ist auf die aus der Gasphase abgeschiedenen Oxidschichten 36 und 38 aufgedampft. Damit entsteht ein elektrischer Kontakt zwischen der Basiszone 34 und dem diffundierten Widerstand 44, während gleichzeitig durch die Oxidschichten 36 und 38 eine Isolation zur Halbleiterstruktur geschaffen ist.

Es ist zu bemerken, dass das erfindungsgemässe Verfahren

- 14 - nicht

100816/1321

■' ·' 2OU155

M97P-356

nicht auf die Herstellung von bipolaren Transistoren beschränkt ist. Das Verfahren kann beispielsweise auch zur Herstellung von junction-Feldeffekttransistoren benützt werden. Bei der Herstellung eines junction-Feldeffekttransistors entsprechend der vorbeschriebenen Struktur des bipolaren Transistors entspricht die Basiszone 34 des bipolaren Transistors in der Geometrie typischerweise der Kanalzone des junction-Feldeffekttransistors. In gleicher Weise entspricht die Emitterzone 48 des vorbeschrjebenen bipolaren Transistors der Steuerzone des Feldeffekttransistors. Bei einem Feldeffekttransistor entspricht natürlich das Meta!lisierungsraster nicht dem eines bipolaren Transistors, da die erste Zone 34 des Feldeffekttransistors zwei Kontakte als Quellen- und Senkenelektrode an den Seiten des Kanals erfordert. Derartige Modifikationen der Kontaktierung, sind an sich bekannter Art.

Es ist weiterhin zu bemerken, dass die vorliegende Erfindung nicht auf Diffusionsprozesse beschränkt ist. Anstelle von Diffusionsprozessen zur Herstellung von aktiven Bereichen kann auch eine Ionen-Inplantation Verwendung finden, bei der ionen, wie beispielsweise Borionen, in einem elektrischen Feld beschleunigt werden. Aufgrund der hochenergetischen Besphleunigung dringen die Ionen durch die Fenster in eine Maskierung in die Halbleiteroberfläche ein. Derartige Ionen können anstelle der Festkörperdiffusion zur Bildung der beiden Zonen in der vorbeschriebenen Ausführungsform verwendet werden.

Die beschriebenen Maskierungsschritte.erfordern zusätzlich

-15—

16/1321

M97P-356

/ν

die Verwendung von Fotolack zur Bildung der gewünschten Oxidraster auf der Halbleiteroberfläche. Ein möglicher Fotolack, welcher zu diesem Zweck verwendbar ist, wird von der Kodak Company unter dem Handelsnamen KLIER vertrieben. Anstelle dieses Maskierungsmaterials können auch verschiedene andere Maskierungsmaterialien zur Herstellung der Oxidmasken im Rahmen der Lehre vorliegender Erfindung verwendet werden.

Schliesslich sind die Materialien für die Diffusionsmasken zur seitlichen Begrenzung der Eindiffusion von Dotierungsstoffen nicht notwendig auf Oxide beschränkt. Ebenso können verschiedene Nitride und mit Phosphor dotierte Gläser, wie beispielsweise Phosphorsilikat als Dotierungsmasken im Rahmen der Lehre vorliegender Erfindung verwendet werden.

Zusammenfassend ist zu sagen, dass gemäss einer besonderen Ausführungsform der Erfindung in einer Halbleiterstruktur mit oberflächennahen pn-Übergängen und kurzen Schaltzeiten eine Basiszone eines !Leitungstyps in einem Halbleiterkörper unter Verwendung fotolithographischer Verfahren hergestellt wird. Danach werden eine oder mehrere Oxidschichten aus der Gasphase bei relativ niedrigen Temperaturen auf der Oberfläche der Struktur hergestellt. In den aus der Gasphase aufgebrachten Oxdschichten wird sodann ein Fenster gebildet, durch das ein Dotierungsstoff zur Herstellung einer Emitterzone entgegengesetzten Leitungstyps in der Basiszone eingebracht wird. Danach wird eine dünne Oxidschicht auf dem freiliegenden Teil der Basiszone und auf der freiliegenden Oberfläche der aus der Gasphase aufgebrachten Oxidschichten thermisch

- 16 - aufgewachsen

109816/1321

M97P-556

aufgewachsen. Sodann werden selektiv ein oder mehrere Fenster im Oberflächenoxid hergestellt, um die Anbringung von e"lektrischen Eontakten an der Basiszone des Transistors und weiteren Zonen gleichen Leitungstyps in der Halbleiterstruktur zu ermöglichen. Durch kontrolliertes Ätzen der dünnen thermisch aufgewachsenen Oxidschicht auf der Emitterzone kann diese Emitterzone zum Anbringen eines ohmschen Kontaktes freigelegt werden. Gemäss dem beschriebenen Verfahren wird die dünne thermisch aufgewachsene Oxidschicht durch kontrolliertes Ätzen aus der Emitterzone "ausgewaschen". Ein derartiges ,kontrolliertes Ätzen macht einen kritischen Maskierungsschritt nicht erforderlich, welcher ansonsten zur Herstellung des Emitterkontaktes erforderlich wäre. Die Kontakte für die Basis- und EmitterzOne können durch ein konventionelles Verfahren, wie beispielsweise das Aufdampfen von Aluminium hergestellt werden. Da nach der Herstellung der Basiszone die gesamte öxidmaskierung entfernt wird, besitzt die endgültige Oxidmaskierung auf der Oberfläche der Struktur gleichförmige Dicke. ^: '-_ " .-.■-'.--

- 17 - Patentansprüche

1008 ig/

Claims

M97P-356

Patentansprüche

•1. Verfahren zur Herstellung einer Halbleiterstruktur, dadurch gekennzeichnet, dass auf der Oberfläche
eines Halbleiterkörpers (14, 21) eine Maske (36, 38) gebildet wird, dass zur Ausbildung einer Zone (48) im Halbleiterkörper (14, 21) ein Dotierungsstoff durch ein Fenster (46) in der Maske (36, 38)
in den Halbleiterkörper (14, 21) eingebracht wird, dass auf dem freiliegenden Teil der Zone (48)
und auf einem Teil der Maske (36, 38) eine dünne Schutzschicht (50) aufgebracht wird, dass auf die dünne Schutzschicht (50) eine Fotomaske (52) aufgebracht wird, und dass die dünne Schutzschicht (50) während eines selektiven Ätzens der Maske (36, 38) als Halterung für die Fotomaske (52) dient.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zum erneuten Freilegen eines Teils der Zone (48) durch Bildung eines neuen Fensters (60) die dünne Schutzschicht (50) über der Zone (48) selektiv
entfernt wird, wodurch ohne weitere Maskier- und Ätzschritte zur erneuten Freilegung der Oberfläche der Zone (48) die Anbringung eines ohmschen Kontaktes (64) an der Zone (48) möglich wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass zur Bildung der Maske (36, 38)

- 18 - eine

109816/1321

' 201k155

M97P-556

eine erste Silicium-Dioxid-Schicht (36) aus der Gasphase auf der Oberfläche des Halbleiterkörpers (14, 21) und auf der Schicht (36) eine aus Siliciumdioxid und Phosphorendoxid zusammengesetzte Mischoxidschicht (38) aus der Gasphase aufgebracht wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die dünne Schutzschicht (50) durch Aufwachsen einer dünnen Schicht thermischen Oxids auf dem freiliegenden Teil der Zone (48) -und auf dem freiliegenden Teil der Maske (36, 38) gebildet wird, dass danach die Zone (48) zur Anbringung des ohmschen Kontaktes (64) durch selektives Ätzen der dünnen Schutzschicht (50) freigelegt wird und dass die Maske (36, 38) bei ihrem selektiven Ätzen zur Freilegung weiterer Bereiche des Halbleiterkörpers (14, 21) zum Zwecke der Anbringung weiterer ohms.cher Kontakte (64) durch die Fotomaske (52) und die dünne Schutzschicht (50) teilweise schützend abgedeckt wird.
5· Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass vor dem Herstellen der Maske (36, 38) eine erste Maske (22) auf der Oberfläche des Halb- ~ leiterkörpers (14, 21) gebildet wird, dass durch Einbringen eines Dotierungsstoffs durch ein Fenster (26) in der ersten Maske (22) eine erste Zone (34) eines Leitungstyps in den Halbleiterkörper (14, 21) eingebracht wird, und dass danach die erste Maske (22) von der Oberfläche des Halbleiterkörpers (14, 21) entfernt und die Maske (36, 38) hergestellt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5_S dadurch gekennzeichnet, dass in der ersten Maske (22) mehrere Fenster (24, 28, 30) gebildet werden und dass

- 19 - zur

109816/1321

zur Bildung von Isolationszonen (32) bzw. von monolithischen integrierten Schaltungskomponenten (44·) des einen Leitungstyps im Halbleiterkörper (14, 21) ein den einen Leitungstyp erzeugender Dotierungsstoff durch die Fenster (24, 28, 30) in den Halbleiterkörρ eingebracht wird.
7. Halbleiterstruktur, hergestellt nach einem Verfahren nach einem der Ansprüche 1 bis 6, gekennzeichnet durch einen Transistor (48, 34, 21) mit an die Oberfläche des Halbleiterkörpers (14, 21) tretenden pn-Übergängen im Halbleiterkörper (14, 21), eine passivierende, aus der Gasphase aufgebrachte, die pn-Ubergänge überdeckende Schutz-Oxidschicht (36, 38) aus einer ersten Schicht (36) aus Siliciumdioxid und einer zweiten Schicht (38) aus Phosphorsilikat auf dem Halbleiterkörper (14, 21), Fenster (58, 60) in der Schutz-Oxidschicht (36, 38), welche die Emitter- und Basiszone (48, 34) des Transistors freilegen und durch in die Fenster (58, 60) eingebrachte Metallkontakte (62, 64) zur ohmschen Kontaktierung des Transistors.

- 20 109816/1321