DE2813673A1

DE2813673A1 - Verfahren zur herstellung einer halbleiteranordnung

Info

Publication number: DE2813673A1
Application number: DE19782813673
Authority: DE
Inventors: Cornelis Maria Hart; Jan Lohstroh
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1977-04-12
Filing date: 1978-03-30
Publication date: 1978-10-19
Also published as: JPS5617829B2; JPS53128286A; NL7703941A; GB1587398A; US4148054A; FR2387516A1; CA1093700A

Description

PHN 8743 17.11.77

N V. Philips¹6Ioei!ampeniabfiuk:n, Eindhoven va/Rj

"Verfahren zur Herstellung einer Halbleiteranordnung"

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem eine Oberfläche eines Halbleitergebietes mit einem Muster aus elektrisch isolierendem Material versehen wird, das einen inseiförmigen Teil des Gebietes umgibt, wobei auf der Oberfläche eine dotierte Siliziumschicht erzeugt wird, auf der eine Schicht aus einem anderen Material erzeugt wird, aus der eine Ätzmaske gebildet wird, wonach ein Atzvorgang durchgeführt

809842/0688

- är -

PHN 8742

17.11.77

wird, bei dem die nicht unter der Atzmaske liegenden STeile der Siliziumschicht entfernt werden und durch Unterätzung ein freiliegender Randteil der Ätzmaske erhalten wird, wonach der Rand der Siliziumschicht^ und die unter dem genannten Randteil liegende Oberfläche durch thermische Oxidation mit einer Oxidschicht versehen werden, wobei während dieser Oxidation durch Diffusion aus der dotierten Silizium— schicht eine erste Oberflächenzone erzeugt wird, und wobei durch Einführung eines Dotierungsstoffes in einen nicht unter der Ätzmaske liegenden praktisch von der Projektion des Randes der Ätzmaske begrenzten Teil der Halbleiteroberfläche eine zweite Oberflächebzone erzeugt wird.

Ein Verfahren der obenbeschriebenen Art ist aus der US-PS 3.753.807 bekannt. Nach dieser Patentschrift wird auf selbstregistrierende ¥eise ein bipolarer Transistor hergestellt. Dazu wird in einem η-leitenden Halbleitersubstrat zunächst über ein Fenster in einer Siliziumoxidschicht eine p— leitende Basiszone erzeugt. Auf dieser Basiszone wird an der Stelle der zu bildenden Emitterzone eine Schicht aus η-dotiertem polykristallinem Silizium erzeugt, die mit einer Siliziumnitrid—

809842/068 8

PHN 87^2

τ 17.11.77

schicht überzogen wird. Unter Verwendung der kombinierten Silizium-Siliziumnitridschicht als Maske wird dann eine ρ -Basiskontaktzone gebildet, wonach unter Verwendung der Nitridschicht als Ätzmaske die polykristalline Siliziumschicht durch Unterätzung über ein vorbestimmtes Gebiet entfernt wird. Die Substratoberfläche und der Rand der Siliziumschicht werden oxidiert und durch Absputtern wird das nicht unter der Nitridschicht liegende Oxid entfernt. Nach dem Wegätzen der Nitridschicht wird auf der polykristallinen Siliziumschicht ein Emitterkontakt und auf der Basiskontaktzone ein Basiskontakt gebildet.

Auf diese Weise wird mit einer Mindestanzahl an Maskierungsschritten ein Transistor hergestellt, dessen Basiskontaktzonen und dessen Emitterzone einen durch den Unterätzvorgang auf genaue und reproduzierbare Weise bestimmten gegenseitigen Abstand aufweisen.

Bei der Technologie zur Herstellung integrierter Schaltungen ist es einerseits erwünscht, diese Schaltungen mit einer Mindestanzahl an Austicht- und Maskierungsschritten herzustellen. In diesem Zusammenhang könnte das obenbeschriebene bekannte Verfahren denn auch mit Vorteil Anwendung finden. Andererseits sollen aber, insbesondere bei der Herstellung kompliziex'ter integrierter Schal-

809842/0688

χ--

PHN 8742 8 17.11.77

tungen mit einer hohen Packungsdichte Techniken angewendet werden, bei denen eine möglichst geringe Gefahr vor Angriff der Kristalloberfläche vorliegt, während sich diese Techniken auch für die Massenfertigung eignen müssen. Dies ist notwendig, um eine reproduzierbare Güte und eine akzeptabele Ausbeute zu erhalten.

Das 'beschriebene bekannte Verfahren, bei dem zunächst ein Teil der Halbleiteroberfläche oxidiert und dann der überschüssige Teil des Oxids abgesputtert wird, entspricht in vielen Fällen diesen Anforderungen nicht. Insbesondere besteht beim Absputtern der Oxidschicht die Gefahr des Angriffs der darunterliegenden Halbleiteroberfläche, vor allem wenn das Oxid durch das Absputtern völlig entfernt vird, so dass gegen Ende des Vorgangs die zum Absputtern verwendeten Ionen direkt auf die Halbleiteroberfläche einfallen. Das teilweise Absputtern des Siliziums kann oft Nachteile ergeben, die zwar durch besondere Massnahmen, z.B. Ausglühen, teilweise behoben werden können, aber dies bringt einen zusätzlichen Verfahrensschritt mit sich, was bei Massenherstellung im allgemeinen unerwünscht ist.

Die Erfindung bezweckt u.a., ein neues Verfahren zur Herstellung einer integrierten Schaltung mit einer möglichst geringen Anzahl an Maskierungs-

809842/0688 _0Ri©!NAL

PHN 8742

und Ausrichtschritten zu schaffen, bei dem das Absputtern überschüssiger Oxidschichtteile vermieden wird. Insbesondere bezweckt die Erfindung die Herstellung auf praktisch völlig selbstregistrierende Weise einer integrierten Schaltung mit sehr kleinen Transistoren, z.B. eines oder mehrerer Paare komplementärer bipolarer Transistoren, wie sie u.a. in Schaltungen vom Typ I L (=± integrierten Injek ti ons logik, wie

. beschrieben in IEEE Journal of Solid State Cir-r cuits, Vol. 7 No. 5 October 1072 S. 346 - 351, verwendet werden können.

Die Erfindung liegt u.a. die Erkenntnis zugrunde, dass durch eine einfache Massnahme, für die kein zusätzlicher Ausrichtschritt erforderlich ist, erreicht werden kann, dass die Oxidation nur unter dem genannten hervorragenden Randteil der Atzmaske und nicht ausserhalb dieses Teiles erfolgt. Weiter liegt der Erfindung die Erkenntnis zugrunde, dass diese Massnahme bei einem Siliziumsubstrat in Verbindung mit einer gegenseitigen Isolierung der Halbleiterschaltungselemente durch ein Muster aus wenigstens teilweise in den Siliziumkörper versenktem Siliziumoxid ein besonders geeignetes Verfahren zur Herstellung einer integrierten Schaltung mit sehr kleine Bipolartransistoren und einer grossen Packungsdichte ergibt.

809842/0688

PHN 8742 17.11.77

Ein Verfahren der eingangs beschriebenen Art ist daher nach der Erfindung dadurch gekennzeichnet, dass die dotierte Siliziumschicht teilweise auf dem inseiförmigen Teil des Halbleitergebietes und teilweise auf dem isolierenden Muster erzeugt wird; dass nach dem Erhalten des freiliegenden Randteiles und vor der thermischen Oxidation auf der ganzen Oberfläche, mit Ausnahme des sich unter dem freiliegenden Randteil befindenden Oberflächengebietes, eine gegen die Oxidation maskierende Schicht mit einer kleineren Dicke als die der genannten Sili— ziumschicht niedergeschlagen wird, und dass nach der thermischen Oxidation die gegen Oxidation maskierende Schicht wenigstens von einem an das oxidierte Oberflächengebiet grenzenden Oberflächen— teil entfernt wird, während die erste und die zweite Oberflächenzone beide derart angeordnet werden, dass sie an das Isoliermuster grenzen.

Durch Anwendung der Antioxidationsmaske, die ohne Ausrichtschritt selbstregistrierend angeordnet werden kann, wird durch den nachfolgenden Oxidationsschritt die Oxidschicht lediglich an der gewünschten Stelle erzeugt und braucht sie später

nicht mehr zum Teil entfernt zu werden. Ausserdem werden durch die vollständige oder teilweise Entfernung der Antioxidationsschicht auf selbstregistrie-

809842/0688

JA ^PHN

M ' 17. '11.77

rende ¥eise Dotierungs und/oder Kontaktfenster gebildet, während das Isoliermuster zugleich als Dotierungsmaske dient und einen zusätzlichen Ausricht- und Maskierungsschritt überflüssig macht. ¥eiter kann die dotierte Siliziumschicht nicht nur als Anschlusskontakt, sondern auch als Verbindung zwischen verschiedenen Halbleiterschaltungselementen verwendet werden und z.B. über das Isoliermuster hinweg zwei in getrennten Halbleiterinseln liegende Zonen miteinander verbinden,.

Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:

Figuren 1 bis 6 schematisch im Querschnitt

aufeinanderfolgende Stufen des Verfahrens zur Herstellung einer Halbleiteranordnung nach der Erfin·.-dung,

Fig. 7 eine Draufschicht auf die Anordnung, die in Fig. 6 im Querschnitt längs der Linie VI - VI dargestellt ist,

Fig. 8 im Querschnitt eine Abwandlung des ⁴Verfahrens nach Figuren 1 bis 7>

Figuren 9 bis Ik schemarisch im Querschnitt aufeinanderfolgende Stufen einer anderen Ausführungsform des Verfahrens nach der Erfindung, Figuren 15 bis 19 schematisch im Quer-

8 0 9842/0688

PHN 8742 17.11.77

schnitt aufeinanderfolgende Stufen einer weiteren Ausführungsform des erfindungsgemässen Verfahrens, und

Figuren I6a bis 19^- schematisch im Querschnitt aufeinanderfolgende Stufen einer Weiterbildung des Verfahrens nach den Figuren 15 bis 19·

Die Figuren sind schematisch und nicht massstäblich gezeichnet. Halbleitergebiete vom gleichen Leitungstyp sind in der Regel in derselben Richtung schraffiert. Entsprechende Teile sind in der Regei mit den gleichen Bezugsziffern bezeichnet.

Figuren 1 bis 6 zeigen schematisch im Querschnitt eine erste Ausführungsform des Verfahrens nach der Erfindung. Es wird in diesem Beispiel von einem p-leitenden Siliziumsubstrat 1 mit einem spezifischen ¥iderstand von etwa 1Si. . cm ausgegangen. Auf einer Oberfläche des Substrats 1 (die ihrerseits Vorkommendenfalls wieder eine Siliziumschicht bilden kann, die auf einem weiteren Substrat angebracht ist, das nicht notwendigerweise aus Silizium zu bestehen braucht) werden unter Verwendung eines ersten Maskierungsschrittes durch bekannte Ablagerungs- und Diffusionstechniken hochdotierte η-leitende vergrabene Schichten 2 und 3 erzeugt, wonach eine η-leitende epitaktische Schicht

809842/0688

- ßff-

PHN 8742 17.11.77

4 angewachsen wird, die eine Dicke von z.B. 1,5 /um und einen spezifischen ¥iderstand von z.B. 0,1^3. .cm aufweist. Dann wird durch örtliche Oxidation unter Verwendung eines zweiten Maskierungsschrittes ein wenigstens teilweise in das Siliziumgebiet (1,4) versenktes etwa 2/um dickes isolierendes Muster 5 aus Siliziumoxid gebildet, das in diesem Beispiel zwei inseiförmige Teile 4a,4b des Siliziumgebietes (in diesem Beispiel also der epitaktischen Schicht 4) umgibt. Zum Anwachsen der epitaktischen Schicht 4 und zum Erzeugen der vergrabenen Schichten 2 und sei auf die ausführliche Literatur auf dem Gebiet der Herstellung integrierter Schaltungen verwiesen (siehe z.B. "Integrated Circuits, Design Principles and Fabrication" von Motorola, McGraw-Hill, I965)· Für die Bildung eines versenkten Oxidmusters durch örtliche Oxidation und für alle Daten in bezug auf die Maskierung und Atzung von Siliziumoxid— und Siliziumnitridschichten sei auf Appels et al, Philips¹ Research Reports, April 1970, S. 118 verwiesen.

Anschliessend wird unter Verwendung eines nicht kritischen dritten Maskierungsschrittes die Insel 4b z.B. durch Diffusion von Bor in p-leitendes Material umdotiert.

Auf dem so erhaltenen in Fig. 1 im Quer-

809842/0688

PHN 87^2 17·1Τ.77

schnitt gezeigten Halbleiterkörper wird danach, eine polykristalline Siliziumschicht 6 erzeugt (siehe Fig. 2), z.B. dadurch, dass auf übliche Weise über thermische Zersetzung von Silan (SiHi) eine Ablagerung stattfindet, wobei der Schicht 6 eine starke p-Dotierung gegeben wird. Dies kann während der Ablagerung dadurch erfolgen, dass dem Silan ein Akzeptor, z.B. Bor, zugesetzt wird, oder es kann nach der Ablagerung der Schicht 6 durch Diffusion oder Implantation von Bor- oder anderen Akzeptoratomen bzw. -ionen erfolgen. Die Schicht 6 weist in diesem Beispiel eine Dicke von etwa 0,5 /um und eine

2O ^

p-Dotierung von z.B. 10 Atomen/cm auf. Die Siliziumschicht 6 wird teilweise auf den inselförmigen Teilen ka und 4b der Schicht k und teilweise auf dem versenkten Oxidmuster 5 gebildet.

Auf der Siliziumschicht 6 wird anschlies-

send eine Schicht 7 äusjeinem anderen Material, erzeugt Diese Schicht 7 besteht im vorliegenden Beispiel aus einer Siliziumoxidschicht mit einer Dicke von etwa 0,25/um, die z.B. auf pyrolytischem Wege erzeugt oder niedergeschlagen werden kann.

Aus der Schicht 7 wird dann unter Verwendung bekannter photοlithographischer Atzverfahren mit einem vierten Maskierungsschritt eine Ätzmaske gebildet, wobei z.B. eine Photolackmaske und als Ätzflüssigkeit ein fluorwasserstoffhaltiges Mittel

809842/0688

PHN 17.11.77

verwendet werden. Anschliessend wird ein Ätzvorgang durchgeführt, bei dem unter Verwendung der Ätzmaske 7 die nicht unter der Ätzmaske liegenden Teile der Siliziumschicht 6 entfernt werden und durch Unterätzung ein freiliegender Randteil 7a der Ätzmaske erhalten wird (siehe Fig. 3)· Dieser Ätzvorgang kann z.B. mit einer Fluorwasserstoff und Salpetersäure enthaltenden Ätzflüssigkeit durchgeführt werden; die Ätzgeschwindigkeit ist dabei im allgemeinen für polykristallines Silizium erheblich höher als für einkristallines Silizium. Die Oxidschicht"7 bleibt bei diesem Ätzvorgang wenigstens zum Teil erhalten«·

Nach einer leichten thermischen Oxidation, bei der eine etwa 0,05 /um dicke Oxidschicht 8 gebildet wird, wird (siehe Fig. 4) in praktisch senkrechter Richtung auf der ganzen Oberflächen, mit Ausnahme des sich unter dem Randteil 7a befindenden Oberflächengebietes, z.B. durch Zerstäubung oder Aufdampfen eine gegen Oxidation maskierende Schicht 9> im vorliegenden Beispiel eine Siliziumnitridschicht, niedergeschlagen, deren Dicke die der Siliziumschicht 6 unterschreiten muss und im vorliegenden Beispiel 0,2/um beträgt. Dadurch bildet die Schicht 9 voneinander getrennte und auf verschiedenen Pegeln liegende Teile. Nach dem Niederschlagen der Siliziumnitridschicht 9 wird durch eine

809842/0688

- yz -

PHN 8742 Ί& 17.11.77

2813675

Tauchätzung der hervorragende Teil 7a der Oxidschicht 7 entfernt.

Anschliessend werden der Rand der Siliziumschicht 6 und die unter dem Randteil Ja liegende Halbleiteroberfläche durch thermische Oxidation mit einer 0,2 /um dicken Schicht 10 aus Siliziumoxid versehen (Fig. 5)· Dies erfolgt z.B. durch Erhitzung in feuchtem Sauerstoff bei 1000 C während etwa 30 Minuten, Während dieser Oxidation werden durch Diffusion von Akzeptoratomen aus der dotierten Siliziumschicht 6 erste p-leitende Oberflächenzonen 11, 12 und 13 gebildet, die an das versenkte Oxidmuster 5 grenzen.

Dann wird (siehe Fig. 6) die Nitridschicht 9 in diesem Beispiel durch Anwendung eines nicht kritischen fünften MaskierungsSchrittes über dem Gebiet 4b z.B. durch Ätzen in heisser Phosphorsäure entfernt. Durch eine leichte Tauchätzung wird auch die dünne Oxidschicht 8 entfernt. Im Zusammenhang mit der nun folgenden Dotierung muss die Schicht

9 zwischen den Zonen 12 und I3 erhalten bleiben. Der freigelegte Teil der Oberfläche grenzt an das oxidierte Obex'f lächengebiet, das mit der Oxidschicht

10 überzogen ist. Durch Einführung (Diffusion oder Implantation) eines Dotierungsstoffes, im vorliegenden Beispiel eines Donators, z.B. Phosphor, in

809842/0 6-8 8

PHN 87^2 17.11

den so erhaltenen unüberzogenen praktisch von der Projektion des ursprünglichen Randes Ja der Ätzmaske 7 begrenzten Oberflächenteil wird nun eine n-leitende zweite Oberflächenzone 14 gebildet. Die Oxidschicht 10 dient dabei als Maske. Zugleich mit der letzteren Zone werden auch η-leitende Kontaktzonen 15 und 16 auf der Schicht k gebildet (siehe Fig.5)·

Schliesslich werden (siehe Fig. 6) nach dem Ätzen (während eines sechsten Maskierungsschrittes) der erforderlichen Kontaktfenster durch einen siebenten Maskierungsschritt Metallkontaktschichten 17» 18, 19, 20 und 21 zusammen mit etwaigen Verbindungen gebildet. Die Metallschicht I9 wird dabei auf demjenigen Teil der dotierten Siliziumschicht 6 erzeugt, der sich der ersten Oberflächenzone 11 anschliesst, während die Metallschicht 18 auf der zweiten Oberflächenzone 14 erzeugt wird, wobei beide Metallschichten 18 und I9 sich auf dem versenkten Oxidmuster 5 erstrecken. Fig. 7 ist eine Draufsicht, wobei Fig. 6 schematisch einen Querschnitt längs der Linie VI-VI zeigt.

Damit ist durch Anwendung von sieben Maskierungsschritten und sechs Masken eine Halbleiteranordnung erhalten, von der der dargestellten Teil zwei komplementäre bipolare Transistoren enthält, und zwar den vertikalen npn-Transistor (i4, kh, 3)

809842/0 688

PUN 8742

und den lateralen pnp-Transistor (12, 4a, 13)·

Ein grosser Vorteil des beschriebenen Verfahrens ist dabei, dass beim Erzeugen der Zone 14 keine Ausrichttoleranz in bezug auf die Zone 11 besteht, weil der gegenseitige Abstand d (Pig. 7) dieser Zonen durch die Oxidschicht 10 bestimmt wird, deren Abmessungen durch einen Unterätzschritt bestimmt werden, ohne dass dazu eine zusätzliche Maske erforderlich ist. Zufolge u.a. des Wegfallens dieser Toleranz können die Abmessungen insbesondere des Transistors (i4, 4b, 3) sehr klein sein (die aktive Ober-

fläche kann z.B,(60/u) betragen). Eine Kombination von zwei komplementären Transistoren der hier beschriebenen Art kann z.B. mit Vorteil in einer Schal-

2
tung nach dem I L-Prinzip verwendet werden, wobei dann die Schicht 3 als Emitter und die Zone 14 als Kollektor des Transistors (i4, 4b, 3) wirkt,

Mit einer kleinen Änderung des' obenbe-r schriebenen Verfahrens kann noch eine Maskierung eingespart werden·«- Dazu wird (siehe Fig. 8) nach der Bildung des versenkten Oxidmusters 5 dxe ganze Oberfläche oxidiert, um eine Oxidschicht 22 zu bilden, die danach bei dem genannten dritten Maskierungsschritt grösstenteils entfernt wird, aber auf der Insel 4a zum Teil erhalten bleibt. Durch eine Implantation von Borionen wird nun das nicht mit Oxid

809842/0688

PHN 8742 17.11.77

2513673

überzogene Silizium über z.B. etwa die Hälfte der Dicke der Schicht 4 in p-leitende Gebiete 23,24 und 25 umdotiert (siehe Fig. 8); in Figuren 1 bis 6 sind diese Gebiete gestrichelt dargestellt. Die weiteren Schritte sind mit denen des bereits beschriebene Verfahrens identisch; dadurch, dass die Oxidschicht 22 auf der Insel 4a während des ganzen Vorgangs erhalten bleibt, kann die Nitridschicht 9 ohne Maske völlig entfernt werden, wonach die Zonen 14, 15 und 16 gebildet werden. Die im vorhergehenden Vorgang verwendete Maske zum Entfernen der Nitridschicht wird hier also eingespart.

Figurati 9 bis 14 zeigen in aufeinanderfolgenden Stufen eine andere Ausführungsfοrm des Verfahrens nach der Erfindung. 'Dabei wird z.B. wieder von der in Fig. 1 dargestellten Halbleiterstruktur ausgegangen, aber diese wird zunächst mit einer Oxidschicht 30 (ZvB· durch thermische Oxidation) mit einer Dicke von etwa 0,5 /um versehen. Durch Maskierung und Ätzung wird die Schicht 30 örtlich entfernt (siehe Fig. 9)· Dann werden vorzugsweise durch Implantation von z.B. Borionen mit einer Energie

14 /2 von 50 keV und einer Dosis von 2 . 10 Ionen/cm p-leitende Zonen 31» 32 und 33 in der n-leitenden Schicht 4 erzeugt, wobei das Oxid 30, gegebenenfalls in Verbindung mit einer darauf vorhandenen Atzmaske,

ao 9842/0688

, PHN 8742

-Cl/ 17.11.77

gegen die Implantation maskiert.

Anschliessend wird das Oxid 30 entfernt, ausgenommen über der Insel 4a, wonach auf der Oberfläche eine (z.B. mit Phosphor) η -dotierte polykristalline Siliziumschicht 6 niedergeschlagen wird. Auf dieser dotierten Siliziumschicht wird eine Siliziumoxidschicht 34 und darauf eine Siliziumnitridschicht 37 niedergeschlagen (siehe Fig_o 10). Die Dicke dieser Schichten ist nicht kritisch und beträgt z.B. 0,5 /um für die Schicht 6, 0,2 ,um für die Schicht 34 und 0,2 ,um für die Schicht 37.

Mittels eines photοlithograph!sehen Maskierungs- und Äteverfahrens unter Verwendung heisser Phosphorsäure als Ätzmittel wird nun aus der Siliziumnitrids chi cht 37 eine Ätzmaske gebildet. Dann werden unter Verwendung der Schicht 37 als Ätzmaske nacheinander durch Ätzung mit einem fluorwasserstoffhaltigen Ätzmittel die Oxidschicht 34 und durch Ätzung mit einem fluorwasserstoff— und salpetersäure— haltigen Atzmittel die Siliziumschicht 6 entfernt (siehe Fig. 11). Dabei bleibt das Oxid 30 über der Insel 4a grösstenteils erhalten, während bei der Schicht 34 und somit auch bei der Schicht 6 eine Unterätzung in bezug auf den Rand der Ätzmaske 37 auftritt. Dadtirch erhält die Ätzmaske 37 einen frei hervorragenden Randteil 37a, der dem Rand-

809842/0688

_n . PHN 8742

/.Λ 17.11.77

teil 7a der Ätzmaske im vorhergehenden Beispiel entspricht. Durch Implantation von z.B. Borionen bei

1 5 einer Energie von 30 keV und einer Dosis von 10 Ionen/cm , wobei die Atzmaske 37 zusammen mit dem versenkten Oxidmuster 5 als Implantataionsmaske dient, werden ρ -Zonen 35» 36 und 38 gebildet (siehe Fig. 11).

Anschliessend wird, wie im vorhergehenden Beispiel, nach der Erzeugung einer (hier der Deutlichkeit halber nicht dargestellten) etwa 0,05 /um dicken Oxidschicht über die ganze Oberfläche in praktisch senkrechter Richtung z.B. durch Zerstäuben oder Aufdampfen eine Siliziumnitridschicht 39 niedergeschlagen (siehe Fig. 12). Die Oberflächenteile, die sich unter dem freiliegenden Randteil 37a der Ätzmaske 37 befinden, bleiben unüberzogen. Durch Erhitzung bei 1000°C während 30 Minuten in feuchtem Sauerstoff werden die freiliegenden Siliziumteile mit einer 0,2 /um dicken Siliziumoxidschicht 4θ versehen, während gleichzeitig Donatoratome aus der Schicht 6 in das Silizium eindiffundieren zur Bildung der η-leitenden Zonen 44, 45 und 46. Damit sind also (siehe Fig. I3) eine erste Oberflächenzone 44 und eine zweite Oberflächenzone 35 erhalten, für die zur Bestimmung ihres gegenseitigen Abstandes keine Ausrichttoleranz besteht, weil dieser Abstand

8"0 9842/0688"

7J2b PHN^- 8742

367311.77

praktisch durch, den genannten Unterätzvorgang bestimmt wird.

Die Nitridschichten 37 und 39 werden danach völlig weggeätzt; dabei ist also keine Maske erforder·. lieh. Schliesslich werden (siehe Fig. 14) in die Oxidschicht 3h die nötigen Kontaktfenster geätzt und werden zur Kontaktierung der Zonen 45, 44, 35» 36, 38 und 46 die Metallschichten (z.B. Aluminiumschichten) 47, 48, 49, 50 und 51 erzeugt, wobei die Metallschichten 47, 48 und 51 sich der polykristallinen Siliziumschicht 6 anschliessen und über diese Schicht 6 die darunterliegenden Zonen kontaktieren.

Auch in diesem Falle werden ein vertikaler npn-Transistor (44, 31« ^tO und ein lateraler pnp-Transistor (33» 4a, 32) erhalten. Der freiliegende

Rand 37a der Atzmaske 37 wird in diesem Falle aber nicht durch Unterätzung der Siliziumschicht 6, sondern über einen Zwis,chenschritfc -durch; die · · ; '.la-, Unterätzung der Oxidschicht 34 erhalten. Dies ist in der Praxis einfacher, aber erfordert wohl

die Erzeugung einer zusätzlichen Nitridschicht.

Eine andere Abwandlung des Verfahrens nach der Erfindung ist an Hand der Figuren 15 bis 19 veranschaulicht. Es wird von einer Struktur der in Fig. •15 dargestellten Art mit z.B. einem p-leitenden Substrat 1, u-leitenden vergrabenen Schichten 2 und 3, einer epitaktischen Schicht 4 und einem versenkten isolierenden Oxidmuster 5 ausgegangen; diese

■ '-■■■ 8 09 842/0688

PHN 8742 23 17.11.77

Struktur kann z-B. auf gleiche Weise wie die nach Fig. 1 erhalten werden. Dabei wird aber in diesem Beispiel...eine p-leitende Schicht 4 mit einer Dotierung von z.B. 5 · 10 Atomen/cm und einer Dicke von

1 /um angewachsen.

Unter Verwendung einer ersten nichtkriti— sehen Maskierung wird der Teil 4c der Schicht 4, der zur Kontaktierung der vergrabenen Schicht 3 dienen muss, über seine ganze Dicke in η-leitendes Material umdotiert. Bei einer nicht zu dicken epitaktischen Schicht kann dies durch Implantation von z.B, Phosphorionen unter Verwendung einer Photolackschicht als Implantationsmaske und gegebenenfalls einen darauffolgenden Erhitzungsschritt erfolgen. Diese Umdotierung kann auch durch Diffusion stattfinden, wozu dann aber zunächst eine Diffusionsmaske, z.B. aus Siliziumoxid, angeordnet werden muss.

Auf der Oberfläche wird nun eine 1 /um dicke Schicht 6 aus Silizium mit einer η-Dotierung von etwa

2 . 10 Atomen/cm unter derartigen Bedingungen niedergeschlagen, dass die dotierte Siliziumschicht auf der Halbleiteroberfläche einkristallin und auf dem isolierenden Muster 3 polykristallin anwächst. Die Grenzen der polykristallinen und der einkristalli-nen Teile der Schicht 6 sind in den Figure mit senkrechten gestrichelten Linien angegeben. Ein derarti-

809842/0688 _0RlGlNAU ,NSPECTED

_η η PHN 8J42

**^Τ 17.11.77

ges zum Teil polykristallines und zum Teil einkristallines Anwachsen kann z.B, durch, chemische Umwandlung von Silan (SiH ) bei mindestens etwa IO5O C oder von

4
Trichlorsilan (SiHCl ) bei mindestens etwa 1100 C

hindurchgeführt werden.

Auf der Schicht 6 werden anschliessend eine 0,2 /um dicke Schicht 34 aus Siliziumoxid und eine 0,2 ^Λ/um dicke Schicht 37 aus Siliziumnitrid durch Anwendung allgemein üblicher Techniken erzeugt, wobei z.B. die Schicht 34 durch thermische Oxidation und die Schicht 37 durch Niederschlagen aus einer Silan (Sill. ) und Ammoniak (NHL ) enthaltenden Atmosphäre erzeugt wird, gleich wie in dem vorhergehenden Beispiel nach den Figuren 9 hxs 14.

Dann wird, wie im vorhergehenden Beispiel, die Nitridschicht 37 durch Ätzen in die Form einer Ätzmaske für folgende Atzvorgänge gebracht, wonach unter Verwendung dieser Ätzmaske die Oxidschicht 34 geätzt wird, wobei durch Unterätzung die Ätzmaske 37 einen freiliegenden Rand 37a erhält. Anschliessend wird die Siliziumschicht 16 geätzt (Fig. 16), und zwar auf gleiche Veise wie im Beispiel nach den Figuren 9 bis 14.

Danach wird (siehe Fig. I7) über dem Teil 6a der Schicht 6 ein Fenster in die Schichten 37 und 34 geätzt, wonach durch Implantation von Borionen

3RiGiNAL INSPECTED 809842/0688

„ _c PHN 8742

/"-> 17.11.77

bei einer Energie von z.B. 4θ keV und einer Dosis von z.B. 10 Ionen/cm p-leitende Zonen 61, 62 und 63 erzeugt werden.

Nach einer leichten thermischen Oxidation zur Erzeugung einer dünnen Oxidschicht mit einer Dicke von etwa 0,05 /um auf dem Silizium, wobei diese Oxidschicht der Deutlichkeit halber nicht in den Figuren dargestellt ist, wird durch Zerstäuben oder Aufdampfen wieder über die ganze Oberfläche, ausgenommen unter den freiliegenden Rändern der Maske 37 > eine zweite Siliziumnitridschicht 39 niedergeschlagen (siehe Fig. 18), wonach durch Erhitzung während 30 Minuten bei 1000°C in feuchtem Sauerstoff das nicht von Nitrid bedeckte Silizium mit einer Oxidschicht 60 überzogen wird. Gleichzeitig werden durch Diffusion aus der dotierten Siliziumschicht 6 in den Siliziumgebieten 4ä, 4b und 4c die η-leitenden Zonen 64, 65 und 66 erzeugt.

Schliesslich werden die Nitridschichten 37 und 39 völlig durch Atzen in heisser Phosphorsäure entfernt, und während dieses Ätzvorgangs werden ausserdem die Kontaktfenster auf den p-leitenden Zonen 61, 62 und 63 gebildet. In die Oxidschicht 34 werden dann die übrigen Kontaktfenster geätzt, wonach die verschiedenen Zonen mit Metallschichten 67, 68, 69, 70 und 71 entweder unmittelbar oder über

809842/0688

PIM 8742 17. if.

die .Siliziumschicht 6 kontaktiert werden (siehe Fig. 19).

In diesem Beispiel werden wieder· zwei komplementäre Transistoren, und zwar ein vertikaler pnp-Transistor (61, 6a, 4a) und ein vertikaler npn-Transistor {65, 4b, 3) erhalten, wobei die Basiszone 6a des bipolaren pnp-Transistors (61, 6a, 4a) durch einen einkristallin angewachsenen Teil 6a der Siliziumschicht 6 gebildet wird.

Der vertikale pnp-Transistor wird einen verhältnismässig hohen Basiswiderstand aufweisen, weil die Dotierung der Siliziumschicht 6 wegen der Anwendung des Teiles 6a dieser Schicht als Basiszone nicht zu hoch sein darf. Bei Anwendung dieses Transistors für bestimmte Zwecke, z.B. als Strom—

2
quelle in einer J L-Schaltung, braucht dies nicht besonders bedenklich zu sein. ' Übrigens kann der Widerstand der als Verbindungs- und Zufuhrleitung dienenden Teile der Schicht 6 selektiv durch eine zusätzliche Dotierung herabgesetzt werden, wozu dann aber eine grössere Anzahl von Maskierungsschritten erforderlich sind.

Nach einer Abwandlung des letzteren Beispiels wird die Basiszone des pnp-Transistors nicht dux'ch die Schicht 6 sondern durch !!implantation gebildet. Bei dieser in den Figuren i6a bis 19a dar—

809842/0688

PHN 87^2

28136¹f3¹¹·⁷⁷

gestellten Abwandlung ist es auch nicht notwendig, dass die Schicht 6 teilweise einkristallin anwächst, sondern ist eine völlig polykristalline hochdotierte Schicht 6, die sich leichter erzeugen lässt, genügend.

Es wird von einer der nach Fig. 16 analogen Situation ausgegangen (siehe Fig. i6a). Durch eine nichtkritische Photolackniaske 80 wird nun das freiliegende Silizium überzogen, wobei aber auf der Insel h a ein Oberflächeriteil freigelassen wird. In diesem Teil wird nun durch Implantation von z.B. Phosphorionen eine n—leitende Zone 81 erzeugt. Diese Implantation erfolgt bei einer derartigen Energie (z.B. 260 keV), dass die Ionen durch den freiliegenden Rand 37a der Siliziumnitridschicht 37 > aber nicht durch die Photolackschicht 80 hindurchdringen.

Dann wird die Photolackschicht 80 entfernt und anschliessend werden durch Implantation von Borfluorid (BF )-Ionen mit einer höheren Dosis, aber bei einer derartigen Energie (z.B. 50 keV), dass die freiliegenden Randteile der Nitridschicht 37 gegen diese Borionenimplantation maskieren, hochdotierte p-leitende Zonen 61, 62 und 63 erzeugt (siehe Fig. 17a).

Danach wird, wie im vorhergehenden Beispiel,

809842/0688

PUN 8742 I7.II.77'

2813873

eane dünne (nicht dargestellte) Siliziumoxidschicht erzeugt, auf der eine zweite Siliziumnitridschicht 39 durch Zerstäuben oder Aufdampfen niedergeschlagen wird, so dass die Oberflächenteile unter den freiliegenden Rändern der Schicht 37 unüberzogen bleiben (siehe Fig. 18a). Die weiteren Verfahrens— schritte (Bildung einer Oxidschicht 60 durch thermische Oxidation mit Diffusion aus der Schicht 6, Entfernung der Schichten 37 und 39» Atzen von Kontaktfenstern und Metallisierung) sind denen in den Figuren I5 bis 19 ganz analog (siehe die Figuren 18a und 19a).

Es sei bemerkt, dass in den Querschnitten der Deutlichkeit halber alle Kontakte dargestellt sind. In der Praxis werden aber auf grund verschiedener Erwägungen bestimmte Kontakte nicht in der Zeichnungsebene, sondern auf einem ausserhalb dieser Ebene befindlichen Teil der betreffenden Zonen liegen.

Es dürfte.einleuchten, dass die Erfindung nicht auf die beschriebenen Ausführungsbeispiele beschränkt ist, sondern dass im Rahmen der Erfindung für den Fachmann viele Abwandlungen möglich sind. So.können in den Beispielen die Leitungstypen der unterschiedlichen Zonen und Gebiete alle gleichzeitig durch die entgegengesetzte Typen er—

809842/0688

ολ PIIN. 8742

setzt werden. Statt Bor und Phosphor können andere Akzeptoren und Donatoren verwendet werden. Der Halbleiterkörper kann auch aus einem anderen Halbleitermaterial als Silizium, z.B. aus Germanium oder einer

III V
A B -Verbindung, wie GaAs, bestehen. Statt eines versenkten Oxidmusters kann ein Muster aus einer auf der Halbleiteroberfläche liegenden Schicht aus z.B. thermischen oder pyrolytxschem Siliziumoxid verwendet werden, während auch andere Isoliermaterialien als Siliziumoxid, z.B. Al 0 , Anwendung finden können. Die in den Beispielen gezeigten Konfigurationen können innerhalb weiter Grenzen geändert werden. Insbesondere ist es nicht notwendig, dass voneinander getrennte komplementäre bipolare Transistoren hergestellt werden, obwohl dies nanient-

2
lieh in den I !»-Schaltungen vorteilhaft sein kann.

Auch diskrete Transistoren oder andere Schaltungselemente als Transistoren können durch das beschriebene Verfahren erhalten werden. Allgemein gesagt ist die Erfindung vorteilhaft in allen Fällen, in denen zwei Oberflächenzonen in geringer Entfernung voneinander erzeugt werden müssen; die Dotierung und der Leitungstyp dieser Zonen sind dabei nicht wesentlich. . Schliesslich sei noch bemerkt, dass das in den Beispielen beschriebenen versenkte Oxidniuster

809842/0688

PHN. 87^2. 6-1-1978.

5 nicht völlig versenkt zu sein braucht, sondern auch nur teilweise, z.B. nur zu der Hälfte seiner Gesamtdicke, in den Sxlxziumkörper versenkt sein kann und zum übrigen Teil darüber hinausragt.

Weiter kann, wo von einer Siliziumnitridschicht die Rede ist, diese Schicht statt aus reinem Si NY auch aus einem anderen siliziumnitrid haltigen Material bestehen, das z.B. ausserdem eine gewisse Menge Sauerstoff enthält.

8098A2/0688

ι -Lee

Claims

PHN 8jh2 17.11.77

Patentansprüche:

1 j Verfahren zur Herstellung einer Halbleiteranordnung, bei dem eine Oberfläche eines Halbleitergebietes mit einem Muster aus elektrisch isolierendem Material versehen wird, das einen inseiförmigen Teil des Gebietes umgibt, wobei auf der Oberfläche eine dotierte Siliziumschicht erzeugt wird, auf der eine Schicht aus einem anderen Material erzeugt wird, aus der eine Ätzmaske gebildet wird, wonach ein Ätzvprgaixg durchgeführt wird, bei dem die nicht unter der Ätzmaske liegenden Teile der Siliziumschicht entfernt werden und durch Unterätzung ein freiliegender Randteil der Ätzmaske erhalten wird, wonach der Rand der Siliziumschicht und die unter dem genannten Randteil liegende Oberfläche durch thermische Oxidation niit einer Oxidschicht versehen werden, wobei während dieser Oxidation durch Diffusion aus der dotierten Siliziumschicht eine erste Oberflächenzone erzeugt wird, und wobei durch Einführung eines Dotierungsstoffes in einen nicht unter der Ätzmaske liegenden praktisch von der Projektion des Randes der Ätzmaske begrenzten Teil' der Halbleiteroberfläche eine zweite Oberflächenzone erzeugt wird, dadurch gekennzeichnet, dass die dotierte Siliziumschicht teilweise auf dem inselförmigen Teil des Halbleitergebietes und teilweise auf dem isolierenden Muster erzeugt

809842/0688

PHN 87h2 6-1-1978.

vird; dass nach dem Erhalten des freiliegenden Randteiles und vor der thermischen Oxidation auf der ganzen Oberfläche, mit Ausnahme des sich unter dem freiliegenden Randteil befindenden Oberflächengebietes, eine gegen Oxidation maskierende Schicht mit einer kleineren Dicke als die der genannte Siliziumschicht niedergeschlagen wird, und dass nach der thermischen Oxidation die gegen Oxidation maskierende S_chicht wenigstens von einem an das oxidierte Oberflächen— gebiet grenzenden Oberfläclienteil entfernt wird, während die erste und die zweite Obei^flächenzone beide derart angeordnet werden, dass sie an das Isoliermuster grenzen.
2. ' Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Isoliermuster durch örtliche Oxidation des aus Silizium bestehenden Halbleitergebietes derart angeordnet vird, dass es wenigstens teilweise in dieses Gebiet versenkt ist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass eine gegen Oxidation maskierende Silizlumnitridhaltiffe Schicht erzeugt wird.
4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass nach der Entfernung der gegen Oxidation maskierenden Schicht in den so erhaltenen unüberzogenen Oberflächenteil ein Dotierungsstoff zur Bildung der zweiten Oberflächen-

80 9 842/0688

PIIN. 87^2. 6-1-1978.

)8 ] ^673 zone eingeführt wird.
5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Oberflächenzone durch Ionenimplantation unter Verwendung der genannten Ätzmaske als Implantationsmaske erzeugt wird.
6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass auf dex" dotierten Siliziumschicht eine Siliziumoxidschicht erzeugt' wird, auf der eine siliziumnitridhaltige Schicht niedergeschlagen wird, aus der die genannte Ätzmaske gebildet wird.
7· Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die erste und die zweite Oberflächenzone einen Teil eines ersten Bipolartransistors bilden, und dass das Isoliermuster ausserdem ein zweites inseiförmiges Halbleitergebiet begrenzt, wobei bei der Herstellung des ersten Transistors in diesem zweiten Halbleitergebiet gleichzeitig Oberflächenzonen gebildet werden, die zu einem zu dem ersten Transistor komplementären zweiten Transistor gehören.
8. Verfahren nach Anspruch 7> dadurch gekennzeichnet, dass vor der Erzeugung der dotierten Siliziumschicht die Basiszone wenigstens eines der Bipolartransistoren durch Einführung eines Dotierungs-

8l!>: iiUV /0688

PIIN 8742 17,11.77

stoffes in eines der beiden inseiförmigen Halbleitergebiete gebildet wird.
9. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die dotierte Siliziumschicht auf dem aus Silizium bestehenden Halbleitergebiet einkristallin und auf dem isolierenden Muster polykristallin anwächst.
10. Verfahren nach Anspruch 9 » dadurch gekennzeichnet, dass die Basiszone wenigstens eines der Bi-^ polartransistoren durch einen einkristallin angewachsenen Teil der Siliziumschicht gebildet wird.
11. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass zur Kontaktierung der genannten Oberflächenzone eine erste Metallschicht auf dem Teil der dotierten Siliziumschicht erzeugt wird, der sich der ersten Oberflächenzone anschliesst, und dass eine zweite Metallschicht auf der zweite Oberflächenzone erzeugt wird, wobei sich wenigstens eine der Metallschichten auf dem Isolier— muster erstreckt,"

809842/0688