DE19951620A1

DE19951620A1 - Differentialverstärkerschaltung und Differentialtreiber vom Hochzieh-Typ

Info

Publication number: DE19951620A1
Application number: DE19951620A
Authority: DE
Inventors: Junko Maeda; Naoaki Naka
Original assignee: Fujitsu Ltd
Current assignee: Socionext Inc
Priority date: 1998-10-29
Filing date: 1999-10-26
Publication date: 2000-06-15
Anticipated expiration: 2019-10-27
Also published as: KR100570937B1; US6275107B1; US6384682B2; KR20000029331A; DE19951620B4; KR100567992B1; US20010038311A1; KR20050107737A

Abstract

Differentialverstärkerschaltung, umfassend ein Paar Eingangs-MOS-Transistoren, worin deren Gate-Elektroden Eingaben zugeführt werden, Lastschaltungen mit deren Drain-Elektroden verbunden sind und eine Stromquelle mit deren Source-Elektroden verbunden ist, der Stromwert der Stromquelle im Einklang mit Variationen in den Charakteristiken der Eingangs-MOS-Transistoren geändert wird, wodurch Variationen im Ausgangspegel unterdrückt werden, der an den Drain-Anschlüssen der Eingangs-MOS-Transistoren erzeugt wird. Mit anderen Worten, im Gegensatz zu einer herkömmlichen Differentialverstärkerschaltung wird der Stromwert der Stromquelle nicht auf einem gleichmäßigen Wert gehalten, sondern wird vielmehr gemäß den durch den Herstellungsprozeß erzeugten Transistorcharakteristiken geändert.

Description

HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf eine Differen tialverstärkerschaltung oder eine Differentialeingangsschal tung, die in einem Halbleitersubstrat gebildet ist, und ins besondere auf eine Differentialverstärkerschaltung oder Dif ferentialeingangsschaltung, die die Wirkungen von Variationen oder Schwankungen in Transistorcharakteristiken unterdrückt, die durch Variationen im Herstellungsprozeß verursacht wer den, und durch Pegelfluktuationen im Differentialeingangs signal nicht beeinflußt wird.

Die vorliegende Erfindung bezieht sich außerdem auf einen Differentialbustreiber vom Hochzieh-Typ und ein Differential bus-Treib- oder -ansteuerverfahren, die zur Verwendung in Fällen geeignet sind, in denen Differentialsignale zwischen Halbleiterchips übertragen werden.

2. Beschreibung der verwandten Technik

Differentialverstärkerschaltungen oder Differentialein gangsschaltungen (die im folgenden einfach Differentialver stärkerschaltungen genannt werden) mit einem Paar MOS- Transistoren, wobei Differentialeingaben jeweils deren Gate- Elektroden zugeführt werden und eine Ausgabe an deren Drain- Elektroden erzeugt wird, werden weithin verwendet. In einer Differentialverstärkerschaltung dieser Art ist eine Strom quelle mit den Source-Elektroden eines Paars MOS-Transistoren verbunden und liefert einen festen Strom dorthin, werden an die Gate-Elektroden gelieferte Differentialeingaben vergli chen und wird die Leitfähigkeit von einem des Paares MOS- Transistoren erhöht, während die Leitfähigkeit des anderen Transistors verringert wird.

In Fällen, in denen Signale mit kleiner Amplitude wie z. B. 100 mV oder Differentialeingangssignale mit einer großen Fluktuation in der Zentralspannung der Amplitude als Diffe rentialeingaben zugeführt werden, wird im allgemeinen der Be trieb der Differentialverstärkerschaltung stabilisiert, indem der Strom von der oben erwähnten Stromquelle soweit wie mög lich bei einem gleichmäßigen Wert gehalten wird.

Fig. 1 ist ein Diagramm, das ein Beispiel einer herkömm lichen Differentialverstärkerschaltung zeigt. Diese Differen tialverstärkerschaltung umfaßt: ein Paar N-Kanal-Eingangs- MOS-Transistoren N1, N2, worin Differentialeingaben IN, /IN jeweils deren Gate-Elektroden zugeführt werden und deren Source-Elektroden wechselseitig verbunden sind; Lastschaltun gen L1, L2, die zwischen ihren Drain-Elektroden und einer er sten Energiequelle Vdd vorgesehen sind; und eine Stromquelle I1, die zwischen den Source-Elektroden und der zweiten Ener giequelle Vss vorgesehen ist. Eine verstärkte Ausgabe wird gemäß den Differentialeingaben IN, /IN an dem Drain-Anschluß n1 des Transistors N2 erzeugt. Diese Ausgabe n1 wird dem Ein gang eines CMOS-Inverters zugeführt, der aus einem P-Kanal- MOS-Transistor P3 und einem N-Kanal-MOS-Transistor N3 be steht.

Fig. 2 ist ein Diagramm, das ein weiteres Beispiel einer herkömmlichen Differentialverstärkerschaltung zeigt. Diese Differentialverstärkerschaltung umfaßt ferner ein Paar Ein gangs-MOS-Transistoren N1, N2, Lastschaltungen L1, L2 und ei ne Stromquelle I1. Außerdem ist in der Differentialverstär kerschaltung in Fig. 2 der Drain-Anschluß n1 des Transistors N2 mit der Gate-Elektrode eines P-Kanal-Ausgangs-MOS- Transistors P4 verbunden, und der Verbindungspunkt n3 zwi schen dem Ausgangs-MOS-Transistor P4 und einer Stromquelle I2 wird dem Eingang eines CMOS-Inverters zugeführt. Diese Schal tung unterscheidet sich von der Differentialverstärkerschal tung in Fig. 1 dadurch, daß das Signal n3, das eine inverse Verstärkung des Signals von dem Drain-Anschluß n1 ist, einem CMOS-Inverter zugeführt wird.

In der oben erwähnten herkömmlichen Differentialverstär kerschaltung schaltet, falls die Spannung einer Eingabe IN niedriger als die inverse Eingabe /IN ist, dann der Transi stor N2 ein, und die Spannung des Knotens n1 nimmt einen Pe gel L an, wohingegen, falls umgekehrt die Spannung einer Ein gabe IN höher als die inverse Eingabe /IN ist, dann der Tran sistor N2 ausschaltet, und die Spannung des Knotens n1 nimmt einen Pegel H an. In der Differentialverstärkerschaltung in Fig. 1 wird ein Pegel L oder ein Pegel H am Ausgang n2 des Inverters gemäß einem Pegel H oder einem Pegel L am Knoten n1 erzeugt. In der Differentialverstärkerschaltung in Fig. 2 wird ein Pegel L oder ein Pegel H am Knoten n3 erzeugt, und ein Pegel H oder ein Pegel L wird gemäß einem Pegel H bzw. einem Pegel L am Knoten n1 am Ausgang n2 des Inverters er zeugt.

Fig. 3 ist ein Diagramm, das Probleme veranschaulicht, die mit den oben beschriebenen Beispielen nach dem Stand der Technik verbunden sind. Fig. 3A zeigt die Beziehung zwischen den Ausgaben n1, n3 der oben erwähnten Differentialverstär kerschaltung und dem Schwellenwert VthC des CMOS-Inverters, und Fig. 3B zeigt die Spannungspegel der Ausgabe n2 des CMOS- Inverters, der selbigem entspricht.

Die Ausgaben n1, n3 der Differentialverstärkerschaltung nehmen einen Pegel H und einen Pegel L mit vorgeschriebenen Amplituden an, ohne eine Vollschwankung zwischen den Energie quellen Vdd und Vss durchzuführen. Im Gegensatz dazu macht der Ausgang n2 des CMOS-Inverters eine Vollschwankung unter der Annahme entweder eines Pegels H, der der Pegel der höhe ren Energiequelle Vdd ist, oder eines Pegels L, der der Pegel der niedrigeren Energiequelle (Erdung) Vss ist. Falls ande rerseits die Differentialverstärkerschaltung als Teil einer integrierten Schaltung auf einem Halbleitersubstrat gebildet ist, werden dann Variationen in den Charakteristiken der MOS- Transistoren infolge von Variationen in der Verarbeitung auf treten. Falls z. B. eine Variation in Charakteristiken auf tritt, wodurch die Treiberkapazität oder -fähigkeit von N- Kanal-MOS-Transistoren erhöht wird, wird dann die Impedanz des MOS-Transistors N2, wenn er leitet, fallen, und daher wird die Zentralspannung der Amplitude am Knoten n1 dazu nei gen, zu fallen. Mit anderen Worten, sie wird von der durch gezogenen Linie in Fig. 3 abweichen und der gepunkteten Linie folgen. Falls umgekehrt eine Variation in Charakteristiken entsteht, wodurch die Treiberkapazität des N-Kanal-MOS-Tran sistors reduziert wird, wird dann die Impedanz des MOS-Tran sistors N2, wenn er leitet, ansteigen, und daher wird die Zentralspannung der Amplitude am Knoten n1 dazu neigen, an zusteigen. Mit anderen Worten, sie wird von der durch gezogenen Linie in Fig. 3 abweichen und der unterbrochenen Linie folgen.

Eine Aufwärts- oder Abwärtsfluktuation in dem Zentralwert der Amplitude der Ausgabe n1, die durch Variationen bei der Verarbeitung hervorgerufen wird, ist insbesondere in Fällen bemerkbar, in denen P-Kanal-MOS-Transistoren in den Last schaltungen L1, L2 verwendet werden und die Treiberkapazität der P-Kanal-MOS-Transistoren in der entgegengesetzten Rich tung zu der Variation in der Treiberkapazität der N-Kanal- MOS-Transistoren variiert. Sogar in Fällen, in denen P-Kanal- Ausgangs-MOS-Transistoren wie in Fig. 2 veranschaulicht vor gesehen sind, wird der Zentralwert der Amplitude bei der Aus gabe n3 infolge von Variationen in einer Verarbeitung ähnlich entweder in einer Aufwärts- oder Abwärtsrichtung variieren.

Falls die Ausgaben n1 oder n3 von der Differentialver stärkerschaltung wie in Fig. 3 veranschaulicht variieren, wird dann einer des P-Kanal-Transistors P3 oder N-Kanal- Transistors N3 in dem folgenden CMOS-Inverter, der durch die se Ausgaben n1, n3 angesteuert wird, einen nicht-leitenden Zustand nicht vollständig annehmen können, was dadurch in dem CMOS-Inverter einen Durchgangsstrom von der Energiequelle Vdd zu Vss zur Folge hat. Die Erzeugung eines Durchgangsstroms auf diese Weise führt zusätzlich zum Erhöhen des Energiever brauchs ebenfalls insofern zu Problemen, als die Ausgabe n2 des CMOS-Inverters nicht vollständig auf den Energiequel lenpegel verstärkt werden kann.

Um ein zweites Problem zu beschreiben, wenn die Ausgaben n1, n3 der Differentialverstärkerschaltung höher als die Schwellenspannung VthC des CMOS-Inverters sind, wie in Fig. 3 veranschaulicht ist, nimmt außerdem deren Ausgabe einen Pegel L an, wohingegen, wenn die Ausgaben n1, n3 niedriger als VthC sind, dann die Ausgabe einen Pegel H annimmt. Falls jedoch die Spannungen der Ausgaben n1, n3 der Differentialverstär kerschaltung, wie in Fig. 3 veranschaulicht ist, infolge ei ner Verarbeitung bei der Herstellung aufwärts oder abwärts variieren, wird sich dann das Zeitverhalten des Pegels H oder Pegels L des Eingangs bezüglich der Schwellenspannung des CMOS-Inverters unterscheiden. Folglich werden die Ausbrei tungsverzögerungszeit für einen Eingabeanstieg und die Aus breitungsverzögerungszeit für einen Eingabeabfall im CMOS- Inverter einander entgegengesetzt verlaufen, was zu signifi kanten Variationen in Charakteristiken während eines Hochge schwindigkeitsbetriebs führt. Da die Schwellenspannung VthC des CMOS-Inverters ein Wert ist, der durch das Verhältnis von Stromwerten in dem P-Kanal-Transistor P3 und dem N-Kanal- Transistor N3 bestimmt ist, variiert diese Schwellenspannung VthC auch mit Fluktuationen in Transistorcharakteristiken. Die Größe dieser Variation in der Schwellenspannung ist je doch im Vergleich zu den Variationen im Ausgangspegel der Differentialverstärkerschaltung klein.

Ein drittes Problem ist, daß, wenn es eine Variation in der Zentralspannung der Amplitude der Differentialeingaben in die Differentialverstärkerschaltung gibt, diese den Differen tialbetrieb der Eingangstransistoren der Differentialverstär kerschaltung erschwert. In einigen Fällen kann z. B. eine Dif ferentialeingabe von einer externen Schaltung mit einem ver schiedenen Energiesystem extrem niedrig werden, falls das Energiesystem der Halbleitervorrichtung, in der die Differen tialverstärkerschaltung vorgesehen ist, als Referenz genommen wird. Falls z. B. die Differentialeingabe eine Amplitude in der Größenordnung von 100 mV aufweist, wohingegen der Zen tralwert der Amplitude der externen Differentialeingabe einen niedrigen Wert von ungefähr 1 V annimmt, wird dann z. B. die Gate-Source-Spannung in den N-Kanal-Eingangstransistoren N1, N2 der Differentialverstärkerschaltung niedriger als die Schwellenspannung der Transistoren werden, und beide Transi storen N1 und N2 werden einen nicht-leitenden Zustand anneh men. Folglich wird es unmöglich, eine Spannungsvergleichsope ration bezüglich der Differentialeingaben durchzuführen. Ein gangstransistoren N1, N2 sind im allgemeinen von einer Zusam mensetzung vom Verstärkungs-Typ, und daher müssen die ihren Gate-Elektroden zugeführten Differentialeingangssignale einen Zentralwertpegel aufweisen, der einen bestimmten Grad höher als die Erdungsspannung Vss ist.

Fig. 16 ist ein Schaltungsdiagramm, das den Hauptteil ei nes Beispiels eines Signalübertragungssystems zeigt, das ein Beispiel eines herkömmlichen Differentialbustreibers vom Hochzieh-Typ enthält. In Fig. 16 ist 1 eine Halbleitervor richtung, die einen Treiber bildet, ist 2 eine Halbleitervor richtung, die einen Empfänger bildet, sind 3 und 4 Signallei tungen, die eine Verbindung zwischen Halbleitern 1 und 2 lie fern, sind 5 und 6 Anschlußwiderstände, ist 7 eine Anschluß spannungsleitung, die eine Anschlußspannung VT1 zuführt, und ist 8 eine eine Anschlußspannung VT2 zuführende Anschlußspan nungsleitung.

In der Halbleitervorrichtung 1 ist 9 ein herkömmlicher Differentialbustreiber vom Hochzieh-Typ, sind SIN und /SIN Differentialeingangssignale, die von einer (nicht veranschau lichten) externen Schaltungsanordnung in den Differentialbus treiber 9 vom Hochzieh-Typ eingegeben werden, und 11 und 12 sind Signalausgangsanschlüsse, wodurch die Differentialaus gangssignale SOUT, /SOUT von dem Differentialbustreiber 9 vom Hochzieh-Typ abgegeben werden.

Ferner ist in dem Differentialbustreiber 9 vom Hochzieh- Typ 12 eine Energiequellenleitung, die eine Versorgungsspan nung V1 zuführt, ist 13 eine Konstantstromquelle, bezeichnet 14 ein Schaltmittel, das gemäß dem Eingangssignal SIN ein- und ausschaltet, und bezeichnet 15 ein Schaltmittel, das ge mäß dem Eingangssignal /SIN ein- und ausschaltet.

In einem auf diese Weise aufgebauten Signalübertragungs system schaltet, wenn das Eingangssignal STN bei einem Pegel H liegt und das Eingangssignal /SIN bei einem Pegel L liegt, dann das Schaltmittel 14 ein, und das Schaltmittel 15 schal tet aus, und daher wird die Signalleitung 3 durch den von der Konstantstromquelle 13 abgegebenen Strom hochgezogen, und ein Signal mit Pegel H wird in der Signalleitung 3 übertragen, wohingegen die Signalleitung 4 über einen Anschlußwiderstand 6 heruntergezogen wird und in der Signalleitung 4 ein Signal mit Pegel L übertragen wird.

Falls andererseits das Eingangssignal SIN bei einem Pegel L liegt und das Eingangssignal /SIN bei einem Pegel H liegt, schaltet dann das Schaltmittel 14 aus, und das Schaltmittel 15 schaltet ein, und daher wird über den Anschlußwiderstand 5 die Signalleitung 3 heruntergezogen, und ein Signal mit Pegel L wird in der Signalleitung 3 übertragen, wohingegen die Si gnalleitung 4 durch den von einer Quelle 13 mit einem festen Strom abgegebenen Strom hochgezogen wird und ein Signal mit Pegel H in der Signalleitung 4 übertragen wird.

In dem in Fig. 16 veranschaulichten Signalübertragungssy stem treten keine Probleme auf, wenn die Anschlußspannungen VT1, VT2 niedriger als die Versorgungsspannung V1 sind; es ist aber denkbar, daß aus irgendeinem Grund die Anschlußspan nung VT1 oder Anschlußspannung VT2 zunehmen kann und höher als die Versorgungsspannung V1 wird oder daß die Versorgungs spannung V1 fallen kann, so daß die Anschlußspannung VT1 oder die Anschlußspannung VT2 höher als die Versorgungsspannung V1 wird.

In solchen Fällen, in denen die Anschlußspannung VT1 oder die Anschlußspannung VT2 höher als die Versorgungsspannung V1 wurde und die Spannung in der Signalleitung 3 oder die Span nung in der Signalleitung 4 höher als die Versorgungsspannung V1 wurde, besteht eine Gefahr, daß in der Halbleitervorrich tung 1 über das Schaltmittel 14 oder Schaltmittel 15 und die Konstantstromquelle 13 Strom in die Netzleitung 12 fließt, was dadurch zu einer Fehlfunktion führt.

Daher ist eine Aufgabe der vorliegenden Erfindung, eine Differentialverstärkerschaltung oder eine Differentialein gangsschaltung zu schaffen, wodurch Fluktuationen im Aus gangspegel unterdrückt werden, selbst wenn Variationen in Transistorcharakteristiken aufgrund des Herstellungsprozesses oder dergleichen vorliegen.

Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine Differentialverstärkerschaltung oder Differen tialeingangsschaltung zu schaffen, wodurch eine Differential verstärkungsoperation sogar in Fällen korrekt ausgeführt wer den kann, in denen die Zentralwerte der Amplitude der Diffe rentialeingangssignale sehr verschieden sind.

Eine Aufgabe der vorliegenden Erfindung ist auch, einen Differentialtreiber vom Hochzieh-Typ zu schaffen, der so kon struiert ist, daß es keinen Zufluß von Strom von der Signal leitungsseite zur Energiequellenseite gibt, selbst wenn aus irgendeinem Grund die Spannung in den Signalleitungen höher als die Versorgungsspannung wurde, wodurch eine erhöhte Zu verlässigkeit geliefert und Fehlfunktionen infolge eines Zu flusses von Strom von der Signalleitungsseite zur Energie quellenseite in Fällen vermieden wird, in denen ein Differen tialbustreiber vom Hochzieh-Typ in einer bestimmten Halblei tervorrichtung installiert ist.

Eine weitere Aufgabe der vorliegenden Erfindung besteht außerdem darin, ein Differentialansteuerverfahren zu schaf fen, das so entworfen ist, daß es keinen Zufluß von Strom von der Signalleitungsseite zur Energiequellenseite gibt, selbst wenn aus irgendeinem Grund die Spannung in den Signalleitun gen höher als die Versorgungsspannung wurde, wodurch eine er höhte Zuverlässigkeit geliefert und Fehlfunktionen infolge eines Zuflusses von Strom von der Signalleitungsseite zur Energiequellenseite in Fällen vermieden wird, in denen ein Differentialbustreiber vom Hochzieh-Typ in einer bestimmten Halbleitervorrichtung installiert ist.

ZUSAMMENFASSUNG DER ERFINDUNG

Um die oben erwähnte Aufgabe zu lösen, ist ein erster Ge sichtspunkt der Erfindung dadurch gekennzeichnet, daß in ei ner Differentialverstärkerschaltung mit einem Paar Eingangs- MOS-Transistoren, worin deren Gate-Elektroden Eingaben zuge führt werden, Lastschaltungen mit deren Drain-Elektroden ver bunden sind und eine Stromquelle mit deren Source-Elektroden verbunden ist, der Stromwert der Stromquelle im Einklang mit Variationen in den Charakteristiken der Eingangs-MOS- Transistoren geändert wird, wodurch Variationen in dem an den Drain-Anschlüssen der Eingangs-MOS-Transistoren erzeugten Ausgangspegel unterdrückt werden. Mit anderen Worten, im Ge gensatz zur herkömmlichen Differentialverstärkerschaltung wird der Stromwert der Stromquelle nicht auf einem gleichmä ßigen Wert gehalten, sondern wird vielmehr gemäß den durch den Herstellungsprozeß erzeugten Transistorcharakteristiken geändert.

Im einzelnen ist in einem Fall, in dem die Eingangs-MOS- Transistoren N-Kanal-Transistoren sind, eine Stromquellen schaltung vorgesehen, die den Stromwert unterdrückt, falls infolge des Herstellungsprozesses die N-Kanal-Transistoren so verschieden sind, daß deren Stromansteuerkapazität ansteigt, und die den Stromwert erhöht, falls die N-Kanal-Transistoren so verschieden sind, daß deren Stromansteuerkapazität ab nimmt. Der Ausgangspegel der Drain-Anschlüsse ist durch das Verhältnis zwischen der Impedanz der Lastschaltungen und der Impedanz der Eingangstransistoren bestimmt. Daher wird in Fällen, in denen die Stromansteuerkapazität der N-Kanal- Transistoren ansteigt und deren Impedanz abnimmt, ein Abfall im Ausgangspegel unterdrückt, indem der Stromwert der Strom quelle reduziert wird. Umgekehrt wird in einem Fall, in dem die Stromansteuerkapazität der N-Kanal-Transistoren abnimmt und deren Impedanz ansteigt, eine Zunahme im Ausgangspegel unterdrückt, indem der Stromwert der Stromquelle erhöht wird.

Um die oben erwähnten Aufgaben zu lösen, ist ein erster Gesichtspunkt der Erfindung eine Differentialverstärkerschal tung, die in einem Halbleitersubstrat gebildet ist, zum Ver gleichen von Eingaben und Erzeugen einer verstärkten Ausgabe, mit: einem Paar Eingangs-MOS-Transistoren eines ersten Lei tertyps, deren Gate-Elektroden mit einer ersten bzw. einer zweiten Eingabe versorgt werden, deren Drain-Elektroden über Lastschaltungen mit einer ersten Energiequelle jeweils ver bunden sind und deren Source-Elektroden wechselseitig verbun den sind; einer zwischen den Source-Elektroden und der zwei ten Energiequelle vorgesehenen Stromquelle zum Zuführen von Strom zu den Source-Elektroden; worin die Stromquelle einen ersten Strom in dem Fall eines ersten Zustandes zuführt, in dem die Ansteuerkapazität der MOS-Transistoren des ersten Leitertyps entgegen der von MOS-Transistoren eines zum ersten Leitertyp entgegengesetzten zweiten Leitertyps größer vari iert, und einen zweiten Strom, der größer als der erste Strom ist, in dem Fall eines zweiten Zustandes zuführt, in dem die Ansteuerkapazität der MOS-Transistoren des ersten Leitertyps entgegen der der MOS-Transistoren des zweiten Leitertyps kleiner variiert.

Um die oben erwähnten Aufgaben zu lösen, umfaßt ein zwei ter Gesichtspunkt der Erfindung zusätzlich zum Paar Eingangs transistoren, denen Differentialeingangssignale zugeführt werden, ein Paar Eingangstransistoren eines entgegengesetzten Leitertyps zu dem Paar Eingangstransistoren. Die Ausgangsan schlüsse der Ausgangstransistoren, welche eine inverse Ausga be erzeugen, wenn die Drain-Signale der Eingangstransistoren dorthin zugeführt werden, sind mit den Drain-Elektroden des Paares Eingangstransistoren des entgegengesetzten Leitertyps verbunden. Selbst wenn der Zentralwert der Amplitude der Dif ferentialeingangssignale eine Vielzahl von Pegeln annimmt, ist es gemäß einer Differentialverstärkerschaltung mit dieser Zusammensetzung möglich, auf Differentialeingangssignale über einen breiten Bereich zu antworten, da ein Paar oder ein an deres der Paare Eingangstransistoren eine Differentialver stärkungsoperation durchführen wird.

Um die oben erwähnten Aufgaben zu lösen, ist der zweite Gesichtspunkt der Erfindung eine in einem Halbleitersubstrat gebildete Differentialverstärkerschaltung zum Vergleichen von Differentialeingaben und Erzeugen einer verstärkten Ausgabe, mit: einem Paar Eingangs-MOS-Transistoren eines ersten Lei tertyps, deren Gate-Elektroden mit einer ersten bzw. einer zweiten Eingabe versorgt werden, deren Drain-Elektroden über Lastschaltungen jeweils mit einer ersten Energiequelle ver bunden sind und deren Source-Elektroden mit einer ersten Stromquelle wechselseitig verbunden sind; einem Paar Aus gangs-MOS-Transistoren eines zweiten Leitertyps, wobei Drain- Signale von dem Paar Eingangs-MOS-Transistoren des ersten Leitertyps jeweils in deren Gate-Elektroden eingegeben werden und eine Differentialausgabe an deren Drain-Elektroden er zeugt wird; und einem Paar Eingangs-MOS-Transistoren eines zweiten Leitertyps, deren Gate-Elektroden mit den zweiten bzw. ersten Eingaben versorgt werden, deren Drain-Elektroden jeweils mit den Drain-Elektroden des Paars Ausgangs-MOS- Transistoren verbunden sind und deren Source-Elektroden über eine zweite Stromquelle mit der ersten Energiequelle verbun den sind.

Durch Kombinieren der Differentialverstärkerschaltung ge mäß dem zweiten Gesichtspunkt der Erfindung und der Differen tialverstärkerschaltung gemäß dem ersten Gesichtspunkt der Erfindung ist es außerdem möglich, Differentialeingangssig nale mit einem weiten Bereich zu empfangen, indem Differen tialeingangssignale mittels der Differentialverstärkerschal tung gemäß dem zweiten Gesichtspunkt der Erfindung empfangen werden und Differentialausgangssignale von derselben mittels der Differentialverstärkerschaltung gemäß dem ersten Ge sichtspunkt der Erfindung empfangen werden, wodurch eine ver stärkte Ausgabe erzeugt wird, und daher ist es möglich, eine Ausgabe mit einem gleichmäßigen Pegel zu erzeugen, die eine reduzierte Anfälligkeit für den Einfluß von Herstellungspro zessen aufweist.

Die Differentialtreiber vom Hochzieh-Typ gemäß der vor liegenden Erfindung ist ein Differentialtreiber vom Hochzieh- Typ mit: einer Konstantstromquelle, deren stromaufwärtiger Anschluß mit einer Energiequellenleitung verbunden ist, die eine Versorgungsspannung zuführt; einem ersten Schalter, von dem ein Anschluß mit dem stromabwärtigen Anschluß der Kon stantstromquelle verbunden ist und dessen anderer Anschluß mit einem ersten Signalausgangsanschluß verbunden ist, der mit einer ersten Signalleitung verbunden ist, wobei das Ein/Ausschalten des ersten Schalters gemäß einem Signal von Differentialeingangssignalen gesteuert wird; und einem zwei ten Schalter, von dem ein Anschluß mit dem stromabwärtigen Anschluß der Konstantstromquelle verbunden ist und dessen an derer Anschluß mit einem zweiten Signalausgangsanschluß ver bunden ist, der mit einer zweiten Signalleitung verbunden ist, wobei das Ein/Ausschalten des zweiten Schalters gemäß dem anderen Signal der Differentialeingangssignale gesteuert wird; worin die Konstantstromquelle eine Steuerschaltung zum Implementieren einer Steuerung aufweist, so daß es keinen Zu fluß von Strom von irgendeiner oder sowohl der ersten Signal leitungsseite als auch/oder der zweiten Signalleitungsseite zur Energiequellenseite gibt, wenn die Spannung von irgendei ner oder sowohl der ersten Signalleitung als auch/oder der zweiten Signalleitung über die Energiequellenspannung ange stiegen ist.

Da die Konstantstromquelle so aufgebaut ist, daß sie eine Steuerschaltung aufweist, die eine Steuerung implementiert, wodurch kein Zufluß von Strom von irgendeiner oder sowohl der ersten Signalleitungsseite als auch/oder der zweiten Signal leitungsseite zur Energiequellenseite vorliegt, wenn die Spannung von irgendeiner oder sowohl der ersten Signalleitung als auch/oder der zweiten Signalleitung über die Energiequel lenspannung angestiegen ist, ist es dann gemäß dem Differen tialtreiber vom Hochzieh-Typ der vorliegenden Erfindung mög lich, einen Zufluß von Strom von irgendeiner oder sowohl der ersten Signalleitungsseite als auch/oder der zweiten Signal leitungsseite zur Energiequellenseite zu verhindern, falls aus irgendeinem Grund die Spannung von irgendeiner oder so wohl der ersten Signalleitung als auch/oder der zweiten Si gnalleitung über die Versorgungsspannung angestiegen ist.

Das Differentialansteuerverfahren gemäß der vorliegenden Erfindung ist ein Differentialansteuerverfahren zum Ansteuern einer ersten Signalleitung und einer zweiten Signalleitung unter Verwendung eines Differentialbustreibers vom Hochzieh- Typ mit: einer Konstantstromquelle, deren stromaufwärtiger Anschluß mit einer eine Versorgungsspannung zuführenden Ener giequellenleitung verbunden ist; einem ersten Schalter, von dem ein Anschluß mit dem stromabwärtigen Anschluß der Quelle für einen festen Strom verbunden ist und dessen anderer An schluß mit einem mit einer ersten Signalleitung verbundenen ersten Signalausgangsanschluß verbunden ist, wobei das Ein/Ausschalten des ersten Schalters gemäß einem Signal von Differentialeingangssignalen gesteuert wird; und einem zwei ten Schalter, von dem ein Anschluß mit dem stromabwärtigen Anschluß der Quelle für einen festen Strom verbunden ist und dessen anderer Anschluß mit einem zweiten Signalausgangsan schluß verbunden ist, der mit einer zweiten Signalleitung verbunden ist, wobei das Ein/Ausschalten des zweiten Schal ters gemäß dem anderen Signal der Differentialeingangssignale gesteuert wird; mit dem Schritt eines Implementierens einer Steuerung, so daß es keinen Zufluß von Strom von irgendeiner oder sowohl der ersten Signalleitungsseite als auch/oder der zweiten Signalleitungsseite zur Energiequellenseite gibt, wenn die Spannung an irgendeiner oder sowohl der ersten Si gnalleitung als auch/oder der zweiten Signalleitung über die Energiequellenspannung angestiegen ist.

Da das Differentialansteuerverfahren der vorliegenden Er findung den Schritt eines Implementierens einer Steuerung aufweist, so daß es keinen Zufluß von Strom von irgendeiner oder sowohl der ersten Signalleitungsseite als auch/oder zweiten Signalleitungsseite zur Energiequellenseite gibt, wenn die Spannung von irgendeiner oder sowohl der ersten Si gnalleitung als auch/oder der zweiten Signalleitung über die Energiequellenspannung angestiegen ist, ist es dann möglich, einen Zufluß von Strom von irgendeiner oder sowohl der ersten Signalleitungsseite als auch/oder der zweiten Signalleitungs seite zu verhindern, falls aus irgendeinem Grund die Spannung von irgendeiner oder sowohl der ersten Signalleitung als auch/oder der zweiten Signalleitung über die Energiequellen spannung angestiegen ist.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Diagramm, das ein Beispiel einer herkömm lichen Differentialverstärkerschaltung zeigt;

Fig. 2 ist ein Diagramm, das ein weiteres Beispiel einer herkömmlichen Differentialverstärkerschaltung zeigt;

Fig. 3 ist ein Diagramm, das Probleme veranschaulicht, die mit dem Stand der Technik verbunden sind;

Fig. 4 ist ein Diagramm, das eine Differentialverstärker schaltung gemäß einer ersten Ausführungsform veranschaulicht;

Fig. 5 ist ein Diagramm, das eine Differentialverstärker schaltung gemäß einer ersten Ausführungsform veranschaulicht;

Fig. 6 ist ein Diagramm, das ein weiteres Beispiel einer Differentialverstärkerschaltung gemäß einer ersten Ausfüh rungsform veranschaulicht;

Fig. 7 ist ein Diagramm, das eine Differentialverstärker schaltung gemäß einer zweiten Ausführungsform veranschau licht;

Fig. 8 ist ein Diagramm, das ein weiteres Beispiel einer Differentialverstärkerschaltung gemäß einer zweiten Ausfüh rungsform veranschaulicht;

Fig. 9 ist ein Diagramm, das eine Differentialverstärker schaltung gemäß einer dritten Ausführungsform veranschau licht;

Fig. 10 ist ein Diagramm zum Beschreiben einer zweiten und einer dritten Ausführungsform;

Fig. 11 ist ein Diagramm, das den Hauptteil eines Bei spiels des Signalübertragungssystems mit einer ersten Ausfüh rungsform eines Differentialbustreibers vom Hochzieh-Typ ge mäß der vorliegenden Erfindung zeigt;

Fig. 12 ist ein Schaltungsdiagramm, das den Hauptteil ei nes Beispiel eines Signalübertragungssystems mit einer zwei ten Ausführungsform eines Differentialbustreibers vom Hoch zieh-Typ gemäß der vorliegenden Erfindung zeigt;

Fig. 13 ist ein Schaltungsdiagramm, das den Hauptteil ei nes Beispiels eines Signalübertragungssystems mit einer drit ten Ausführungsform eines Differentialbustreibers vom Hoch zieh-Typ gemäß der vorliegenden Erfindung zeigt;

Fig. 14 ist ein Schaltungsdiagramm, das den Hauptteil ei nes Beispiels eines Signalübertragungssystems gemäß einer vierten Ausführungsform eines Differentialbustreibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung zeigt;

Fig. 15 ist ein Schaltungsdiagramm, das den Hauptteil ei nes Beispiels eines Signalübertragungssystems gemäß einer fünften Ausführungsform eines Differentialbustreibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung zeigt; und

Fig. 16 ist ein Schaltungsdiagramm, das den Hauptteil ei nes Beispiels eines Signalübertragungssystems mit einem Bei spiel eines herkömmlichen Differentialbustreibers zeigt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Im folgenden werden Ausführungsformen der vorliegenden Erfindung mit Verweis auf die Zeichnungen beschrieben. Der technische Umfang der vorliegenden Erfindung ist jedoch nicht auf diese Ausführungsform beschränkt.

Erster Gesichtspunkt der Erfindung: Differentialverstärker schaltung Erste Ausführungsform

Fig. 4 ist ein Diagramm, das eine Differentialverstärker schaltung gemäß einer ersten Ausführungsform der Differen tialverstärkerschaltung gemäß der vorliegenden Erfindung zeigt. Die Differentialverstärkerschaltung in Fig. 4 umfaßt einen N-Kanal-Eingangstransistor N1 und einen N-Kanal- Eingangstransistor N2, wobei eine erste Eingabe IN und eine zweite Eingabe /IN deren Gate-Elektroden jeweils zugeführt wird. Die Source-Elektroden dieser Transistoren N1, N2 sind wechselseitig verbunden und sind mit der Stromquellenschal tung I1 verbunden. Lastschaltungen L1, L2 sind zwischen die Drain-Elektroden der Transistoren N1 bzw. N2 und eine Ener giequelle Vdd geschaltet. In diesem Beispiel wird die Ausgabe des Drain-Anschlusses n1 des Transistors N2 einem folgenden CMOS-Inverter zugeführt.

In der Differentialverstärkerschaltung in Fig. 4 wird, falls die Stromansteuerkapazität der N-Kanal-MOS-Transistoren infolge von Herstellungsvariationen oder dergleichen entgegen der Stromansteuerkapazität der P-Kanal-MOS-Transistoren grö ßer variiert, dann der Strombetrag von der Stromquelle I1 re duziert. Falls umgekehrt die Stromansteuerkapazität der N- Kanal-MOS-Transistoren entgegen der Stromansteuerkapazität der P-Kanal-MOS-Transistoren kleiner variiert, wird dann au ßerdem der Strombetrag von der Stromquelle I1 erhöht.

Die Schaltungsanordnung in der Stromquelle I1 umfaßt ei nen N-Kanal-Transistor N10, der den gemeinsamen Source- Anschlüssen der Transistoren N1, N2 Strom zuführt, und einen P-Kanal-Transistor P11 und einen N-Kanal-Transistor N11, die zwischen Energiequellen Vdd und Vss in Reihe geschaltet sind. Sowohl die Gate-Elektroden als auch die Drain-Elektroden der Transistoren P11, N11 sind wechselseitig verbunden, und die verbundenen Drain-Elektroden sind ferner mit der Gate- Elektrode des Transistors N10 verbunden.

Nimmt man nun einen ersten Zustand an, worin aufgrund von Herstellungsvariationen oder dergleichen die Stromansteuerka pazität der N-Kanal-MOS-Transistoren im Vergleich zur Strom ansteuerkapazität der P-Kanal-MOS-Transistoren entgegenge setzt größer variiert, wird dann die Impedanz des N-Kanal- MOS-Transistors N11 in Richtung auf einen niedrigeren Wert im Vergleich zur Impedanz des P-Kanal-MOS-Transistors P11 vari ieren. Folglich fällt die Spannung an dem Drain-Anschluß n10 dieses Transistors, und der Strom in dem N-Kanal-Transistor N10 wird reduziert. Dadurch nimmt die Impedanz des Transi stors N10 zu, wobei eine Abwärtsvariation in der Impedanz ei nes Transistors N2 aufgehoben und daher eine Fluktuation im Pegel an dem Drain-Anschluß n1 unterdrückt wird.

Falls ein zweiter Zustand angenommen wird, worin aufgrund von Herstellungsvariationen oder dergleichen die Stromansteu erkapazität der N-Kanal-MOS-Transistoren im Vergleich zur Stromansteuerkapazität der P-Kanal-MOS-Transistoren entgegen gesetzt kleiner variiert, wird sich dann die Impedanz des N- Kanal-Transistors N11 in Richtung auf einen höheren Wert im Vergleich zur Impedanz des P-Kanal-Transistors P11 ändern. Folglich wird die Spannung an dem Drain-Anschluß n10 dieses Transistors größer, und der Strom in dem N-Kanal-Transistor N10 nimmt zu. Dadurch fällt die Impedanz des Transistors N10, was die Aufwärtsvariation in der Impedanz des Transistors N2 aufhebt und daher die Fluktuation im Pegel des Drain- Anschlusses n1 unterdrückt.

Ein ähnlicher Vorgang und Effekt werden erhalten, selbst wenn eine Ausgangsschaltung mit einem P-Kanal-Transistor zwi schen dem Knoten n1 der Differentialverstärkerschaltung in Fig. 4 und dem folgenden CMOS-Inverter wie in Fig. 2 veran schaulicht eingefügt wird. In diesem Fall ist jedoch das Aus gangssignal umgekehrt.

Fig. 5 ist ein Diagramm, das eine Differentialverstärker schaltung gemäß einer ersten Ausführungsform zeigt. Fig. 5 zeigt Beispiele von drei Typen von Lastschaltungen, wobei Fig. 5A ein Beispiel ist, worin eine Ausgangsschaltung mit einem P-Kanal-Transistor P4 vorgesehen ist. Teilen, die der Differentialverstärkerschaltung in Fig. 4 entsprechen, sind die gleichen Bezugsziffern gegeben.

In dem Beispiel in Fig. 5A sind die Lastschaltungen durch Widerstände R1, R2 gebildet. Der Drain-Anschluß n1 des Tran sistors N2 ist der Gate-Elektrode des P-Kanal-Transistors P4 in der Ausgangsschaltung zugeführt, und der Verbindungspunkt n3 zwischen dem Transistor P4 und der Stromquelle I2 wird an einen folgenden CMOS-Inverter geliefert. In diesem Fall wird eine Variation an dem Drain-Anschluß n1 durch die Stromquel lenschaltung unterdrückt, die durch Transistoren N10, P11 und N11 gebildet ist, und daher wird auch eine Fluktuation in der Ausgabe n3 unterdrückt, die gemäß dem Potential bei n1 invers verstärkt ist.

In dem Beispiel in Fig. 5B sind die Lastschaltungen durch P-Kanal-Transistoren P12, P13 aufgebaut, deren Gate-Elektro den mit einer konstanten Spannung V2 versorgt werden. In dem Fall dieses Beispiels ist in einem ersten Zustand, worin die Stromansteuerkapazität der N-Kanal-Transistoren entgegen der Stromansteuerkapazität der P-Kanal-Transistoren größer vari iert, diese Variation manifestiert, da der Spannungspegel des Drain-Anschlusses n1 durch das Verhältnis zwischen den Impe danzen des Lasttransistors P13, Eingangstransistors N2 und Stromquellentransistors N10 bestimmt ist. In der Schaltung in Fig. 5B wird jedoch die Gate-Spannung des Transistors N10 fallen und daher wird die Impedanz des Stromquellentransi stors N10 zunehmen, was die Variation in der Impedanz in den Transistoren P23 und N2 aufhebt und daher Variationen in dem Spannungspegel an den Drain-Anschluß n1 unterdrückt. Dies findet ähnlich Anwendung in dem oben erwähnten zweiten Zu stand.

In dem Beispiel in Fig. 5C sind die Lastschaltungen durch P-Kanal-Transistoren P14, P15 aufgebaut. Die Gate-Elektroden der Transistoren P14, P15 sind mit der Drain-Elektrode des Transistors P14 verbunden. Folglich wird ein Signal mit nied riger Amplitude vom Transistor N1, das gemäß der Differenz zwischen Eingangssignalen IN und /IN erzeugt wurde, durch den Transistor P15 verstärkt, und ein Signal mit relativ hoher Amplitude wird an den Drain-Anschluß n1 abgegeben. In dem Fall dieses Beispiels variiert auch der Spannungspegel der Ausgabe n1 mit Diskrepanzen bei der Herstellung und der gleichen, aber Variationen in dem Spannungspegel der Ausgabe n1 werden durch die Aktion der Stromquellenschaltung unter drückt, die oben beschrieben wurde.

In den Differentialverstärkerschaltungen gemäß der ersten Ausführungsform wird, selbst wenn Transistorcharakteristiken infolge von Diskrepanzen bei der Herstellung oder dergleichen variieren, eine Variation im Zentralwert der Ausgangsamplitu de verhindert, und der durch die durchgezogene Linie in Fig. 3 angegebene Pegel wird beibehalten. Folglich werden Transi storen, die den folgenden CMOS-Inverter bilden, zuverlässig ausschalten, und es wird kein Durchgangsstrom fließen. Da die Ausgaben n1, n3 aufwärts und abwärts zu jeder Seite der Schwellenspannung VthC des folgenden CMOS-Inverters variie ren, gibt es keine Diskrepanz zwischen der Ausbreitungsverzö gerungszeit des Eingabeanstiegs und der Ausbreitungsverzöge rungszeit des Abfalls, und daher wird während eines Hochge schwindigkeitsbetriebs keine Fehlfunktion verursacht.

Fig. 6 ist ein Diagramm, das ein weiteres Beispiel einer Differentialverstärkerschaltung gemäß der ersten Ausführungs form zeigt. Diese Schaltung ist die gleiche wie die Differen tialverstärkerschaltung in Fig. 4 mit der Ausnahme, daß die Leitertypen der Transistoren umgekehrt sind. Folglich wurden die gleichen Bezugsziffern für entsprechende Sektionen ver wendet. In dem Beispiel in Fig. 6 bilden P-Kanal-Transistoren P1 und P2 ein Paar Eingangstransistoren, deren Gate-Elektro den mit Eingaben IN und /IN versorgt werden. Ein P-Kanal- Transistor P10 in einer Stromquelle ist mit einer gemeinsamen Source-Elektrode von Transistoren P1 und P2 verbunden. Die Drain-Anschlüsse einer Vorspannungsschaltung mit einem P- Kanal-Transistor P11 und einem N-Kanal-Transistor N11 sind mit der Gate-Elektrode des Transistors P10 verbunden.

N-Kanal-Transistoren N12 und N13 werden als die Last schaltungen L1, L2 im Beispiel in Fig. 6 verwendet. Eine gleichmäßige Spannung V1 wird an die Gate-Elektroden dieser Transistoren N12, N13 geliefert. Es ist jedoch auch möglich, daß andere Lastschaltungen als diejenigen, die in Fig. 5 ver anschaulicht sind, verbunden werden.

In der Differentialverstärkerschaltung in Fig. 6 wird un ter der Annahme, daß infolge von Herstellungsvariationen oder dergleichen die Stromansteuerkapazität der P-Kanal-Tran sistoren in Richtung auf einen höheren Wert als dem der N- Kanal-Transistoren variiert, dann die Impedanz des Transi stors P2 fallen, und der Spannungspegel an dem Drain-Anschluß n1 wird ansteigen. Da die Impedanz des Transistors P11 in der Vorspannungsschaltung ebenfalls fällt, wird in diesem Fall der Pegel an dem Drain-Anschluß ansteigen, und der Stromwert in dem Stromquellentransistor P10 wird reduziert. Dadurch wird die Impedanz des Stromquellentransistors P10 zunehmen, wobei der Abfall in der Impedanz im Eingangstransistor P2 aufgehoben und daher eine Fluktuation im Pegel der Ausgabe n1 unterdrückt wird. Selbst wenn die Herstellungsvariationen um gekehrt sind, werden in ähnlicher Weise dann Fluktuationen im Pegel der Ausgabe n1 unterdrückt.

In dem Beispiel in Fig. 6 werden Fluktuationen im Aus gangspegel in ähnlicher Weise noch verhindert, selbst wenn zwischen dem Drain-Anschluß n1 und dem folgenden CMOS- Inverter eine Ausgangsschaltung mit einem N-Kanal-Transistor und einer Stromquelle vorgesehen ist, die das Signal an dem Drain-Anschluß n1 invers verstärkt.

Zweite Ausführungsform

Fig. 7 ist ein Diagramm, das eine Differentialverstärker schaltung gemäß einer zweiten Ausführungsform veranschau licht. Die zweite Ausführungsform entspricht dem zweiten Ge sichtspunkt der Erfindung. Im einzelnen kann diese Differen tialverstärkerschaltung eine Differentialverstärkungsoperati on sogar in Fällen korrekt durchführen, in denen die Diffe rentialeingaben IN, /IN eine relativ kleine Amplitude aufwei sen und in dem Bereich zwischen Energiequellen Vdd und Vss weit variieren.

Wie in Fig. 7 veranschaulicht ist, umfaßt zunächst die Schaltung ein Paar N-Kanal-Eingangstransistoren N21, N22, de ren Gate-Elektroden mit Differentialeingaben IN bzw. /IN ver sorgt werden. Eine erste Stromquelle I21 ist zwischen dem ge meinsamen Source-Anschluß dieser Transistoren N21, N22 und der Energiequelle Vss vorgesehen. Im Gegensatz zur ersten Ausführungsform liefert die Stromquelle I21 einen gleichmäßi gen Strom. Vorgeschriebene Lastschaltungen L1, L2 sind zwi schen den Drain-Elektroden der Eingangstransistoren N21, N22 und der Energiequelle Vdd vorgesehen. Lastschaltungen wie die in Fig. 5 veranschaulichten beispielsweise werden für die Lastschaltungen L1, L2 verwendet. Die Drain-Anschlüsse n21, n22 der Eingangstransistoren N21, N22 sind mit den Gate- Elektroden der P-Kanal-Ausgangstransistoren P25 bzw. P24 ver bunden. Stromquellen I25, I24 sind mit den Ausgangstransisto ren P25 bzw. P24 verbunden, und Differentialausgaben OUT und /OUT werden an den Verbindungspunkten dazwischen ausgegeben.

Bis zu diesem Punkt ist die Zusammensetzung der in Fig. 2 veranschaulichten herkömmlichen Schaltung ähnlich. Die zweite Ausführungsform der Erfindung weist ferner ein Paar P-Kanal- Eingangstransistoren P21, P22 auf, deren Gate-Elektroden mit Differentialeingaben IN bzw. /IN versorgt werden. Die gemein samen Source-Elektroden dieser Eingangstransistoren P21, P22 sind über eine Stromquelle I22 mit einer Energiequelle Vdd verbunden. Die Drain-Elektroden der Eingangstransistoren P21, P22 sind mit Differentialausgangsanschlüssen /OUT bzw. OUT verbunden. Mit anderen Worten, diese Ausführungsform unter scheidet sich in der Zusammensetzung von der herkömmlichen Differentialverstärkerschaltung in Fig. 2 dadurch, daß ein Paar P-Kanal-Eingangstransistoren P21, P22 hinzugefügt ist.

Hier wird auf Fig. 10 verwiesen, um den Betrieb dieser Differentialverstärkerschaltung zu beschreiben. Fig. 10 ist ein Diagramm zum Erklären einer zweiten und einer dritten Ausführungsform. Fig. 10A zeigt ein Beispiel von Differen tialeingangssignalen mit sehr niedriger Amplitude. Wie in dem Diagramm veranschaulicht ist, können in Fällen, in denen z. B. Differentialeingangssignale von einem Energiesystem zugeführt werden, das zur Halbleitervorrichtung mit der Differential verstärkerschaltung in Fig. 7 verschieden ist, dann in dem Bereich von Energiequellen Vss und Vdd in der Differential verstärkerschaltung Differentialeingangssignale IN1, /IN1 wie durch die durchgezogenen Linien in Fig. 10A veranschaulicht und Differentialeingangssignale IN2, /IN2 mit einem dazu ver schiedenen Spannungspegel auftreten, wie durch die unterbro chenen Linien veranschaulicht ist. Falls die Amplitude der Differentialeingangssignale von der Größenordnung von bei spielsweise 100 mV ist und die Spannung zwischen den Energie quellen Vdd, Vss relativ klein ist, wie z. B. 5 V oder 3 V, kann dann die Stromversorgung um etwa 1 V zwischen den sich unterscheidenden Energiequellensystemen variieren.

Wie in Fig. 10A dargestellt ist, führt die in Fig. 7 ver anschaulichte Differentialverstärkerschaltung eine Differen tialverstärkung korrekt durch sowohl in Fällen, in denen Dif ferentialeingangssignale durch die durchgezogenen Linien re präsentiert werden, als auch in Fällen, in denen sie durch die unterbrochenen Linien repräsentiert werden. Mit anderen Worten, falls die Differentialeingangssignale einen relativ hohen Pegel haben, wie z. B. durchgezogene Linien IN1, /IN1 schalten beide N-Kanal-Eingangstransistoren N21, N22 in der Differentialverstärkerschaltung ein, und eine korrekte Diffe rentialverstärkungsoperation wird durchgeführt. Dies verhält sich so, weil, wenn die Differentialeingangssignale einen re lativ hohen Pegel haben, eine höhere Spannung als die ent sprechende Schwellenspannung des Transistors zwischen den Ga te-Elektroden und Source-Elektroden der Eingangstransistoren N21, N22 angelegt ist. Falls andererseits die Differential eingangssignale einen relativ niedrigen Pegel haben, wie z. B. die unterbrochenen Linien IN2, /IN2, schalten dann beide P- Kanal-Eingangstransistoren P21, P22 ein, und eine korrekte Differentialverstärkungsoperation wird durchgeführt. Dies verhält sich so, weil, wenn die Differentialeingangssignale einen relativ niedrigen Pegel haben, eine höhere Spannung als die entsprechende Schwellenspannung des Transistors zwischen den Gate-Elektroden und Source-Elektroden der Eingangstransi storen P21, P22 angelegt wird.

Selbst wenn der Zentralwert der Amplituden die Differen tialeingangssignale relativ hoch ist oder selbst wenn er re lativ niedrig ist, wird eines der Eingangstransistorpaare N21, N22 oder P21, P22 korrekt arbeiten, und daher können beide Differentialeingangssignale empfangen werden.

Die Stromquellen I21, I22, I24, I25 in der Differential verstärkerschaltung in Fig. 7 schaffen eine Schaltung, die einen Strom zuführt, der so gleichmäßig wie möglich ist. Die ses Beispiel einer Stromguellenschaltung wird später be schrieben.

Fig. 8 ist ein Diagramm, das ein weiteres Beispiel der zweiten Ausführungsform veranschaulicht. In diesem Beispiel sind die Leitertypen der Transistoren in der Differentialver stärkerschalter in Fig. 7 umgekehrt. Dementsprechend wurden für entsprechende Teile die selben Bezugsziffern verwendet.

Im Beispiel in Fig. 8 sind die Drain-Elektroden n31, n32 eines Paars P-Kanal-Eingangstransistoren P31, P32, deren Ga te-Elektroden mit Differentialeingaben IN bzw. /IN versorgt werden, mit den Gate-Elektroden von N-Kanal-Ausgangstran sistoren N25, N24 verbunden. Differentialausgaben OUT, /OUT werden an den Verbindungspunkten zwischen den Ausgangstransi storen N25, N24 und ihren Stromquellen I25, I24 ausgegeben. Zusätzlich zu diesem Paar P-Kanal-Eingangstransistoren P31, P32 ist auch ein Paar N-Kanal-Eingangstransistoren N31, N32 vorgesehen. Die Drain-Elektroden dieses Paars Eingangstransi storen N31, N32 sind mit Differentialausgangsanschlüssen /OUT bzw. OUT verbunden. Zwischen den Source-Elektroden und den Stromversorgungen dieser Eingangstransistoren sind Stromquel len I31 bzw. I32 vorgesehen.

Falls die Differentialeingangssignale IN, /IN bei einem relativ hohen Pegel zwischen den Energiequellen verstärkt werden, führt im Fall dieses Beispiels das Paar N-Kanal- Eingangstransistoren N31, N32 die Differentialverstärkungs operation durch. Falls andererseits die Differentialeingangs signale IN, /IN bei einem relativ niedrigen Pegel zwischen den Energiequellen verstärkt werden, führt dann das P-Kanal- Eingangstransistorpaar P31, P32 die Differentialverstärkungs operation durch. Daher ist es möglich, Differentialeingaben mit sehr kleiner Amplitude über einen weiten Bereich zu emp fangen.

Dritte Ausführungsform

Fig. 9 ist ein Diagramm, das eine Differentialeingangs schaltung gemäß einer dritten Ausführungsform zeigt. Diese Differentialeingangsschaltung umfaßt eine erste Differential verstärkerschaltung 100, die externe Differentialeingangs signale IN, /IN direkt empfängt, und eine zweite Differen tialverstärkerschaltung 200, die die Differentialausgaben OUT1, /OUT1 der ersten Differentialverstärkerschaltung 100 als Differentialeingaben empfängt. Die Ausgabe OUT2 der zwei ten Differentialverstärkerschaltung wird einem folgenden CMOS-Inverter mit Transistoren P3 und N3 zugeführt. Folglich wird ein Signal n2 erzeugt, das eine Vollschwankung zwischen Energiequellen Vdd, Vss durchführt.

Die oben erwähnte erste Differentialverstärkerschaltung 100 ist die Differentialverstärkerschaltung gemäß der in Fig. 7 veranschaulichten zweiten Ausführungsform. Die zweite Dif ferentialverstärkerschaltung 200 ist die Differentialverstär kerschaltung gemäß der in Fig. 4 veranschaulichten ersten Ausführungsform. Die zweite Differentialverstärkerschaltung 200 kann auch die in Fig. 5 veranschaulichte Schaltung sein.

Die erste Differentialverstärkerschaltung 100 verwendet eine Schaltung mit N-Kanal-Transistoren N26, N27 und einem externen Widerstand R27 als Stromquelle I21. Die Gate- Elektroden der Transistoren N26, N27 sind mit der Drain- Elektrode des Transistors N27 verbunden, dadurch eine Strom spiegelschaltung bildend. Da der Widerstand R27 ein externer Widerstand ist, der durch Herstellungsvariationen in der Halbleitervorrichtung nicht beeinflußt wird, hat der in die Transistoren N27, N28 dieser Stromspiegelschaltung fließende Strom einen gleichmäßigen Wert, der durch Herstellungsvaria tionen nicht beeinflußt wird. Eine Stromquelle I22 verwendet ähnlich eine Schaltung mit P-Kanal-Transistoren P26, P27 und einem externen Widerstand R28. In diesem Fall wird ebenfalls ein gleichmäßiger Strom, der durch Herstellungsvariationen nicht beeinflußt wird, den P-Kanal-Eingangstransistoren P21, P22 zugeführt.

Wie in Fig. 10A veranschaulicht ist, wird, selbst wenn der Zentralwert der Amplituden von Differentialeingaben IN, /IN mit sehr kleiner Amplitude zwischen den Energiequellen variiert, irgendeines der Eingangstransistorpaare N21, N22 oder P21, P22 in der ersten Differentialverstärkerschaltung 100 arbeiten, dadurch eine korrekte Differentialverstärkungs funktion durchführend. Die Stromquellen I21, I22 der ersten Differentialverstärkerschaltung 100 liefern jedoch einen gleichmäßigen Strom, der sich als Antwort auf Herstellungs variationen nicht ändert. Da die Impedanz der Eingangstransi storen mit Herstellungsdiskrepanzen variiert, wird es daher eine gewisse Variation in dem Zentralwert der Amplituden der erzeugen Differentialausgaben OUT1, /OUT1 geben, wie in Fig. 10B gezeigt ist. Ein solcher Zentralwert fällt jedoch nicht, so daß die Eingangstransistoren N1, N2 der folgenden zweiten Differentialverstärkerschaltung 200 einen nicht-leitenden Zu stand annehmen. Folglich wird die zweite Differentialverstär kerschaltung 200 eine korrekte Differentialverstärkung bezüg lich der Differentialausgangssignale OUT1, /OUT1 durchführen können.

Wie in der ersten Ausführungsform beschrieben wurde, va riiert überdies gemäß Herstellungsdiskrepanzen der Stromwert der Stromquellenschaltung in der zweiten Differentialverstär kerschaltung 200. Daher behält der Zentralwert der Amplituden einer Ausgabe OUT2 der zweiten Differentialverstärkerschal tung 200 einen praktisch gleichmäßigen Pegel bei, der durch Herstellungsdiskrepanzen nicht beeinflußt wird. Dementspre chend ist die Beziehung zwischen der Schwellenspannung des folgenden CMOS-Inverters und der Ausgabe OUT2 konstant, und es tritt kein zum CMOS-Inverter fließender Durchgangsstrom und kein Unterschied in den Ausbreitungsverzögerungszeiten beim Anstieg und Abfall der Eingaben auf.

Wie oben beschrieben wurde, ist es in Fällen, in denen Differentialeingangssignale mit kleiner Amplitude von einer externen Quelle empfangen werden, wünschenswert, eine Diffe rentialverstärkerschaltung gemäß der zweiten Ausführungsform und eine Differentialverstärkerschaltung gemäß der ersten Ausführungsform, wie in Fig. 9 veranschaulicht ist, zu kombi nieren. Natürlich ist es auch möglich, die beiden Differen tialverstärkerschaltungen zu kombinieren, die in Fig. 6 und Fig. 8 gezeigt sind. Da die Differentialeingangssignale mit kleiner Amplitude von einer externen Quelle empfangen werden, ist es außerdem möglich, die Differentialverstärkerschaltung gemäß der zweiten Ausführungsform einfach mit einer standard mäßigen Differentialverstärkerschaltung wie in Fig. 1, 2 ver anschaulicht oder dergleichen zu kombinieren.

Gemäß der vorliegenden Erfindung ist es möglich, eine Differentialverstärkerschaltung zu schaffen, wodurch Aus gangssignale mit einem gleichmäßigen Pegel erzeugt werden, ohne die Wirkungen von Herstellungsvariationen zu empfangen. Gemäß der vorliegenden Erfindung ist es überdies möglich, ei ne Differentialverstärkerschaltung zu schaffen, die eine Dif ferentialverstärkung korrekt durchführt, wenn Differential eingangssignale mit kleiner Amplitude empfangen werden, die eine große Variation in der Zentralspannung der Signalampli tuden aufweisen.

Zweiter Gesichtspunkt der Erfindung: Differentialtreiber vom Hochzieh-Typ

Im folgenden werden zusammen mit Ausführungsformen eines Differentialansteuerverfahrens gemäß der vorliegenden Erfin dung mit Bezugnahme auf Fig. 11-Fig. 15 erste bis fünfte Ausführungsformen eines Differentialtreibers vom Hochzieh-Typ gemäß einem zweiten Gesichtspunkt der vorliegenden Erfindung beschrieben.

Erste Ausführungsform Fig. 11

Fig. 11 ist ein Schaltungsdiagramm, das den Hauptteil ei nes Beispiels eines Signalübertragungssystems mit einer er sten Ausführungsform eines Differentialbustreibers vom Hoch zieh-Typ gemäß der vorliegenden Erfindung zeigt. In Fig. 11 ist 20 eine einen Treiber bildende Halbleitervorrichtung, ist 21 ein einen Empfänger bildende Halbleitervorrichtung, sind 22 und 23 Signalleitungen, die die Halbleitervorrichtungen 20 und 21 verbinden, sind 24 und 25 Anschlußwiderstände, ist 26 eine Anschlußspannungsleitung, die eine Anschlußspannung VT1 zuführt, und ist 27 eine Anschlußspannungsleitung, die eine Anschlußspannung VT2 zuführt.

In der Halbleitervorrichtung 20 ist 28 eine erste Ausfüh rungsform eines Differentialbustreibers vom Hochzieh-Typ ge mäß der vorliegenden Erfindung, sind SIN, /SIN Differential eingangssignale, die von einer (nicht veranschaulichten) in ternen Schaltung in die erste Ausführungsform 28 eines Diffe rentialbustreibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung eingegeben werden, und sind 29 und 30 Signalaus gangsanschlüsse, an die Differentialausgangssignale SOUT, /SOUT von dem Differentialbustreiber 28 vom Hochzieh-Typ ge mäß der ersten Ausführungsform der vorliegenden Erfindung ausgegeben werden.

Im Differentialbustreiber 28 vom Hochzieh-Typ gemäß der ersten Ausführungsform der vorliegenden Erfindung ist 31 eine Energiequellenleitung, die eine Versorgungsspannung V1 zu führt, ist 32 eine Quelle mit einem festen Strom, ist 33 ein N-Kanal-MOS-Transistor (der im folgenden NMOS-Transistor ge nannt wird), der ein erstes Schaltmittel bildet, in das ein Eingangssignal SIN eingegeben wird, und 34 ist ein ein zwei tes Schaltmittel bildender NMOS-Transistor, dessen Ein- und Ausschalten gemäß dem Eingangssignal /SIN gesteuert wird.

Der stromaufwärtige Anschluß 32A der Konstantstromquelle 32 ist hier mit der Netzleitung 31 verbunden, die Drain- Elektrode des NMOS-Transistors 33 ist mit dem stromabwärtigen Anschluß 32B der Konstantstromquelle 32 verbunden, und dessen Source-Elektrode ist mit einem Signalausgangsanschluß 29 ver bunden, wohingegen die Drain-Elektrode des NMOS-Transistors 34 mit dem stromabwärtigen Anschluß 32B der Konstantstrom quelle 32 verbunden ist und dessen Source-Elektrode mit einem Signalausgangsanschluß 30 verbunden ist.

In der Konstantstromquelle 32 ist außerdem 35 ein P- Kanal-MOS-Transistor zum Erzeugen eines konstanten Stroms (der im folgenden PMOS-Transistor genannt wird), ist 36 eine Vorspannungsschaltung zum Erzeugen einer Vorspannung, die der Gate-Elektrode des PMOS-Transistors 35 zugeführt werden soll, um einen konstanten Strom zu erzeugen, ist 37 eine Steuer schaltung, die eine dritte Steuerschaltung bildet, und 38 ist eine eine vierte Steuerschaltung bildende Steuerschaltung.

Wenn die Spannung in der Signalleitung 22 oder die Span nung in der Signalleitung 23 niedriger als die Versorgungs spannung V1 ist, liefert hier die Steuerschaltung 37 eine Vorspannung zum PMOS-Transistor 35, und, wenn die Spannung in der Signalleitung 22 oder die Spannung in der Signalleitung 23 höher als die Versorgungsspannung V1 ist, liefert sie die höhere Spannung von der Spannung in der Signalleitung 22 und der Spannung in der Signalleitung 23 an die Gate-Elektrode des PMOS-Transistors 35.

In der Steuerschaltung 37 ist 39 eine Netzleitung, die eine Versorgungsspannung V1 zuführt, ist 40 ein NMOS-Tran sistor, dessen Drain-Elektrode mit dem Vorspannung-Ausgangs anschluß der Vorspannungsschaltung 36 verbunden ist, dessen Gate-Elektrode mit der Netzleitung 39 verbunden ist und des sen Source-Elektrode mit der Gate-Elektrode des PMOS-Tran sistors 35 verbunden ist.

Wie im folgenden beschrieben wird, dient der NMOS-Tran sistor 40 dazu, einen Zufluß von Strom zur Vorspannungsschal tung 36 in Fällen zu verhindern, in denen die Spannung in der Signalleitung 22 oder die Spannung in der Signalleitung 23 der Gate-Elektrode des PMOS-Transistors 35 zugeführt wird und der PMOS-Transistor ausgeschaltet ist.

41 ist eine Netzleitung, die eine Versorgungsspannung V1 zuführt, 42, 43 sind PMOS-Transistoren, 44 ist eine Steuer schaltung, die eine fünfte Steuerschaltung bildet, und 45 ist eine eine sechste Steuerschaltung bildende Steuerschaltung.

Der PMOS-Transistor 42 dient dazu, den PMOS-Transistor 35 auszuschalten, wenn die Spannung in der Signalleitung 22 hö her als die Versorgungsspannung V1 ist, indem die Spannung in der Signalleitung 22 der Gate-Elektrode des PMOS-Transistors 35 zugeführt wird, und die Source-Elektrode des PMOS-Tran sistors 42 ist mit der Gate-Elektrode des PMOS-Transistors 35 verbunden, dessen Gate-Elektrode mit der Netzleitung 41 ver bunden ist und dessen Drain-Elektrode mit dem Signalausgangs anschluß 29 verbunden ist.

Der PMOS-Transistor 43 dient ferner dazu, den PMOS-Tran sistor 35 auszuschalten, wenn die Spannung in der Zufuhrlei tung 23 höher als die Versorgungsspannung V1 ist, indem die Spannung in der Signalleitung 23 der Gate-Elektrode des PMOS- Transistors 35 zugeführt wird, und die Source-Elektrode des PMOS-Transistors 43 ist mit der Gate-Elektrode des PMOS-Tran sistors 35 verbunden, dessen Gate-Elektrode mit der Netzlei tung 41 verbunden ist und dessen Drain-Elektrode mit einem Signalausgangsanschluß 30 verbunden ist.

Wenn die Signalleitung 22 niedriger als die Versorgungs spannung V1 ist, führt die Steuerschaltung 44 die Versor gungsspannung V1 einer Mulde für den PMOS-Transistor 42 zu, worin ein Kanalbereich gebildet ist, der eine hintere Gate- Elektrode (back gate) des Transistors bildet, und, wenn die Signalleitung 22 höher als die Versorgungsspannung V1 ist, führt sie die Spannung i 41052 00070 552 001000280000000200012000285914094100040 0002019951620 00004 40933n der Signalleitung 22 der Mulde des PMOS-Transistors 42 zu, wodurch zwischen der Drain-Elektrode und der Mulde des PMOS-Transistors 42 ein inverser Vorspan nungszustand aufrechterhalten wird.

Hier bezeichnet "Mulde" einen aus einem Halbleiterbereich vom N-Typ bestehenden Muldenbereich für den PMOS-Transistor. Daher sind Source- und Drain-Bereiche vom P-Typ innerhalb dieses Muldenbereichs gebildet. Der Muldenbereich bildet ei nen Kanalbereich für den Transistor und wird eine hintere Ga te-Elektrode des MOS-Transistors.

In der Steuerschaltung 44 sind 46 und 47 Netzleitungen, die eine Versorgungsspannung V1 zuführen, und 48, 49 sind PMOS-Transistoren: die Source-Elektrode des PMOS-Transistors 48 ist mit der Netzleitung 46 verbunden, dessen Gate-Elektro de mit dem Signalausgangsanschluß 29 verbunden ist und dessen Drain-Elektrode und Mulde mit der Mulde des PMOS-Transistors 42 verbunden sind, wohingegen die Source-Elektrode und Mulde des PMOS-Transistors 49 mit der Mulde des PMOS-Transistors 42 verbunden sind, dessen Gate-Elektrode mit einer Netzleitung 47 verbunden ist und dessen Drain-Elektrode mit dem Signal ausgangsanschluß 29 verbunden ist.

Eine Steuerschaltung 45 liefert die Versorgungsspannung V1 an die Mulde des PMOS-Transistors 43, wenn die Signallei tung 23 niedriger als die Versorgungsspannung V1 ist, und sie liefert die Spannung in der Signalleitung 23 an die Mulde des PMOS-Transistors 43, wenn die Signalleitung 23 höher als die Versorgungsspannung V1 ist, wodurch ein inverser Vorspan nungszustand zwischen der Drain-Elektrode und Mulde des PMOS- Transistors 43 aufrechterhalten wird.

In der Steuerschaltung 45 sind 50 und 51 Netzleitungen, die die Versorgungsspannung V1 zuführen, und 52 und 53 sind PMOS-Transistoren; die Source-Elektrode des PMOS-Transistors 52 ist mit einer Netzleitung 50 verbunden, dessen Gate- Elektrode mit einem Signalausgangsanschluß 30 verbunden ist und dessen Drain-Elektrode und Mulde mit der Mulde des PMOS- Transistors 43 verbunden sind, wohingegen die Source- Elektrode und Mulde des PMOS-Transistors 53 mit der Mulde des PMOS-Transistors 43 verbunden sind, dessen Gate-Elektrode mit einer Netzleitung 51 verbunden ist und dessen Drain-Elektrode mit dem Signalausgangsanschluß 30 verbunden ist.

Wenn die Spannung an der Drain-Elektrode des PMOS- Transistors 35 niedriger als die Versorgungsspannung V1 ist, führt die Steuerschaltung 38 die Versorgungsspannung V1 der Mulde des PMOS-Transistors 35 zu, und, wenn die Spannung an der Drain-Elektrode des PMOS-Transistors 35 höher als die Versorgungsspannung V1 ist, führt sie die Spannung an der Drain-Elektrode des PMOS-Transistors 35 der Mulde des PMOS- Transistors 35 zu, wodurch zwischen der Drain-Elektrode und der Mulde des PMOS-Transistors 35 ein inverser Vorspannungs zustand aufrechterhalten wird.

In der Steuerschaltung 38 sind 54 und 55 Netzleitungen, die eine Versorgungsspannung V1 zuführen, und 56 und 57 sind PMOS-Transistoren; die Source-Elektrode des PMOS-Transistors 56 ist mit der Netzleitung 54 verbunden, dessen Gate- Elektrode mit der Drain-Elektrode des PMOS-Transistors 35 verbunden ist und dessen Drain-Elektrode und Mulde mit der Mulde des PMOS-Transistors 35 verbunden sind, wohingegen die Source-Elektrode und Mulde des PMOS-Transistors 57 mit der Mulde des PMOS-Transistors 35 verbunden sind, dessen Gate- Elektrode mit der Netzleitung 55 verbunden ist und dessen Drain-Elektrode mit der Drain-Elektrode des PMOS-Transistors 35 verbunden ist.

Wenn die Spannung in der Signalleitung 22 und die Span nung in der Signalleitung 23 niedriger als die Versorgungs spannung V1 sind, schaltet in dem in dieser Weise gebildeten Signalübertragungssystem in der Steuerschaltung 37 der PMOS- Transistor 42 aus und der PMOS-Transistor 43 schaltet aus, wird die von der Vorspannungsschaltung 36 abgegebene Vorspan nung über den NMOS-Transistor 40 der Gate-Elektrode des PMOS- Transistors 35 zugeführt und wird durch den PMOS-Transistor 35 ein fester Strom erzeugt.

In der Steuerschaltung 44 wird überdies in diesem Fall der PMOS-Transistor 48 eingeschaltet und der PMOS-Transistor 49 ausgeschaltet, und die Versorgungsspannung V1 wird der Mulde des PMOS-Transistors 42 zugeführt, wodurch zwischen der Drain-Elektrode und Mulde des PMOS-Transistors 42 ein inver ser Vorspannungszustand aufrechterhalten wird.

In der Steuerschaltung 45 wird der PMOS-Transistor 52 eingeschaltet, und der PMOS-Transistor 53 wird ausgeschaltet, und die Versorgungsspannung V1 wird der Mulde des PMOS- Transistors 43 zugeführt, wodurch ein inverser Vorspannungs zustand zwischen der Drain-Elektrode und der Mulde des PMOS- Transistors 43 aufrechterhalten wird.

In der Steuerschaltung 38 wird der PMOS-Transistor 56 eingeschaltet, und der PMOS-Transistor 57 wird ausgeschaltet, und eine Versorgungsspannung V1 wird der Mulde des PMOS- Transistors 35 zugeführt, wodurch zwischen der Drain- Elektrode und Mulde eines PMOS-Transistors 34 ein inverser Vorspannungszustand aufrechterhalten wird.

Wenn der NMOS-Transistor 33 eingeschaltet ist, wird hier dann, falls aus irgendeinem Grund die Versorgungsspannung V1 fällt oder die Anschlußspannungen VT1, VT2 ansteigen, so daß die Spannung in der Signalleitung 22 höher als die Versor gungsspannung V1 wird, in der Steuerschaltung 37 der PMOS- Transistor 47 einschalten, und die Spannung in der Signallei tung 22 wird der Gate-Elektrode des PMOS-Transistors 35 zuge führt, wohingegen der PMOS-Transistor 35 ausschalten wird und der NMOS-Transistor 40 ebenfalls ausschalten wird, wodurch ein Zufluß von Strom zur Vorspannungsschaltung 36 verhindert wird.

In der Steuerschaltung 44 wird der PMOS-Transistor 48 ausgeschaltet, und der PMOS-Transistor 49 wird eingeschaltet, und die Spannung in der Signalleitung 22 wird der Mulde des PMOS-Transistors 42 zugeführt, wodurch zwischen der Drain- Elektrode und Mulde des PMOS-Transistors 42 ein inverser Vor spannungszustand aufrechterhalten wird.

In der Steuerschaltung 38 wird außerdem der PMOS-Tran sistor 56 ausgeschaltet, und der PMOS-Transistor 57 wird ein geschaltet, und die Spannung in der Signalleitung 22 wird der Mulde des PMOS-Transistors 35 zugeführt, wodurch zwischen der Drain-Elektrode und Mulde des PMOS-Transistors 35 ein inver ser Vorspannungszustand aufrechterhalten wird.

Wenn der NMOS-Transistor 35 eingeschaltet ist, wird, falls aus irgendeinem oben erwähnten Grund die Spannung der Signalleitung 23 höher als die Versorgungsspannung V1 wird, dann in der Steuerschaltung 37 der PMOS-Transistor 43 ein schalten, und die Spannung in der Signalleitung 23 wird der Gate-Elektrode des PMOS-Transistors 35 zugeführt, wohingegen der PMOS-Transistor 35 ausschalten wird und der NMOS- Transistor 40 ebenfalls ausschalten wird, wodurch ein Zufluß von Strom zur Vorspannungsschaltung 36 verhindert wird.

In der Steuerschaltung 45 wird der PMOS-Transistor 52 ausgeschaltet, und der PMOS-Transistor 53 wird eingeschaltet, und die Spannung in der Signalleitung 23 wird der Mulde des PMOS-Transistors 43 zugeführt, wodurch zwischen der Drain- Elektrode und Mulde des PMOS-Transistors 43 ein inverser Vor spannungszustand aufrechterhalten wird.

In der Steuerschaltung 38 wird der PMOS-Transistor 56 ausgeschaltet, und der PMOS-Transistor 57 wird eingeschaltet, und die Spannung in der Signalleitung 22 wird der Mulde des PMOS-Transistors 35 zugeführt, wodurch ein inverser Vorspan nungszustand zwischen der Drain-Elektrode und Mulde des PMOS- Transistors 35 aufrechterhalten wird. In diesem Fall nehmen die Gate-Elektrode, Drain-Elektrode (Source-Elektrode während des Betriebs) und Mulde (hintere Gate-Elektrode) des PMOS- Transistors 35 alle das Potential der Signalleitung 22 an, und der PMOS-Transistor 35 kann vollständig ausgeschaltet werden.

Gemäß der ersten Ausführungsform 28 eines Differential bustreibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung ist es daher, selbst wenn aus irgendeinem Grund die Spannung von irgendeiner oder sowohl der Signalleitung 22 als auch/oder der Signalleitung 23 über die Versorgungsspannung V1 angestiegen ist, möglich, einen Zufluß von Strom von ir gendeiner oder sowohl der Signalleitung 22 als auch/oder der Signalleitung 23 in die Netzleitung 31 zu verhindern, und da her kann eine Fehlfunktion der Halbleitervorrichtung 20 in folge eines Zuflusses von Strom von irgendeiner oder sowohl der Signalleitung 22 als auch/oder der Signalleitung 23 in die Seite der Netzleitung 31 verhindert und die Zuverlässig keit der Halbleitervorrichtung 20 verbessert werden. Eine Fehlfunktion der Halbleitervorrichtung 20 bezieht sich hier auf Fälle, in denen ein Zufluß von Strom in die Netzleitung 31 stattfindet, wodurch damit verbundene Elemente zerstört werden und sich das Potential der Versorgungsspannung V1 än dert.

Zweite Ausführungsform Fig. 12

Fig. 12 ist ein Schaltungsdiagramm, das den Hauptteil ei nes Beispiels eines Singalübertragungssystems gemäß einer zweiten Ausführungsform eines Differentialbustreibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung zeigt. Das Si gnalübertragungssystem in Fig. 12 verwendet eine Halbleiter vorrichtung 59 mit einer zu der in Fig. 1 gezeigten Halblei tervorrichtung 20 verschiedenen Schaltungszusammensetzung, von der abgesehen sie ähnlich dem Signalübertragungssystem in Fig. 11 gebildet ist.

Die Halbleitervorrichtung 59 ist mit einer zweiten Aus führungsform 60 eines Differentialbustreibers vom Hochzieh- Typ gemäß der vorliegenden Erfindung anstelle der ersten Aus führungsform 28 eines in Fig. 11 veranschaulichten Diffexen tialbustreibers vom Hochzieh-Typ gemäß der vorliegenden Er findung versehen, von der abgesehen sie ähnlich der Halblei tervorrichtung 20 in Fig. 11 aufgebaut ist.

Die zweite Ausführungsform 60 des Differentialbustreibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung verwendet PMOS-Transistoren 61, 62 als erste und zweite Schaltmittel anstelle der in Fig. 11 gezeigten NMOS-Transistoren 33, 34, und sie weist außerdem Steuerschaltungen 63, 64 auf, die er ste und zweite Steuerschaltungen bilden, um die Spannung in den Mulden der PMOS-Transistoren 61, 62 zu steuern, von denen abgesehen sie ähnlich der ersten Ausführungsform 28 eines Differentialbustreibers vom Hochzieh-Typ gemäß der vorliegen den Erfindung gebildet ist, der in Fig. 11 veranschaulicht ist.

Wenn die Spannung in der Signalleitung 22 niedriger als die Versorgungsspannung V1 ist, führt die Steuerschaltung 63 die Versorgungsspannung V1 der Mulde des PMOS-Transistors 61 zu, und, wenn die Spannung in der Signalleitung 22 höher als die Versorgungsspannung V1 ist, führt sie die Spannung in der Signalleitung 22 der Mulde des PMOS-Transistors 61 zu, wo durch ein inverser Vorspannungszustand zwischen der Drain- Elektrode und Mulde des PMOS-Transistors 61 aufrechterhalten wird.

In der Steuerschaltung 63 sind 65 und 66 Netzleitungen, die eine Versorgungsspannung V1 zuführen, und 67 und 68 sind PMOS-Transistoren; die Source-Elektrode des PMOS-Transistors 67 ist mit der Netzleitung 65 verbunden, dessen Gate- Elektrode mit einem Signalausgangsanschluß 29 verbunden ist und dessen Drain-Elektrode und Mulde mit der Mulde des PMOS- Transistors 61 verbunden sind, wohingegen die Source- Elektrode und Mulde des PMOS-Transistors 68 mit der Mulde des PMOS-Transistors 61 verbunden sind, dessen Gate-Elektrode mit der Netzleitung 66 verbunden ist und dessen Drain-Elektrode mit dem Signalausgangsanschluß 29 verbunden ist.

Wenn die Spannung in der Signalleitung 23 niedriger als die Versorgungsspannung V1 ist, führt außerdem die Steuer schaltung 64 die Versorgungsspannung V1 der Mulde des PMOS- Transistors 62 zu, und, wenn die Spannung in der Signallei tung 23 höher als die Versorgungsspannung V1 ist, führt sie die Spannung in der Signalleitung 23 der Mulde des PMOS- Transistors 62 zu, wodurch zwischen der Drain-Elektrode und Mulde des PMOS-Transistors 62 ein inverser Vorspannungszu stand aufrechterhalten wird.

In der Steuerschaltung 64 sind 69 und 70 Netzleitungen, die eine Versorgungsspannung V1 zuführen, und 71 und 72 sind PMOS-Transistoren; die Source-Elektrode des PMOS-Transistors ist mit der Netzleitung 69 verbunden, dessen Gate-Elektrode mit dem Signalausgangsanschluß 30 verbunden ist und dessen Drain-Elektrode und Mulde mit der Mulde des PMOS-Transistors 62 verbunden sind, wohingegen die Source-Elektrode und Mulde des PMOS-Transistors 72 mit der Mulde des PMOS-Transistors 62 verbunden sind, dessen Gate-Elektrode mit der Netzleitung 70 verbunden ist und dessen Drain-Elektrode mit dem Signalaus gangsanschluß 30 verbunden ist.

In einem in dieser Weise gebildeten Signalübertragungssy stem wird, falls die Spannung in der Signalleitung 22 oder die Spannung in der Signalleitung 23 niedriger als die Ver sorgungsspannung V1 ist, dann in der Steuerschaltung 63 der PMOS-Transistor 67 eingeschaltet, und der PMOS-Transistor 68 wird ausgeschaltet, und die Versorgungsspannung V1 wird der Mulde des PMOS-Transistors 61 zugeführt, wodurch zwischen der Drain-Elektrode und Mulde des PMOS-Transistors 61 ein inver ser Vorspannungszustand aufrechterhalten wird.

In der Steuerschaltung 64 wird ferner der PMOS-Transistor 71 eingeschaltet, und der PMOS-Transistor 72 wird ausgeschal tet, und die Versorgungsspannung V1 wird der Mulde des PMOS- Transistors 62 zugeführt, wodurch zwischen der Drain- Elektrode und Mulde des PMOS-Transistors 62 ein inverser Vor spannungszustand aufrechterhalten wird.

Wenn der PMOS-Transistor 61 eingeschaltet ist, wird, falls aus irgendeinem Grund, wie oben beschrieben wurde, die Spannung in der Signalleitung 22 höher als die Versorgungs spannung V1 wurde, hier dann in der Steuerschaltung 63 der PMOS-Transistor 67 ausgeschaltet, und der PMOS-Transistor 68 wird eingeschaltet, und die Spannung in der Signalleitung 22 wird der Mulde des PMOS-Transistors 61 zugeführt, wodurch zwischen der Drain-Elektrode und Mulde des PMOS-Transistors 61 ein inverser Vorspannungszustand aufrechterhalten wird.

Wenn der PMOS-Transistor 62 eingeschaltet ist, wird au ßerdem, falls aus irgendeinem Grund, wie oben beschrieben wurde, die Spannung in der Signalleitung 23 höher als die Versorgungsspannung V1 wurde, dann in der Steuerschaltung 64 der PMOS-Transistor 71 ausschalten, und der PMOS-Transistor 72 wird einschalten, und die Spannung in der Signalleitung 23 wird der Mulde des PMOS-Transistors 62 zugeführt, wodurch zwischen der Drain-Elektrode und Mulde des PMOS-Transistors 62 ein inverser Vorspannungszustand aufrechterhalten wird.

Gemäß der zweiten Ausführungsform 60 eines Differential bustreibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung ist es daher möglich, einen Zufluß von Strom von irgendeiner der oder sowohl der Signalleitung 22 als auch Signalleitung 23 zur Seite der Netzleitung 31 zu verhindern, selbst wenn aus irgendeinem Grund die Spannung in irgendeiner oder sowohl der Signalleitung 22 als auch/oder der Signalleitung 23 über die Versorgungsspannung V1 angestiegen ist, da der PMOS- Transistor 35 ähnlich der ersten Ausführungsform in einem Aus-Zustand sein wird, und daher kann eine Fehlfunktion der Halbleitervorrichtung 59 infolge eines Zuflusses von Strom von irgendeiner oder sowohl der Signalleitung 22 als auch/oder der Signalleitung 23 zur Seite der Netzleitung 31 vermieden werden, und die Zuverlässigkeit der Halbleitervor richtung 59 kann erhöht werden.

Dritte Ausführungsform Fig. 13

Fig. 13 ist ein Schaltungsdiagramm, das den Hauptteil ei nes Beispiels eines Signalübertragungssystems mit einer drit ten Ausführungsform eines Differentialbustreibers vom Hoch zieh-Typ gemäß der vorliegenden Erfindung zeigt. Das in Fig. 13 gezeigte Signalübertragungssystem verwendet eine Halblei tervorrichtung 74 mit einer zu der in Fig. 12 gezeigten Halb leitervorrichtung 59 verschiedenen Schaltungszusammensetzung, wovon abgesehen sie ähnlich dem Signalübertragungssystem in Fig. 12 gebildet ist.

Die Halbleitervorrichtung 74 umfaßt anstelle der zweiten Ausführungsform 60 eines Differentialbustreibers vom Hoch zieh-Typ gemäß der vorliegenden Erfindung, wie er in Fig. 12 veranschaulicht ist, eine dritte Ausführungsform eines Diffe rentialbustreibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung. Abgesehen davon ist sie ähnlich der in Fig. 12 ge zeigten Halbleitervorrichtung 59 gebildet.

In der dritten Ausführungsform 75 des Differentialbus treibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung sind die Mulden von PMOS-Transistoren 42, 61 bzw. die Mulden von PMOS-Transistoren 43, 62 wechselseitig verbunden, und die in Fig. 12 veranschaulichten Steuerschaltungen 63, 64 sind mit Steuerschaltungen 44, 45 integriert, wovon abgesehen sie ähnlich der zweiten Ausführungsform eines Differential bustreibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung gebildet ist, der in Fig. 12 gezeigt ist.

In der dritten Ausführungsform 75 eines Differentialbus treibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung, der in dieser Weise gebildet ist, wird durch die Steuerschal tung 44 zwischen der Drain-Elektrode und Mulde des PMOS- Transistors 61 ein inverser Vorspannungszustand aufrechter halten, und durch die Steuerschaltung 45 wird zwischen der Drain-Elektrode und Mulde des PMOS-Transistors 62 ein inver ser Vorspannungszustand aufrechterhalten.

Gemäß der dritten Ausführungsform 75 des Differentialbus treibers gemäß der vorliegenden Erfindung ist es daher mög lich, einen Zufluß von Strom von irgendeiner oder sowohl der Signalleitung 22 als auch/oder der Signalleitung 23 in die Netzleitung 31 zu verhindern, falls aus irgendeinem Grund die Spannung von irgendeiner oder sowohl der Signalleitung 22 als auch/oder der Signalleitung 23 höher als die Versorgungsspan nung V1 wurde, und daher kann eine Fehlfunktion der Halblei tervorrichtung 74 infolge eines Zuflusses von Strom von ir gendeiner oder sowohl der Signalleitung 22 als auch/oder Si gnalleitung 23 zur Seite der Netzleitung 31 vermieden werden, und die Zuverlässigkeit der Halbleitervorrichtung 74 kann verbessert werden.

Zusätzlich zum wechselseitigen Verbinden der Mulden der PMOS-Transistoren 42, 61 bzw. der Mulden der PMOS-Tran sistoren 43, 62 ist es überdies auch möglich, anstelle von Steuerschaltungen 44, 45 in Fig. 13 gezeigte Steuerschal tungen 63, 64 vorzusehen.

Vierte Ausführungsform Fig. 14

In Fig. 14 ist ein Schaltungsdiagramm, das den Hauptteil eines Beispiels eines Signalübertragungssystems mit einer vierten Ausführungsform eines Differentialbustreibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung zeigt. Das in Fig. 14 gezeigte Signalübertragungssystem verwendet eine Halbleitervorrichtung 77 mit einer zu der in Fig. 13 gezeig ten Halbleitervorrichtung 74 verschiedenen Schaltungszusam mensetzung, wovon abgesehen sie ähnlich dem Signalübertra gungssystem in Fig. 13 gebildet ist.

In der Halbleitervorrichtung 77 ist anstelle der dritten Ausführungsform 75 eines in Fig. 13 gezeigten Differential bustreibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung eine vierte Ausführungsform 78 eines Differentialbustreibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung instal liert, wovon abgesehen sie ähnlich der in Fig. 13 veranschau lichten Halbleitervorrichtung 74 gebildet ist.

In der vierten Ausführungsform 78 des Differentialbus treibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung ist eine Konstantstromquelle 79 mit einer von der Konstant stromquelle 32 in Fig. 13 verschiedenen Schaltungszusammen setzung installiert, und ferner sind die Mulden von PMOS- Transistoren 35, 42, 43, 61, 62 wechselseitig verbunden, wo von abgesehen sie ähnlich der dritten Ausführungsform 75 ei nes Differentialbustreibers vom Hochzieh-Typ gemäß der vor liegenden Erfindung gebildet ist, die in Fig. 13 gezeigt ist.

In der Quelle 79 für einen festen Strom ist eine Steuer schaltung 80 als eine dritte Steuerschaltung vorgesehen, und eine Steuerschaltung 81 ist als eine vierte Schaltung vorge sehen, wovon abgesehen sie ähnlich der in Fig. 13 gezeigten Konstantstromquelle 32 gebildet ist.

In der Steuerschaltung 80 sind Steuerschaltungen 44, 45, die in der in Fig. 13 veranschaulichten Steuerschaltung 37 enthalten sind, nicht vorgesehen, sind aber gemeinsam mit der Steuerschaltung 81 kombiniert, wovon abgesehen die Steuer schaltung 80 ähnlich der Steuerschaltung 37 in Fig. 13 gebil det ist.

Wenn die Spannung in der Signalleitung 22 und die Span nung in der Signalleitung 23 niedriger als die Versorgungs spannung V1 sind, führt die Steuerschaltung 81 die Versor gungsspannung V1 der Mulde des PMOS-Transistors 35 zu, und, wenn die Spannung in der Signalleitung 22 oder die Spannung in der Signalleitung 23 höher als die Versorgungsspannung V1 ist, führt sie die höhere Spannung der Spannung in der Si gnalleitung 22 und der Spannung in der Signalleitung 23 der Mulde des PMOS-Transistors 35 zu, wodurch zwischen der Drain- Elektrode und Mulde des PMOS-Transistors 35 ein inverser Vor spannungszustand aufrechterhalten wird.

In der Steuerschaltung 81 sind 82-84 Netzleitungen, die eine Versorgungsspannung V1 zuführen, sind 85-87 PMOS-Tran sistoren, ist 88 eine eine siebte Steuerschaltung bildende Steuerschaltung, und 89, 90 sind PMOS-Transistoren.

Die Source-Elektrode des PMOS-Transistors 85 ist hier mit der Netzleitung 82 verbunden, und dessen Drain-Elektrode und Mulde sind mit der Mulde des PMOS-Transistors 35 verbunden. Die Source-Elektrode und Mulde des PMOS-Transistors 86 sind mit der Mulde des PMOS-Transistors 35 verbunden, dessen Gate- Elektrode mit der Netzleitung 83 verbunden ist und dessen Drain-Elektrode mit einem Signalausgangsanschluß 29 verbunden ist. Die Source-Elektrode und Mulde des PMOS-Transistors 87 sind mit der Mulde des PMOS-Transistors 35 verbunden, dessen Gate-Elektrode mit der Netzleitung 84 verbunden ist und des sen Drain-Elektrode mit dem Signalausgangsanschluß 80 verbun den ist.

Die Source-Elektrode des PMOS-Transistors 89 ist ferner mit der Gate-Elektrode des PMOS-Tranistors 85 verbunden, des sen Gate-Elektrode mit einem Signalausgangsanschluß 30 ver bunden, dessen Drain-Elektrode mit einem Signalausgangsan schluß 29 verbunden ist und dessen Mulde mit der Mulde des PMOS-Transistors 35 verbunden ist. Die Source-Elektrode des PMOS-Transistors 90 ist mit der Gate-Elektrode des PMOS- Transistors 85 verbunden, dessen Gate-Elektrode mit dem Signalausgangsanschluß 29 verbunden ist, dessen Drain- Elektrode mit dem Signalausgangsanschluß 30 verbunden ist und dessen Mulde mit der Mulde des PMOS-Transistors 35 verbunden ist.

In dem in dieser Weise aufgebauten Signalübertragungssy stem wird, wenn die Spannung in der Signalleitung 22 oder die Spannung in der Signalleitung 23 niedriger als die Versor gungsspannung V1 ist, der PMOS-Transistor 86 ausgeschaltet, und der PMOS-Transistor 87 wird ausgeschaltet.

Falls die Spannung in der Signalleitung 22 niedriger als die Spannung in der Signalleitung 23 ist, schaltet außerdem in diesem Fall dann der PMOS-Transistor 89 aus, und der PMOS- Transistor 90 schaltet ein, wodurch die Spannung in der Si gnalleitung 23 der Gate-Elektrode des PMOS-Transistors 85 zu geführt wird und der PMOS-Transistor 85 einschaltet.

Falls andererseits die Spannung in der Signalleitung 23 niedriger als die Spannung in der Signalleitung 22 ist, schaltet dann der PMOS-Transistor 89 ein, und der PMOS-Tran sistor 90 schaltet aus, wodurch die Spannung in der Signal leitung 22 der Gate-Elektrode des PMOS-Transistors 85 zuge führt wird und der PMOS-Transistor 85 einschaltet.

Wenn die Spannung in der Signalleitung 22 oder die Span nung in der Signalleitung 23 niedriger als die Versorgungs spannung V1 ist, wird folglich die Versorgungsspannung V1 den Mulden der PMOS-Transistoren 35, 42, 43, 61, 62 zugeführt, wodurch zwischen den Drain-Elektroden und Source-Elektroden der PMOS-Transistoren 35, 42, 43, 61, 62 ein inverser Vor spannungszustand aufrechterhalten wird.

Wenn der PMOS-Transistor 61 eingeschaltet ist, wird fer ner, falls aus irgendeinem Grund die Spannung in der Signal leitung 22 über die Versorgungsspannung V1 angestiegen ist, dann in der Steuerschaltung 80 der PMOS-Transistor 42 ein schalten, und die Spannung in der Signalleitung 22 wird der Gate-Elektrode des PMOS-Transistors 35 zugeführt, wodurch der PMOS-Transistor 35 ausschaltet.

In der Steuerschaltung 81 schaltet der PMOS-Transistor 89 ein, und die Spannung in der Signalleitung 22 wird der Gate- Elektrode des PMOS-Transistors 85 zugeführt, wodurch der PMOS-Transistor 85 ausschaltet und der PMOS-Transistor 86 einschaltet.

Folglich wird die Spannung in der Signalleitung 22 den Mulden der PMOS-Transistoren 35, 42, 43, 61, 62 zugeführt, wodurch zwischen den Drain-Elektroden und Source-Elektroden der PMOS-Transistoren 35, 42, 43, 61, 62 ein inverser Vor spannungszustand aufrechterhalten wird.

Gemäß der vierten Ausführungsform 78 des Differentialbus treibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung ist es daher möglich, einen Zufluß von Strom von der Signal leitung 22 oder der Signalleitung 23 in die Seite der Netz leitung 31 zu verhindern, selbst wenn aus irgendeinem Grund die Spannung in der Signalleitung 22 oder die Spannung in der Signalleitung 23 höher als die Versorgungsspannung V1 wurde, und daher kann eine Fehlfunktion der Halbleitervorrichtung 77 infolge eines Zuflusses von Strom von der Signalleitung 22 oder der Signalleitung 23 in die Netzleitung 31 verhindert werden, und die Zuverlässigkeit der Halbleitervorrichtung 77 kann verbessert werden.

Fünfte Ausführungsform Fig. 15

Fig. 15 ist ein Schaltungsdiagramm, das den Hauptteil ei nes Beispiels eines Signalübertragungssystems mit einer fünf ten Ausführungsform eines Differentialbustreibers vom Hoch zieh-Typ gemäß der vorliegenden Erfindung zeigt. In Fig. 15 ist 92 ein einen Treiber bildende Halbleitervorrichtung, ist 93 eine einen Empfänger bildende Halbleitervorrichtung, sind 94 und 95 Signalleitungen, die die Halbleitervorrichtung 92 und 93 miteinander verbinden, ist 96 ein Anschlußwiderstand auf der Seite der Halbleitervorrichtung 92, sind 97 und 98 Anschlußwiderstände auf der Seite der Halbleitervorrichtung 98, und 99 ist ein eine Anschlußspannung VT zuführender An schlußwiderstand.

In der Halbleitervorrichtung 92 ist anstelle der vierten Ausführungsform 78 eines in Fig. 14 gezeigten Differential bustreibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung eine fünfte Ausführungsform 100 eines Differentialbustreibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung instal liert, und ein Steueranschluß 101 ist ebenfalls vorgesehen, wovon abgesehen die Halbleitervorrichtung 92 ähnlich der in Fig. 14 gezeigten Halbleitervorrichtung 77 gebildet ist. Der Steueranschluß 101 ist mit einem Anschluß im Innern des An schlußwiderstands 96 verbunden.

Die fünfte Ausführungsform 100 eines Differentialbustrei bers vom Hochzieh-Typ gemäß der vorliegenden Erfindung umfaßt eine Quelle 102 für einen festen Strom mit einer zu der in Fig. 14 gezeigten Quelle 79 für einen festen Strom verschie denen Schaltungszusammensetzung, wovon abgesehen sie ähnlich der vierten Ausführungsform 78 eines Differentialbustreibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung in Fig. 14 gebildet ist.

Die Quelle 102 für einen festen Strom umfaßt eine Steuer schaltung 103 als eine vierte Steuerschaltung, wovon abgese hen sie ähnlich der in Fig. 14 gezeigten Steuerschaltung 81 gebildet ist, und die Steuerschaltung 103 umfaßt nicht die Steuerschaltung 88, die in der in Fig. 14 gezeigten Steuer schaltung 81 vorgesehen ist, und überdies ist die Gate- Elektrode des PMOS-Transistors 85 mit dem Steueranschluß 101 verbunden, wovon abgesehen sie ähnlich der Steuerschaltung 81 gebildet ist.

In einem in dieser Weise gebildeten Signalübertragungssy stem wird, wenn die Spannung in der Signalleitung 22 und die Spannung in der Signalleitung 23 niedriger als die Versor gungsspannung V1 sind, dann der PMOS-Transistor 86 ausge schaltet, und der PMOS-Transistor 87 wird ausgeschaltet, wo hingegen der PMOS-Transistor 85 eingeschaltet wird.

Wenn die Spannung in der Signalleitung 22 und die Span nung in der Signalleitung 23 niedriger als die Versorgungs spannung V1 sind, wird folglich diese Versorgungsspannung V1 den Mulden der PMOS-Transistoren 35, 42, 43, 61, 62 zuge führt, wodurch zwischen den Drain-Elektroden und Mulden der PMOS-Transistoren 35, 42, 43, 61, 62 ein inverser Vorspan nungszustand aufrechterhalten wird.

Falls aus irgendeinem Grund die Spannung in der Signal leitung 22 über die Versorgungsspannung V1 angestiegen ist, schaltet außerdem dann in der Steuerschaltung 80 der PMOS- Transistor 42 ein, und die Spannung in der Signalleitung 22 wird der Gate-Elektrode des PMOS-Transistors 35 zugeführt, wodurch der PMOS-Transistor 35 ausschaltet.

In der Steuerschaltung 103 wird außerdem das Zwischenpo tential der Signalleitungen 22, 23 von einem Widerstand 96 der Gate-Elektrode des PMOS-Transistors 85 zugeführt, wodurch der PMOS-Transistor 85 ausschaltet und der PMOS-Transistor 86 einschaltet.

Als Folge davon wird die Spannung in der Signalleitung 22 den Mulden der PMOS-Transistoren 35, 42, 43, 61, 62 zuge führt, wodurch zwischen den Drain-Elektroden und Mulden der PMOS-Transistoren 35, 42, 43, 61, 62 ein inverser Vorspan nungszustand aufrechterhalten wird. Dadurch nimmt der PMOS- Transistor 35 einen Aus-Zustand vollständig ein.

Falls aus irgendeinem Grund die Spannung in der Signal leitung 23 über die Versorgungsspannung V1 angestiegen ist, schaltet außerdem dann in der Steuerschaltung 80 der PMOS- Transistor 43 aus, und die Spannung in der Signalleitung 23 wird der Gate-Elektrode des PMOS-Transistors 35 zugeführt, dadurch den PMOS-Transistor 35 ausschaltend.

In der Steuerschaltung 103 wird die Anschlußspannung VT der Gate-Elektrode des PMOS-Transistors 85 zugeführt, wodurch der PMOS-Transistor 85 ausgeschaltet und der PMOS-Transistor 87 eingeschaltet wird.

Folglich wird die Spannung in der Signalleitung 22 den Mulden der PMOS-Transistoren 35, 42, 43, 61, 62 zugeführt, wodurch zwischen den Drain-Elektroden und Mulden der PMOS- Transistoren 35, 42, 43, 61, 62 ein inverser Vorspannungszu stand aufrechterhalten wird.

Gemäß der fünften Ausführungsform 100 eines Differential bustreibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung ist es daher möglich, einen Zufluß von Strom von irgendeiner oder sowohl der Signalleitung 22 als auch/oder der Signallei tung 23 in die Netzleitung 31 zu verhindern, falls aus ir gendeinem Grund die Spannung in irgendeiner oder sowohl der Signalleitung 22 als auch/oder Signalleitung 23 über die Ver sorgungsspannung V1 angestiegen ist, da der PMOS-Transistor 35 ausgeschaltet wird, und daher kann eine Fehlfunktion der Halbleitervorrichtung 92 infolge eines Zuflusses von Strom von irgendeiner oder sowohl der Signalleitung 22 als auch/oder der Signalleitung 23 in die Netzleitung 31 verhin dert werden, und die Zuverlässigkeit der Halbleitervorrich tung 92 kann erhöht werden.

In der fünften Ausführungsform 100 eines Differentialbus treibers vom Hochzieh-Typ gemäß der vorliegenden Erfindung wurde der Steueranschluß 101 mit einem Anschluß im Innern des Anschlußwiderstandes 96 verbunden; es ist aber auch möglich, den Steueranschluß 101 wegzulassen und die Gate-Elektrode des PMOS-Transistors 85 mit dem Signalausgangsanschluß 29 oder dem Signalausgangsanschluß 30 zu verbinden.

Indem in der Quelle für einen festen Strom eine Steuer schaltung vorgesehen wird, die eine Steuerung implementiert, so daß es keinen Zufluß von Strom von irgendeiner oder sowohl der ersten Signalleitung als auch/oder der zweiten Signallei tung in die Seite der Netzleitung in Fällen gibt, in denen irgendeine der oder sowohl die Spannung in der ersten Signal leitung als auch/oder die Spannung in der zweiten Signallei tung höher als die Versorgungsspannung wurde, ist es, wie oben beschrieben wurde, gemäß dem Differentialbustreiber vom Hochzieh-Typ der vorliegenden Erfindung möglich, einen Zufluß von Strom von irgendeiner oder sowohl der ersten Signallei tungsseite als auch/oder der zweiten Signalleitungsseite zur Seite der Netzleitung zu verhindern, selbst wenn aus irgend einem Grund irgendeine der oder sowohl die Spannung in der ersten Signalleitung als auch/oder die Spannung in der zwei ten Signalleitung höher als die Versorgungsspannung wurde, und daher kann, wenn der Differentialbustreiber vom Hochzieh- Typ in einer bestimmten Halbleitervorrichtung installiert ist, eine Fehlfunktion infolge eines Zuflusses von der Seite der Signalleitung zur Seite der Netzleitung vermieden werden, und die Zuverlässigkeit kann verbessert werden.

Indem ein Schritt eines Implementierens einer Steuerung vorgesehen ist, so daß es keinen Zufluß von Strom von irgend einer oder sowohl der Seite der ersten Signalleitung als auch/oder der Seite der zweiten Signalleitung zur Seite der Netzleitung in Fällen gibt, in denen irgendeine der oder so wohl die Spannung in der ersten Signalleitung als auch/oder die Spannung in der zweiten Signalleitung über die Versor gungsspannung angestiegen ist, ist es außerdem gemäß dem Dif ferentialbusansteuerverfahren der vorliegenden Erfindung mög lich, einen Zufluß von Strom von irgendeiner oder sowohl der Seite der ersten Signalleitung als auch/oder der Seite der zweiten Signalleitung zur Seite der Netzleitung zu verhin dern, selbst wenn aus irgendeinem Grund irgendeine der oder sowohl die Spannung in der ersten Signalleitung als auch/oder die Spannung in der zweiten Signalleitung über die Versor gungsspannung angestiegen ist, und daher kann, wenn der Dif ferentialbustreibet vom Hochzieh-Typ in einer bestimmten Halbleitervorrichtung installiert ist, eine Fehlfunktion in folge eines Zuflusses von Strom von der Seite der Signallei tung zur Seite der Netzleitung verhindert werden, und die Zu verlässigkeit kann verbessert werden.

Claims

1. Differentialverstärkerschaltung, die in einem gemein samen Halbleitersubstrat gebildet ist, zum Erzeugen einer verstärkten Ausgabe durch Vergleichen von Eingaben, umfas send:
ein Paar Eingangs-MOS-Transistoren eines ersten Leiter typs, deren Gate-Elektroden mit ersten bzw. zweiten Eingabe versorgt werden, deren Drain-Elektroden über Lastschaltungen jeweils mit einer ersten Energiequelle verbunden sind und de ren Source-Elektroden wechselseitig verbunden sind; und
eine zwischen den Source-Elektroden und einer zweiten Energiequelle vorgesehene Stromquelle zum Zuführen eines Stroms zu den Source-Elektroden;
worin die Stromquelle einen ersten Strom in dem Fall ei nes ersten Zustandes zuführt, in dem die Ansteuerkapazität der MOS-Transistoren des ersten Leitertyps entgegen der von MOS-Transistoren eines dem ersten Leitertyp entgegengesetzten zweiten Leitertyps größer variiert, und einen zweiten Strom, der größer als der erste Strom ist, in dem Fall eines zweiten Zustandes zuführt, in dem die Ansteuerkapazität der MOS- Transistoren des ersten Leitertyps entgegen der der MOS- Transistoren des zweiten Leitertyps kleiner variiert.

2. Differentialverstärkerschaltung nach Anspruch 1, fer ner umfassend einen CMOS-Inverter, der MOS-Transistoren des zweiten und ersten Leitertyps enthält, worin das Drain-Signal von irgendeinem des Paares Eingangs-MOS-Transistoren des er sten Leitertyps eingegeben wird.

3. Differentialverstärkerschaltung nach Anspruch 1, fer ner umfassend:
einen Ausgangs-MOS-Transistor eines zweiten Leitertyps, wobei das Drain-Signal von irgendeinem des Paares Eingangs-MOS-Transistoren eines ersten Leitertyps in dessen Gate-Elektrode eingegeben wird und die Ausgabe an dessen Drain-Elektrode erzeugt wird;
und einen CMOS-Inverter, der MOS-Transistoren des zweiten und ersten Leitertyps enthält,
worin die Ausgabe von der Drain-Elektrode des Ausgangs-MOS- Transistors eingegeben wird.

4. Differentialverstärkerschaltung nach einem der Ansprü che 1 bis 3, worin die Stromquelle einen Stromquelle-MOS- Transistor eines ersten Leitertyps aufweist, der zwischen den Source-Elektroden des Paares Eingangs-MOS-Transistoren des ersten Leitertyps und der zweiten Energiequelle vorgesehen ist, und eine Vorspannungsschaltung zum Zuführen einer ersten Spannung zu der Gate-Elektrode des Stromquelle-MOS- Transistors in dem Fall des ersten Zustandes und Zuführen, im Fall des zweiten Zustandes, einer zweiten Spannung, die einem Strom entspricht, der größer als der der ersten Spannung ent sprechende Strom ist.

5. Differentialverstärkerschaltung nach Anspruch 4, worin die Vorspannungsschaltung einen Vorspannungs-MOS-Transistor des zweiten Leitertyps und einen Vorspannungs-MOS-Transistor des ersten Leitertyps aufweist, deren Gate-Elektroden und Drain-Elektroden verbunden sind, vorgesehen zwischen den er sten und zweiten Energiequellen, und die Drain-Elektroden der Vorspannungs-MOS-Transistoren die erste oder zweite Spannung zuführen.

6. Differentialverstärkerschaltung, die in einem gemein samen Halbleitersubstrat gebildet ist, zum Erzeugen einer verstärkten Ausgabe durch Vergleichen von Eingaben, umfas send:
ein Paar Eingangs-MOS-Transistoren eines ersten Leiter typs, deren Gate-Elektroden mit ersten bzw. zweiten Eingaben versorgt werden, deren Drain-Elektroden jeweils über Last schaltungen mit einer ersten Energiequelle verbunden sind und deren Source-Elektroden wechselseitig verbunden sind; und
eine Stromquelle, die einen Stromquelle-MOS-Transistor des ersten Leitertyps enthält, der zwischen den Source- Elektroden und einer zweiten Stromquelle vorgesehen ist, und einen Vorspannungs-MOS-Transistor eines zweiten Leitertyps und einen Vorspannungs-MOS-Transistor des ersten Leitertyps, deren Gate-Elektroden und Drain-Elektroden verbunden sind, vorgesehen zwischen den ersten und zweiten Energiequellen, wobei die Drain-Elektroden der Vorspannungs-MOS-Transistoren mit den Gate-Elektroden der Stromquelle-MOS-Transistoren ver bunden sind.

7. Differentialverstärkerschaltung, die in einem gemein samen Halbleitersubstrat gebildet ist, zum Erzeugen einer verstärkten Ausgabe durch Vergleichen von Eingaben, umfas send:
ein Paar Eingangs-MOS-Transistoren eines ersten Leiter typs, deren Gate-Elektroden mit ersten bzw. zweiten Eingaben versorgt werden, deren Drain-Elektroden jeweils über Last schaltungen mit einer ersten Energiequelle verbunden sind und deren Source-Elektroden mit einer ersten Stromquelle wechsel seitig verbunden sind;
ein Paar Ausgangs-MOS-Transistoren eines zweiten Leiter typs, wobei das Drain-Signal des Paars Eingangs-MOS-Tran sistoren des ersten Leitertyps jeweils in deren Gate-Elektro den eingegeben wird und eine Differentialausgabe an deren Drain-Elektroden erzeugt wird; und
ein Paar Eingangs-MOS-Transistoren eines zweiten Leiter typs, deren Gate-Elektroden mit den zweiten bzw. ersten Ein gaben versorgt werden, deren Drain-Elektroden jeweils mit den Drain-Elektroden des Paares Ausgangs-MOS-Transistoren verbun den sind und deren Source-Elektroden über eine zweite Strom quelle mit der ersten Energiequelle verbunden sind.

8. Differentialverstärkerschaltung, die in einem gemein samen Halbleitersubstrat gebildet ist, zum Erzeugen einer verstärkten Ausgabe durch Vergleichen von Differentialein gaben, umfassend:
eine erste Differentialverstärkerschaltung zum Erzeugen erster Differentialausgaben, der die Differentialeingaben zu geführt werden; und
eine zweite Differentialverstärkerschaltung zum Erzeugen zweiter Ausgaben, der die ersten Differentialausgaben zuge führt werden;
worin die erste Differentialverstärkerschaltung umfaßt:
ein Paar erste Eingangs-MOS-Transistoren eines ersten Leitertyps, deren Gate-Elektroden jeweils mit den Differen tialeingaben versorgt werden, deren Drain-Elektroden über Lastschaltungen jeweils mit einer ersten Energiequelle ver bunden sind und deren Source-Elektroden mit einer ersten Stromquelle wechselseitig verbunden sind;
ein Paar Ausgangs-MOS-Transistoren eines zweiten Leiter typs, wobei die Drain-Signale des Paares Eingangs-MOS-Tran sistoren des ersten Leitertyps jeweils in deren Gate-Elektro den eingegeben werden und die ersten Differentialausgaben an deren Drain-Elektroden erzeugt werden; und
ein Paar zweite Eingangs-MOS-Transistoren eines zweiten Leitertyps, deren Gate-Elektroden jeweils mit den Differen tialeingaben versorgt werden, deren Drain-Elektroden mit den Drain-Elektroden des Paares Ausgangs-MOS-Transistoren jeweils verbunden sind und deren Source-Elektroden über eine zweite Stromquelle mit der ersten Energiequelle verbunden sind; und
die zweite Differentialverstärkerschaltung umfaßt:
ein Paar dritte Eingangs-MOS-Tränsistoren des ersten Lei tertyps, deren Gate-Elektroden jeweils mit den ersten Diffe rentialausgaben versorgt werden, deren Drain-Elektroden über Lastschaltungen jeweils mit der ersten Energiequelle verbun den sind und deren Source-Elektroden wechselseitig verbunden sind; und
eine dritte Stromquelle, die zwischen den Source-Elektro den der dritten Eingangs-MOS-Transistoren und der zweiten Energiequelle vorgesehen ist, zum Zuführen eines Stroms zu den Drain-Elektroden; und
die dritte Stromquelle den ersten Strom in dem Fall eines ersten Zustandes zuführt, in dem die Ansteuerkapazität der MOS-Transistoren des ersten Leitertyps entgegen der der MOS- Transistoren des zweiten Leitertyps größer variiert, und ei nen zweiten Strom, der größer als der erste Strom ist, in dem Fall eines zweiten Zustandes zuführt, in dem die Ansteuerka pazität der MOS-Transistoren des ersten Leitertyps entgegen der der MOS-Transistoren des zweiten Leitertyps kleiner vari iert.

9. Differentialverstärkerschaltung, die in einem gemein samen Halbleitersubstrat gebildet ist, zum Erzeugen einer verstärkten Ausgabe durch Vergleichen von Differentialein gaben, umfassend:
eine erste Differentialverstärkerschaltung zum Erzeugen erster Differentialausgaben, der die Differentialeingaben zu geführt werden; und
eine zweite Differentialverstärkerschaltung zum Erzeugen zweiter Ausgaben, der die ersten Differentialausgaben zuge führt werden;
worin die erste Differentialverstärkerschaltung umfaßt:
ein Paar erste Eingangs-MOS-Transistoren eines ersten Leitertyps, deren Gate-Elektroden jeweils mit den Differen tialeingaben versorgt werden, deren Drain-Elektroden über Lastschaltungen jeweils mit einer ersten Energiequelle ver bunden sind und deren Source-Elektroden mit einer ersten Stromquelle wechselseitig verbunden sind;
ein Paar Ausgangs-MOS-Transistoren eines zweiten Leiter typs, wobei die Drain-Signale des Paares Eingangs-MOS- Transistoren des ersten Leitertyps jeweils in deren Gate- Elektroden eingegeben werden und die ersten Differentialaus gaben an deren Drain-Elektroden erzeugt werden; und
ein Paar zweite Eingangs-MOS-Transistoren eines zweiten Leitertyps, deren Gate-Elektroden jeweils mit den Differen tialeingaben versorgt werden, deren Drain-Elektroden jeweils mit den Drain-Elektroden des Paares Ausgangs-MOS-Transistoren verbunden sind und deren Source-Elektroden über eine zweite Stromquelle mit der ersten Energiequelle verbunden sind; und
die zweite Differentialverstärkerschaltung umfaßt:
ein Paar dritte Eingangs-MOS-Transistoren des ersten Lei tertyps, deren Gate-Elektroden jeweils mit den ersten Diffe rentialausgaben versorgt werden, deren Drain-Elektroden über Lastschaltungen jeweils mit der ersten Energiequelle verbun den sind und deren Source-Elektroden wechselseitig verbunden sind; und
eine dritte Stromquelle, die einen Stromquelle-MOS- Transistor des ersten Leitertyps enthält, der zwischen den Source-Elektroden der dritten Eingangs-MOS-Transistoren und einer zweiten Energiequelle vorgesehen ist, und einen Vor spannungs-MOS-Transistor des zweiten Leitertyps und einen Vorspannungs-MOS-Transistor des ersten Leitertyps, deren Ga te- und Drain-Elektroden verbunden sind, vorgesehen zwischen den ersten und zweiten Energiequellen, wobei die Drain-Elek troden der Vorspannungs-MOS-Transistoren mit den Gate- Elektroden des Stromquelle-MOS-Transistors verbunden sind.

10. Verfahren zum Betreiben einer Differentialverstärker schaltung, die in einem gemeinsamen Halbleitersubstrat gebil det ist, zum Erzeugen einer verstärkten Ausgabe durch Ver gleichen von Eingaben, umfassend:
ein Paar Eingangs-MOS- Transistoren des ersten Leitertyps, deren Gate-Elektroden mit ersten bzw. zweiten Eingängen verbunden sind, deren Drain- Elektroden über Lastschaltungen jeweils mit einer ersten Energiequelle verbunden sind und deren Source-Elektroden wechselseitig verbunden sind;
und eine zwischen den Source- Elektroden und einer zweiten Energiequelle vorgesehenen Stromquelle zum Zuführen eines Stroms zu den Source-Elektro den;
wodurch die Stromquelle einen ersten Strom in dem Fall eines ersten Zustandes zuführt, in dem die Ansteuerkapazität der MOS-Transistoren eines ersten Leitertyps entgegen der von MOS-Transistoren eines zu dem ersten Leitertyp entgegenge setzten zweiten Leitertyps größer variiert, und einen zweiten Strom, der größer als der erste Strom ist, in einem Fall ei nes zweiten Zustandes zuführt, in dem die Ansteuerkapazität der MOS-Transistoren des ersten Leitertyps entgegen der der MOS-Transistoren eines zweiten Leitertyps kleiner variiert.

11. Differentialtreiber vom Hochzieh-Typ, umfassend:
eine Konstantstromquelle (32), deren stromaufwärtiger An schluß mit einer eine Energiequellenspannung zuführenden Netzleitung verbunden ist;
einen ersten Schalter (33, 61), von dem ein Anschluß mit einem stromabwärtigen Anschluß der Konstantstromquelle ver bunden ist, dessen anderer Anschluß mit einem mit einer er sten Signalleitung verbundenen ersten Signalausgangsanschluß verbunden ist und dessen Ein/Ausschalten gemäß einem Signal von Differentialeingangssignalen gesteuert wird; und
einen zweiten Schalter (34, 62), von dem ein Anschluß mit dem stromabwärtigen Anschluß der Konstantstromquelle verbun den ist, dessen anderer Anschluß mit einem mit einer zweiten Signalleitung verbundenen zweiten Signalausgangsanschluß ver bunden ist und dessen Ein/Ausschalten gemäß dem anderen Si gnal der Differentialeingangssignale gesteuert wird;
worin die Konstantstromquelle eine Steuerschaltung zum Implementieren einer Steuerung enthält, so daß es keinen Zu fluß von irgendeiner oder sowohl der Seite der ersten Signal leitung als auch/oder der Seite der zweiten Signalleitung in die Seite der Netzleitung gibt, wenn die Spannung in irgend einer oder sowohl der ersten Signalleitung als auch/oder der zweiten Signalleitung höher als die Versorgungsspannung wur de.

12. Differentialtreiber vom Hochzieh-Typ nach Anspruch 11, worin der erste Schalter durch einen ersten N-Kanal-MOS- Transistor (33) gebildet ist, dessen Drain-Elektrode mit dem stromabwärtigen Anschluß der Konstantstromquelle verbunden ist, dessen Source-Elektrode mit dem ersten Signalausgangsan schluß verbunden ist und dessen Gate-Elektrode mit einem Si gnal der Differentialeingangssignale versorgt wird;
und der zweite Schalter durch einen zweiten N-Kanal-MOS- Transistor (34) gebildet ist, dessen Drain-Elektrode mit dem stromabwärtigen Anschluß der Konstantstromquelle verbunden ist, dessen Source-Elektrode mit dem zweiten Signalausgangs anschluß verbunden ist und dessen Gate-Elektrode mit dem an deren Signal der Differentialeingangssignale versorgt wird.

13. Differentialtreiber vom Hochzieh-Typ nach Anspruch 11, worin der erste Schalter durch einen ersten P-Kanal-MOS- Transistor (61) gebildet ist, dessen Source-Elektrode mit dem stromabwärtigen Anschluß der Konstantstromquelle verbunden ist, dessen Drain-Elektrode mit dem ersten Signalausgangsan schluß verbunden ist, dessen Mulde mit einer ersten Steuer schaltung verbunden ist und dessen Gate-Elektrode mit einem Signal der Differentialeingangssignale versorgt wird; und
der zweite Schalter durch einen zweiten P-Kanal-MOS- Transistor (62) gebildet ist, dessen Source-Elektrode mit dem stromabwärtigen Anschluß der Konstantstromquelle verbunden ist, dessen Drain-Elektrode mit dem zweiten Signalausgangsan schluß verbunden ist, dessen Mulde mit einer zweiten Steuer schaltung verbunden ist und dessen Gate-Elektrode mit dem an deren Signal der Differentialeingangssignale versorgt wird;
welche erste Steuerschaltung (63) zwischen der Drain- Elektrode und Mulde des ersten P-Kanal-MOS-Transistors einen inversen Vorspannungszustand aufrechterhält; und
welche zweite Steuerschaltung (64) zwischen der Drain- Elektrode und Mulde des zweiten P-Kanal-MOS-Transistors einen inversen Vorspannungszustand aufrechterhält.

14. Differentialtreiber vom Hochzieh-Typ nach Anspruch 13,
worin die erste Steuerschaltung einen dritten Schalter (67), der die Netzleitung mit der Mulde des ersten P-Kanal- MOS-Transistors verbindet, und einen vierten Schalter (68) aufweist, der den ersten Signalausgangsanschluß mit der Mulde des ersten P-Kanal-MOS-Transistors verbindet;
welcher dritte Schalter einschaltet, wenn die Spannung in der ersten Signalleitung niedriger als die Versorgungsspan nung ist, und ausschaltet, wenn die Spannung in der ersten Signalleitung höher als die Versorgungsspannung ist; und
welcher vierte Schalter ausschaltet, wenn die Spannung in der ersten Signalleitung niedriger als die Versorgungsspan nung ist, und einschaltet, wenn die Spannung in der ersten Signalleitung höher als die Versorgungsspannung ist; und
die zweite Steuerschaltung einen fünften Schalter (71), der die Netzleitung mit der Mulde des zweiten P-Kanal-MOS- Transistors verbindet, und einen sechsten Schalter (72) auf weist, der den zweiten Signalausgangsanschluß mit der Mulde des zweiten P-Kanal-MOS-Transistors verbindet;
welcher fünfte Schalter einschaltet, wenn die Spannung in der zweiten Signalleitung niedriger als die Versorgungsspan nung ist, und ausschaltet, wenn die Spannung in der zweiten Signalleitung höher als die Versorgungsspannung ist; und
welcher sechste Schalter ausschaltet, wenn die Spannung in der zweiten Signalleitung niedriger als die Versorgungs spannung ist, und einschaltet, wenn die Spannung in der zwei ten Signalleitung höher als die Versorgungsspannung ist.

15. Differentialtreiber vom Hochzieh-Typ nach Anspruch 14,
worin der dritte Schalter (67) durch einen dritten P- Kanal-MOS-Transistor (67) gebildet ist, dessen Source- Elektrode mit der Netzleitung verbunden ist, dessen Gate- Elektrode mit dem ersten Signalausgangsanschluß verbunden ist und dessen Drain-Elektrode und Mulde mit der Mulde des ersten P-Kanal-MOS-Transistors verbunden sind;
der vierte Schalter (68) durch einen vierten P-Kanal-MOS- Transistor (68) gebildet ist, dessen Source-Elektrode und Mulde mit der Mulde des ersten P-Kanal-MOS-Transistors ver bunden sind, dessen Gate-Elektrode mit der Netzleitung ver bunden ist und dessen Drain-Elektrode mit dem ersten Signal ausgangsanschluß verbunden ist;
der fünfte Schalter (71) durch einen fünften P-Kanal-MOS- Transistor (71) gebildet ist, dessen Source-Elektrode mit der Netzleitung verbunden ist, dessen Gate-Elektrode mit dem zweiten Signalausgangsanschluß verbunden ist und dessen Drain-Elektrode und Mulde mit der Mulde des zweiten P-Kanal- MOS-Transistors verbunden sind; und
der sechste Schalter (72) durch einen sechsten P-Kanal- MOS-Transistor (72) gebildet ist, dessen Source-Elektrode und Mulde mit der Mulde des zweiten P-Kanal-MOS-Transistors ver bunden sind, dessen Gate-Elektrode mit der Netzleitung ver bunden ist und dessen Drain-Elektrode mit dem zweiten Signal ausgangsanschluß verbunden ist.

16. Differentialtreiber vom Hochzieh-Typ nach einem der Ansprüche 11 bis 15,
worin die Konstantstromquelle (32) umfaßt:
einen einen Konstantstrom erzeugenden P-Kanal-MOS-Tran sistor (35) zum Erzeugen eines Konstantstroms, dessen Source- Elektrode mit dem stromaufwärtigen Anschluß der Konstant stromquelle verbunden ist und dessen Drain-Elektrode mit dem stromabwärtigen Anschluß der Konstantstromquelle verbunden ist;
eine Vorspannungsschaltung (36) zum Erzeugen einer Vor spannung, die der Gate-Elektrode des einen Konstantstrom er zeugenden P-Kanal-MOS-Transistors zugeführt werden soll, um zu veranlassen, daß der Konstantstrom erzeugt wird,
eine dritte Steuerschaltung (37) zum Zuführen der Vor spannung zu der Gate-Elektrode des einen Konstantstrom erzeu genden P-Kanal-MOS-Transistors, wenn die Spannung in der er sten Signalleitung und die Spannung in der zweiten Signallei tung niedriger als die Versorgungsspannung sind, und Zuführen der höheren Spannung der Spannung in der ersten Signalleitung und der Spannung in der zweiten Signalleitung zu der Gate- Elektrode des einen Konstantstrom erzeugenden P-Kanal-MOS- Transistors, wenn die Spannung in irgendeiner oder sowohl der ersten Signalleitung als auch/oder der zweiten Signalleitung höher als die Versorgungsspannung ist; und
eine vierte Steuerschaltung zum Aufrechterhalten eines inversen Vorspannungszustandes zwischen der Drain-Elektrode und Mulde des einen Konstantstrom erzeugenden P-Kanal-MOS- Transistors.

17. Differentialtreiber vom Hochzieh-Typ nach Anspruch 16,
worin die dritte Steuerschaltung umfaßt:
einen siebten Schalter (40), der die Vorspannungsschal tung mit der Gate-Elektrode des einen Konstantstrom erzeugen den P-Kanal-MOS-Transistors verbindet;
einen achten Schalter (42), der die Gate-Elektrode des einen Konstantstrom erzeugenden P-Kanal-MOS-Transistors mit dem ersten Signalausgangsanschluß verbindet; und
einen neunten Schalter (43), der die Gate-Elektrode des einen Konstantstrom erzeugenden P-Kanal-MOS-Transistors mit dem zweiten Signalausgangsanschluß verbindet;
welcher siebte Schalter einschaltet, wenn die Spannung an der Gate-Elektrode des einen Konstantstrom erzeugenden P- Kanal-MOS-Transistors niedriger als die Versorgungsspannung ist, und ausschaltet, wenn die Spannung an der Gate-Elektrode des einen Konstantstrom erzeugenden P-Kanal-MOS-Transistors höher als die Versorgungsspannung ist;
welcher achte Schalter ausschaltet, wenn die Spannung in der ersten Signalleitung niedriger als die Versorgungsspan nung ist, und einschaltet, wenn die Spannung in der ersten Signalleitung höher als die Versorgungsspannung ist; und
welcher neunte Schalter ausschaltet, wenn die Spannung in der zweiten Signalleitung niedriger als die Versorgungsspan nung ist, und einschaltet, wenn die Spannung in der zweiten Signalleitung höher als die Versorgungsspannung ist.

18. Differentialtreiber vom Hochzieh-Typ nach Anspruch 17,
worin der siebte Schalter durch einen dritten N-Kanal- MOS-Transistor (40) gebildet wird, dessen Drain-Elektrode mit einer Vorspannungsschaltung verbunden ist, dessen Gate- Elektrode mit der Netzleitung verbunden ist und dessen Sour ce-Elektrode mit der Gate-Elektrode des einen Konstantstrom erzeugenden P-Kanal-MOS-Transistors verbunden ist;
der achte Schalter durch einen achten P-Kanal-MOS- Transistor (42) gebildet ist, dessen Source-Elektrode mit der Gate-Elektrode des einen Konstantstrom erzeugenden P-Kanal- MOS-Transistors verbunden ist, dessen Gate-Elektrode mit der Netzleitung verbunden ist, dessen Drain-Elektrode mit dem er sten Signalausgangsanschluß verbunden ist und dessen Mulde mit einer fünften Steuerschaltung (44) verbunden ist; und
der neunte Schalter durch einen neunten P-Kanal-MOS- Transistor (43) gebildet ist, dessen Source-Elektrode mit der Gate-Elektrode des einen Konstantstrom erzeugenden P-Kanal- MOS-Transistors verbunden ist, dessen Gate-Elektrode mit der Netzleitung verbunden ist, dessen Drain-Elektrode mit dem zweiten Signalausgangsanschluß verbunden ist und dessen Mulde mit einer sechsten Steuerschaltung (45) verbunden ist;
welche fünfte Steuerschaltung zwischen der Drain-Elektro de und Mulde des achten P-Kanal-MOS-Transistors einen inver sen Vorspannungszustand aufrechterhält; und
welche sechste Steuerschaltung zwischen der Drain-Elek trode und Mulde des neunten P-Kanal-MOS-Transistors einen in versen Vorspannungszustand aufrechterhält.

19. Differentialtreiber vom Hochzieh-Typ nach Anspruch 18,
worin die fünfte Steuerschaltung (44) einen die Netzlei tung mit der Mulde des achten P-Kanal-MOS-Transistors verbin denden zehnten Schalter (48) und einen den ersten Signalaus gangsanschluß mit der Mulde des achten P-Kanal-MOS-Tran sistors verbindenden elften Schalter umfaßt;
welcher zehnte Schalter einschaltet, wenn die Spannung in der ersten Signalleitung niedriger als die Versorgungsspan nung ist, und ausschaltet, wenn die Spannung in der ersten Signalleitung höher als die Versorgungsspannung ist; und
welcher elfte Schalter ausschaltet, wenn die Spannung in der ersten Signalleitung niedriger als die Versorgungsspan nung ist, und einschaltet, wenn die Spannung in der ersten Signalleitung höher als die Versorgungsspannung ist; und
die sechste Steuerschaltung (45) einen die Netzleitung mit der Mulde des neunten P-Kanal-MOS-Transistors verbinden den zwölften Schalter (52) und einen den zweiten Signalaus gangsanschluß mit der Mulde des neunten P-Kanal-MOS-Tran sistors verbindenden dreizehnten Schalter (53) umfaßt;
welcher zwölfte Schalter (52) einschaltet, wenn die Span nung in der zweiten Signalleitung niedriger als die Versor gungsspannung ist, und ausschaltet, wenn die Spannung in der zweiten Signalleitung höher als die Versorgungsspannung ist; und
welcher dreizehnte Schalter (53) ausschaltet, wenn die Spannung in der zweiten Signalleitung niedriger als die Ver sorgungsspannung ist, und einschaltet, wenn die Spannung in der zweiten Signalleitung höher als die Versorgungsspannung ist.

20. Differentialtreiber vom Hochzieh-Typ nach Anspruch 19,
worin der zehnte Schalter (48) durch einen zehnten P- Kanal-MOS-Transistor gebildet ist, dessen Source-Elektrode mit der Netzleitung verbunden ist, dessen Gate-Elektrode mit dem ersten Signalausgangsanschluß verbunden ist und dessen Drain-Elektrode und Mulde mit der Mulde des achten P-Kanal- MOS-Transistors (42) verbunden sind;
der elfte Schalter (49) durch einen elften P-Kanal-MOS- Transistor (49) gebildet ist, dessen Source-Elektrode und Mulde mit der Mulde des achten P-Kanal-MOS-Transistors (42) verbunden sind, dessen Gate-Elektrode mit der Netzleitung verbunden ist und dessen Drain-Elektrode mit dem ersten Signalausgangsanschluß verbunden ist;
der zwölfte Schalter (52) durch einen zwölften P-Kanal- MOS-Transistor (52) gebildet ist, dessen Source-Elektrode mit der Netzleitung verbunden ist, dessen Gate-Elektrode mit dem zweiten Signalausgangsanschluß verbunden ist und dessen Drain-Elektrode und Mulde mit der Mulde des neunten P-Kanal- MOS-Transistors (43) verbunden sind;
der dreizehnte Schalter (53) durch einen dreizehnten P- Kanal-MOS-Transistor (53) gebildet ist, dessen Source- Elektrode und Mulde mit der Mulde des neunten P-Kanal-MOS- Transistors (43) verbunden sind, dessen Gate-Elektrode mit der Netzleitung verbunden ist und dessen Drain-Elektrode mit dem zweiten Signalausgangsanschluß verbunden ist.

21. Differentialtreiber vom Hochzieh-Typ nach einem der Ansprüche 16-20,
worin die vierte Steuerschaltung (38) umfaßt:
einen die Netzleitung mit der Mulde des einen Konstant strom erzeugenden P-Kanal-MOS-Transistors verbindenden vier zehnten Schalter (56) und einen die Drain-Elektrode des einen Konstantstrom erzeugenden P-Kanal-MOS-Transistors mit der Mulde des einen Konstantstrom erzeugenden P-Kanal-MOS- Transistors verbindenden fünfzehnten Schalter (57);
welcher vierzehnte Schalter einschaltet, wenn die Span nung an der Drain-Elektrode des einen Konstantstrom erzeugen den P-Kanal-MOS-Transistors niedriger als die Versorgungs spannung ist, und ausschaltet, wenn die Spannung an der Drain-Elektrode des einen Konstantstrom erzeugenden P-Kanal- MOS-Transistors höher als die Versorgungsspannung ist; und
welcher fünfzehnte Schalter ausschaltet, wenn die Span nung an der Drain-Elektrode des einen Konstantstrom erzeugen den P-Kanal-MOS-Transistors niedriger als die Versorgungs spannung ist, und einschaltet, wenn die Spannung an der Drain-Elektrode des einen Konstantstrom erzeugenden P-Kanal- MOS-Transistors höher als die Versorgungsspannung ist.

22. Differentialtreiber vom Hochzieh-Typ nach Anspruch 21,
worin der vierzehnte Schalter (56) durch einen vierzehn ten P-Kanal-MOS-Transistor gebildet ist, dessen Source- Elektrode mit der Netzleitung verbunden ist, dessen Gate- Elektrode mit der Drain-Elektrode des einen Konstantstrom er zeugenden P-Kanal-MOS-Transistors verbunden ist und dessen Drain-Elektrode und Mulde mit der Mulde des einen Konstant strom erzeugenden P-Kanal-MOS-Transistors verbunden sind; und
der fünfzehnte Schalter (57) durch einen fünfzehnten P- Kanal-MOS-Transistor gebildet ist, dessen Source-Elektrode und Mulde mit der Mulde des einen Konstantstrom erzeugenden P-Kanal-MOS-Transistors verbunden sind, dessen Gate-Elektrode mit der Netzleitung verbunden ist und dessen Drain-Elektrode mit der Drain-Elektrode des einen Konstantstrom erzeugenden P-Kanal-MOS-Transistors verbunden ist.

23. Differentialtreiber vom Hochzieh-Typ nach einem der Ansprüche 16-20,
worin die vierte Steuerschaltung (81) umfaßt:
einen sechzehnten Schalter (85), der die Netzleitung mit der Mulde des einen Konstantstrom erzeugenden P-Kanal-MOS- Transistors (35) verbindet;
einen siebzehnten Schalter (86), der den ersten Signal ausgangsanschluß mit der Mulde des einen Konstantstrom erzeu genden P-Kanal-MOS-Transistors verbindet;
einen achtzehnten Schalter (87), der den zweiten Signal ausgangsanschluß mit der Mulde des einen Konstantstrom erzeu genden P-Kanal-MOS-Transistors verbindet;
welcher sechzehnte Schalter (85) einschaltet, wenn die Spannung in der ersten Signalleitung und die Spannung in der zweiten Signalleitung niedriger als die Versorgungsspannung sind, und ausschaltet, wenn die Spannung in der ersten Si gnalleitung oder die Spannung in der zweiten Signalleitung höher als die Versorgungsspannung ist;
welcher siebzehnte Schalter (86) ausschaltet, wenn die Spannung in der ersten Signalleitung niedriger als die Ver sorgungsspannung ist, und einschaltet, wenn die Spannung in der ersten Signalleitung höher als die Versorgungsspannung ist; und
welcher achtzehnte Schalter (87) ausschaltet, wenn die Spannung in der zweiten Signalleitung niedriger als die Ver sorgungsspannung ist, und einschaltet, wenn die Spannung in der zweiten Signalleitung höher als die Versorgungsspannung ist.

24. Differentialtreiber vom Hochzieh-Typ nach Anspruch 23,
worin der sechzehnte Schalter durch einen sechzehnten P- Kanal-MOS-Transistor (85) gebildet ist, dessen Source- Elektrode mit der Netzleitung verbunden ist, dessen Gate- Elektrode mit einer siebten Steuerschaltung (88) verbunden ist und dessen Drain-Elektrode und Mulde mit der Mulde des einen Konstantstrom erzeugenden P-Kanal-MOS-Transistors ver bunden ist;
der siebzehnte Schalter durch einen siebzehnten P-Kanal- MOS-Transistor (86) gebildet ist, dessen Source-Elektrode und Mulde mit der Mulde des einen Konstantstrom erzeugenden P- Kanal-MOS-Transistors verbunden sind, dessen Gate-Elektrode mit der Netzleitung verbunden ist und dessen Drain-Elektrode mit dem ersten Signalausgangsanschluß verbunden ist; und
der achtzehnte Schalter durch einen achtzehnten P-Kanal- MOS-Transistor (87) gebildet ist, dessen Source-Elektrode und Mulde mit der Mulde des einen Konstantstrom erzeugenden P- Kanal-MOS-Transistor verbunden sind, dessen Gate-Elektrode mit der Netzleitung verbunden ist und dessen Drain-Elektrode mit dem zweiten Signalausgangsanschluß verbunden ist;
welche siebte Steuerschaltung (88) die höhere Spannung der Spannungen in der ersten Signalleitung und der Spannung in der zweiten Signalleitung der Gate-Elektrode des sechzehn ten P-Kanal-MOS-Transistors (85) zuführt.

25. Differentialtreiber vom Hochzieh-Typ nach Anspruch 24,
worin die siebte Steuerschaltung (88) einen den ersten Signalausgangsanschluß mit der Gate-Elektrode des sechzehnten P-Kanal-MOS-Transistors (85) verbindenden neunzehnten Schal ter (89) und einen den zweiten Signalausgangsanschluß mit der Gate-Elektrode des sechzehnten P-Kanal-MOS-Transistors ver bindenden zwanzigsten Schalter (90) aufweist;
welcher neunzehnte Schalter (89) ausschaltet, wenn die Spannung in der ersten Signalleitung niedriger als die Span nung in der zweiten Signalleitung ist, und einschaltet, wenn die Spannung in der ersten Signalleitung höher als die Span nung in der zweiten Signalleitung ist; und
welcher zwanzigste Schalter (90) ausschaltet, wenn die Spannung in der zweiten Signalleitung niedriger als die Span nung in der ersten Signalleitung ist, und einschaltet, wenn die Spannung in der zweiten Signalleitung höher als die Span nung in der ersten Signalleitung ist.

26. Differentialtreiber vom Hochzieh-Typ, nach Anspruch 25,
worin der neunzehnte Schalter (89) durch einen neunzehn ten P-Kanal-MOS-Transistor (89) gebildet ist, dessen Source- Elektrode mit der Gate-Elektrode des sechzehnten P-Kanal-MOS- Transistors (85) verbunden ist, dessen Gate-Elektrode mit dem zweiten Signalausgangsanschluß verbunden ist, dessen Drain- Elektrode mit dem ersten Signalausgangsanschluß verbunden ist und dessen Mulde mit der Mulde des einen Konstantstrom erzeu genden P-Kanal-MOS-Transistors (35) verbunden ist; und
der zwanzigste Schalter (89) durch einen zwanzigsten P- Kanal-MOS-Transistor (90) gebildet ist, dessen Source- Elektrode mit der Gate-Elektrode des sechzehnten P-Kanal-MOS- Transistors (85) verbunden ist, dessen Gate-Elektrode mit dem ersten Signalausgangsanschluß verbunden ist, dessen Drain- Elektrode mit dem zweiten Signalausgangsanschluß verbunden ist und dessen Mulde mit der Mulde des einen Konstantstrom erzeugenden P-Kanal-MOS-Transistors (35) verbunden ist.

27. Differentialtreiber vom Hochzieh-Typ nach Anspruch 23,
worin der sechzehnte Schalter (85) einen sechzehnten P- Kanal-MOS-Transistor (85) aufweist, dessen Source-Elektrode mit der Netzleitung verbunden ist, dessen Gate-Elektrode mit dem ersten Signalausgangsanschluß oder einem zweiten Signal ausgangsanschluß oder einem Anschluß im Inneren eines An schlußwiderstandes in einem Fall verbunden ist, in dem die erste Signalleitung und die zweite Signalleitung an dem An schlußwiderstand enden;
der siebzehnte Schalter (86) einen siebzehnten P-Kanal- MOS-Transistor (86) aufweist, dessen Source-Elektrode und Mulde mit der Mulde des einen Konstantstrom erzeugenden P- Kanal-MOS-Transistors (35) verbunden sind, dessen Gate- Elektrode mit der Netzleitung verbunden ist und dessen Drain- Elektrode mit dem ersten Signalausgangsanschluß verbunden ist; und
der achtzehnte Schalter (87) durch einen achtzehnten P- Kanal-MOS-Transistor (87) gebildet ist, dessen Source- Elektrode und Mulde mit der Mulde des einen Konstantstrom er zeugenden P-Kanal-MOS-Transistors verbunden sind, dessen Ga te-Elektrode mit der Netzleitung verbunden ist und dessen Drain-Elektrode mit dem zweiten Signalausgangsanschluß ver bunden ist.

28. Differentialtreiber vom Hochzieh-Typ nach den Ansprü chen 18-27, worin die Mulden des ersten und achten P-Kanal- MOS-Transistors (61, 42) wechselseitig verbunden sind und die erste Steuerschaltung (63) und die fünfte Steuerschaltung (44) gemeinsam vorgesehen sind.

29. Differentialtreiber vom Hochzieh-Typ nach den Ansprü chen 18-27, worin die Mulden des zweiten und des neunten P- Kanal-MOS-Transistors (62, 43) wechselseitig verbunden sind und die zweite Steuerschaltung (64) und die sechste Steuer schaltung (45) gemeinsam vorgesehen sind.

30. Differentialtreiber vom Hochzieh-Typ nach den Ansprü chen 18-27, worin die Mulden des ersten, zweiten, achten und neunten P-Kanal-MOS-Transistors und des einen Konstant strom erzeugenden P-Kanal-MOS-Transistors wechselseitig ver bunden sind und die erste, zweite, fünfte und sechste Steuer schaltung gemeinsam mit der vierten Steuerschaltung vorgese hen sind.

31. Differentialansteuerverfahren zum Ansteuern einer er sten Signalleitung und einer zweiten Signalleitung unter Ver wendung eines Differentialtreibers vom Hochzieh-Typ, umfas send:
eine Konstantstromquelle (35), deren stromaufwärtiger An schluß mit einer eine Energiequellenspannung zuführenden Netzleitung verbunden ist;
einen ersten Schalter (33, 61), von welchem ein Anschluß mit dem stromabwärtigen Anschluß der Konstantstromquelle ver bunden ist, dessen anderer Anschluß mit einem mit einer er sten Signalleitung verbundenen ersten Signalausgangsanschluß verbunden ist und dessen Ein/Ausschalten gemäß einem Signal von Differentialeingangssignalen gesteuert wird; und
einen zweiten Schalter (34, 62), von welchem ein Anschluß mit dem stromabwärtigen Anschluß der Konstantstromquelle ver bunden ist, dessen anderer Anschluß mit einem eine zweite Si gnalleitung verbindenden zweiten Signalausgangsanschluß ver bunden ist und dessen Ein/Ausschalten gemäß dem anderen Si gnal von Differentialeingangssignalen gesteuert wird;
welches Verfahren den Schritt eines Implementierens einer Steuerung umfaßt, so daß es keinen Zufluß von Strom von ir gendeiner oder sowohl der Seite der ersten Signalleitung als auch/oder der Seite der zweiten Signalleitung in die Seite der Netzleitung gibt, wenn die Spannung in irgendeiner oder sowohl der ersten Signalleitung als auch/oder der zweiten Si gnalleitung höher als die Versorgungsspannung wurde.