[go: up one dir, main page]

DE19604043A1 - Durch Feldeffekt steuerbares Halbleiterbauelement - Google Patents

Durch Feldeffekt steuerbares Halbleiterbauelement

Info

Publication number
DE19604043A1
DE19604043A1 DE19604043A DE19604043A DE19604043A1 DE 19604043 A1 DE19604043 A1 DE 19604043A1 DE 19604043 A DE19604043 A DE 19604043A DE 19604043 A DE19604043 A DE 19604043A DE 19604043 A1 DE19604043 A1 DE 19604043A1
Authority
DE
Germany
Prior art keywords
field effect
controllable
areas
drain zone
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19604043A
Other languages
English (en)
Other versions
DE19604043C2 (de
Inventor
Jenoe Dr Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19604043A priority Critical patent/DE19604043C2/de
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to EP97907035A priority patent/EP0879481B1/de
Priority to EP00112818A priority patent/EP1039548B1/de
Priority to JP52803997A priority patent/JP4047384B2/ja
Priority to EP03026265.3A priority patent/EP1408554B1/de
Priority to DE59711481T priority patent/DE59711481D1/de
Priority to US09/117,636 priority patent/US6184555B1/en
Priority to DE59707158T priority patent/DE59707158D1/de
Priority to PCT/DE1997/000182 priority patent/WO1997029518A1/de
Publication of DE19604043A1 publication Critical patent/DE19604043A1/de
Application granted granted Critical
Publication of DE19604043C2 publication Critical patent/DE19604043C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H10P32/1414—
    • H10P32/171—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung betrifft ein durch Feldeffekt steuerbares Halb­ leiterbauelement gemäß dem Oberbegriff des Anspruchs 1.
Derartige durch Feldeffekt steuerbare Halbleiterbauelemente sind z. B. MOS-Feldeffekttransistoren. Diese Transistoren sind seit langem bekannt und z. B. im Siemens Datenbuch 1993/94 SIPMOS-Halbleiter, Leistungstransistoren und Dioden, auf Sei­ te 29ff beschrieben. Fig. 4 auf Seite 30 dieses Datenbuchs zeigt den Prinzipiellen Aufbau eines derartigen Lei­ stungstransistors. Der dort gezeigte Transistor stellt einen vertikalen n-Kanal-SIPMOS-Transistor dar. Bei einem derarti­ gen Transistor dient das n⁺-Substrat als Träger mit der dar­ unterliegenden Drainmetallisierung. Über dem n⁺-Substrat schließt sich eine n⁻-Epitaxieschicht an, die je nach Sperr­ spannung verschieden dick und entsprechend dotiert ist. Das darüberliegende Gate aus n⁺-Polysilizium ist in isolierendes Siliziumdioxid eingebettet und dient als Implantationsmaske für die p-Wanne und für die n⁺-Sourcezone. Die Sourcemetalli­ sierung überdeckt die gesamte Struktur und schaltet die ein­ zelnen Transistorzellen des Chips parallel. Weitere Einzel­ heiten dieses vertikal aufgebauten Leistungstransistors sind auf Seite 30ff des Datenbuchs zu entnehmen.
Nachteil einer derartigen Anordnung ist, daß der Durchlaßwi­ derstand Ron der Drain-Source-Laststrecke mit zunehmender Spannungsfestigkeit des Halbleiterbauelements zunimmt, da die Dicke der Epitaxieschicht zunehmen muß. Bei 50 V liegt der flächenbezogene Durchlaßwiderstand Ron bei ungefähr 0,20 Ohm/m² und steigt bei einer Sperrspannung von 1000 V bei­ spielsweise auf einen Wert von ca. 10 Ohm/m² an.
Aus der US 5,216,275 ist ein Halbleiterbauelement bekannt, bei dem die auf dem Substrat aufgebrachte Drainschicht aus vertikalen abwechselnd p- und n-dotierten Schichten besteht. Die US 5,216,275 zeigt diese Schichten beispielsweise in Fig. 4 der Beschreibung. Die p-Schichten sind mit 7 und die n- Schicht mit 6 bezeichnet. Aus der Beschreibung, insbesondere aus Spalte 2, Zeile 8 geht hervor das die abwechselnden p- und n-Schichten jeweils mit der p-Region 8 bzw. der n-Region 4 verbunden werden müssen. Dies führt jedoch zu einer starken Einschränkung im Design eines Halbleiterbauelementes, da die Randbereiche nicht mehr frei gestaltet werden können.
Aufgabe der vorliegenden Erfindung ist es, ein durch Feldef­ fekt steuerbares Halbleiterbauelement anzugeben, welches trotz hoher Sperrspannung einen niedrigen Durchlaßwiderstand bereitstellt und die aufgezeigten Nachteile nicht aufweist.
Diese Aufgabe wird durch den kennzeichnenden Teil des An­ spruchs 1 gelöst. Weiterbildungen sind Kennzeichen der Un­ teransprüche.
Die Erfindung weist den Vorteil auf, daß durch einfaches Ein­ bringen von gepaarten n- bzw. p-Bereichen, insbesondere ent­ lang des Strompfads, zum einen durch die n-Schicht eine gute Leitfähigkeit gewährleistet wird und sich zum anderen bei Er­ höhung der Drainspannung die gepaarten Bereiche gegenseitig ausräumen, wodurch eine hohe Sperrspannung gesichert bleibt.
Eine besonders vorteilhafte Anordnung ergibt sich bei Verwen­ dung eines Graben (Trench)-Bereiches, dessen Randbereiche der­ artig dotiert werden, daß sich jeweils paarweise n- bzw. p- Bereiche ergeben.
Ein weiterer Vorteil ergibt sich bei Verwendung von annähernd V-förmigen Isolationsgräben, da die Wände Ionenimplantation mit 0° Einfallswinkel bei gleichzeitig hoher Genauigkeit be­ legt werden können und somit die n- bzw. p-Bereiche in je­ weils einem Arbeitsgang hergestellt werden können.
Die Erfindung wird nachfolgend anhand der Figuren näher er­ läutert.
Es zeigen:
Fig. 1 einen Teilschnitt durch einen erfindungsgemäßen ver­ tikalen MOSFET, der, in entsprechend mit A, B, C ge­ kennzeichneten Bereichen, verschiedene Realisierungs­ möglichkeiten aufzeigt,
Fig. 2a bis 2d zeigen jeweils teilweise Schnitte anhand de­ rer die charakteristischen Verfahrensschritte zur Herstellung eines erfindungsgemäßen vertikalen MOSFET gezeigt werden,
Fig. 3 zeigt einen Teilschnitt durch einen erfindungsgemäßen vertikalen MOSFET mit einer Grabenstruktur,
Fig. 4 zeigt einen Teilschnitt durch einen weiteren vertika­ len MOSFET mit Grabenstruktur, und
Fig. 5 zeigt einen Teilschnitt durch einen vertikalen MOSFET mit V-förmiger Grabenstruktur.
In Fig. 1 zeigt verschiedene Ausführungsformen einer erfin­ dungsgeinäßen Anordnung, die der Übersichtlichkeit wegen in einer Figur dargestellt sind.
Diese Fig. 1 stellt einen vertikalen MOSFET dar. Das n⁺- dotierte Substrat 1 bildet einen Teil der Drainzone und wird rückseitig über eine übliche Metallisierung kontaktiert, die den Drainanschluß D bildet. Über dieser Schicht 1 ist eine n⁻- dotierte Epitaxieschicht 2 abgeschieden, die ebenfalls einen Teil der Drainzone bildet, und in welcher p-dotierte Source­ bereiche 3 eingebracht sind. Diese p-dotierten Sourcebereiche 3 weisen eingebettete n⁺-Bereiche 4 auf. Die Sourcemetalli­ sierung 5 bildet einen Kurzschluß zwischen diesem n⁺- und p- Sourcegebiet 3, 4. In der Figur sind mehrere Sourcebereiche 3, 4 dargestellt, die voneinander beabstandet sind und von denen jeweils zwei einen Zwischenbereich in Verbindung mit der Drainzone 1, 2 definieren, über dem, eingebettet in Ga­ teoxid 17, ein Gate 6 angeordnet ist.
Innerhalb der schwächer dotierten n⁻-Drainzone 2 sind p- und n-dotierte Gebiete 7, 8 bzw. 9, 10 bzw. 11, 12 bzw. 13, 14 eingepflanzt. Diese müssen nicht, können aber einander berüh­ ren und einen pn-Übergang bilden.
Die p-/n-Gebiete 7, 8 können wie im Bereich A dargestellt ku­ gelförmig ausgebildet sein und sich entlang des Strompfades der Drain-Source-Laststrecke erstrecken. Im Bereich B bilden diese p-/n-Bereiche 10, 11 oder 11, 12 beispielsweise Fä­ den, Streifen oder vertikal verlaufende Ebenen. Diese Berei­ che können, wie durch die Bereiche 9 und 10 angedeutet inner­ halb der Epitaxiechicht 2 "floatend", d. h. frei schwebend, liegen und nur einen Teil der Epitaxiechicht 2 ausfüllen oder, wie durch 11, 12 angedeutet, von der oberen Oberfläche der Epitaxieschicht 2 bis zum Substrat 1 und/oder in das Substrat 1 hineinreichen. Wie im Bereich B gezeigt kann der Abstand d der Schichten 9, 10 bzw. 11, 12 größer gleich 0 sein.
Im Bereich C ist eine weitere Ausführungsform dargestellt bei der eine statistische Verteilung der p- und n-dotierten Ge­ biete 13, 14 vorgesehen ist. Dabei kann der Querschnitt die­ ser p-/n-Gebiete 13, 14 sowie auch die Dotierungsverteilung unregelmäßig sein.
Wesentlich ist, daß die Anzahl der eingebrachten p-Gebiete 7, 10, 12, 13 ungefähr gleich der Anzahl der eingebrachten n- Gebiete 8, 9, 11, 14 ist. Dabei ist des weiteren zu beachten, daß die Summe der Volumenausdehnungen der eingebrachten p- Gebiete 7, 10, 12, 13 ungefähr gleich oder kleiner der der n- Gebiete 8, 9, 11, 14 ist.
Ebenso sollte im Fall der Anordnung gemäß dem Bereich C die durchschnittliche Konzentration der verteilten p-Gebiete in etwa gleich oder größer der der eingebrachten n-Gebiete sein.
Der Abstand d zwischen den einzelnen p- und n-Gebieten, soll­ te vorzugsweise kleiner als die Breite der Raumladungszone zwischen den p-/n-Gebieten bei der Durchbruchsspannung zwi­ schen den benachbarten p-/n-Gebieten sein, kann aber wie er­ wähnt auch zu null werden.
Nachfolgend wird die Funktionsweise einer derartigen erfin­ dungsgemäßen Struktur näher erläutert.
Bei kleiner Drainspannung ist die Leitfähigkeit gut, da die n-Zone 15, 25 bzw. die durch die n-dotierten Gebiete 8, 9, 11, 14 gebildeten Zonen niederohmig sind. Wird die Drainspan­ nung erhöht, werden bei moderater Spannung, z. B. einer Span­ nung kleiner 30 V, die p- bzw. n-dotierten Schichten 9, 10; 11, 12 bzw. Gebiete 7, 8; 13, 14 gegenseitig ausgeräumt. Bei einer weiteren Spannungserhöhung wird nun die vertikale Feld­ stärke weiter erhöht und die Epitaxieschicht 2 nimmt die Spannung auf.
Im einzelnen erfolgt dieser Vorgang folgendermaßen. Die Aus­ räumung startet von der Oberfläche unter der Gateelektrode 6 und den Sourcebereichen 3, 4. Sie schreitet dann in das Ge­ biet 9, 10; 11, 12 bzw. die Gebiete 7, 8; 13, 14 voran. Wenn die Raumladungszone die ersten p-Gebiete 7, 10, 12, 13 er­ reicht, bleiben diese Gebiete auf der Spannung, die das Po­ tential der Raumladungszone erreicht hat. Dann wird die näch­ ste Umgebung in Richtung des Drainanschlusses D ausgeräumt. Dieser Vorgang wiederholt sich von Schicht zu Schicht.
Auf diese Weise schreitet die Raumladungszone voran, bis die Zone unterhalb der eingebrachten Dotierungen innerhalb der Epitaxieschicht 2 erreicht wird. Insgesamt wird dann die Raumladungszone so aufgebaut, als ob die zusätzlich einge­ brachten p-/n-Bereiche 7, 8, 9, 10, 11, 12, 13, 14 nicht vor­ handen wären.
Die Spannungsfestigkeit wird dabei nur durch die Dicke der Epitaxieschicht 2 bestimmt. Somit kann die erfindungsgemäße Anordnung beide Erfordernisse erfüllen, nämlich einen niede­ rohmigen Durchlaßwiderstand Ron bei gleichzeitiger hoher Spannungsfestigkeit.
In einer Abwandlung ist eine derartige Struktur auch als IGBT funktionsfähig, wenn z. B. die untere n⁺-Zone 1 gemäß Fig. 1 auf p⁺ umgeschaltet wird.
Die erfindungsgemäßen Strukturen können sowohl bei vertikal als auch bei lateral aufgebauten Halbleiterstrukturen verwen­ det werden. Bei lateralen Strukturen sollten streifenförmig ausgebildete p- und n-Bereiche dann in horizontalen Ebenen ausgerichtet werden. Diese können z. B. als buried layer in die n⁻-Schicht 2 vergraben werden.
Die Fig. 2a bis 2d zeigen ein mögliches Herstellverfahren einer Anordnung gemäß Fig. 3. Auf einem n⁺-dotierten Substrat 1 wird eine erste dünne n⁻-dotierte Epitaxieschicht 2 aufgewachsen. Diese wird beispielsweise durch entsprechende Maskierung und Ionenimplantation mit sich abwechselnden n- bzw. p-Bereichen 28 und 29 dotiert. Die Dotierung kann selbstverständlich auch durch andere bekannte Verfahren er­ folgen.
Danach wird, wie in Fig. 2b zu sehen ist, eine weitere Epi­ taxieschicht aufgebracht, die in gleicher Weise wie zuvor do­ tiert wird.
Durch Wiederholen dieses Schrittes wird durch eine mehrstufi­ ge Epitaxieabscheidung schließlich die n⁻-dotierte Zone 2 bis zu den noch einzubringenden Sourcebereichen 3, 4 vervollstän­ digt.
Je nach verwendeten Maske können pro Schicht die unterschied­ lichsten Strukturen gebildet werden. Die Dotierungen der Be­ reiche 28 und 29 können z. B. derart gewählt werden, daß sich die einzelnen dotierten Bereiche 28, 29 einer Schicht nach einer Hochtemperaturbehandlung mit denjenigen der darunter­ liegenden Schicht verbinden, so daß sich insgesamt, wie in Fig. 2c dargestellt, streifenförmige Bereiche 28 und 29 aus­ bilden. Die in den einzelnen Schichten dotierten Bereiche 28, 29 können jedoch auch voneinander getrennt sein, wie es in den Bereichen A und C in Fig. 1 dargestellt ist. Durch ent­ sprechende Wahl der Masken können auch statistische räumliche Verteilungen der einzelnen Gebiete erreicht werden.
Schließlich werden die Sourcebereiche 3, 4 z. B. in eine wei­ tere aufgebrachte Epitaxieschicht eingebracht, und in den üb­ rigen Bereichen kann z. B. eine weitere Dotierung von n-/p- Bereichen 28, 29 erfolgen, so daß sich die streifenförmigen Bereiche 28, 29 in der Zonen in welcher kein Sourcebereich 3, 4 vorgesehen ist, bis zur Oberfläche der Epitaxieschicht 2 erstrecken.
Die am Randbereich eingebrachten p- und n-dotierten Gebiete, in Fig. 2d mit 30 und 31 bezeichnet, können vorzugsweise schwächer als die übrigen Bereiche 28, 29 dotiert sein.
Es folgen nun weitere Schritte zur Aufbringung der Gateelek­ troden 6 bzw. der Randgateelektrode 32 und der Metallisierung 5 in bekannter Weise.
Fig. 4 zeigt ein weiteres Ausführungsbeispiel eines erfin­ dungsgemäßen vertikalen MOSFET. Gleiche Bereiche sind gemäß den vorhergehenden Figuren mit den gleichen Bezugszeichen versehen.
Dieser MOSFET unterscheidet sich von dem in Fig. 1 bzw. Fig. 3 gezeigten in der Ausgestaltung der n⁻-dotierten Drain­ zone 2. Unterhalb der Gateelektroden 6 erstreckt sich hier von der Oberfläche der Epitaxieschicht 2 bis in die Substratschicht 1 eine vertikale Grabenstruktur 24. Diese ist vollständig oder teilweise mit Isolatoren z. B. Oxid und/oder schwach dotiertem Polysilizium aufgefüllt. Auch eine Kombina­ tion von mehreren übereinanderliegenden Isolationsschichten mit dazwischenliegendem schwach dotierten Polysilizium ist möglich.
Die Grabenwände sind mit einer n-Zone 25 umhüllt, welche rundum wiederum von einer p-Zone 26 umgeben ist. Die p- und n-Dotierung in der Grabenumhüllung ist so bemessen, daß bei einer UD-Spannung, welche kleiner als die Durchbruchspannung zwischen den Bereichen 25 und 26 ist, beide n- und p-Bereiche 25 und 26 nahezu vollkommen ausgeräumt werden.
Der Querschnitt der Gräben 24 kann rund, streifenförmig, d. h. beliebig sein. Der Graben muß sich dabei nicht bis in die Substratzone 1 erstrecken, vielmehr ist der Tiefenverlauf frei wählbar. Wird z. B. ein runder Grabenquerschnitt ge­ wählt, so erhalten die Schichten 25, 26 eine quasi zylindrige Form.
Selbstverständlich kann auch, wie in Fig. 3 durch Klammern angedeutet, der innere Wandbereich 25 p-dotiert und der ihn umgebende äußere Wandbereich 26 n-dotiert sein.
Es ist auch möglich, nur einen Teil der Grabenwände mit der n- und der p-Schicht zu belegen.
Nachfolgend wird ein mögliches Herstellverfahren beschrieben: Zuerst werden in die Epitaxieschicht 2 die Gräben eingesetzt.
Dann wird von den Gräbenwänden z. B. eine Dotierungsquelle für Bor (p) abgeschieden und eingetrieben. So entsteht die p- Schicht 26. Danach wird die n-Dotierstoffquelle abgeschieden. Diese Quelle ist eine beliebig z. B. durch Ionen-Implantation hergestellte, dünne Oberflächenschicht. Nach der Einbringung der n- und p-Dotierung wird der Graben mit Isolatoren aufge­ füllt. Dies kann z. B. durch Oxidation oder Abscheidung erfol­ gen. Nachdem die Gräben fertig sind kann die Zellenstruktur nach gängigem Verfahren erzeugt werden. Die p-Zonen 26 können mit den Zellen-p-Zonen stellenweise zusammenhängen, wobei dieser Fall in Fig. 3 nicht dargestellt ist.
Fig. 4 zeigt ein weiteres Ausführungsbeispiel entsprechend der in Fig. 3 dargestellten Anordnung. Gleiche Elemente sind auch hier mit gleichen Bezugszeichen versehen. Der Unter­ schied zur Anordnung gemäß Fig. 3 besteht in der Ausgestal­ tung der Gatestruktur. Im Gegensatz zu der in Fig. 3 darge­ stellten Anordnung ist hier die Gatestruktur zweigeteilt bzw. weist eine zentrale Aussparung 29 auf, die das Gate in zwei Teilbereiche 27 und 28 aufteilt. Sinn dieser Anordnung ist, daß ein derartiges Poly-Gate den Grabenbereich 24 maskiert. Hierdurch kann eine vereinfachte Herstellung des Grabenbe­ reichs vorgesehen werden. Wie bei bekannten Strukturen, bei denen das Gate zur Maskierung bestimmter Bereiche während des Herstellverfahrens dient, wird hier die Form des Gates ausge­ nutzt, um die Ausbildung des Grabens 24 entsprechend der Formgebung der Aussparung 29 vorzusehen.
Fig. 5 zeigt ein weiteres Ausführungsbeispiel eines vertika­ len MOSFETS. Gleiche Elemente sind auch hier mit gleichen Be­ zugszeichen versehen. Die dargestellte Struktur entspricht im wesentlichen der in Fig. 3 wiedergegebenen mit dem Unter­ schied, daß der Grabenbereich hier als annähernd V-förmiger Graben 31 ausgebildet ist. Dementsprechend sind auch die p- bzw. n-dotierten umhüllenden Randbereiche 30, 32 V-förmig ausgebildet. In dem in Fig. 5 dargestellten Beispiel ist au­ ßerdem die auf der Unterseite des Bauelements auf der Substratschicht 1 aufgebrachte Kontaktierungsschicht 32 dar­ gestellt.
Von besonderem Vorteil kann es sein, den Scheitel- bzw. Um­ kehrpunkt des Grabens eher u-förmig auszubilden.
Ein derartiger Trench(Graben)-Drain-MOSFET ist leicht her­ stellbar, wenn die Gräben 31 wie in Fig. 5 dargestellt V- förmig ausgebildet sind, wobei ein sehr kleiner Winkel (Φ = ungefähr 5° bis 10°) verwendet wird. Dann können die Wände 30, 32 durch Ionenimplantation mit 0° Einfallswinkel mit ho­ her Genauigkeit und Gleichmäßigkeit belegt werden. Die n- und p-Dotierungen können aus der Grabenwand durch eine oder meh­ rere Hochtemperaturbehandlungen in das einkristalline Silizi­ um der Schichten 1 und 2 eingetrieben werden.
Wahlweise könnte auch nur jeweils eine Seitenwand, je nach Ausbildung der Gräben mit den Schichten 30 und 32 belegt werden.
Die Herstellung der Gräben 31 kann als erster Schritt, aber auch nach der Polysiliziumabscheidung erfolgen. Im letzteren Fall wird das Maskieren der Gräben 31 durch Öffnungen im Po­ lysilizium und dem Gateoxid durchgeführt. Die Zellen können dabei als Säulen ausgebildet sein aber die V-förmigen Gräben können auch alleinstehend sein.
Die Gräben 24, 31 können streifenförmig verlaufen und so die einzelnen Zellen eines MOSFET umgeben. Sie können aber auch kegelförmig ausgebildet sein und an den Kreuzungspunkten von in einer Matrix angeordneten Zellen eingebracht werden.
Selbstverständlich kann die Epitaxieschicht in allen Fällen sowohl vom n⁻- oder vom p⁻-Typ sein.
Zusammenfassend ist zu bemerken, daß durch die vorliegende Erfindung sowohl vertikale wie auch laterale MOSFETS mit niedrigem Durchlaßwiderstand Ron bei gleichzeitig hoher Sperrspannung vorgesehen werden können. Wesentlich ist die Ausbildung von paarweisen p- bzw. n-dotierten Bereichen, wel­ che strukturiert oder statistisch verteilt eingebracht sind, wobei vorzugsweise streifenförmiger Bereiche vorgesehen sind, die entlang des Strompfads der Laststrecke ausgebildet sind. Die vorliegende Erfindung ist dabei sowohl bei MOSFETS vom p- Kanal wie auch bei MOSFETS vom n-Kanal oder auch bei entspre­ chenden IGBT′s anwendbar.

Claims (12)

1. Durch Feldeffekt steuerbares Halbleiterbauelement mit
  • - einer Drainzone vom ersten Leitungstyp,
  • - wenigstens einer aus polykristallinem Silizium bestehenden Gateelektrode, wobei diese gegenüber der Drainzone isoliert ist,
  • - wenigstens einem in der Drainzone eingebrachten Sourcebe­ reich vom zweiten Leitungstyp,
dadurch gekennzeichnet, daß in der Drainzone (1, 2) Bereiche vom jeweils ersten und zweiten Lei­ tungstyp (7, 8; 9, 10; 11, 12; 13, 14; 28, 29) eingebracht sind, wobei Gesamtmenge der Dotierung der eingebrachten n- Bereiche (8, 9, 11, 14, 28) in etwa der Gesamtmenge der Do­ tierung der eingebrachten p-Bereiche (7, 10, 12, 13, 29) ent­ spricht.
2. Durch Feldeffekt steuerbares Halbleiterbauelement nach An­ spruch 1, dadurch gekennzeichnet, daß die Be­ reiche vom ersten und zweiten Leitungstyp (7, 8; 9, 10; 11, 12; 13, 14; 28, 29) in der Drainzone (1, 2) jeweils paarweise angeordnet sind.
3. Durch Feldeffekt steuerbares Halbleiterbauelement nach An­ spruch 1 oder 2, dadurch gekennzeichnet, daß die paar­ weise eingebrachten Bereiche vom ersten und zweiten Leitung­ styp (7, 8; 9, 10; 11, 12; 13, 14; 28, 29) in der Drainzone (1, 2) einen Abstand voneinander größer gleich 0 und kleiner gleich der Breite der Raumladungszone haben.
4. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß einem der Ansprüche 2 bis 3, dadurch gekennzeichnet, daß die paar­ weise angeordneten Bereiche (9, 10; 11, 12; 28, 29) jeweils streifen- oder fadenförmig ausgebildet sind.
5. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß einem der Ansprüche 2 bis 3, dadurch gekennzeichnet, daß die in der Drainzone eingebrachten Bereiche (7, 8; 13, 14; 28, 29) kugelförmig ausgebildet sind.
6. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß innerhalb der Drainzone (1, 2) ein Graben (24, 31) vorgesehen ist, der sich von der Oberfläche in die Drainzone (1, 2) erstreckt, wobei der Graben (24, 31) mit wenigstens einem Isolator aus­ gefüllt ist und der Graben (24, 31) einen ersten vertikal verlaufenden Randbereich (25, 30) aufweist, welcher minde­ stens teilweise vom ersten bzw. zweiten Leitungstyp dotiert ist und welcher mindestens teilweise von einem zweiten verti­ kal parallel verlaufenden Randbereich (26, 32) umgeben ist, der vom jeweils anderen Leitungstyp ist.
7. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß Anspruch 6, dadurch gekennzeichnet, daß die Grä­ ben (31) annähernd V-förmig ausgebildet sind.
8. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß Anspruch 7, dadurch gekennzeichnet, daß der Um­ kehrpunkt der Gräben (31) u-förmig ausgebildet ist.
9. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß der Iso­ lator eine Kommbination aus Isolationsmaterial und Polysili­ zium ist.
10. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß einem der Ansprüche 6 bis 9 dadurch gekennzeichnet, daß die Grä­ ben (24, 31) streifenförmig verlaufen.
11. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß einem der Ansprüche 6 bis 9 dadurch gekennzeichnet, daß die Grä­ ben (24, 31) kegelförmig ausgebildet sind.
DE19604043A 1996-02-05 1996-02-05 Durch Feldeffekt steuerbares Halbleiterbauelement Expired - Lifetime DE19604043C2 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE19604043A DE19604043C2 (de) 1996-02-05 1996-02-05 Durch Feldeffekt steuerbares Halbleiterbauelement
EP00112818A EP1039548B1 (de) 1996-02-05 1997-01-30 Durch Feldeffekt steuerbares Halbleiterbauelement
JP52803997A JP4047384B2 (ja) 1996-02-05 1997-01-30 電界効果により制御可能の半導体デバイス
EP03026265.3A EP1408554B1 (de) 1996-02-05 1997-01-30 Durch Feldeffekt steuerbares Halbleiterbauelement
EP97907035A EP0879481B1 (de) 1996-02-05 1997-01-30 Durch feldeffekt steuerbares halbleiterbauelement
DE59711481T DE59711481D1 (de) 1996-02-05 1997-01-30 Durch Feldeffekt steuerbares Halbleiterbauelement
US09/117,636 US6184555B1 (en) 1996-02-05 1997-01-30 Field effect-controlled semiconductor component
DE59707158T DE59707158D1 (de) 1996-02-05 1997-01-30 Durch feldeffekt steuerbares halbleiterbauelement
PCT/DE1997/000182 WO1997029518A1 (de) 1996-02-05 1997-01-30 Durch feldeffekt steuerbares halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19604043A DE19604043C2 (de) 1996-02-05 1996-02-05 Durch Feldeffekt steuerbares Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE19604043A1 true DE19604043A1 (de) 1997-08-07
DE19604043C2 DE19604043C2 (de) 2001-11-29

Family

ID=7784508

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19604043A Expired - Lifetime DE19604043C2 (de) 1996-02-05 1996-02-05 Durch Feldeffekt steuerbares Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE19604043C2 (de)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999023703A1 (de) * 1997-11-03 1999-05-14 Infineon Technologies Ag Hochspannungsfeste randstruktur für halbleiterbauelemente
DE19815907C1 (de) * 1998-04-08 1999-05-27 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
WO1999056321A1 (de) * 1998-04-23 1999-11-04 Infineon Technologies Ag Lateraler hochvolt-seitenwandtransistor
WO2000026968A1 (de) * 1998-10-29 2000-05-11 Roland Sittig Halbleiterbauelement mit hoher durchbruchsspannung
WO2000033385A1 (de) * 1998-11-27 2000-06-08 Infineon Technologies Ag Mos-feldeffekttransistor mit hilfselektrode
WO2000025364A3 (de) * 1998-10-26 2000-07-06 Infineon Technologies Ag Bipolares hochvolt-leistungsbauelement
DE19904103A1 (de) * 1999-02-02 2000-08-10 Siemens Ag IGBT mit verbesserter Durchlaßspannung
WO2001003193A1 (de) * 1999-07-03 2001-01-11 Robert Bosch Gmbh Halbleiterbauelement
EP1073110A1 (de) * 1999-07-28 2001-01-31 STMicroelectronics S.A. Verfahren zur Herstellung von unipolaren Anordnungen
DE19942677A1 (de) * 1999-09-07 2001-03-22 Infineon Technologies Ag Kompensationsbauelement und Verfahren zu dessen Herstellung
DE19942679C1 (de) * 1999-09-07 2001-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines hochvolttauglichen Randabschlusses bei einem nach dem Prinzip der lateralen Ladungskompensation vorgefertigten Grundmaterialwafer
DE19947020A1 (de) * 1999-09-30 2001-04-19 Infineon Technologies Ag Kompensationsbauelement mit variabler Ladungsbilanz
DE10052004C1 (de) * 2000-10-20 2002-02-28 Infineon Technologies Ag Vertikaler Feldeffekttransistor mit Kompensationszonen und Anschlüssen an einer Seite eines Halbleiterkörpers
DE10117802A1 (de) * 2001-04-10 2002-10-24 Bosch Gmbh Robert Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
US6504230B2 (en) 1999-09-07 2003-01-07 Infineon Technologies Ag Compensation component and method for fabricating the compensation component
EP1276156A1 (de) * 2001-07-13 2003-01-15 Abb Research Ltd. Hochleistungsbipolartransistor
US6630698B1 (en) 1998-09-02 2003-10-07 Infineon Ag High-voltage semiconductor component
US6674125B2 (en) 2001-04-10 2004-01-06 Robert Bosch Gmbh Semiconductor power component and a corresponding manufacturing method
EP1168455A3 (de) * 2000-06-30 2004-05-12 Kabushiki Kaisha Toshiba Leistungshalbleiter-Schaltelement
EP1261036A3 (de) * 2001-05-25 2004-07-28 Kabushiki Kaisha Toshiba Leistungs-MOSFET-Halbleiteranordnung und Verfahren zu deren Herstellung
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
US6825514B2 (en) 2001-11-09 2004-11-30 Infineon Technologies Ag High-voltage semiconductor component
WO2010142342A1 (en) * 2009-06-12 2010-12-16 Abb Research Ltd Power semiconductor device
US9190511B2 (en) 2005-07-27 2015-11-17 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10316710B3 (de) * 2003-04-11 2004-08-12 Infineon Technologies Ag Verfahren zur Herstellung eines eine Kompensationsstruktur aufweisenden Halbleiteiterkörpers

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Siemens Datenbuch 1993/94, S. 29 ff *

Cited By (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999023703A1 (de) * 1997-11-03 1999-05-14 Infineon Technologies Ag Hochspannungsfeste randstruktur für halbleiterbauelemente
US6870201B1 (en) 1997-11-03 2005-03-22 Infineon Technologies Ag High voltage resistant edge structure for semiconductor components
DE19815907C1 (de) * 1998-04-08 1999-05-27 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
WO1999056321A1 (de) * 1998-04-23 1999-11-04 Infineon Technologies Ag Lateraler hochvolt-seitenwandtransistor
US6507071B1 (en) 1998-04-23 2003-01-14 Siemens Aktiengesellschaft Lateral high-voltage sidewall transistor
US6630698B1 (en) 1998-09-02 2003-10-07 Infineon Ag High-voltage semiconductor component
US6960798B2 (en) 1998-09-02 2005-11-01 Infineon Technologies Ag High-voltage semiconductor component
US6894329B2 (en) 1998-09-02 2005-05-17 Infineon Technologies Ag High-voltage semiconductor component
US6803609B1 (en) 1998-10-26 2004-10-12 Infineon Technologies Ag Bipolar high-voltage power component
WO2000025364A3 (de) * 1998-10-26 2000-07-06 Infineon Technologies Ag Bipolares hochvolt-leistungsbauelement
US6525374B1 (en) 1998-10-29 2003-02-25 Infineon Technologies Ag Semiconductor component with a high breakdown voltage
DE19849902A1 (de) * 1998-10-29 2000-05-11 Roland Sittig Halbleiterbauelement
WO2000026968A1 (de) * 1998-10-29 2000-05-11 Roland Sittig Halbleiterbauelement mit hoher durchbruchsspannung
WO2000033385A1 (de) * 1998-11-27 2000-06-08 Infineon Technologies Ag Mos-feldeffekttransistor mit hilfselektrode
US6362505B1 (en) 1998-11-27 2002-03-26 Siemens Aktiengesellschaft MOS field-effect transistor with auxiliary electrode
DE19904103B4 (de) * 1999-02-02 2005-04-14 Infineon Technologies Ag IGBT mit verbesserter Durchlaßspannung
DE19904103A1 (de) * 1999-02-02 2000-08-10 Siemens Ag IGBT mit verbesserter Durchlaßspannung
WO2001003193A1 (de) * 1999-07-03 2001-01-11 Robert Bosch Gmbh Halbleiterbauelement
FR2797094A1 (fr) * 1999-07-28 2001-02-02 St Microelectronics Sa Procede de fabrication de composants unipolaires
EP1073110A1 (de) * 1999-07-28 2001-01-31 STMicroelectronics S.A. Verfahren zur Herstellung von unipolaren Anordnungen
US6590240B1 (en) 1999-07-28 2003-07-08 Stmicroelectronics S.A. Method of manufacturing unipolar components
DE19942677A1 (de) * 1999-09-07 2001-03-22 Infineon Technologies Ag Kompensationsbauelement und Verfahren zu dessen Herstellung
US6504230B2 (en) 1999-09-07 2003-01-07 Infineon Technologies Ag Compensation component and method for fabricating the compensation component
US6607972B2 (en) 1999-09-07 2003-08-19 Infineon Technologies Ag Method for producing an edge termination suitable for high voltages in a basic material wafer prefabricated according to the principle of lateral charge compensation
DE19942679C1 (de) * 1999-09-07 2001-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines hochvolttauglichen Randabschlusses bei einem nach dem Prinzip der lateralen Ladungskompensation vorgefertigten Grundmaterialwafer
DE19942677C2 (de) * 1999-09-07 2001-08-16 Infineon Technologies Ag Kompensationsbauelement und Verfahren zu dessen Herstellung
DE19947020B4 (de) * 1999-09-30 2006-02-23 Infineon Technologies Ag Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren
US6639272B2 (en) 1999-09-30 2003-10-28 Infineon Technologies Ag Charge compensation semiconductor configuration
DE19947020A1 (de) * 1999-09-30 2001-04-19 Infineon Technologies Ag Kompensationsbauelement mit variabler Ladungsbilanz
EP1168455A3 (de) * 2000-06-30 2004-05-12 Kabushiki Kaisha Toshiba Leistungshalbleiter-Schaltelement
US6750508B2 (en) 2000-06-30 2004-06-15 Kabushiki Kaisha Toshiba Power semiconductor switching element provided with buried electrode
DE10052004C1 (de) * 2000-10-20 2002-02-28 Infineon Technologies Ag Vertikaler Feldeffekttransistor mit Kompensationszonen und Anschlüssen an einer Seite eines Halbleiterkörpers
US6674125B2 (en) 2001-04-10 2004-01-06 Robert Bosch Gmbh Semiconductor power component and a corresponding manufacturing method
DE10117802A1 (de) * 2001-04-10 2002-10-24 Bosch Gmbh Robert Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
DE10117801B4 (de) * 2001-04-10 2005-12-22 Robert Bosch Gmbh Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
WO2002084743A1 (de) * 2001-04-10 2002-10-24 Robert Bosch Gmbh Mis-halbleiterleistungsbauelement und entsprechendes herstellungsverfahren
US7084438B2 (en) 2001-04-10 2006-08-01 Robert Bosch Gmbh Metal insulator power semiconductor component (MIS) and a method for producing the same
EP1261036A3 (de) * 2001-05-25 2004-07-28 Kabushiki Kaisha Toshiba Leistungs-MOSFET-Halbleiteranordnung und Verfahren zu deren Herstellung
US7226841B2 (en) 2001-05-25 2007-06-05 Kabushiki Kaisha Toshiba Power MOSFET semiconductor device and method of manufacturing the same
EP1276156A1 (de) * 2001-07-13 2003-01-15 Abb Research Ltd. Hochleistungsbipolartransistor
US6825514B2 (en) 2001-11-09 2004-11-30 Infineon Technologies Ag High-voltage semiconductor component
US6828609B2 (en) 2001-11-09 2004-12-07 Infineon Technologies Ag High-voltage semiconductor component
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
US9190511B2 (en) 2005-07-27 2015-11-17 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
WO2010142342A1 (en) * 2009-06-12 2010-12-16 Abb Research Ltd Power semiconductor device

Also Published As

Publication number Publication date
DE19604043C2 (de) 2001-11-29

Similar Documents

Publication Publication Date Title
DE19604043C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE4324481C2 (de) Transistor-Halbleitervorrichtung und Herstellungsverfahren
DE69512021T2 (de) DMOS-Anordnung-Struktur und Verfahren zur Herstellung
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
EP1160871B1 (de) Ladungskompensationshalbleiteranordnung und Verfahren zu deren Herstellung
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE19828191C1 (de) Lateral-Hochspannungstransistor
DE3122768C2 (de)
DE19743342C2 (de) Feldeffekttransistor hoher Packungsdichte und Verfahren zu seiner Herstellung
DE102018203693A1 (de) Halbleitervorrichtung
DE19943143A1 (de) Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung
DE69518653T2 (de) MOS-Technologie-Leistungsanordnung in integrierter Struktur
EP1114466A1 (de) Hochspannungs-halbleiterbauelement
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102011080351A1 (de) Halbleitereinrichtung mit einer lateralen Diode
DE102009029643B4 (de) MOS-Transistor mit erhöhter Gate-Drain-Kapazität und Verfahren zur Herstellung
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE19604044C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

R071 Expiry of right