Aufgabe der vorliegenden Erfindung
ist es, eine insbesondere auf einem Chip einfach realisierbare Möglichkeit
anzugeben, wie eine elektronische Schaltung mit einer Zeitbasis
oder einem Zeitmaßstab
versehen werden kann.
Diese Aufgabe wird mit dem Halbleiterbauelement
als Verzögerungselement
mit den Merkmalen des Anspruches 1 bzw. 4 gelöst. Ausgestaltungen ergeben
sich aus den abhängigen
Ansprüchen.
Der elektronische Zeitmaßstab wird
erfindungsgemäß mit einem
Halbleiterbauelement gebildet, das eine Transistorstruktur mit Floating-Gate-Elektrode
aufweist. Das Bauelement wird so betrieben, daß die Transistorstruktur nach
Art einer Floating-Gate-Zelle eines Halbleiterspeichers aufgeladen
wird. Der Vorgang des Ladens (Programmieren) erfolgt in einer Weise,
die den Ladevorgang ein bestimmtes vorgegebenes Zeitintervall andauern läßt. Bei
besonderen Ausgestaltungen des Bauelementes kann die Floating-Gate-Elektrode
mit einem Leckstrompfad versehen sein, der zu einem Ausgleich der
elektrischen Potentiale zwischen der Floating-Gate-Elektrode und
benachbarten Leitern führt, so
daß die
Transistorstruktur ebenfalls über
einen bestimmten Zeitraum hinweg allmählich entladen wird, was ohne
anliegende Spannungsversorgung geschehen kann. Eine besonders vorteilhafte
Ausgestaltung sieht eine Doppelstruktur aus zwei Floating-Gate-Transistoren
vor, bei denen die Floating-Gate-Elektrode des einen Transistors
mit der Kontroll-Gate-Elektrode des anderen Transistors leitend
verbunden ist. Bei dieser Ausgestaltung des Bauelementes wird nach
dem Laden der ersten Transistorstruktur die zweite Transistorstruktur
während eines
bestimmten Zeitintervalles über
die Floating-Gate-Elektrode der ersten Transistorstruktur aufgeladen,
was ohne anliegende Spannungsversorgung geschehen kann.
Es folgt eine genauere Beschreibung
von bevorzugten Beispielen des erfindungsgemäßen Halbleiterbauelementes
und dessen Verwendung anhand der beigefügten 1 bis 3.
1 zeigt
den Querschnitt durch ein als Zeitmaßstab verwendbares Halbleiterbauelement.
2 zeigt
ein Diagramm, in dem die Einsatzspannung einer Floating-Gate-Zelle über der
Zeit aufgetragen ist.
3 zeigt
den in 1 markierten
Schnitt für
ein besonders bevorzugtes Ausführungsbeispiel.
1 zeigt
im Querschnitt eine Transistorstruktur eines Halbleiterbauelementes,
das erfindungsgemäß als Zeitbasis
oder Zeitmaßstab
verwendet werden kann. Es ist darin eine an sich bekannte Struktur
eines Feldeffekttransistors im Prinzip in herkömmlicher Weise ausgebildet.
Vorzugsweise befinden sich die Source/Drain-Bereiche 3 in
einer dotierten Wanne 2 eines Substrates 1, z.B.
einem Halbleiterkörper.
Zwischen den Source/Drain-Bereichen 3 ist der Kanalbereich 4 als
dotierter Bereich an der Oberseite des Halbleitermateriales ausgebildet. Die
sich bei Anliegen elektrischer Spannungen zwischen den Source/Drain-Bereichen
und einer Steuerelektrode einstellende Ladungsträgerdrift, ist durch die schräge gestrichelte
Linie angedeutet. Über
dem Kanalbereich und von diesem durch ein unteres Zwischendielektrikum 7 getrennt
befindet sich eine untere Elektrode 5, die ohne elektrischen
Anschluß als Floating-Gate-Elektrode
ausgebildet ist. Über
der unteren Elektrode 5 und davon durch ein oberes Zwischendielektrikum 8 getrennt
befindet sich eine obere Elektrode 6, die als Kontroll-Gate-Elektrode
dieser Transistorstruktur vorgesehen und mit einem elektrischen
Anschluß 9 versehen
ist. Die elektrischen Anschlüsse,
die durch aufgebrachte Metallisierungen als Kontakte sowie durch
Leiterbahnen oder Kontaktlochfüllungen
oder dergleichen gebildet sind, können in der von Halbleiterbauelementen
an sich bekannten Weise ausgebildet sein und sind in 1 nur schematisch als Anschlüsse dargestellt.
Das Design (Dimensionierung, Dotierungskonzentrationen und dergleichen)
dieser Transistorstruktur kann weitgehend übereinstimmend mit herkömmlichen
Strukturen einer Floating-Gate-Zelle
gewählt
sein.
Eine Floating-Gate-Zelle besitzt
eine Kennlinie, die die jeweilige Drainstromstärke in Abhängigkeit von einer an der Floating-Gate-Elektrode
anliegenden Gatespannung wiedergibt, die den Kanal letztlich steuert.
Wird die Zelle mittels einer an die Kontroll-Gate-Elektrode angelegten
Spannung geladen oder entladen, werden Ladungsträger auf die Floating-Gate-Elektrode gebracht
oder von der Floating-Gate-Elektrode heruntergebracht, und es ändert sich
die an der Floating-Gate-Elektrode
anliegende Spannung, so daß der
Drainstrom bei einer zwischen den Source/Drain-Bereichen 3 anliegenden
Spannung entsprechend der Steuerung des Kanales geändert wird.
Wählt man
einen Drainstrom im ansteigenden Bereich dieser Kennlinie, so ist
eine Mindest-Gatespannung erforderlich, damit dieser Drainstrom
erreicht wird. Diese zu dem gewählten
Drainstrom erforderliche Mindest-Gatespannung kann als Einsatzspannung
VTH der Zelle definiert werden. Das an der
Floating-Gate-Elektrode anliegende Potential wird mit einer Hochspannung,
die an die Kontroll-Gate-Elektrode 6 angelegt wird und
typisch im Bereich von 15–20
Volt liegt, geändert,
d. h. die Floating-Gate-Zelle wird geladen (programmiert) oder entladen
(gelöscht).
Damit ändert
sich ihre Einsatzspannung abhängig
von der Zeitdauer, während
der diese Hochspannung anliegt.
Der Ladevorgang der Floating-Gate-Zelle soll
bei den üblichen
Anwendungen derartiger Zellen möglichst
rasch erfolgen. Bei dem erfindungsgemäßen Bauelement wird jedoch
dafür gesorgt,
daß die Änderung
des elektrischen Potentiales, das an der Floating-Gate-Elektrode
anliegt, über
ein bestimmtes Zeitintervall hinweg erfolgt, bevor die in der angegebenen
Weise definierte Einsatzspannung erreicht ist. Erfindungsgemäß wer den
daher die an den Source/Drain-Bereichen 3 und an der oberen
Elektrode 6 angelegten Potentiale so gewählt, daß sich innerhalb einer
vorgegebenen, nicht zu kurzen Zeit auf der unteren Elektrode 5,
die als Floating-Gate-Elektrode den Kanalbereich 4 der
Transistorstruktur steuert, ein bestimmtes Potential einstellt.
Anhand des Drainstromes kann kontrolliert werden, ob das Potential
bereits erreicht ist und somit der Ladevorgang bereits eine vorgegebene
Mindestzeit andauert. Durch Anlegen von Spannungen und Messen von
Spannungen und/oder Strömen
kann daher auf einfache Weise der Ablauf eines bestimmten vorgegebenen
Zeitintervallen kontrolliert werden.
Falls das Halbleiterbauelement die
Eigenschaften einer nichtflüchtigen
Floating-Gate-Zelle besitzt, kann erfindungsgemäß im Unterschied zum Betrieb
herkömmlicher
Floating-Gate-Zellen mit den nachfolgend beschriebenen Maßnahmen
der Zeitmaßstab
eines Auf- oder Entladevorgangs festgelegt werden. Diese Maßnahmen
werden anhand des in 2 dargestellten
Diagrammen beschrieben, in dem über
der Zeit t die an der unteren Elektrode 5 anliegende Spannung
V aufgetragen ist. Als Schwellwert ist in dem Diagramm als Waagrechte
die Linie der Einsatzspannung VTH eingetragen.
Die eingezeichnete Kurvenschar, die mit der an der oberen Elektrode 6 anliegenden
Ladespannung parametrisiert ist, gibt als Beispiele drei Kurvenverläufe für Ladespannungen
von 15 V, 14 V und 13 V an. Je niedriger die Ladespannung ist, um
so länger
dauert es, bis die Einsatzspannung VTH erreicht
wird. Wählt
man die für
den Ladevorgang einer solchen Zelle übliche Hochspannung von 15
V als Ladespannung, kann man die Ladezeit dadurch verlängern, daß man den Programmiervorgang
in kurze Ladeabschnitte zerlegt, indem man die Ladespannung nur
jeweils über kurze
Zeitintervalle anlegt, zwischen denen Pausen eingelegt werden. In 2 ist dieser intermittierende Ladevorgang
durch die Pfeile 11, die im Abstand zueinander angeordnet
sind, angedeutet. Der Arbeitspunkt 10 der Transistorstruktur
wird auf diese Weise erst zu einem späteren Zeitpunkt erreicht, als der
eingezeichneten Kurve zum Parameter der Ladespannung 15 V entspräche. Zum
anderen kann die Ladespannung geeignet herabgesetzt werden, so daß der Arbeitspunkt
(Schnittpunkt der Kurve mit der Geraden zur Spannung VTH erst
entsprechend später, nämlich bei
dem Pfeil 12 in dem Diagramm der 2, erreicht wird.
Die Programmierzeit ändert sich
typisch um den Faktor 2 für
je 0,3 V, um die die Ladespannung vermindert wird; die Einteilung
der Zeitachse in dem Diagramm der 2 ist
etwa logarithmisch, aber nicht maßstabsgetreu. Mit den angegebenen
Maßnahmen
ist ein sehr weiter Bereich der Ladezeiten realisierbar. Diese Zeiten
reichen z.B. aus, um die elektronische Schaltung auf einem Chip
zwischen zwei zugelassenen Zugriffen ausreichend lange zu blockieren
oder ein Intervall zu definieren, innerhalb dessen nur eine bestimmte
Anzahl von Zugriffen erlaubt ist. Der Ladevorgang kann während des
Ablaufs der Nutzung der elektronischen Schaltung, dabei auch evtl.
in mehreren Teilschritten, oder vor oder nach der Nutzung erfolgen.
Erst wenn das Ende dieses Aufladevorganges mit dem Erreichen der
vorgegebenen Einsatzspannung festgestellt wird, wird die erneute
Nutzung der Schaltung ermöglicht
oder zumindest ein neuer Zugriffsversuch ermöglicht.
Für
den Anwender ist es unter Umständen am
günstigsten,
wenn der Ladevorgang parallel während
der Benutzung der elektronischen Schaltung abläuft. Wird die Nutzung der Schaltung
unterbrochen, kann das bei der nächsten
Inbetriebnahme detektiert werden, da die Transistorstruktur des
erfindungsgemäßen Bauelementes
nicht vollständig
geladen ist. In diesem Fall muß die
vollständige
Aufladung abgewartet werden, bis erneut auf die Schaltung zugegriffen
werden kann. Der neutrale Zustand der Transistorstruktur, der sich
z.B. mittels UV-Bestrahlung
herstellen läßt, entspricht
dem Zustand vor dem Ladevorgang. Eine Bestrahlung mittels UV hat daher
ein Zurücksetzen
(Reset) des Ladevorganges und damit des abzuwartenden Zeitintervalles
zur Folge.
Falls der Zeitmaßstab mit der an der oberen Elektrode
anliegenden Hochspannung gesteuert wird, kann die Spannung an der
Transistorstruktur begrenzt werden. Das geschieht dadurch, daß die dotierten
Bereiche, insbesondere der Kanalbereich 4, so hoch dotiert
werden, daß eine
an der oberen Elektrode 6 anliegende Durchbruchspannung,
bei der die untere Elektrode 5 mit dem Halbleitermaterial darunter über einen
Durchbruch durch das untere Zwischendielektrikum 7 kurzgeschlossen
wird, deutlich unter der Spannung liegt, die üblicherweise für das Laden
von Floating-Gate-Zellen verwendet wird und möglicherweise auch für entsprechende
Zellen der zu schützenden
elektronischen Schaltung eingesetzt wird. Auf diese Weise kann sichergestellt
werden, daß das
abzuwartende Zeitintervall nicht durch Anlegen einer höheren Spannung
von außen
verkürzt
werden kann. Für
eine zusätzliche
Sicherung können
die Zuleitungen und der Anschluß der
für die obere
Elektrode vorgesehenen Ladespannung mit verdeckten Verdrahtungen
(Kontakten und Leiterbahnen) ausgeführt sein.
Für
den beschriebenen Zeitmaßstab
genügt es,
wenn als Bauelement eine herkömmliche
Floating-Gate-Zelle entsprechend den voranstehenden Angaben verwendet
wird. Bauelemente, die eine spezielle, an die Erfindung angepaßte Struktur
besitzen, sind aber in besonderer Weise als Zeitmaßstab geeignet.
Ein erfindungsgemäßes Bauelement,
das sich in der Funktionsweise grundsätzlich von einer Floating-Gate-Zelle
unterscheidet, erhält
man, wenn in der Bauelementstruktur, die als Beispiel in 1 gezeigt ist, das untere
Zwischendielektrikum 7 oder das obere Zwischendielektrikum 8 oder
das untere Zwischendielektrikum 7 und das obere Zwischendielektrikum 8 besonders
dünn ist
bzw. sind, und zwar so dünn,
daß Leckstrompfade
von der unteren Elektrode 5 zu dem Halbleitermaterial bzw.
zu der oberen Elektrode ausgebildet sind. Es handelt sich dann um eine
flüchtige
Floating-Gate-Zelle.
Diese Zelle wird zunächst vollständig aufgeladen,
dann von der Ladespannung getrennt und einem nachfolgenden, von
selbst ablaufenden Entladevorgang ausgesetzt. Infolge eines Ladungsträgerstromes über den
Leckstrompfad reduziert sich allmählich die elektrische Spannung
zwischen der unteren Elektrode und dem Kanalbereich. Die Transistorstruktur
entlädt
sich daher während
einer durch die Dicke des jeweiligen Zwischendielektrikums einstellbaren
Zeitspanne. Das Bauelement funktioniert daher im Prinzip wie ein
Kurzzeitmesser, den man aufziehen kann und der dann bis zu einer
Stopposition abläuft.
Dafür kann
insbesondere vorzugsweise eine Transistorstruktur verwendet werden,
die an sich von einer Floating-Gate-Tunneloxid-Zelle (FLOTOX-EEPROM-Zelle)
bekannt ist. Bei einer solchen Zelle wird als unteres Zwischendielektrikum 7 ein
Oxid verwendet und als oberes Zwischendielektrikum 8 häufig die Schichtfolge
Oxid-Nitrid-Oxid (ONO). Es kann bei dieser Struktur erfindungsgemäß das untere
Zwischenoxid (Tunneloxid) besonders dünn sein, oder von der Schichtfolge
des oberen Zwischendielektrikums sind die Nitridschicht und eine
Oxidschicht weggelassen. Eine solche Transistorstruktur verliert mit
einer durch die Dicke des Zwischenoxids vorgegebenen Leckrate die
die Gatespannung erzeugende Ladung. Mit einer dadurch entsprechend
vorgegebenen Zeitkonstante entleert sich diese Zelle daher von selbst.
Die geforderte Sicherungsfunktion wird ausgeübt, indem der Zugriff auf die
abzusichernde Schaltung erst freigegeben wird, wenn dieser Entladevorgang
ausreichend weit fortgeschritten ist.
Ein Vorteil dieses Ausführungsbeispiels
besteht darin, daß die
Zeituhr auch läuft,
während
das erfindungsgemäße Bauelement
und die damit bestückte
Schaltung nicht an eine elektrische Spannung angeschlossen sind.
Das bietet insbesondere den Vorteil, daß die damit einstellbaren Zeitintervalle deutlich
größer gewählt werden
können,
ohne daß die
Nutzung der Schaltung dadurch zusätzlich beeinträchtigt würde. Es
sind Ladezeiten von Bruchteilen von Sekunden bis zu einigen Stunden
realisierbar. Der Ladungsverlust kann zwar durch eine Be strahlung
mit UV-Licht beschleunigt werden; es bietet sich aber die Möglichkeit,
eine zweite Transistorstruktur vorzusehen, deren Eigenschaften mit
denen des erfindungsgemäßen Bauelementes
verglichen werden. Dieses Referenzbauelement kann z.B. eine nichtflüchtige Floating-Gate-Zelle
sein, die ebenfalls aufgeladen wird, aber ihre Ladung nicht oder
allenfalls sehr langsam verliert. Bei einer Manipulation der Bauelemente
durch UV-Bestrahlung wird aber auch diese Referenzzelle entladen.
wird bei einem Vergleich der Zellen daher festgestellt, daß beide
auf demselben Entladeniveau sind, kann das als Indiz dafür gewertet
werden, daß die
Bauelemente in unzulässiger
Weise manipuliert wurden.
In 3 ist
ein Querschnitt durch ein bevorzugtes weiteres Ausführungsbeispiel
des Bauelementes gezeichnet, der der in 1 markierten Schnittrichtung entspricht.
Wie bei dem vorhergehenden Ausführungsbeispiel
läuft bei
diesem Bauelement ein den Zeitmaßstab liefernder Vorgang ab, während das
Bauelement von einer Spannungsversorgung getrennt sein kann. Hier
handelt es sich aber nicht notwendig um den Entladevorgang, sondern vorzugsweise
um den Ladevorgang einer Transistorstruktur. Bei diesem Ausführungsbeispiel
sind zwei Transistorstrukturen nach Art von Floating-Gate-Zellen
vorhanden, die vorzugsweise in dem Substrat 1 nebeneinander
angeordnet sind. In 3 sind
entsprechend ein erster Kanalbereich 4 und ein zweiter Kanalbereich 14 dargestellt.
Darüber
sind jeweils eine erste untere Elektrode 5 und eine erste
obere Elektrode 6 bzw. eine zweite untere Elektrode 15 und eine
zweite obere Elektrode 16 angeordnet, die von dem Halbleitermaterial
und voneinander durch ein erstes unteres Zwischendielektrikum 7,
ein erstes oberes Zwischendielektrikum 8, ein zweites unteres Zwischendielektrikum 17 und
ein zweites oberes Zwischendielektrikum 18 elektrisch isoliert
sind. Die unteren Zwischendielektrika 7, 17 sind
zum Laden der beiden Floating-Gate-Zellen ausreichend dünn und z.B.
durch ein Tunneloxid gebildet. Die als Floating-Gate-Elektrode vorgesehene
erste untere Elektrode 5 ist elektrisch leitend mit der
als Kontroll-Gate-Elektrode vorgesehenen zweiten oberen Elektrode 16 verbunden.
Vorzugsweise ist das zweite untere Zwischendielektrikum 17 etwas
dünner
ausgebildet als das erste untere Zwischendielektrikum 7.
Die erste Zelle wird aufgeladen,
indem an die als erste Kontroll-Gate-Elektrode vorgesehene erste obere
Elektrode 6 eine übliche
Hochspannung zum Laden der Zelle angelegt wird. Das Aufladen geschieht
daher in relativ kurzer Zeit, vergleichbar mit dem Laden herkömmlicher
Floating-Gate-Zellen. Wenn sich die erste untere Elektrode 5 als
Floating-Gate-Elektrode auf dem dem geladenen Zustand entsprechenden
Potential befindet, befindet sich auch die damit elektrisch leitend
verbundene zweite obere Elektrode 16 auf diesem Potential.
Die zweite obere Elektrode 16 wirkt dann als auf hohes Potential
gelegte Kontroll-Gate-Elektrode der zweiten Zelle und lädt diese
ebenfalls auf. Da die erste untere Elektrode nicht auf die volle
Hochspannung, die beim Laden an die erste obere Elektrode 6 angelegt
wird, aufgeladen wird, läuft
der Ladevorgang der zweiten Zelle langsamer ab, und es dauert länger, bis die
Einsatzspannung der zweiten Zelle erreicht wird. Damit die zweite
Zelle geladen wird, ohne daß sich die
erste Zelle über
das erste untere Zwischendielektrikum 7 entlädt, wird
das zweite untere Zwischendielektrikum 17 vorzugsweise
wesentlich dünner
hergestellt. Beim Ladevorgang der ersten Zelle muß unter Umständen unterhalb
des Tunnelfensters der zweiten Zelle, d.h. unterhalb des zweiten
Kanalbereichs 14 der zweiten Transistorstruktur, eine Kompensationsspannung
angelegt werden, die verhindert, daß die zweite Zelle bereits
zusammen mit der ersten Zelle aufgeladen wird.
Bei der nächsten Nutzung des Bauelementes
als Zeitmaßstab
sind beide Zellen zunächst
geladen. Es wird dann in umgekehrter Weise vorgegangen, indem die
erste Zelle durch ein kurzzeitiges Anlegen einer geeigneten Spannung
an die erste obere Elektrode 6 entladen wird und anschließend in
dem langsamer ablaufenden Vorgang auch die zweite Zelle entladen
wird. Die ser langsame Entladevorgang kann ebenfalls als Zeitmaßstab herangezogen
werden. Über
eine geeignete Einrichtung der Schaltung, z.B. über ein sogenanntes und an
sich bekanntes Flag-Bit, kann protokolliert werden, ob der Lade-
oder Entladevorgang abgewartet und bewertet werden muß. Die Anwendungsgmöglichkeiten
und die Sicherung gegen Manipulation mit UV-Bestrahlung entsprechen
denen des vorhergehend beschriebenen Ausführungsbeispiels.
Der Vorteil der erfindungsgemäßen Verwendung
einer an sich bekannten Floating-Gate-Zelle als Zeitmaßstab ist
vorrangig darin zu sehen, daß in
den zu schützenden
Schaltungen, insbesondere auf den IC-Chips, in der Regel ohnehin
nichtflüchtige
Speicherzellen vorhanden sind, so daß im Rahmen der üblichen
Herstellungsverfahren ohne wesentlichen zusätzlichen Aufwand weitere derartige
Zellen speziell zur Verwendung als Zeitmaßstab hergestellt werden können. Wie
dargelegt, läßt sich
erreichen, daß der
Lade- und Entladevorgang nicht künstlich
beschleunigt werden kann. Wenn die Zelle durch den temperaturunabhängigen Fowler-Nordheim-Tunnelstrom
aufgeladen oder entladen wird, kann auch ein Aufheizen des Chips
diesen Vorgang nicht beschleunigen. Die beschriebenen speziellen
Ausführungsformen
der Bauelemente haben zudem den Vorteil, daß die eigentliche Zeitmessung
passiv, d.h. ohne angeschlossene Spannungsversorgung, abläuft.