[go: up one dir, main page]

DE19830332A1 - Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld - Google Patents

Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld

Info

Publication number
DE19830332A1
DE19830332A1 DE19830332A DE19830332A DE19830332A1 DE 19830332 A1 DE19830332 A1 DE 19830332A1 DE 19830332 A DE19830332 A DE 19830332A DE 19830332 A DE19830332 A DE 19830332A DE 19830332 A1 DE19830332 A1 DE 19830332A1
Authority
DE
Germany
Prior art keywords
zone
areas
vertical
semiconductor body
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19830332A
Other languages
English (en)
Other versions
DE19830332C2 (de
Inventor
Gerald Deboy
Heinz Mitlehner
Jenoe Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE19830332A priority Critical patent/DE19830332C2/de
Priority to KR1020017000132A priority patent/KR20010074650A/ko
Priority to PCT/DE1999/002039 priority patent/WO2000002250A1/de
Priority to EP99944266A priority patent/EP1095408A1/de
Priority to JP2000558555A priority patent/JP2002520816A/ja
Publication of DE19830332A1 publication Critical patent/DE19830332A1/de
Priority to US09/756,539 priority patent/US6847091B2/en
Application granted granted Critical
Publication of DE19830332C2 publication Critical patent/DE19830332C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Die Erfindung betrifft ein vertikales Halbleiterbauelement mit einem Halbleiterkörper (1, 2) des einen Leitungstyps, in dessen Oberflächenbereich wenigstens eine Zone (4) des zum einen Leitungstyp entgegengesetzten, anderen Leitungstyps eingebettet ist, und mit Gebieten (8) des anderen Leitungstyps, die im Halbleiterkörper (1, 2) in einer im wesentlichen parallel zu der Oberfläche des Oberflächenbereichs verlaufenden Ebene vorgesehen sind. Die Gebiete (8) sind dabei so hoch dotiert, daß sie bei anliegender Spannung an Ladungsträgern nicht ausräumbar sind.

Description

Die Erfindung betrifft ein vertikales Halbleiterbauelement mit einem Halbleiterkörper des einen Leitungstyps, in dessen Oberflächenbereich wenigstens eine Zone des zum einen Lei­ tungstyp entgegengesetzten, anderen Leitungstyps eingebettet ist, und mit Gebieten des anderen Leitungstyps, die im Halb­ leiterkörper in einer im wesentlichen parallel zu der Ober­ fläche des Oberflächenbereiches verlaufenden Ebene vorgesehen sind. Bei derartigen Halbleiterbauelementen kann es sich ins­ besondere um n- oder p-Kanal-MOSFETs (MOS-Feldeffekttransi­ storen), IGBTs (Bipolartransistoren mit isoliertem Gate), JFETs (Junction- bzw. Übergangs- Feldeffekttransistoren), GTOs oder Dioden handeln.
Eine Schottky-Diode, in deren Halbleiterkörper des einen Lei­ tungstyps zur Erhöhung der Sperrspannung floatende Gebiete des anderen Leitungstyps eingebettet sind, ist aus US 4 134 123 bekannt. Außerdem sind aus IEEE Electron Device Letters, Bd. 18, Nr. 12, Dezember 1997, Seiten 589 bis 591, MOSFETs aus SiC mit hoher Durchbruchfeldstärke und niedrigem Einschaltwiderstand bekannt.
Es ist Aufgabe der vorliegenden Erfindung, ein vertikales Halbleiterbauelement zu schaffen, das sich durch eine deutli­ che Reduktion des elektrischen Oberflächenfeldes bei gleich­ zeitiger Verbesserung der lateralen Stromverteilung und der Widerstands- bzw. Durchlaßcharakteristik auszeichnet.
Diese Aufgabe wird bei einem vertikalen Halbleiterbauelement der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß die Gebiete so hoch dotiert sind, daß sie bei anliegender Spannung in Sperrichtung und in Durchlaßrichtung des mit der Zone des anderen Leitungstyps gebildeten pn-Überganges an La­ dungsträgern nicht ausräumbar sind. Die Gebiete können dabei floatend sein oder teilweise bzw. alle auf festem Potential liegen.
Durch den Einbau der nicht ausräumbaren, vorzugsweise floa­ tenden Gebiete mit Dotierstoffen mit einem zum Halbleiterkör­ per entgegengesetztem Leitungstyp, also beispielsweise durch den Einbau von p-leitenden Gebieten in einen n-leitenden Halbleiterkörper, läßt sich eine wirksame Reduktion des elek­ trischen Oberflächenfeldes erzielen. Dies ist besonders bei einem aus SiC bestehenden Halbleiterkörper von Vorteil, da bei diesem Halbleitermaterial infolge dessen sehr hoher Volu­ mendurchbruchsfeldstärke (ca. 2 MV/cm im Vergleich zu ca. 250 kV/cm bei Si) eine Reduktion des Oberflächenfeldes im Be­ reich thermischer Oxide (Siliziumdioxid etwa 8 MV/cm) notwen­ dig ist, um auch bei geringen Oxiddicken die maximale Blockierfähigkeit von hieraus hergestellten Halbleiterbauelemen­ ten, beispielsweise Transistoren, ausnutzen zu können.
In einer Weiterbildung der Erfindung ist vorgesehen, daß der vertikale Abstand zwischen der Zone des anderen Leitungstyps und den vorzugsweise floatenden Gebieten derart gewählt ist, daß das vertikale Linienintegral zwischen dem von der Ober­ fläche der Zone des anderen Leitungstyps abgewandten unteren Rand dieser Zone und dem dieser Zone zugewandten oberen Rand der vorzugsweise floatenden Gebiete über der Dotierung unter­ halb der vom Material des Halbleiterkörpers abhängigen Durch­ bruchsladung bleibt. Bei einem aus Si bestehenden Halbleiter­ körper bleibt das Linienintegral also unterhalb 2.1012 La­ dungsträgern cm-2. Andere mögliche Halbleitermaterialien sind z. B. Ge, GaAs und - wie bereits erwähnt wurde - vor allem SiC.
Eine andere Weiterbildung der Erfindung besteht darin, daß die vorzugsweise floatenden Gebiete punkt-, streifen- oder gitterförmig ausgebildet sind. Dadurch wird der Majoritätsla­ dungsträgerstrom beispielsweise in der Driftstrecke eines vertikalen Leistungs-MOSFETS möglichst wenig beeinflußt. Bei einem solchen Transistor können diese Gebiete gegebenenfalls auch an einigen Stellen mit der auf Source-Potential liegen­ den Wanne des Transistors verbunden werden. Dadurch läßt sich eine deutliche Reduktion des elektrischen Oberflächenfeldes in den zwischen den jeweiligen Wannen liegenden Bereichen er­ reichen.
Die Erfindung ermöglicht eine deutliche Erhöhung der Dotie­ rungskonzentration "oberhalb" der vorzugsweise floatenden Ge­ biete, also zwischen diesen und der Oberfläche des Halblei­ terkörpers. Diese Erhöhung der Dotierung bedingt eine homoge­ ne Stromverteilung und eine Reduktion des Einschaltwiderstan­ des. Bei einem aus SiC bestehenden Halbleiterkörper kann ohne weiteres thermisches SiO2 als Gateisolation infolge des ver­ ringerten Oberflächenfeldes eingesetzt werden.
Das erfindungsgemäße Halbleiterbauelement ist beispielsweise durch Implantation der vorzugsweise floatenden Gebiete und anschließende Abscheidung einer epitaktischen Deckschicht oder durch Ätzen eines Trenchs (Grabens), Implantation und Auffüllung mit monokristallinem Halbleitermaterial herstell­ bar. Bei dem zuerst genannten Verfahren besteht die Möglich­ keit, die Dotierung in der Deckschicht oberhalb der vorzugs­ weise floatenden Gebiete frei einzustellen, während bei dem zweitgenannten Verfahren die Dotierung bereits während des Herstellungsprozesses für den Halbleiterkörper festzulegen ist.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Schnittdarstellung eines robusten n-Ka­ nal-MOSFET als einem Ausführungsbeispiel des erfindungsgemäßen Halbleiterbauelements, und
Fig. 2 und 3 Draufsichten auf zwei verschiedene Zellenfel­ der.
Fig. 1 zeigt einen n-Kanal-MOSFET, wobei zur Vereinfachung und besseren Übersichtlichkeit nur einzelne Bereiche schraf­ fiert sind. Der n-Kanal-MOSFET besteht aus einem Silizium- Halbleiterkörper mit einem n⁺-leitenden Halbleitersubstrat 2 und einer darauf n-leitenden Halbleiterschicht 1, einer Me­ tallisierung 3 aus beispielsweise Aluminium und mit einer Drainelektrode D, einer p-leitenden Wanne 4, einer n-leiten­ den Sourcezone 5, einer Source-Metallisierung 6 aus bei­ spielsweise Aluminium, einer Isolierschicht 7 aus beispiels­ weise Siliziumdioxid und einer Gateelektrode 10 aus bei­ spielsweise dotiertem polykristallinen Silizium.
Erfindungsgemäß sind p-leitende Gebiete 8 in einem solchen vertikalen Abstand von der Sourcezone 5 vorgesehen, daß das vertikale Linienintegral über die Dotierung der Halbleiter­ schicht 1 unterhalb von etwa 2.1012 Ladungsträger cm-2 bleibt. In einem p-leitenden Halbleiterkörper sind in ent­ sprechender Weise n-leitende Gebiete eingebettet. Die Gebiete 8 sind punkt-, streifen- oder gitterförmig und weisen Abmes­ sungen auf, die etwa 1-3 µm betragen. An einigen Stellen können die Gebiete 8 auch mit der Wanne 4 verbunden sein. Die Gebiete 8 können aber auch alle floatend sein. Die Dotie­ rungskonzentration in den Gebieten 8 beträgt etwa 1017 La­ dungsträger cm-3 und ist so hoch, daß diese Gebiete bei an­ liegender Spannung in Sperrichtung und in Durchlaßrichtung an Ladungsträgern nicht ausgeräumt werden.
Die Gebiete 8 sorgen für eine homogene Verteilung des Stro­ mes, wie dies durch Pfeile 9 angedeutet ist, und bewirken ei­ ne Reduktion des Einschaltwiderstandes.
Die durch die Gebiete 8 erzielte Reduktion des Oberflächen­ feldes erlaubt eine deutliche Erhöhung der Dotierung in der Halbleiterschicht 2 oberhalb dieser Gebiete 8, was besonders bei SiC von Vorteil ist. Jedoch ist die Erfindung auch auf andere Halbleitermaterialien anwendbar, wie dies oben erläu­ tert wurde.
Bei dem erfindungsgemäßen Halbleiterbauelement kann es sich beispielsweise um n- oder p-Kanal-MOS-Leitungstransistoren, IGBTs, JFETs, GTOs oder Dioden handeln.
Die Fig. 2 und 3 zeigen Draufsichten auf Zellenstrukturen mit einer gitterartigen (Fig. 2) bzw. streifenartigen (Fig. 3) Gestaltung der Gebiete 8.
Bezugszeichenliste
1
Halbleiterschicht
2
Halbleitersubstrat
3
Metallisierung
4
p-leitende Wanne
5
Sourcezone
6
Sourcemetallisierung
7
Isolierschicht
8
floatende Gebiete
9
Pfeile für Stromfluß
10
Gateelektrode
D Drainelektrode

Claims (6)

1. Vertikales Halbleiterbauelement mit einem Halbleiterkörper (1, 2) des einen Leitungstyps, in dessen Oberflächenbereich wenigstens eine Zone (4) des zum einen Leitungstyp entgegen­ gesetzten, anderen Leitungstyps eingebettet ist, und mit Ge­ bieten (8) des anderen Leitungstyps, die im Halbleiterkörper (1, 2) in einer im wesentlichen parallel zu der Oberfläche des Oberflächenbereiches verlaufenden Ebene vorgesehen sind, dadurch gekennzeichnet, daß die Gebiete (8) so hoch dotiert sind, daß sie bei anlie­ gender Spannung in Sperrichtung und in Durchlaßrichtung des mit der Zone (4) des anderen Leitungstyps gebildeten pn- Übergangs an Ladungsträgern nicht ausräumbar sind.
2. Vertikales Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der vertikale Abstand zwischen der Zone (4) des anderen Leitungstyps und den Gebieten (8) derart gewählt ist, daß das vertikale Linienintegral zwischen dem von der Oberfläche der Zone des anderen Leitungstyps abgewandten unteren Rand dieser Zone (4) und dem dieser Zone (4) zugewandten oberen Rand der Gebiete (8) über der Dotierung des Halbleiterkörpers (1, 2) unterhalb der vom Material des Halbleiterkörpers (1, 2) ab­ hängigen Durchbruchsladung bleibt.
3. Vertikales Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Halbleiterkörper (1, 2) aus SiC, Si, Ge oder GaAs be­ steht.
4. Vertikales Halbleiterbauelement nach den Ansprüche 2 und 3, dadurch gekennzeichnet, daß bei einen aus Si bestehenden Halbleiterkörper (1, 2) das Linienintegral unterhalb von 2.1012 Ladungsträger cm-2 bleibt.
5. Vertikales Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Gebiete (8) punkt-, streifen- oder gitterförmig aus­ gebildet sind.
6. Vertikales Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Gebiete floatend sind.
DE19830332A 1998-07-07 1998-07-07 Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld Expired - Fee Related DE19830332C2 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19830332A DE19830332C2 (de) 1998-07-07 1998-07-07 Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
KR1020017000132A KR20010074650A (ko) 1998-07-07 1999-07-02 감소된 표면 전계를 가진 수직 반도체 부품
PCT/DE1999/002039 WO2000002250A1 (de) 1998-07-07 1999-07-02 Vertikales halbleiterbauelement mit reduziertem elektrischem oberflächenfeld
EP99944266A EP1095408A1 (de) 1998-07-07 1999-07-02 Vertikales halbleiterbauelement mit reduziertem elektrischem oberflachenfeld
JP2000558555A JP2002520816A (ja) 1998-07-07 1999-07-02 表面電界の低減されたバーティカル半導体素子
US09/756,539 US6847091B2 (en) 1998-07-07 2001-01-08 Vertical semiconductor component having a reduced electrical surface field

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19830332A DE19830332C2 (de) 1998-07-07 1998-07-07 Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld

Publications (2)

Publication Number Publication Date
DE19830332A1 true DE19830332A1 (de) 2000-01-20
DE19830332C2 DE19830332C2 (de) 2003-04-17

Family

ID=7873234

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19830332A Expired - Fee Related DE19830332C2 (de) 1998-07-07 1998-07-07 Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld

Country Status (6)

Country Link
US (1) US6847091B2 (de)
EP (1) EP1095408A1 (de)
JP (1) JP2002520816A (de)
KR (1) KR20010074650A (de)
DE (1) DE19830332C2 (de)
WO (1) WO2000002250A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10145723A1 (de) * 2001-09-17 2003-04-10 Infineon Technologies Ag Halbleiterstruktur
US6630698B1 (en) 1998-09-02 2003-10-07 Infineon Ag High-voltage semiconductor component
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
US6825514B2 (en) 2001-11-09 2004-11-30 Infineon Technologies Ag High-voltage semiconductor component
EP2889915A1 (de) * 2013-12-30 2015-07-01 ABB Technology AG Leistungshalbleiterbauelement

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649477B2 (en) * 2001-10-04 2003-11-18 General Semiconductor, Inc. Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands
US6465304B1 (en) * 2001-10-04 2002-10-15 General Semiconductor, Inc. Method for fabricating a power semiconductor device having a floating island voltage sustaining layer
DE10214176B4 (de) * 2002-03-28 2010-09-02 Infineon Technologies Ag Halbleiterbauelement mit einer vergrabenen Stoppzone und Verfahren zur Herstellung einer Stoppzone in einem Halbleiterbauelement
DE10243758A1 (de) 2002-09-20 2004-04-01 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung einer vergrabenen Stoppzone in einem Halbleiterbauelement und Halbleiterbauelement mit einer vergrabenen Stoppzone
WO2006024322A1 (en) * 2004-08-31 2006-03-09 Freescale Semiconductor, Inc. Power semiconductor device
US7687841B2 (en) * 2005-08-02 2010-03-30 Micron Technology, Inc. Scalable high performance carbon nanotube field effect transistor
JP5723595B2 (ja) * 2008-09-01 2015-05-27 ローム株式会社 半導体装置およびその製造方法
US8154078B2 (en) * 2010-02-17 2012-04-10 Vanguard International Semiconductor Corporation Semiconductor structure and fabrication method thereof
US8373449B2 (en) 2010-12-30 2013-02-12 Infineon Technologies Ag Circuit arrangement including a common source sense-FET
US9076805B2 (en) 2012-07-14 2015-07-07 Infineon Technologies Ag Current sense transistor with embedding of sense transistor cells
JP6111673B2 (ja) * 2012-07-25 2017-04-12 住友電気工業株式会社 炭化珪素半導体装置
US9530844B2 (en) * 2012-12-28 2016-12-27 Cree, Inc. Transistor structures having reduced electrical field at the gate oxide and methods for making same
US10115815B2 (en) 2012-12-28 2018-10-30 Cree, Inc. Transistor structures having a deep recessed P+ junction and methods for making same
JP6148070B2 (ja) 2013-05-27 2017-06-14 ルネサスエレクトロニクス株式会社 縦チャネル型ジャンクションＳｉＣパワーＦＥＴおよびその製造方法
US9360879B2 (en) 2014-04-28 2016-06-07 Microsemi Corp.-Analog Mixed Signal Group, Ltd. Sense current generation apparatus and method
CN107742646A (zh) * 2017-09-21 2018-02-27 北京世纪金光半导体有限公司 一种具有掩埋悬浮结的碳化硅平面栅mosfet器件元胞结构
US11489069B2 (en) 2017-12-21 2022-11-01 Wolfspeed, Inc. Vertical semiconductor device with improved ruggedness
US10615274B2 (en) 2017-12-21 2020-04-07 Cree, Inc. Vertical semiconductor device with improved ruggedness
DE102018112109B4 (de) * 2018-05-18 2025-04-30 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
US10516372B1 (en) * 2018-07-03 2019-12-24 Nxp B.V. Low cost LF driver current sense topology
CN110224017A (zh) * 2019-04-30 2019-09-10 上海功成半导体科技有限公司 超结器件结构及其制备方法
KR102369048B1 (ko) * 2020-07-02 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1558506A (en) * 1976-08-09 1980-01-03 Mullard Ltd Semiconductor devices having a rectifying metalto-semicondductor junction
JPS5368086A (en) * 1976-11-29 1978-06-17 Fujitsu Ltd Semiconductor device
JPS5737879A (en) * 1980-08-18 1982-03-02 Nec Corp Field effect transistor
US4654679A (en) * 1983-10-05 1987-03-31 Toyo Denki Seizo Kabushiki Kaisha Static induction thyristor with stepped-doping gate region
JPS63186475A (ja) * 1987-01-29 1988-08-02 Nissan Motor Co Ltd 電導度変調形ｍｏｓｆｅｔ
US4821095A (en) * 1987-03-12 1989-04-11 General Electric Company Insulated gate semiconductor device with extra short grid and method of fabrication
JP2632322B2 (ja) * 1987-10-02 1997-07-23 財団法人 半導体研究振興会 電力用半導体素子
GB2237930A (en) * 1989-11-01 1991-05-15 Philips Electronic Associated A semiconductor device and method of manufacturing a semiconductor device
US5218226A (en) * 1989-11-01 1993-06-08 U.S. Philips Corp. Semiconductor device having high breakdown voltage
US5608244A (en) * 1992-04-28 1997-03-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor diode with reduced recovery current
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
DE19707513A1 (de) * 1997-02-25 1998-09-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
SE9704149D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd A semiconductor device of SiC and a transistor of SiC having an insulated gate
DE19816448C1 (de) * 1998-04-14 1999-09-30 Siemens Ag Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630698B1 (en) 1998-09-02 2003-10-07 Infineon Ag High-voltage semiconductor component
US6894329B2 (en) 1998-09-02 2005-05-17 Infineon Technologies Ag High-voltage semiconductor component
US6960798B2 (en) 1998-09-02 2005-11-01 Infineon Technologies Ag High-voltage semiconductor component
DE10145723A1 (de) * 2001-09-17 2003-04-10 Infineon Technologies Ag Halbleiterstruktur
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
US6825514B2 (en) 2001-11-09 2004-11-30 Infineon Technologies Ag High-voltage semiconductor component
US6828609B2 (en) 2001-11-09 2004-12-07 Infineon Technologies Ag High-voltage semiconductor component
EP2889915A1 (de) * 2013-12-30 2015-07-01 ABB Technology AG Leistungshalbleiterbauelement

Also Published As

Publication number Publication date
US20010020732A1 (en) 2001-09-13
EP1095408A1 (de) 2001-05-02
JP2002520816A (ja) 2002-07-09
DE19830332C2 (de) 2003-04-17
WO2000002250A1 (de) 2000-01-13
KR20010074650A (ko) 2001-08-04
US6847091B2 (en) 2005-01-25

Similar Documents

Publication Publication Date Title
DE19830332C2 (de) Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
DE102019202117B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102008005872B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE69621200T2 (de) Durchgriff-feldeffekttransistor
DE19801999C2 (de) Halbleitereinrichtung mit hoher Spannungsfestigkeit
DE19638439C2 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren
DE69129617T2 (de) Integrierte Schaltungsanordnung, insbesondere geeignet für Hochspannungsanwendungen
DE112016006380B4 (de) Halbleiterbauelement
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE202012013723U1 (de) Halbleiterbauteil
DE102020202635B4 (de) Halbleitervorrichtung
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102017118121B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19720215B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
DE102020123254A1 (de) Halbleitervorrichtung
EP1131852A1 (de) Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
DE69317004T2 (de) Hochspannungstruktur mit oxydisolierter Source und RESURF-Drift-Zone in Massivsilizium
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE19833214C1 (de) J-FET-Halbleiteranordnung
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
WO1999053549A1 (de) Universal-halbleiterscheibe für hochvolt-halbleiterbauelemente
EP1245050B1 (de) Steuerbares in beide richtungen sperrendes halbleiterschaltelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee