DE19820319A1 - Halbleiterbaustein und Verfahren zu seiner Herstellung - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Halb­ leiterbausteinen nach dem Oberbegriff des Anspruchs 1 und einen Halb­ leiterbaustein nach dem Oberbegriff des Anspruchs 14.

Halbleiterbausteine sind bekannt, die eine Leiterkarte aus einem Material wie Bismaleimidtriazin (BT) oder Keramik (Al₂O₃) als Substrat verwenden. Hierbei wird ein Halbleiterchip auf einer Seite des Substrats befestigt, während auf der gegenüberliegenden Seite Lötkugeln angebracht werden und der Halbleiterchip durch Vergußmaterial gekapselt wird. Die elektrische Verbindung zwischen dem Halbleiterchip und den Lötkugeln wird durch Drahtbonden oder durch eine Flipchipverbindung mit Leitern oder Leiterspuren auf der Chipoberfläche des Substrats und dann durch Kontakte zur gegenüberliegenden Seite des Substrats erzielt, an der andere Leiter oder Leiterspuren zur Verbindung mit den Lötkugeln vorgesehen sind. Diese Technologie ist bei einer großen Zahl von Ein-/Ausgängen oder Anschlüssen pro Halbleiterbaustein kosteneffektiv. Der­ artige Halbleiterbausteine umfassen beispielsweise 119, 169, 225, 256, 313, 352, 420 oder 625 Lötkugeln. Bei Halbleiterbausteinen mit einer geringen Anzahl von Ein-/Ausgängen ist die Verwendung dieser Technik jedoch aufwendig und teuer. Wenn für das Substrat BT als Material bei­ spielhaft verwendet wird, stellt dieses einen Kostenanteil von etwa 50% des Halbleiterbausteins dar.

Typischerweise werden Substrate aus BT oder Keramik als Ein­ zelelemente mit Abmessungen beispielsweise von 45 mm × 187,5 mm verwen­ det. Der dann nicht belegte Teil hiervon wird abgetrennt und fortgewor­ fen. Solche abgetrennten Abschnitte können 20 bis 40% des Gesamtbe­ reichs eines solchen Elements ausmachen. Da dies jedoch einen wesentli­ chen Kostenfaktor beinhaltet, ist es wünschenswert, diesen Nachteil zu beseitigen.

Aufgabe der Erfindung ist es daher, ein Verfahren und einen Halbleiterbaustein gemäß dem Oberbegriff des Anspruchs 1 bzw. 14 zu schaffen, die es ermöglichen, bei Halbleiterbausteinen mit einer relativ geringen Anzahl von Ein-/Ausgängen die Flächenbelegung eines Substrats wesentlich zu verbessern.

Diese Aufgabe wird entsprechend den kennzeichnenden Teilen der Ansprüche 1 bzw. 14 gelöst.

Hierdurch ist es möglich, Halbleiterbausteine mit relativ ge­ ringer Anzahl von Ein-/Ausgängen größenmäßig kleiner, nämlich vom Chip­ maßstab, herzustellen und somit den Abfall an Substratmaterial wesent­ lich zu verringern. Abgesehen davon kann die Effektivität dadurch ge­ steigert werden, daß es ermöglicht wird, vor dem Vereinzeln der einzel­ nen Halbleiterbausteine deren integrierte Schaltkreise elektrisch zu prüfen, wobei eine große Anzahl von Halbleiterchips parallel getestet werden, wodurch Aufnahmen zum Halten von individuellen Halbleiterchips während des Testens entfallen. Die externen Anschlüsse können durch Lötkugeln gebildet werden. In Halbleiterbausteinen mit niedriger An­ schlußzahl kann das perforierte Substrat einen üblichen Leiterrahmen ersetzen. Es läßt sich ein hochgradig temperaturwiderstandsfähiger Halb­ leiterbaustein herstellen. Die Anschlußkonfiguration braucht nur gering­ fügig größer als der flächenbereich des Halbleiterchips zu sein. Dem­ entsprechend ist der Aufwand für Substrat und Kapselung minimiert. Eine hohe Produktionsleistung läßt sich dadurch erzielen, daß aus einer ein­ zelnen Einheit des Substrats eine Vielzahl von Halbleiterbausteinen her­ stellbar ist, wobei die Vereinzelung später als bisher üblich erfolgt.

Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.

Fig. 1 zeigt ein Substrat für einen Halbleiterbaustein per­ spektivisch.

Fig. 2a zeigt perspektivisch auseinandergezogen einen Teil eines Halbleiterbausteins.

Fig. 2b zeigt eine Seitenansicht der in Fig. 2a dargestellten Einheit.

Fig. 3a und 3b zeigen zu den Fig. 2a und 2b entsprechende Ansichten einer weiteren Ausführungsform.

Fig. 4 zeigt in Draufsicht einen ungekapselten Halbleiterbau­ stein.

Fig. 5a bis 5h zeigen den Ablauf der Herstellung eines Halb­ leiterbausteins in verschiedenen Schritten.

Fig. 6 zeigt einen gekapselten Halbleiterbaustein im Schnitt.

Der Halbleiterbaustein umfaßt ein Substrat 300 mit einer regelmäßigen Anordnung von Durchtrittsöffnungen 301, die in einem uni­ versellen Raster beispielsweise mit einer Schrittweite von 50/1000 Zoll angeordnet sein können. Das perforierte Substrat 300 kann aus einem starren Material beispielsweise unter Verwendung von Bismaleimidtriazin (BT) oder irgendeinem geeigneten hochtemperaturfesten Epoxyharz herge­ stellt sein. Andere mögliche Materialien umfassen Keramik, flexible Lei­ terplatten, die durch Laminate verfestigt sind, und irgendwelche zwei­ seitig laminierte Substrate. Ein Kupferleiter kann auf einer oder beiden Seiten des Substrats 300 beispielsweise als metallisierter Kupferfilm oder Kupferfilmüberzug vorgesehen sein.

Gemäß Fig. 4a und 4b ist das perforierte Substrat 300 mit einer Lötmaske 401, einer leitenden Schicht 408 auf einer Seite des perforierten Substrats 300 und einer weiteren Lötmaske 406 versehen. Eine zusätzliche leitende Schicht 409 kann ferner auf der Seite des Substrats 300 vorgesehen sein, die der Lötmaske 406 zugekehrt ist. Die Lötmaske 401 umfaßt Öffnungen 402 am Rand und Öffnungen 403 an Stellen entsprechend den Öffnungen 301 des Substrats 300.

Die leitende Schicht 408 umfaßt metallische Bondinseln 404 zur Verwendung bei einer drahtgebondeten Konfiguration mit oben befindlichem Halbleiterchip 601 ("die-up"-Konfiguration). Der Halbleiterchip 601 wird bei dieser Konfiguration durch einen elektrisch isolierenden Klebstoff auf der durch die Lötmasken 401, 406 und das dazwischen befindliche Substrat 300 gebildeten Einheit 400 befestigt, und zwar von der leiten­ den Schicht 408 weggerichtet. Elektrische Verbindungen zwischen Bond­ inseln 604 des Halbleiterchips 601 und den Bondinseln 404 sind in Form von Bonddrähten 603 vorgesehen, die sich durch die Öffnungen 402 der Lötmaske 401 erstrecken, vgl. auch Fig. 4.

Öffnungen 410 der Bondinseln 404 sind entsprechend den Durch­ trittsöffnungen 301 des Substrats 300 vorgesehen, um elektrische Ver­ bindungen zur anderen Seite des Substrats 300 über Durchkontaktierungen durch die Durchtrittsöffnungen 301 zu ermöglichen. Derartige Durchkon­ taktierungen können durch Lochbeschichtung oder durch Füllen der Öffnun­ gen 301 mit einem Lötfluß oder einer leitenden Paste vorgenommen werden. Die gegebenenfalls vorhandene leitende Schicht 409 liefert zusätzliche Flexibilität bezüglich der Anschlußbelegung.

Alternativ kann eine Flipchipkonfiguration mit der aktiven Seite des Halbleiterchips 601 nach unten ("die-down"-Konfiguration) vorgesehen werden, bei der der Halbleiterchip 601 mit seinen Bondinseln 604 der Lötmaske 401 zugewandt und mit den Öffnungen 403 ausgerichtet ist. Bei dieser Konfiguration werden elektrische Verbindungen von den Bondinseln 604 zu den Lötkugeln auf der anderen Seite des Substrats 300 über Durchkontakte durch die Öffnungen 403 der Lötmaske 401, die Durch­ trittsöffnungen 301 des Substrats 300 und die Öffnungen 407 der Lötmaske 406 erreicht. Hierbei sind die Bondinseln 604 des Halbleiterchips 601 mit den Öffnungen 403 und 407 ausgerichtet. Wenn jedoch die Durchtritts­ öffnungen 301 mit einer leitenden Paste gefüllt werden, um den Kontakt zu den Bondinseln 604 zu schaffen, können die Lötmasken 401 und 406 weggelassen werden. Hierbei können die Bondinseln 604 vorher mit Kon­ takthöckern aus Lötmaterial zum Anbringen der leitenden Paste in den Öffnungen 301 versehen werden. Eine solche Anordnung würde keine Aus­ richtung zwischen den Öffnungen 403 und 407 der Lötmasken 401, 406 und den Durchtrittsöffnungen 301 des Substrats 300 erfordern. Dies ist be­ sonders zweckmäßig, wenn die Bondinseln 604 entlang des Umfangs des Halbleiterchips 601 verteilt sind.

Gemäß Fig. 3a und 3b besteht die dort dargestellte Einheit 500 nur aus dem Substrat 300 und der Lötmaske 401 sowie der leitenden Schicht 408. Das Substrat 300 der Einheit 400 kann beispielsweise aus BT-Material bestehen, während dasjenige des Substrats 300 der Einheit 500 aus hochtemperaturbeständigem Epoxyharz bestehen kann. Auch läßt sich statt dessen flexibles Polyimid verwenden, das zu einem dünneren Substrat 300 als BT-Material führt.

Ein Halbleiterbaustein vom Chipmaßstab (chip scale package CSP) läßt sich mittels des perforierten Substrats 300 herstellen. Ein CSP wird so wegen der relativ kleinen Montagefläche des Halbleiterbau­ steins genannt, die sich dem Oberflächenbereich des darin befindlichen Halbleiterchips 601 nähert. Gemäß Fig. 5a wird gemäß Schritt 701 ein Halbleiterwafer 700, auf dem zahlreiche Halbleiterchips 711 hergestellt sind, sortiert, um die nichtfunktionalen Chips zu identifizieren. Im Schritt 702 wird der Halbleiterwafer 700 beispielsweise unter Verwendung einer Diamantsäge in Halbleiterchips 711 vereinzelt. Im Schritt 703 werden die Halbleiterchips 711 individuell auf einem perforierten Sub­ strat 720 (Fig. 5c) angeordnet und befestigt. Das perforierte Substrat 720 kann als Platte, wie in Fig. 5c dargestellt, auf der eine recht­ eckige Matrix vom Halbleiterbausteinen gebildet werden kann, als Strei­ fen oder Platte, auf der eine Reihe von Halbleiterbausteinen gebildet werden kann, oder in irgendeiner anderen zur automatischen Weiterver­ arbeitung geeigneten Form geliefert werden.

Wenn elektrische Verbindungen vom Halbleiterchip 711 zum Sub­ strat 720 durch Bonddrähte herzustellen sind, werden die Halbleiterchips 711 in die-up-Konfiguration unter Verwendung beispielsweise eines ther­ misch leitenden Klebstoffs befestigt. Danach wird das Drahtbonden in Schritt 704 durchgeführt. Wenn eine die-down- oder Flipchipkonfiguration erzeugt werden soll, werden die Halbleiterchips 711 automatisch mit den Durchtrittsöffnungen des perforierten Substrats 720 ausgerichtet, wobei beispielsweise Lötkontakthügel verwendet werden, um mit den vorgeformten Durchkontaktierungen oder Kontakthügeln im perforierten Substrat 720 in Eingriff gebracht zu werden.

In Schritt 705 wird eine Kapselung vorgesehen, um die Halb­ leiterchips 711 zu versiegeln. Die Kapselung kann angebracht werden durch ein Überziehen unter Verwendung eines Chipüberzugs oder eines Siebdruckverfahrens oder aber durch Verwendung eines Kunststoffschutz­ materials (beispielsweise Epoxyharz) unter Verwendung eines Flüssig­ kapselungsverfahrens, eines Umspritzverfahrens oder irgendeiner geeigne­ ten nichthaftenden Gießmethode. Wenn ein Halbleiterbaustein mit Chip­ aufnahmeraum oder ein hermetisch abgedichteter Halbleiterbaustein ge­ wünscht ist, kann auch eine Keramikkappe, die mit Epoxyharz beschichtet oder mit einem Glasdichtring versehen ist, über dem Substrat 720 vorge­ sehen werden.

Ein gekapseltes Substrat 725 mit oberseitig hiervon vorgese­ henem Kapselungsmaterial 730 ist in Fig. 5d dargestellt. Gemäß Fig. 6 ist das gekapselte Substrat 750 durch Überdecken des Substrats 720 mit Kapselungsmaterial 730 gebildet, um den Halbleiterchip 711 einzuschließ­ en. Letzterer ist über Bonddrähte 742 mit einer leitenden Schicht 744 verbunden. Die elektrische Verbindung zur Außenseite des CSP wird in diesem Fall durch vorgeformte Durchkontakte 743 gebildet.

Gemäß Schritt 706 wird das gekapselte Substrat 725 beispiels­ weise unter Verwendung eines Lasergravierers oder einer Beschriftungs­ technik markiert, um die individuelle Identifikation und andere Infor­ mation bezüglich des schließlichen individuellen CSP's (Fig. 5e) zu liefern. Wenn keine vorgeformten Durchkontakte verwendet werden, wird im Schritt 707 die Anbringung von Lötkugeln 740 an dem gekapselten Substrat 725 an der dem Kapselungsmaterial 730 abgewandten Seite durchgeführt. Statt dessen können auch andere Arten von elektrischen Kontakten verwen­ det werden, beispielsweise Anschlußstifte oder schmelzbare Metallisie­ rungen auf einer Leiterkarte.

In Schritt 708 werden die gekapselten Halbleiterchips 711 individuell elektrisch über ihre externen Anschlüsse (beispielsweise Lötkugeln) getestet. In Schritt 709 werden die einzelnen Halbleiterbau­ steine 750 vom gekapselten Substrat 725 beispielsweise unter Verwendung einer Diamantsäge vereinzelt. Eine geeignete Diamantsäge umfaßt bei­ spielsweise ein gezahntes Diamantsägeblatt mit entsprechendem Schnitt­ relief. Alternativ kann auch eine Vereinzelung über V-förmigen Nuten erfolgen.

In Schritt 710 werden schließlich die vereinzelten Halbleiter­ bausteine 750 an ein Band 760 geheftet, das von einer Spule kommt, um die automatische Anordnung bei einer nachfolgenden Systemleiterplatten­ herstellung zu erleichtern.

Claims (29)

1. Verfahren zum Herstellen von Halbleiterbausteinen, wobei eine Vielzahl von Halbleiterchips auf einem Substrat befestigt werden, dadurch gekennzeichnet, daß ein perforiertes Substrat ver­ wendet wird, wobei eine elektrisch isolierende Abdeckung über der Viel­ zahl von Halbleiterchips zur Bildung einer isolierenden, die Abdeckung, das perforierte Substrat und die Halbleiterchips umfassenden Struktur angebracht und letztere in einzelne, jeweils einen Halbleiterchip ent­ haltende Halbleiterbausteine von Chipmaßstab vereinzelt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das perforierte Substrat mit einem leitenden Muster versehen wird, wobei die elektrischen Anschlüsse des Halbleiterchips mit dem leitenden Muster verbunden werden.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Verbinden durch Drahtbonden vorgenommen wird.

4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß vorgeformte Durchkontakte in das perforierte Substrat eingesetzt werden, wobei die elektrischen Anschlüsse des Halbleiterchips mit den Durchkontakten verbunden werden.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, daß vor dem Vereinzeln jeder Halbleiterchip geprüft wird.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, daß die Halbleiterbausteine nach dem Vereinzeln auf einem Band befestigt werden.

7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekenn­ zeichnet, daß vor dem Vereinzeln eine Vielzahl von externen Anschlüssen angebracht wird, die elektrisch mit dem leitfähigen Muster verbunden werden.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die externen Anschlüsse in Form von Lötkugeln angebracht werden.

9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekenn­ zeichnet, daß das Vereinzeln mittels einer Diamantsäge vorgenommen wird.

10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch ge­ kennzeichnet, daß das Anbringen einer elektrisch isolierenden Abdeckung das Aufbringen einer Schicht über den Halbleiterchips umfaßt.

11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch ge­ kennzeichnet, daß die Halbleiterchips mit Kunststoff umspritzt werden.

12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch ge­ kennzeichnet, daß die Halbleiterchips unter Verwendung eines flüssigen Kapselungsmittels bedeckt werden.

13. Verfahren nach einem der Ansprüche 1 bis 10, dadurch ge­ kennzeichnet, daß eine Keramikkappe unter Verwendung einer Glasdichtung über dem perforierten Substrat angebracht wird.

14. Halbleiterbaustein mit einem auf einem Substrat angeordne­ ten Halbleiterchip (601), wobei das Substrat (300) ein elektrisch lei­ tendes Muster (404) aufweist, mit dem externe Anschlüsse verbunden sind, eine Lötmaske (401) zum Liefern von elektrischen Verbindungen zwischen den Bondinseln (604) des Halbleiterchips (601) und dem elektrisch lei­ tenden Muster (404) sowie eine Abdeckung vorgesehen ist, dadurch gekenn­ zeichnet, daß das Substrat (300) eine Vielzahl von Durchtrittsöffnungen (301) aufweist, wobei von dem elektrisch leitenden Muster (404) elek­ trisch leitende Pfade durch die Durchtrittsöffnungen (301) zu den exter­ nen Anschlüssen vorgesehen sind und die Abdeckung mit dem Substrat (300) den Halbleiterchip (601) und die elektrisch leitenden Pfade umgibt, wäh­ rend die externen Anschlüsse frei zugänglich sind.

15. Halbleiterbaustein nach Anspruch 14, dadurch gekennzeich­ net, daß die externen Anschlüsse Lötkugeln sind.

16. Halbleiterbaustein nach Anspruch 14 oder 15, dadurch ge­ kennzeichnet, daß die elektrisch leitenden Pfade Durchkontakte sind.

17. Halbleiterbaustein nach Anspruch 14 oder 15, dadurch ge­ kennzeichnet, daß die elektrisch leitenden Pfade aus Lötfluß gebildet sind.

18. Halbleiterbaustein nach einem der Ansprüche 14 bis 17, da­ durch gekennzeichnet, daß der Halbleiterchip (601) mit der Lötmaske (401) durch eine "die-up"-Konfiguration befestigt ist.

19. Halbleiterbaustein nach einem der Ansprüche 14 bis 17, da­ durch gekennzeichnet, daß der Halbleiterchip (601) mit der Lötmaske (401) durch eine "die-down"-Konfiguration befestigt ist.

20. Halbleiterbaustein nach einem der Ansprüche 14 bis 19, da­ durch gekennzeichnet, daß die elektrischen Verbindungen zwischen den Bondinseln (604) und dem leitenden Muster (404) aus Bonddrähten (603) bestehen, die durch Öffnungen (402) in der Lötmaske (401) geführt sind.

21. Halbleiterbaustein nach einem der Ansprüche 14 bis 20, da­ durch gekennzeichnet, daß die Abdeckung eine Halbleiterchipbeschichtung umfaßt.

22. Halbleiterbaustein nach einem der Ansprüche 14 bis 20, da­ durch gekennzeichnet, daß die Abdeckung ein Kunststoffkapselungsmaterial umfaßt.

23. Halbleiterbaustein nach einem der Ansprüche 14 bis 20, da­ durch gekennzeichnet, daß die Abdeckung eine Keramikkappe umfaßt, die an dem Substrat (300) über eine Glasabdichtung befestigt ist.

24. Halbleiterbaustein nach einem der Ansprüche 14 bis 23, da­ durch gekennzeichnet, daß eine zweite Lötmaske (406) auf der Seite des Substrats (300) vorgesehen ist, die derjenigen abgekehrt ist, auf der die erste Lötmaske (401) angebracht ist.

25. Halbleiterbaustein nach Anspruch 24, dadurch gekennzeich­ net, daß zwischen der zweiten Lötmaske (406) und dem Substrat (300) ein weiteres elektrisch leitendes Muster angeordnet ist.

26. Halbleiterbaustein nach einem der Ansprüche 14 bis 25, da­ durch gekennzeichnet, daß das Substrat (300) ein Keramiksubstrat ist.

27. Halbleiterbaustein nach einem der Ansprüche 14 bis 25, da­ durch gekennzeichnet, daß das Substrat (300) eine Leiterplatte ist.

28. Halbleiterbaustein nach einem der Ansprüche 14 bis 25, da­ durch gekennzeichnet, daß das Substrat (300) aus Bismaleimidtriazin be­ steht.

29. Halbleiterbaustein nach einem der Ansprüche 14 bis 25, da­ durch gekennzeichnet, daß das Substrat (300) aus einem hochtemperatur­ beständigen Epoxyharz besteht.