DE10145382A1 - Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips - Google Patents

Abstract

Verfahren zur Herstellung eines elektronischen bauelements, insbesondere eines Chips, das auf einem Träger montierbar und über mehrere am Bauelement vorgesehene Kontaktelemente am Träger kontaktierbar ist, mit folgenden Schritten: DOLLAR A - Erzeugen einer Vielzahl separater Bauelemente, insbesondere Chips auf einem Wafer, DOLLAR A - Vereinzeln der Bauelemente, DOLLAR A - Anordnen zumindest eines Teils der vereinzelten Bauelemente in einem Raster, wobei die Bauelemente in einem größeren Abstand als auf dem Wafer zueinander angeordnet werden, DOLLAR A - Verfüllen der Abstände zwischen den Bauelementen mit einem Füllmittel zur Bildung eines die Bauelemente fixierenden Halterrahmens, DOLLAR A - Durchführung des Wafer-level-packings unter Erzeugung bauelementeigener Umverdrahtungen und Kontaktelemente und/oder Halteelemente auch im Bereich des Halterahmens, und DOLLAR A - Vereinzeln der Bauelemente durch Auftrennen des Halterahmens.

Description

• Die Erfindung betrifft ein Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips, das auf einem Träger montierbar und über mehrere am Bauelement vorgesehene Kontaktelemente am Träger kontaktierbar ist.
• Das Wafer-Level-Packaging ist eine besonders kostengünstige Methode, wahre Chip Size Packages (CSP's), d. h. Bauelemente lediglich in Chipgröße herzustellen. Diese Komponenten zeichnen sich dadurch aus, dass die Chips mit der aktiven Seite nach unten meist auf kleinen Lot- oder Goldbumpkontakten auf die Leiterplatte oder das Modulboard aufgelötet oder aufgeklebt werden und nicht weiter gehäust werden müssen (Nacktchip). Für die Häusung als CSP befinden sich alle Anschlüsse des Bauelements bzw. des Chips im Schatten des Siliziums. Dies hat Vor- und Nachteile. Ein wesentlicher Vorteilt ist das kleine Volumen des Gehäuses. Ein beachtlicher Nachteil besteht jedoch darin, dass bei einer hohen Anzahl von Anschlüssen der Abstand zwischen diesen Anschlüssen (Pitch) sehr weit reduziert werden muss, um alle unterhalb des Bauelements unterzubringen. Dies erfordert sowohl exponierte Packaging-Technologien als auch sehr teure Fein-Pitch-Boards, die nicht dem Standard entsprechen. Konventionelle Packages (TSOP, BOC) werden deshalb im sogenannten fan-out-Design aufgebaut. Das bedeutet, dass die Anschlusskontakte nicht direkt auf der Chipoberfläche, also im Schatten des Siliziums, sondern auf einem Leadframe/Interposer angebracht sind. Dieser Leadframe bzw. Interposer ist wesentlich größer als der eigentliche Chip, so dass der kostengünstige Standard-Pitch von 0,8 mm; 0,65 mm auf der Leiterplatte eingehalten werden kann.
• Eine derartige Anschlussführung über den Chiprand, also über den Schatten des Chips hinaus, ist bisher für die Gehäusetechnik des Wafer-Level-Packagings nicht bekannt. Sie stellt auch einen logischen Widerspruch dar, denn entweder kann auf Scheiben-Niveau gehäust werden, wobei sich dann die Anschlüsse auf der Oberfläche des Chips, also direkt im Chip- Schatten, befinden. Oder es wird über die Montage zusätzliche Elemente (Leadframe, Interposer-Board) nach dem Vereinzeln der Chips eine fan-out-Lösung (Anschlusskontakte zum Board sind außerhalb des Chipschattens) erzeugt.
• Der Erfindung liegt das Problem zugrunde, eine einfache und kostengünstige Möglichkeit anzugeben, eine fan-out- Technologie auch im Rahmen des Wafer-Level-Packagings zu realisieren.
• Zur Lösung dieses Problems ist ein Verfahren der eingangs genannten Art mit folgenden Schritten vorgesehen:
  
• - Erzeugen einer Vielzahl separater Bauelemente, insbesondere Chips auf einem Wafer,
• - Vereinzeln der Bauelemente,
• - Anordnen zumindest eines Teils der vereinzelten Bauelemente in einem Raster, wobei die Bauelemente in einem größeren Abstand als auf dem Wafer zueinander angeordnet werden,
• - Verfüllen der Abstände zwischen den Bauelementen mit einem Füllmittel zur Bildung eines die Bauelemente fixierenden Halterahmens,
• - Durchführung des Wafer-Level-Packagings unter Erzeugung bauelementeigener Umverdrahtungen und Kontaktelemente und/oder Halteelemente auch im Bereich des Halterahmens, und
• - Vereinzeln der Bauelemente durch Auftrennen des Halterahmens.
• Die Erfindung schlägt also vor, zunächst aus einem Front-End- Wafer, auf dem die Bauelemente oder Chips erzeugt wurden, die Chips zu vereinzeln und anschließend in einem Raster anzuordnen, wo sie deutlich weiter voneinander beabstandet sind als sie auf dem Wafer nebeneinander angeordnet waren. Anschließend wird der Zwischenraum zwischen den Bauelementen oder Chips verfüllt, so dass sie über diesen Rahmen mechanisch fixiert werden. Es bildet sich so eine neue waferartige Bauelementanordnung, die dann dem Wafer-Level-Packaging-Prozess für fan-out-Technologie zugeführt werden kann. Im Rahmen des Wafer-Level-Packagings werden nun bauelementeigene Umverdrahtungen und Kontaktelemente und/oder Halteelemente auch im Bereich des Halterahmens erzeugt, d. h. über den Halterahmen ist es nun möglich, die tatsächlich mit der Umverdrahtung, den Kontaktelementen oder den Halteelementen belegbare Fläche zu vergrößern und dort die entsprechenden Elemente vorzusehen.
• Es findet also effektiv eine Flächenvergrößerung statt. Anschließend werden die Bauelemente durch Auftrennen, beispielsweise Aufsägen, des Halterahmens getrennt. Jedes Bauelement besitzt also an mindestens einer Seite einen die Fläche vergrößernden Abschnitt des Halterahmens, die Bauelemente, die nicht randseitig an der waferartigen Bauelementanordnung positioniert sind, sind an allen vier Seiten mit einem "Vergrößerungsabschnitt" des Halterahmens versehen.
• Dabei ist es zweckmäßig, wenn vor dem Vereinzeln der Bauelemente auf dem Wafer ein Funktionstest durchgeführt wird, wobei nur die funktionierenden Bauelemente nach dem Vereinzeln weiterbehandelt werden. Man verwendet also nur die guten Chips, die die durchzuführenden Testreihen (Funktionstest, Speedtest etc.) überstanden haben, schadhafte Bauelemente oder Chips werden verworfen.
• In einer ersten Erfindungsalternative kann vorgesehen sein, dass das Füllmittel lediglich in den Bereich zwischen den Bauelementen eingebracht wird, d. h. dass es bündig mit der Ober- und Unterseite der einzelnen Bauelemente abschließt. Alternativ dazu kann vorgesehen sein, dass das Füllmittel in den Bereich zwischen den Bauelementen eingebracht sowie an der Ober- und Unterseite eines Bauelements, die jeweilige Seite wenigstens teilweise abdeckend aufgebracht wird. In diesem Fall dient das Füllmittel gleichzeitig auch als Schutzschicht für die jeweilige von ihm abgedeckte Seite.
• Bei der vorerwähnten Erfindungsalternative kann für die Zwischenraum- und Seitenabdeckung das gleiche Füllmittel verwendet werden. Eine Erfindungsalternative sieht demgegenüber vor, dass ein erstes Füllmittel in dem Bereich zwischen den Bauelementen eingebracht und ein zweites, anderes Füllmittel an der Ober- und/oder Unterseite eines Bauelements, die jeweilige Seite wenigstens teilweise abdeckend aufgebracht wird.
• Als Füllmittel kann in jedem Fall ein Polymer verwendet werden, wobei das Füllmittel zweckmäßigerweise in einem Dünnschicht- oder einem Dickschichtverfahren ein- oder aufgebracht wird. Verwendbar sind sämtliche Techniken, auch solche aus der Leiterplattenindustrie, die eben zum Ein- oder Aufbringen eines solchen Füllmittels eingesetzt werden können. Um in der Weiterbehandlung der waferartigen Bauelementanordnung, also nach Erzeugen des Halterahmens bekannte, konventionelle Anlagentechniken für das Wafer-Level-Packaging zu nutzen ist es besonders zweckmäßig, wenn die mittels des Halterahmens fixierte Bauelementanordnung im Wesentlichen rund, also letztlich waferartig ist. Die fixierte Bauelementanordnung sollte dabei einen Durchmesser von ca. 200 mm oder 300 mm aufweisen, also übliche Waferdimensionen besitzen.
• Neben dem Verfahren betrifft die Erfindung ferner ein elektronisches Bauelement, hergestellt nach dem vorbeschriebenen Verfahren.
• Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus den im folgenden beschriebenen Ausführungsbeispielen sowie anhand der Zeichnungen. Dabei zeigen:
• Fig. 1 einen Ausschnitt aus einer waferartigen fixierten Bauelementanordnung,
• Fig. 2 ein Bauelement einer zweiten Ausführungsform,
• Fig. 3 ein Bauelement einer dritten Ausführungsform,
• Fig. 4 ein Bauelement einer vierten Ausführungsform,
• Fig. 5 ein Bauelement einer fünften Ausführungsform, und
• Fig. 6 ein Bauelement einer sechsten Ausführungsform.
• Fig. 1 zeigt in Form einer Prinzipskizze eine fixierte Bauelementanordnung 1 bestehend aus zwei Bauelementen 2, die bereits über einen Sägespalt getrennt wurden. Jedes Bauelement 2 besitzt einen Bauelement- oder Chiprahmen 3, der das Bauelement 2 allseitig umschließt. In der in Fig. 1 gezeigten Schnittdarstellung sind lediglich die beiden rechten und linken Rahmenabschnitte zu sehen. Die Bauelement- oder Chiprahmen 3 sind beispielsweise (aber nicht unbedingt) Teil eines Halterahmens 4, über den die einzelnen Bauelemente 2 in ihrer zunächst losen Anordnung fixiert werden. Dieser Halterahmen 4 wird mittels eines geeigneten Füllmittels, vorzugsweise eines Polymers gebildet, mit dem bei der in Fig. 1 gezeigten Ausführungsform die Zwischenräume zwischen den Bauelementen 2 ausgefüllt werden. Nach Erzeugen des Halterahmens 4 erhält man eine waferartige, also scheibenförmige Bauelementanordnung 1, die eine Vielzahl von sich vorher als funktionstüchtig erwiesenen einzelnen Bauelementen beinhaltet.
• Diese einzelnen Bauelemente werden nun, nachdem auf eine ihrer Seiten im Rahmen eines Wafer-Level-Packaging-Verfahrens eine Umverdrahtung 5 und Kontaktelemente 6 aufgebracht wurden, durch Auftrennen des Halterahmens 4 vereinzelt, so dass sich die randseitigen Bauelement- oder Chiprahmen 3 ergeben.
• Wie Fig. 1 deutlich zeigt, ist die Umverdrahtung 5 bzw. sind die Kontaktelemente 6 nicht nur an der eigentlichen Kontaktierungsseite des Bauelements 2 vorgesehen, sondern sie erstrecken sich auch in den Bereich des Halterahmens 4 bzw. des dann jeweiligen Rahmenabschnitts. D. h. sie sind auch in der sogenannten fan-out-Region 7 vorhanden. Diese fan-out- Region, gebildet von den Chiprahmen 3, vergrößert also die eigentliche Bauelementfläche, auf welcher die Umverdrahtung und die Kontaktelemente aufgebracht werden können.
• Fig. 2 zeigt eine ähnliche Ausführungsform eines erfindungsgemäßen Bauelements 8, bei dem nicht nur an den Seiten des eigentlichen Bauelements ein Bauelement- oder Chiprahmen 9 vorgesehen ist, vielmehr ist auch an der der Umverdrahtung 10 und den Kontaktelementen 11 gegenüber liegenden Bauelementseite ein Füllmittel 12 zur Bildung einer Abdeckschicht aufgebracht. Es kann sich dabei um das gleiche Füllmittel wie das zur Bildung des Halterahmens bzw. der einzelnen Rahmen 9 handeln, alternativ dazu kann auch ein unterschiedliches Material verwendet werden.
• Fig. 3 zeigt eine weitere Ausführungsform eines erfindungsgemäßen Bauelements 13. Hier ist an der Seite des Bauelements, an der die Umverdrahtung 14 und die Kontaktelemente 15 vorgesehen sind, eine Füllmittelschicht 16 vorgesehen, die diese Seite weitgehend abdeckt und lediglich die mittigen Kontaktpads am Chip offen lässt.
• Fig. 4 zeigt schließlich eine weitere Ausführungsform eines Bauelements 17, die insoweit der Ausführungsform aus Fig. 3 entspricht, jedoch ist zusätzlich auch auf der gegenüber liegenden Seite eine Schicht aus einem Füllmittel 18 vorgesehen, das diese Seite vollständig abdeckt und so auch diese Seite schützt.
• Fig. 5 zeigt schließlich eine weitere erfindungsgemäße Ausführungsform eines Bauelements 19. Diese entspricht im Wesentlichen der Ausführungsform gemäß Fig. 1, jedoch sind an den Bauelement- oder Chiprand 20 Kompressionsstopps 21ausgebildet, die ein zu starkes Andrücken des Bauelements 19 auf das PC-Board verhindern.
• Eine weitere erfindungsgemäße Ausführungsform eines Bauelements 22 zeigt Fig. 6. Dort sind anstelle der Kompressionsstopps 21 seitliche Halteelemente 23 vorgesehen, die mit entsprechenden Gegenstücken 24 am PC-Board zusammenwirken, so dass eine selbständige Schnappverschluss-Halterung des Bauelements 22 am PC-Board 25 möglich ist. Bezugszeichenliste 1 Bauelementanordnung
  2 Bauelement
  3 Bauelement- oder Chiprahmen
  4 Halterahmen
  5 Umverdrahtung
  6 Kontaktelement
  7 fan-out-Region
  8 Bauelement
  9 Bauelement- oder Chiprahmen
  10 Umverdrahtung
  11 Kontaktelement
  12 Füllmittel
  13 Bauelement
  14 Verdrahtung
  15 Kontaktelement
  16 Füllmittelschicht
  17 Bauelement
  18 Füllmittel
  19 Bauelement
  20 Bauelement- oder Chiprand
  21 Kompressionsstopp
  22 Bauelement
  23 Halteelement
  24 Gegenstück
  25 PC-Board
  

Claims (12)

1. Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips, das auf einem Träger montierbar und über mehrere am Bauelement vorgesehene Kontaktelemente am Träger kontaktierbar ist, mit folgenden Schritten:

- Erzeugen einer Vielzahl separater Bauelemente, insbesondere Chips auf einem Wafer,

- Vereinzeln der Bauelemente,

- Anordnen zumindest eines Teils der vereinzelten Bauelemente in einem Raster, wobei die Bauelemente in einem größeren Abstand als auf dem Wafer zueinander angeordnet werden,

- Verfüllen der Abstände zwischen den Bauelementen mit einem Füllmittel zur Bildung eines die Bauelemente fixierenden Halterahmens,

- Durchführung des wafer-level-packagings unter Erzeugung bauelementeigener Umverdrahtungen und Kontaktelemente und/oder Halteelemente auch im Bereich des Halterahmens, und

- Vereinzeln der Bauelemente durch Auftrennen des Halterahmens.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor dem Vereinzeln der Bauelemente auf dem Wafer ein Funktionstest durchgeführt wird, wobei nur die funktionierenden Bauelemente nach dem Vereinzeln weiterbehandelt werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Füllmittel lediglich in den Bereich zwischen den Bauelementen eingebracht wird.

4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Füllmittel in den Bereich zwischen den Bauelementen eingebracht sowie an der Ober- und/oder Unterseite eines Bauelements, die jeweilige Seite wenigstens teilweise abdeckend aufgebracht wird.

5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein erstes Füllmittel in den Bereich zwischen den Bauelementen eingebracht und ein zweites, anderes Füllmittel an der Ober- und/oder Unterseite eines Bauelements, die jeweilige Seite wenigstens teilweise abdeckend aufgebracht wird.

6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als Füllmittel ein Polymer verwendet wird.

7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass das Füllmittel in einem Dünnschicht- oder Dickschichtverfahren aufgebracht wird.

8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass mittels des Halterahmens fixierte Bauelementanordnung im Wesentlichen rund ist.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die fixierte Bauelementanordnung einen Durchmesser von 200 mm oder 300 mm aufweist.

10. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass am Chiprand Kompressionsstopps (21) vorgesehen werden.

11. Verfahren nach einem der vorangehenden Ansprüche 1 bis 9, dadurch gekennzeichnet, dass am Chiprand Halteelemente (23) vorgesehen werden.

12. Elektronisches Bauelement, hergestellt in einem Verfahren nach einem der vorangehenden Ansprüche.