DE112007003208T5

DE112007003208T5 - Ein Halbleitergehäuse

Info

Publication number: DE112007003208T5
Application number: DE112007003208T
Authority: DE
Inventors: Tham Heang Chew; Liang Kng Ian Koh; Hai Guan Loh; Wai Lian Jenny Ong
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2007-01-09
Filing date: 2007-01-09
Publication date: 2009-12-17
Also published as: WO2008084276A1; US20090310322A1; CN101611481A

Abstract

Eine Vorrichtung (21; 30; 31) umfassend:
– ein Substrat (3; 13'; 13''), umfassend eine Mehrzahl von Substratsperrmitteln (10; 10'; 10''),
– einen elektrischer Schaltkreis (1, 2; 2'; 1'', 2''), der auf dem Substrat (3; 13'; 13'') vorgesehen ist,
– eine Substratklebstoffschicht (9; 9'; 9''), die auf dem Substrat (3; 13'; 13'') vorgesehen ist, wobei der Substratklebstoff (9; 9'; 9'') in Kontakt mit dem Substrat (3; 13'; 13''), mit dem elektrischen Schaltkreis (1, 2; 2'; 1'', 2'') und mit den Substratsperrmitteln (10; 10'; 10'') steht, und wobei ein erster Abschnitt mit mindestens einen der Substratsperrmittel (10; 10'; 10'') in Kontakt mit dem Substratklebstoff (9; 9'; 9'') steht, während ein zweiter Abschnitt der Substratsperrmittel (10; 10'; 10'') frei von Substratklebstoff (9; 9'; 9'') ist, und
– eine Mehrzahl von elektrischen Chipverbindungsmitteln (7; 7'; 7''), die zwischen den zweiten Abschnitten der Substratsperrmittel (10; 10'; 10'') und dem elektrischen Schaltkreis...

Description

Technisches Gebiet
Ein Halbleiterchipgehäuse, ein Verfahren zur Herstellung desselben und ein übergeordnetes Modul mit einem Halbleitergehäuse
Hintergrund
Ein Halbleiterchipgehäuse schützt typischerweise ein oder mehrere verkapselte Halbleiterchips vor physischer Beschädigung. Zusätzlich stellt das Halbleiterchipgehäuse elektrische Anschlüsse für die Übertragung von elektrischen Signalen zu und von externen Quellen zu dem Halbleiterchip bereit.
Zusammenfassung
Gemäß der Anmeldung umfasst eine Vorrichtung ein Substrat, das eine Mehrzahl von Substratsperrmitteln aufweist. Auf dem Substrat sind ein elektrischer Schaltkreis und eine Substratklebstoffschicht vorgesehen.
Der Substratklebstoff steht in Kontakt mit dem Substrat, mit dem elektrischen Schaltkreis und mit den Substratsperrmitteln. Ein erster Abschnitt von mindestens einem der Substratsperrmittel ist in Kontakt mit dem Substratklebstoff, während ein zweiter Abschnitt des Substratsperrmittels frei von Substratklebstoff ist.
Eine Mehrzahl von elektrischen Chipverbindungsmitteln ist zwischen den zweiten Abschnitten der Substratsperrmittel und dem elektrischen Schaltkreis verbunden.
Eine Verfahren zur Herstellung der Vorrichtung umfasst das Vorsehen eines Substrats. Die Mehrzahl der Substratsperrmittel ist auf dem Substrat vorgesehen. Der elektrische Schaltkreis ist auf dem Substrat vorgesehen. Die Substratklebstoffschicht ist zwischen dem Substrat und dem elektrischen Schaltkreis vorgesehen. Die Mehrzahl der elektrischen Chipverbindungsmittel ist zwischen den ersten Abschnitten der Substratsperrmittel und des elektrischen Schaltkreises vorgesehen.
Kurze Beschreibung der Figuren
1 bis 5 zeigen eine Ausführungsform eines Verfahrens zur Herstellung eines Chipstapelgehäuses,
6 zeigt eine Ausführungsform eines Flip-chip-Gehäuses, und
7 zeigt eine Ausführungsform eines weiteren Chipstapelgehäuses, das auf einem Handtelefonmodul montiert ist.
Detaillierte Beschreibung
1 bis 5 zeigen in Querschnittsansicht eine Ausführungsform eines Verfahrens zur Herstellung eines Chipstapelgehäuses 21.
In 1 wird ein Substrat 3 bereitgestellt. Das Substrat 3 weist eine obere Oberfläche 26 und eine untere Oberfläche auf.
Die obere Oberfläche 26 hat eine Mehrzahl von Flip-chip-Anschlussflecken 5 und eine Mehrzahl von Goldkugeln 10, die auf einem zentralen Abschnitt der oberen Oberfläche 26 vorgesehen sind. Eine Mehrzahl von Lotanschlussflecken 4 sind auf der unteren Oberfläche des Substrats 3 vorgesehen.
Die Goldkugeln 10 dienen als Anschlüsse für eine elektrische Verbindung. Die Goldkugel 10 hat die Gestalt einer teilweise abgeschnittenen Kugel. Die Flip-chip-Anschlussflecken 5 und die Goldkugeln 10 sind elektrisch mit den Lotanschlussflecken 4 durch eine leitende Verdrahtungsstruktur verbunden, die innerhalb oder auf dem Substrat 3 angeordnet ist. Die Verdrahtungsstruktur wird in 1 nicht gezeigt.
2 zeigt das Substrat 3 der 1 nachdem ein zweiter Halbleiterchip 1 auf einer Chipbefestigungsfläche 25 des Substrats 3 platziert worden ist. Die Chipbefestigungsfläche 25 ist ein Abschnitt der oberen Oberfläche 26 und ist ein wenig größer als der zweite Halbleiterchip 1.
Die Goldkugeln 10 sind auf einem Rand der Halbleiterchipbefestigungsfläche 25 derart angeordnet, dass die Goldkugeln 10 nicht unterhalb des zweiten Halbleiterchips 1 liegen. Ein angemessener Abstand d zwischen den Goldkugeln 10 und dem zweiten Halbleiterchip 1 liegt in dem Bereich von 0,5 μm (Mikrometer) bis 1,0 μm. Der Durchmesser der Goldkugel 10 kann in dem Bereich von 1 μm bis 3 μm liegen.
Der zweite Halbleiterchip 1 weist eine zweite aktive Oberfläche 14 auf, die nach unten gerichtet ist, und hat eine Mehrzahl von zweiten Kontaktflecken 11, die auf der zweiten aktiven Oberseite 14 angeordnet sind. Weiterhin sind elektronische Schaltkreise innerhalb des zweiten Halbleiterchips 1 vorgesehen. Die elektronischen Schaltkreise sind in der 2 nicht gezeigt. Die elektronischen Schaltkreise sind mit zweiten Kontaktflecken 11 verbunden. Zwischen den einander gegenüberliegenden Kontaktflecken 11 und den Flip-chip-Anschlussfecken 5 erstrecken sich Lötstellen 6.
3 zeigt das Substrat der 2 nachdem eine Substratklebstoffschicht 9 als Unterfüllmaterial zwischen dem zweiten Halbleiterchip 1 und dem Substrat 3 bereitgestellt ist. Der Substratklebstoff 9 ist in Kontakt mit dem zweiten Halbleiterchip 1, mit dem Substrat 3 und mit den Goldkugeln 10.
Der Substratklebstoff 9 stellt ein Mittel zum Bonden des zweiten Halbleiterchips 1 auf das Substrat 3 bereit und reduziert mechanische Spannungen, die von der Fehlanpassung der thermischen Ausdehnung zwischen dem zweiten Halbleiterchip 1 und dem Substrat 3 resultieren. Darüber hinaus ist der Substratklebstoff 9 nicht leitend und schützt die zweite aktive Oberseite 14 des zweiten Halbleiterchips 1 vor Feuchtigkeit und Kontaminationen.
Der Substratklebstoff 9 erstreckt sich über die Fläche, die durch den zweiten Halbleiterchip 1 bedeckt wird, in der Weise, dass Bodenabschnitte der Goldkugeln 10 in physischem Kontakt mit dem Substratklebstoff 9 sind, während obere Abschnitte der Goldkugeln 10 nicht durch den Substratklebstoff 9 bedeckt sind. Die oberen Abschnitte der Goldkugeln 10 sind für einen späteren Schritt einer Verdrahtungsbefestigung vorgesehen.
4 zeigt das Substrat 3 und den zweiten Halbleiterchip der 3 nachdem eine Chipklebstoffschicht 8 auf der oberen Oberseite des zweiten Halbleiterchips 1 aufgebracht ist. Der erste Halbleiterchip 2 wird auf der Chipklebstoffschicht 8 bereitgestellt.
Der Chipklebstoff 8 ist in Kontakt sowohl mit dem ersten als auch mit dem zweiten Halbleiterchip 1 und 2 und bondet den ersten Halbleiterchip 2 auf den zweiten Halbleiterchip 1.
Der erste Halbleiterchip 2 weist eine erste aktive Oberfläche 18 und eine Mehrzahl von ersten Kontaktflecken 12 auf, die auf einem Rand der ersten aktiven Oberfläche 16 platziert sind. Die ersten Kontaktflecken 12 sind mit elektrischen Schaltkreisen verbunden, die in dem ersten Halbleiterchip 2 vorgesehen sind, aber nicht in 4 gezeigt werden.
5 zeigt das Substrat 3, den zweiten Halbleiterchip 1 und den ersten Halbleiterchip 2 der 4 mit Golddrähten 7, die zwischen den ersten Kontaktflecken 12 und den Goldkugeln 10 befestigt sind. Die Golddrähte 7 sind an den oberen Abschnitten der Goldkugeln 10 befestigt, die nicht durch den Substratklebstoff 9 bedeckt sind.
Die Golddrähte 7 bilden ein Mittel für eine elektrische Leitung und für Verbindungen zwischen den elektronischen Schaltkreisen des ersten Halbleiterchips 2 und den Goldkugeln 10. Da die Goldkugeln 10 elektrisch mit den Lotanschlussflecken 4 verbunden sind, stellen die Golddrähte 7 auch elektrische Verbindungen zwischen den elektronischen Schaltkreisen des ersten Halbleiterchips 2 und den Lotanschlussflecken 4 bereit.
Eine einkapselnde Verbindung, die nicht in 5 gezeigt ist, bedeckt die Halbleiterchips 1 und 2, die Golddrähte 7 und die Goldkugeln 10.
Die Ausführungsform zeigt eine Vorrichtung, die ein Substrat aufweist, das eine Mehrzahl von Kontaktstiften umfasst, welche die Form von Goldkugeln haben können. Die Substratklebstoffschicht kann irgendein bekanntes Unterfüll- oder Epoxydmaterial sein. Die Befestigungsfläche des Substrats ist in dem Bereich der oberen Oberfläche des Substrats angeordnet, auf dem der Halbleiter aufgebracht ist. Das Substrat kann durch eine bekannte gedruckte Leiterplatte PCB bereitgestellt werden. In der Praxis sind die elektrischen Drähte zwischen den oberen Abschnitten der Kontaktstifte und den ersten Kontaktflecken häufig aus Golddrähten.
In der oben beschriebenen Ausführungsform können der zweite Halbleiterchip, der Chipklebstoff und der erste Halbleiterchip betrachtet werden, um einen integralen ersten Halbleiterchip zu bilden, oder der Chipklebstoff, der zweite Halbleiterchip und das Unterfüllmaterial können angesehen werden, als bildeten sie einen integralen Substratklebstoff für den ersten Halbleiterchip.
In der obigen Ausführungsform wirkt der obere Abschnitt des Kontaktstiftes als eine Drahtbefestigungsfläche, die frei von Substratklebstoff ist und welcher der Drahtbefestigungsfläche ermöglicht, eine zuverlässige Befestigung mit dem gefügten elektrischen Draht zu bilden. Eine Drahtbefestigungsfläche, die mit Substratklebstoff bedeckt ist, würde nicht eine zuverlässige Befestigung mit dem elektrischen Draht bilden.
Im Unterschied zu einem Fall, in dem keine Kontaktstifte bereitgestellt werden, ermöglichen die Kontaktstifte, dass die elektrischen Drähte nahe an dem Halbleiterchip platziert wird, ohne dass die elektrischen Drähte den Substratklebstoff kontaktieren. Die Höhe der Kontaktstifte sehen eine Drahtbefestigungsfläche vor, die frei von Substratklebstoff aber nahe genug an dem Halbleiterchip ist.
Die enge Nähe der elektrischen Drähte zu dem Halbleiterchip erlauben dem Halbleitergehäuse weiterhin, externe Dimensionen aufzuweisen, die nahe zu den externen Dimensionen des Halbleiterchips sind.
In einem weiteren Sinn zeigt die Ausführungsform auch eine Vorrichtung, in der hervorstehende Kontaktelemente in Form von Kontaktstiften bereitgestellt sind. Mögliche Formen der hervorstehenden Kontaktelemente schließen unter anderem Lotabscheidungen oder integrale Komponenten des Substrats ein.
Das hervorstehende Kontaktelement wirkt als ein Substratsperrmittel. Es hält den Substratklebstoff fern von der Bondfläche der elektrischen Chipverbindungsmittel, welche die Form von Drahtelementen aufweisen können. Die Substratsperrmittel ermöglichen außerdem den Fluss von Substratklebstoff in flüssiger Form vor dem Aushärten aus der Fläche unterhalb des elektrischen Schaltkreises, bevor er aushärtet. Die Substratsperrmittel können unter anderen möglichen Formen auch die Gestalt einer teilweise hohlen Struktur auf dem Substrat aufweisen, wobei der innere Teil der Struktur frei von Sub stratklebstoff ist, so dass ein Bonden in einem Spezialfall sogar direkt auf dem Substrat durchgeführt werden kann.
Der elektrische Schaltkreis kann unter anderem eine Mehrzahl von Halbleiterchips umfassen, die auch wie in den Ausführungsformen der 1 bis 5 aufeinander gestapelt sein können. Es kann weiterhin ein elektrisches Modul wie eine gedruckte Leiterplatte (PCB) oder eine zusätzliche Verdrahtungsstruktur zusätzlich oder anstelle von einem oder mehreren Halbleiterchips aufweisen. Die gedruckte Leiterplatte kann weiterhin aktive elektronische Schaltkreise einschließen. Demgemäß können die elektrischen Kontaktelemente nicht nur Kontaktflecken umfassen, sondern auch andere elektrisch leitende Anschlüsse des elektrischen Schaltkreises.
Die Verdrahtungselemente können elektrische Drähte wie Golddrähte und auch andere leitende Materialien wie Aluminium oder Kupfer aufweisen. Sie können die Form eines Bandes oder von elektrischen Spuren auf einer möglicherweise flexiblen PCB haben, welche die oberen Abschnitte der hervorstehenden Kontaktelemente und die ersten elektrischen Kontaktelemente verbindet. Die Verdrahtungselemente sind insoweit auch Mittel der elektrischen Chipverbindung.
In einer anderen Ausführungsform, die nicht in 1 bis 5 gezeigt ist, können die Kontaktstifte ein anderes leitendes Material als Gold aufweisen.
Die hervorstehenden Kontaktelemente sind nicht darauf beschränkt, rund um die Chipbefestigungsfläche angeordnet zu sein, sie können vielmehr auch unterhalb des Halbleiterchips lokalisiert sein. Die hervorstehenden Kontaktelemente, insbesondere die Kontaktstifte können ein integrales Teil des Sub strats sein und sie können eine andere Form als die einer teilweise angeschnittenen Kugel aufweisen. Darüber hinaus können alle hervorstehenden Kontaktelemente in Kontakt mit dem Substratklebstoff sein. Dieses ermöglicht den hervorstehenden Kontaktelementen nahe an den elektrischen Schaltkreis angeordnet zu sein, wodurch eine schmale Einkapselung des elektrischen Schaltkreises ermöglicht wird.
Die Ausführungsform kann ein Teil eines übergeordneten elektronischen Moduls bilden. Das übergeordnete Modul kann mehrere elektrische Schaltkreise, wie in der Ausführungsform gezeigt, umfassen. Die elektrischen Schaltkreise können Halbleiterchips oder gedruckte Leiterplatten PCB umfassen. Jeder elektrische Schaltkreis ist auf einem individuellen Substrat befestigt und die individuellen Substrate sind zu einem gemeinsamen Substrat verbunden.
In einer Ausführungsform eines Verfahrens zum Herstellen des Chipstapels 21 wird ein Substrat 3, wie in 1 gezeigt, bereitgestellt.
Nachfolgend wird der zweite Halbleiterchip, wie in 2 gezeigt, auf der Chipbefestigungsfläche 25 des Substrats 3 durch eine automatische Pick-and-Place-Maschine platziert. Die Pick-and-Place-Maschine wird in 2 nicht gezeigt.
Die zweite aktive Oberfläche 14 des zweiten Halbleiterchips 1 wird akkurat in eine nach unten gerichteten Weise durch die automatische Pick-and-Place-Maschine auf dem Substrat 3 derart platziert, dass Lötstellen 6 auf der zweiten aktiven Oberfläche 14 auf den Flip-chip-Anschlussflecken 5 des Substrats 3 platziert werden.
Danach werden der Halbleiterchip 1 und das Substrat 3 in einen Ofen übertragen, welcher den zweiten Halbleitechip 1 und das Substrat 3 für eine vorbestimmte Zeitspanne einer erhöhten Temperatur aussetzt. Die erhöhte Temperatur schmilzt die Lötstellen 6 auf den Flip-chip-Anschlussflecken 5 und auf den zweiten Kontaktflecken 11, wodurch der zweite Halbleiterchip 1 mit dem Substrat 3 verbunden wird.
Dann wird der Substratklebstoff 9, wie in 3 gezeigt, im flüssigen Zustand in nicht gehärteter Form zwischen dem zweiten Halbleiterchip 1 und dem Substrat 3 bereitgestellt. Der Substratklebstoff 9 wird entlang der Kanten des zweiten Halbleiterchips 1 unter Verwenden eines automatischen Dispensers aufgelegt. Der Substratklebstoff 9 wird unter den zweiten Halbleiterchip 1 durch kapillare Wirkung gezogen und kontaktiert die Bodenoberfläche des zweiten Halbleiterchips 1, die obere Oberfläche des Substrats 3 und die Goldkugeln 10. Der Substratklebstoff 9 wird dann getrocknet und dabei gehärtet.
Danach wird die Chipklebstoffschicht 8, wie in 4 gezeigt, auf der oberen Oberfläche des zweiten Halbleiterchips 1 aufgebracht. Dann wird der erste Halbleiterchip 2 auf dem zweiten Halbleiterchip 1 aufgebracht und der Chipklebstoff 8 wird ausgehärtet.
Nachfolgend wird der Golddraht 7, wie in 5 gezeigt, zwischen den ersten Kontaktflecken 12 des ersten Halbleiterchips 2 und den Goldkugeln 10 befestigt. Der Golddraht 7 wird von einer Drahtbondmaschine, die nicht in 5 gezeigt wird, ausgegeben.
In einem späteren Prozess werden die Halbleiterchips 1 und 2, die Golddrähte 7 und die Goldkugeln 10 mit einer Verkapse lungsverbindung bedeckt, um ein fertiges Chipstapelgehäuse zu bilden. Die einkapselnde Verbindung schirmt die Halbleiterchips 1 und 2, die Golddrähte 7 sowohl als auch die Goldkugeln 10 von der Umgebung ab.
In einer späteren Benutzeranwendung werden die Lotanschlussflecken 4 des Substrats 3 mit einem externen Substrat wie einer gedruckten Leiterplatte verbunden, was nicht in den 1 bis 5 gezeigt wird.
Die Ausführungsform des Verfahrens kann mit überwiegend bestehenden Herstellungswerkzeugen und einem Material ausgeführt werden und erfordert somit eine minimale Investition.
In einer anderen Ausführungsform kann das Vorsehen des Substratklebstoffs auf dem Substrat vor dem Aufbringen des ersten Halbleiterchips auf das Substrat stattfinden, anstelle eines nachträglichen Platzieren des ersten Halbleiterchips auf dem Substrat.
6 zeigt eine Querschnittsansicht einer Ausführungsform eines Flip-chip-Gehäuses 30. Das Flip-chip-Gehäuse 30 umfasst Teile, die ähnlich zu den Teilen des Chipstapelgehäuses 21 der 5 sind, oder Teile, die eine ähnliche Funktion wie die Teile des Chipstapelgehäuses 21 der 5 haben. Die Beschreibung der 5 ist deshalb hier durch Bezugnahme, wo es angebracht ist, eingeschlossen. Derartige Teile werden mit den gleichen Bezugszeichen gekennzeichnet, an die aber ein Apostrophsymbol Symbol angeheftet ist.
Das Flip-chip-Gehäuse 30 umfasst ein Substrat 13'. Eine Substratklebstoffschicht 9' ist auf einer Befestigungsfläche des Substrats 13' vorgesehen. Ein Halbleiterchip 2' ist auf der Substratklebstoffschicht 9' platziert, wobei die Substratklebstoffschicht 9' in Kontakt mit dem Substrat 13' und dem Halbleiterchip 2' ist.
Das Substrat 13' schließt eine Mehrzahl von Goldkugeln 10' ein, die auf einem Rand der Befestigungsfläche des Substrats 13' angeordnet sind. Eine Mehrzahl von Lotanschlussflecken 4' wird auf der Bodenoberfläche des Substrats 13' vorgesehen. Die Goldkugeln 10' sind elektrisch verbunden mit den Lotanschlussflecken 4' über eine Verdrahtungsstruktur innerhalb oder auf dem Substrat 13', die nicht in 6 gezeigt ist. Die Goldkugeln 10' sind in Kontakt mit dem Substratklebstoff 9.
Der Halbleiterchip 2' weist eine aktive Oberfläche 16' auf, die aufwärts gerichtet ist und eine Mehrzahl von Kontaktflecken 12' aufweist, die auf einem Rand der aktiven Oberfläche 16' angeordnet sind. Der Halbleiterchip 2' bedeckt nicht die Goldkugeln 10'.
Eine Mehrzahl von Golddrähten 7' verbindet elektrisch die Kontaktflecken 12' mit oberen Abschnitten der Goldkugeln 10'. Die oberen Abschnitte der Goldkugeln 10' sind nicht in Kontakt mit dem Substratklebstoff 9', während Bodenabschnitte der Goldkugeln 10' in Kontakt mit dem Substratklebstoff 9' sind.
Eine einkapselnde Verbindung, die nicht in 6 gezeigt ist, bedeckt den Halbleiterchip 2', die Goldkugeln 10' und die Golddrähte 7'.
Um die Ausführungsform, die in 6 gezeigt wird, zu interpretieren, kann wo es angebracht ist, durch Bezugnahme auf die Erläuterungen und Anmerkungen, die oben mit Bezug auf die Ausführungsform, welche in den 1 bis 5 dargestellt ist, auch Bezug genommen werden.
Die Kontaktstifte können die Form der Goldkugeln aufweisen und die Substratklebstoffschicht kann auch irgendein bekanntes Unterfüll- oder Epoxydmaterial sein. Das Substrat kann durch eine bekannte gedruckte Leiterplatte PCB bereitgestellt sein. In der Praxis können die elektrischen Drähte, die zwischen den oberen Abschnitten der Kontaktstifte und den ersten Kontaktflecken verbunden sind, Golddrähte sein.
Mit der Ausführungsform, die in 6 gezeigt wird, ist man in der Lage, wenn sie angemessen in die Praxis umgesetzt ist, im Wesentlichen die ähnlichen Vorteile zu erreichen wie mit der Ausführungsform, die in den 1 bis 5 illustriert ist.
Die Ausführungsform, die in 6 gezeigt wird, ermöglicht, dass die Drahtbefestigungsfläche eine zuverlässige Befestigung mit dem gebondeten elektrischen Draht bildet, und die Kontaktstifte ermöglichen, dass die elektrischen Drähte nahe an dem Halbleiterchip ohne Kontakt der elektrischen Drähte mit dem Substratklebstoff platziert werden. Das Halbleitergehäuse kann also externe Dimensionen aufweisen, die nahe zu den externen Dimensionen des Halbleiterchips sind.
Ein Verfahren zum Herstellen des Flip-chip-Gehäuses 30 schließt ein Bereitstellen des Substrats 13' ein. Nachfolgend wird die Mehrzahl der Goldkugeln 10' auf dem Rand der Befestigungsfläche des Substrats 13' befestigt. Danach wird der Halbleiterchip 2' auf das Substrat 13' mit der zweiten akti ven Oberseite 16' des Halbleiterchips 2', die aufwärts gerichtet ist, platziert.
Danach wird die Schicht aus flüssigem Substratklebstoff 9' entlang den Rändern des Halbleiterchips 2' gelegt. Der Substratklebstoff 9' wird unter den Halbleiterchips 2' durch Kapillarwirkung gezogen und ist mit dem Substrat 13', mit dem Halbleiterchip 2' und mit den Goldkugeln 10' in Kontakt.
Nachfolgend werden die Golddrähte 7' zwischen den Kontaktflecken 12' des Halbleiterchips 2' und den oberen Abschnitten der Goldkugeln 10' befestigt. Dann bedeckt die einkapselnde Verbindung den Halbleiterchip 2', die Goldkugeln 10' und die Golddrähte 7'.
Um die Ausführungsform, die in 6 gezeigt ist, zu interpretieren, kann wo es angebracht ist, durch Bezugnahme auf die Erläuterungen und Anmerkungen, die oben mit Bezug auf die Ausführungsform, welche in den 1 bis 5 dargestellt ist, auch Bezug genommen werden.
Die Durchführung der Ausführungsform erfordert üblicherweise nicht irgendwelche speziellen Fertigungswerkzeuge und verwendet vorhandenes Material.
Um die Ausführung, die in 6 dargestellt ist, zu interpretieren, kann man durch Bezugnahme auf die Erläuterungen und Bemerkungen, die oben mit Bezug auf die Ausführungsform, die in den 1 bis 5 dargestellt ist, wo es angebracht ist, Bezug nehmen.
In der Praxis kann der Substratklebstoff auch auf das Substrat gebracht werden, bevor der Schritt des Bereitstellens des Halbleiterchips auf dem Substrat erfolgt. Dieses unterscheidet sich von der obigen Ausführungsform, bei welcher der Substratklebstoff auf das Substrat nach dem Schritt des Bereitstellens des Halbleiterchips auf dem Substrat aufgebracht wird.
7 zeigt eine Querschnittsansicht einer Ausführungsform eines weiteren Chipstapelgehäuses 31, das auf einem Handtelefonmodul 35 montiert ist. Das weitere Chipstapelgehäuse 31 umfasst Teile, die ähnlich zu den Teilen der Chipgehäuse der 5 und 6 sind, oder zu Teilen, die ähnliche Funktionen wie Teile in den Chipgehäusen der 5 oder der 6 aufweisen. Die Beschreibungen der 5 und 6 sind deshalb durch Bezugnahme, wo es angebracht ist, eingeschlossen. Derartige Teile werden mit den gleichen Bezugszeichen gekennzeichnet, aber ein doppeltes Apostrophsymbol '' angeheftet.
Das Chipstapelgehäuse 31 umfasst ein Substrat 13''. Eine Substratklebstoffschicht 9'' ist auf einer Befestigungsfläche des Substrats 13'' platziert. Ein erster Halbleiterchip 2'' ist auf dem Substratklebstoff 9'' vorgesehen. Auf dem ersten Halbleiterchip 2'' ist ein Abstandshalter 32 platziert. Ein zweiter Halbleiterchip 1'' ist auf der Oberseite des Abstandshalters 32 bereitgestellt.
Das Substrat 13'' schließt eine Mehrzahl von Goldkugeln 10'' ein, die auf einer äußeren Fläche der Befestigungsfläche des Substrats 13'' platziert sind, die nicht unterhalb des ersten Halbleiterchips 2'' lokalisiert ist. Bodenabschnitte der Goldkugeln 10'' sind in Kontakt mit dem Substratklebstoff 9'', während obere Abschnitte der Goldkugeln 10'' frei von dem Substratklebstoff 9'' sind. Die Goldkugeln 10'' können in der Umgebung des ersten Halbleiterchips 2'' angeordnet sein.
Der Substratklebstoff 9'' ist in Kontakt mit der oberen Oberfläche des Substrats 13'' und mit der Bodenoberfläche des ersten Halbleiterchips 2''.
Der erste Halbleiterchip 2'' weist eine Mehrzahl von ersten Kontaktflecken 12'' auf, die auf einer äußeren Fläche der Oberfläche des ersten Halbleiterchips 2'' vorgesehen sind. Eine Mehrzahl von Golddrähten 7'' verbindet elektrisch die ersten Kontaktflecken 12'' mit dem oberen Abschnitten der Goldkugeln 10''.
Der Abstandshalter 32 ist zwischen dem zweiten Halbleiterchip 1'' und dem ersten Halbleiterchip 2'' platziert und bildet dadurch nicht nur eine mechanische Trennung zwischen dem zweiten Halbleiterchip 1'' und dem ersten Halbleiterchip 2'', sondern isoliert auch elektrisch die elektronischen Schaltkreise des zweiten Halbleiterchips 1'' von denen des ersten Halbleiterchips 2''.
Der zweite Halbleiterchip 1'' umfasst eine Mehrzahl von zweiten Kontaktflecken 11'', die auf einer äußeren Fläche der O-berfläche des zweiten Halbleiterchips 1'' vorgesehen sind. Eine Mehrzahl von Golddrähten 7'' verbindet elektrisch die zweiten Kontaktflecken 11'' mit den oberen Abschnitten der Goldkugeln 10''.
Eine Einkapselung 31 bedeckt den zweiten Halbleiterchip 1'', den ersten Halbleiterchip 2'', die Goldkugeln 10'' und die Golddrähte 7'' Eine Außenkontur der Einkapselung 31 ist in der 7 gezeigt. Die Figuren der vorhergehenden Ausführungsformen zeigen nicht die Einkapselung 31, aber können sie umfassen.
Das Chipstapelgehäuse 31 ist auf der oberen Oberfläche eines Handtelefonmoduls 35 vorgesehen. Das Handtelefonmodul 35 schließt eine gedruckte Leiterplatte 34 und eine Vielzahl von Modulkontakten 33 ein, die auf einer oberen Oberfläche der PCB 34 vorgesehen sind.
Eine Lotkugel 36 ist zwischen den einander gegenüberliegenden Modulkontakten 33 und den Lotanschlussflecken 4'' des Substrats 13'' angeordnet. Die Lotkugel 36 ist verbunden mit dem Modulkontakt 33 und dem Lotanschlussfleck 4'' und verbindet dabei das Handtelefonmodul 35 mit dem Chipstapelgehäuse 31.
Die Modulkontakte 33 sind mit elektronischen Schaltkreisen verbunden, die auf der PCB 34 montiert sind. Diese elektronischen Schaltkreise sind nicht in 7 gezeigt. Die Lotkugel 36 wirkt als ein elektrischer Anschluss, der elektrische Signale überträgt. Die elektrischen Signale werden zwischen den elektronischen Schaltkreisen des Handtelefonmoduls 35 und den elektronischen Schaltkreisen des Chipstapelgehäuses 21 übertragen.
Die elektronischen Schaltkreise und das Handtelefonmodul 35 können analoge Stimmensignale zu elektrischen digitalen Signalen konvertieren, während der erste und der zweite Halbleiterchip 2'' und 1'' die elektrischen digitalen Signale in eine Form für eine externe Übertragung modulieren.
Wenn ein Leser die Ausführungsform, die in 7 gezeigt ist, interpretiert, kann sich der Leser auch, wo es angemessen ist, durch Bezugnahme auf die Erläuterungen und die Bemerkungen, die mit Bezug auf die Ausführung, die in den 1 bis 5 oder 6 festgestellt wurden, beziehen.
Das Handtelefonmodul kann eine Form eines übergeordneten Elektronikmoduls 4 sein, und es kann mehr als ein Halbleiterchipgehäuse einschließen. Eine gedruckte Leiterplatte PCB kann auch das Halbleiterchipgehäuse ersetzen. Das übergeordnete elektronische Modul integriert normalerweise die Funktionen des Halbleiterchips oder der gedruckten Leiterplatte PCB, um eine höher eingestufte Funktion bereitzustellen.
Das Substrat kann auch die Form einer gedruckten Leiterplatte PCB aufweisen. Die Kontaktstifte können die Form von Goldkugeln aufweisen, entweder in der Form einer vollen Kugel oder in der Form einer abgeschnittenen Kugel. Die Substratklebstoffschicht kann ein Bondmaterial umfassen, wie ein Unterfüll- oder ein Epoxydmaterial. Die elektrischen Drähte, welche die oberen Abschnitte der Kontaktstifte an die ersten Kontaktflecken anschließen, sind üblicherweise Golddrähte, aber können auch Aluminium- oder Kupferdrähte sein.
Die Ausführungsform, die in 7 gezeigt wird, hat ähnliche Vorteile wie die Ausführung, die in den 1 bis 5 oder in 6 gezeigt wird.
Die Ausführungsform der 7 ermöglicht eine zuverlässige Drahtbefestigung, die auf dem Substrat gebildet ist. Der elektrische Draht kann an einer Fläche nahe dem Halbleiterchip befestigt sein. Dies ermöglicht weiterhin eine kleinere Größe des Halbleiterchipgehäuses, so dass die externen Dimensionen des Halbleiterchipgehäuses nahe bei den externen Dimensionen des Halbleiterchips liegen.
Der Abstandshalter, der zwischen dem zweiten Halbleiterchip und dem ersten Halbleiterchip angeordnet ist, kann ein Bondmaterial zum Verbinden des zweiten Halbleiterchips mit dem ersten Halbleiterchip aufweisen. Dieses Verbinden fixiert den zweiten Halbleiterchip zu dem ersten Halbleiterchip und hält den zweiten Halbleiterchip vom Verschieben ab. Eine Verschiebung in der Position des zweiten Halbleiterchips kann die spätere Anbringung von elektrischen Elementen wie elektrischen Drähten auf den zweiten Halbleiterchip behindern.
In einem allgemeinen Sinne kann der elektrische Schaltkreis unter anderem eine Mehrzahl von Halbleiterchips umfassen, die auch wie die in den Ausführungsformen in 7 gestapelt sein können.
Ein Verfahren zum Herstellen eines weiteren Chipstapelgehäuses 31 umfasst das Vorsehen des Substrats 13''. Demzufolge ist eine Mehrzahl von Goldkugeln 10'' auf dem Rand der Befestigungsfläche des Substrats 13'' befestigt. Danach wird der erste Halbleiterchip 2'' auf dem Substrat 13'' platziert.
Als nächstes wird eine Schicht aus flüssigem Substratklebstoff 9'' entlang der Ränder des ersten Halbleiterchips 2'' gelegt. Der Substratklebstoff 9'' wird unter den ersten Halbleiterchip 2'' durch Kapillarwirkung gezogen und ist in Kontakt mit den Bodenabschnitten der Goldkugeln 10'' mit dem Substrat 13'' und mit dem ersten Halbleiterchip 2''.
Dann wird der Abstandshalter 20 auf der Oberseite des ersten Halbleiterchips 2'' platziert. Als nächstes wird der zweite Halbleiterchip 1 auf dem Abstandshalter 32 vorgesehen. Nachfolgend werden Golddrähte 7'' zwischen dem ersten Kontaktflecken 12'' und den Goldkugeln 10'' und zwischen den zweiten Kontaktflecken 11'' und den Goldkugeln 10'' befestigt. Dann bedeckt die einkapselnde Verbindung den zweiten Halbleiterchip 1'', den ersten Halbleiterchip 2'', die Goldkugeln 10'' und die Golddrähte 7'', wodurch die Einkapselung 31 gebildet wird.
Danach wird das Chipstapelgehäuse 31 auf der PCB 34 platziert. Dann werden das gestapelte Chipgehäuse 31 und die PCB 34 einer erhöhten Temperatur für eine vorbestimmte Zeitspanne ausgesetzt. Dieses schmilzt die Lotkugel 36 auf den Lotfleck 4'' und auf den Modulkontakt 33, wodurch das Chipstapelgehäuse 31 mit dem Handtelefonmodul 35 befestigt wird.
Mit der Ausführungsform, die in 7 gezeigt wird, kann man, wenn man sie passend in die Praxis umsetzt, im Wesentlichen ähnliche Vorteile wie mit der Ausführungsform, die in den 1 bis 5 oder 6 gezeigt wird, erreichen.
Die Ausführungsform des Verfahrens der 7 zeigt die Integration des Halbleiterchips mit einer externen gedruckten Leiterplatte PCB. Die Ausführung des Verfahrens erfordert keine Investition in spezielle Fertigungswerkzeuge oder Materialien.
Um die Ausführungsform, die in 7 gezeigt wird, zu interpretieren, kann wo es angebracht ist, durch Bezugnahme auf die Erläuterungen und Anmerkungen, die oben mit Bezug auf die Ausführungsform, welche in den 1 bis 5 und 6 dargestellt sind, auch Bezug genommen werden.
In der Praxis können das Halbleiterchipgehäuse und die gedruckte Leiterplatte PCB in der gleichen oder in unterschiedlichen Örtlichkeiten durch die gleiche oder durch eine unterschiedliche Herstellungsorganisation produziert werden. Die gedruckte Leiterplatte PCB kann auch mit mehr als einem Halbleiterchipgehäuse verbunden sein.
Liste der Beschreibungselemente der Ausführungsformen
Die Ausführungsformen können auch mit der folgenden Liste von Elementen, die in Punkten gegliedert sind, beschrieben werden.

1. Eine Vorrichtung umfassend: – ein Substrat, umfassend eine Mehrzahl von Kontaktstiften, – einen ersten Halbleiterchip, der auf einer Befestigungsfläche des Substrats vorgesehen ist, wobei der erste Halbleiterchip eine Mehrzahl von Kontaktflecken aufweist, – eine Substratklebstoffschicht, die auf der Befestigungsfläche des Substrats vorgesehen ist, wobei der Substratklebstoff in Kontakt mit dem Substrat, mit dem ersten Halbleiterchip und mit den Kontaktstiften ist, wobei ein Bodenabschnitt von mindestens einem der Kontaktstifte in Kontakt mit dem Substratklebstoff steht, während ein oberer Abschnitt des Kontaktstiftes frei von Substratklebstoff ist, und – eine Mehrzahl von elektrischen Drähten zwischen den oberen Abschnitten der Kontaktstifte und den Kontaktflecken verbunden ist.
2. Vorrichtung nach Punkt 1, wobei der Substratklebstoff aushärtbares Unterfüllmaterial aufweist.
3. Vorrichtung nach Punkt 1, wobei der Kontaktstift die Form einer teilweise abgeschnittenen Kugel aufweist.
4. Vorrichtung nach Punkt 1, die weiterhin einen zweiten Halbleiterchip umfasst, der auf der Oberseite des ersten Halbleiterchips vorgesehen ist.
5. Vorrichtung nach Punkt 1, wobei das Substrat eine gedruckte Leiterplatte aufweist.
6. Ein übergeordnetes elektronisches Modul mit der Vorrichtung gemäß Punkt 1.
7. Eine Vorrichtung umfassend: – ein Substrat, umfassend eine Mehrzahl von Kontaktstiften, – einen ersten Halbleiterchip, der auf einer Befestigungsfläche des Substrats vorgesehen ist, wobei der erste Halbleiterchip eine Mehrzahl von ersten Kontaktflecken umfasst, – einen zweiten Halbleiterchip, der zwischen dem ersten Halbleiterchip und dem Substrat angeordnet ist, – eine Substratklebstoffschicht, die auf der Befestigungsfläche des Substrats angeordnet ist, wobei der Substratklebstoff in Kontakt mit dem Substrat, mit dem ersten Halbleiterchip und mit den Kontaktstiften ist, wobei ein Bodenabschnitt von mindestens einem der Kontaktstifte in Kontakt mit dem Substratklebstoff steht, während ein oberer Abschnitt des Kontaktstiftes frei von Substratklebstoff ist, und – eine Mehrzahl von elektrischen Drähten zwischen den oberen Abschnitten der Kontaktstifte und den ersten Kontaktflecken verbunden ist.
8. Vorrichtung nach Punkt 7, wobei der Substratklebstoff aushärtbares Unterfüllmaterial aufweist.
9. Vorrichtung nach Punkt 7, wobei der Kontaktstift eine Form einer teilweise abgeschnittenen Kugel aufweist.
10. Vorrichtung nach Punkt 7, wobei das Substrat eine gedruckte Leiterplatte aufweist.
11. Vorrichtung nach Punkt 7, die weiterhin einen Abstandshalter umfasst, der zwischen dem ersten Halbleiterchip und dem ersten Halbleiterchip vorgesehen ist.
12. Ein übergeordnetes elektronisches Modul mit der Vorrichtung gemäß dem Punkt 7.
13. Eine Vorrichtung umfassend: – ein Substrat, das eine Mehrzahl von vorspringenden Kontaktelementen aufweist, – einen elektrischen Schaltkreis, der auf dem Substrat angeordnet ist, – eine Substratklebstoffschicht, die auf dem Substrat bereitgestellt ist, wobei der Substratklebstoff in Kontakt mit dem Substrat, mit dem elektrischen Schaltkreis und mit den vorspringenden Kontaktelementen steht, wobei ein Bodenabschnitt von mindestens einem der vorstehenden Kontaktelemente in Kontakt mit dem Substratklebstoff steht, während ein oberer Abschnitt des vorspringenden Kontaktelementes frei von Substratklebstoff ist, und – eine Mehrzahl von Verdrahtungselementen, die zwischen den oberen Abschnitten der hervorstehenden Kontaktelemente und dem elektrischen Schaltkreis verbunden sind.
14. Vorrichtung nach Punkt 13, wobei der elektrische Schaltkreis mindestens einen Halbleiterchip umfasst.
15. Vorrichtung nach Punkt 14, wobei der elektrische Schaltkreis mindestens zwei Halbleiterchips, die in einem Stapel angeordnet sind, aufweist.
16. Vorrichtung nach Punkt 13, wobei der elektrische Schaltkreis mindestens ein elektrisches Modul umfasst.
17. Vorrichtung nach Punkt 16, wobei der elektrische Schaltkreis mindestens zwei elektrische Module, die in einem Stapel angeordnet sind, umfasst.
18. Ein übergeordnetes elektronisches Modul mit der Vorrichtung gemäß Punkt 13.
19. Eine Vorrichtung umfassend: – ein Substrat, das eine Mehrzahl von Substratsperrmitteln aufweist, – einen elektrischen Schaltkreis, der auf dem Substrat vorgesehen ist, – eine Substratklebstoffschicht, die auf dem Substrat vorgesehen ist, wobei der Substratklebstoff in Kontakt mit dem Substrat, mit dem elektrischen Schaltkreis und mit den Substratsperrmitteln steht, wobei ein Bodenabschnitt von mindestens einen der Substratsperrmittel in Kontakt mit dem Substratklebstoff steht, während ein oberer Abschnitt des Sub stratsperrmittels frei von Substratklebstoff ist, und – eine Mehrzahl von elektrischen Chipverbindungsmitteln, die zwischen den oberen Abschnitten der Substratsperrmittel und dem elektrischen Schaltkreis verbunden sind.
20. Vorrichtung nach Punkt 19, wobei der Substratklebstoff ein aushärtbares Unterfüllmaterial umfasst.
21. Vorrichtung nach Punkt 19, wobei Substratsperrmittel eine Form einer teilweise abgeschnittenen Kugel aufweist.
22. Vorrichtung nach Punkt 19, wobei das Substrat eine gedruckte Leiterplatte aufweist.
23. Ein übergeordnetes elektronisches Modul mit der Vorrichtung gemäß Punkt 19.
24. Ein Verfahren zur Herstellung eines Chipgehäuses umfassend: – Bereitstellen eines Substrats, – Bereitstellen einer Mehrzahl von Kontaktstiften auf dem Substrat, – Bereitstellen eines ersten Halbleiterchips auf dem Substrat, wobei das erste Halbleiterchip eine Mehrzahl von ersten Kontaktflecken aufweist, – Bereitstellen einer Substratklebstoffschicht zwischen dem Substrat und dem ersten Halbleiterchip, so dass der Substratklebstoff in Kontakt mit dem Substrat, mit dem ersten Halbleiterchip und mit dem Bodenabschnitt des Kontaktstiftes steht, unter Freilassen des oberen Abschnitts des Kontaktstiftes von Substratklebstoff, und – Bereitstellen einer Mehrzahl von elektrischen Drähten zwischen den oberen Abschnitten der Kontaktstifte und den ersten Kontaktflecken.
25. Ein Verfahren zur Herstellung eines Chipgehäuses umfassend: – Bereitstellen eines Substrats, – Bereitstellen einer Mehrzahl von Kontaktstiften auf dem Substrat, – Bereitstellen eines zweiten Halbleiterchips auf dem Substrat, – Bereitstellen einer Substratklebstoffschicht zwischen dem Substrat und dem zweiten Halbleiterchip derart, dass der Substratklebstoff in Kontakt mit dem Substrat, mit dem zweiten Halbleiterchip, mit einem Bodenabschnitt des Kontaktstiftes steht, unter Freilassen des oberen Abschnittes der Kontaktstiftes von Substratklebstoff, – Bereitstellen eines ersten Halbleiterchips auf dem zweiten Halbleiterchip, wobei der erste Halbleiterchip eine Mehrzahl von ersten Kontaktflecken aufweist, und – Bereitstellen einer Mehrzahl von elektrischen Drähten zwischen den oberen Abschnitten der Kontaktstifte und den ersten Kontaktflecken.
26. Ein Verfahren umfassend: – Bereitstellen eines Substrats, – Bereitstellen einer Mehrzahl von hervortretenden Kontaktelementen auf dem Substrat, – Bereitstellen eines elektrischen Schaltkreises auf dem Substrat, – Bereitstellen einer Substratklebstoffschicht zwischen dem Substrat und dem elektrischen Schaltkreis, so dass der Substratklebstoff in Kontakt mit dem Substrat, mit dem elektrischen Schaltkreis und mit einem Bodenabschnitt des hervorstehenden Kontaktelements steht, unter Freilassen des oberen Abschnitts des vorstehenden Kontaktelements von dem Substratklebstoff, und – Bereitstellen einer Mehrzahl von Verdrahtungselementen zwischen den oberen Abschnitten der vorstehenden Kontaktelemente und dem elektrischen Schaltkreis.

Anmerkung
Obgleich die obigen Beschreibungen viele Spezifikationen enthalten, sollen diese nicht eine Begrenzung des Ziels der Ausführungsformen betrachtet werden, sondern sehen nur Darstellungen der voraussehbaren Ausführungsformen vor. Insbesondere die oben aufgeführten Vorteile der Ausführungsformen sollen nicht als Begrenzung des Ziels der Ausführungsformen betrachtet werden, sondern nur zur Erläuterung des möglichen Erreichbaren, wenn die beschriebenen Ausführungsformen in die Praxis umgesetzt werden. Somit ist das Ziel der Ausführungsformen mehr durch die Ansprüche und ihre Äquivalente bestimmt, als durch die gegebenen Beispiele.
Zusammenfassung
Halbleitergehäuse
Ein Substrat (3) umfasst eine Mehrzahl von hervorstehenden Kontaktelementen (10). Ein elektrischer Schaltkreis (1, 2) ist auf einem Substrat (3) vorgesehen, wobei der elektrische Schaltkreis (1, 2) eine Mehrzahl von elektrischen Kontaktelementen (11) aufweist. Eine Substratklebstoffschicht (9) ist auf dem Substrat (3) vorgesehen, wobei der Substratklebstoff (9) Kontakt mit dem Substrat (3), mit dem elektrischen Schaltkreis (1, 2) und mit den vorstehenden Kontaktelementen (10) ist. Eine Mehrzahl von Verdrahtungselementen (7) ist zwischen den vorstehenden Kontaktelementen (10) und dem elektrischen Kontaktelement (11) verbunden.

1, 1'': zweiter Halbleiterchip
2, 2', 2'': erster Halbleiterchip
3: Substrat
4, 4', 4'': Lotanschlussfleck
5: Flip-chip-Anschlussfleck
6: Lötstelle
7, 7', 7'': Golddraht
8: Chipklebstoff
9, 9', 9'': Substratklebstoff
10, 10', 10'': Goldkugel
11, 11'': zweiter Kontaktfleck
12, 12', 12'': erster Kontaktfleck
13', 13'': Substrat
14, 14'': zweite aktive Oberfläche
16, 16', 16'': erste aktive Oberfläche
21: Chipstapelgehäuse
25: Chipbefestigungsfläche
26: obere Oberfläche
30: Flip-chip-Gehäuse
31: Chipstapelgehäuse
32: Abstandshalter
33: Modulkontakt
34: gedruckte Leiterplatte
35: Handtelefonmodul
36: Lotkugel
37: Einkapselung

Claims

Eine Vorrichtung (21; 30; 31) umfassend: – ein Substrat (3; 13'; 13''), umfassend eine Mehrzahl von Substratsperrmitteln (10; 10'; 10''), – einen elektrischer Schaltkreis (1, 2; 2'; 1'', 2''), der auf dem Substrat (3; 13'; 13'') vorgesehen ist, – eine Substratklebstoffschicht (9; 9'; 9''), die auf dem Substrat (3; 13'; 13'') vorgesehen ist, wobei der Substratklebstoff (9; 9'; 9'') in Kontakt mit dem Substrat (3; 13'; 13''), mit dem elektrischen Schaltkreis (1, 2; 2'; 1'', 2'') und mit den Substratsperrmitteln (10; 10'; 10'') steht, und wobei ein erster Abschnitt mit mindestens einen der Substratsperrmittel (10; 10'; 10'') in Kontakt mit dem Substratklebstoff (9; 9'; 9'') steht, während ein zweiter Abschnitt der Substratsperrmittel (10; 10'; 10'') frei von Substratklebstoff (9; 9'; 9'') ist, und – eine Mehrzahl von elektrischen Chipverbindungsmitteln (7; 7'; 7''), die zwischen den zweiten Abschnitten der Substratsperrmittel (10; 10'; 10'') und dem elektrischen Schaltkreis (1, 2; 2'; 1'', 2'') verbunden sind.
Vorrichtung (21; 30; 31) nach Anspruch 1, dadurch gekennzeichnet, dass das Substratsperrmittel (10; 10'; 10'') am vorstehenden Kontaktelement (10; 10'; 10'') umfasst, wobei der erste Abschnitt ein Bodenabschnitt des vorstehenden Kontaktelementes (10; 10'; 10'') und der zweite Abschnitt einen oberen Abschnitt des vorstehenden Kontaktelements (10; 10'; 10'') umfasst.
Vorrichtung (21; 30; 31) nach Anspruch 2, dadurch gekennzeichnet, dass das hervorstehende Kontaktelement (10; 10'; 10'') einen Kontaktstift (10; 10'; 10'') aufweist.
Vorrichtung (21; 30; 31) nach Anspruch 3, dadurch gekennzeichnet, dass der Kontaktstift (10; 10'; 10'') die Form einer teilweise abgeschnittenen Kugel aufweist.
Vorrichtung (21; 30; 31) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der elektrische Schaltkreis (1, 2; 2'; 1'', 2'') mindestens ein elektrisches Modul (1, 2; 2'; 1'', 2'') aufweist.
Vorrichtung (21; 30; 31) nach Anspruch 5, dadurch gekennzeichnet, dass der elektrische Schaltkreis (1, 2; 2'; 1'', 2'') mindestens zwei elektrische Module (1, 2; 2'; 1'', 2''), die in einem Stapel angeordnet sind, aufweist.
Vorrichtung (21; 30; 31) nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass mindestens ein elektrisches Modul (1, 2; 2'; 1'', 2'') mindestens einen Halbleiterchip (1, 2; 2'; 1'', 2'') aufweist.
Vorrichtung (21; 30; 31) nach Anspruch 7, dadurch gekennzeichnet, dass der elektrische Modul (1, 2; 2'; 1'', 2'') mindestens einen ersten Halbleiterchip (2; 2'; 2'') umfasst, wobei der erste Halbleiterchip (2; 2'; 2'') auf einer Befestigungsfläche des Substrats (3; 13'; 13'') vorgesehen ist, wobei der Substratklebstoff (9'; 9'') in Kontakt mit dem ersten Halbleiterchip (2'; 2'') ist.
Vorrichtung (31) nach Anspruch 8, dadurch gekennzeichnet, dass das elektrische Modul (1'', 2'') einen zweiten Halbleiterchip (1'') aufweist, wobei der zweite Halbleiterchip (1'') auf dem ersten Halbleiterchip (2'') vorgesehen ist.
Vorrichtung (21) nach Anspruch 7, dadurch gekennzeichnet, dass das elektrische Modul (1, 2) einen zweiten Halbleiterchip (1) aufweist, der zwischen dem ersten Halbleiterchip (2) und dem Substrat 3 vorgesehen ist, wobei der Substratklebstoff (9) in Kontakt mit dem zweiten Halbleiterchip (1) ist.
Vorrichtung (21) nach Anspruch 10, dadurch gekennzeichnet, dass das elektrische Modul (1, 2) einen Abstandshalter aufweist, der zwischen dem ersten Halbleiterchip (2) und dem zweiten Halbleiterchip (1) vorgesehen ist.
Vorrichtung (21; 30; 31) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das elektrische Verbindungsmittel (7; 7'; 7'') ein Verdrahtungselement (7; 7'; 7'') aufweist.
Vorrichtung (21; 30; 31) nach Anspruch 12, dadurch gekennzeichnet, dass das Verdrahtungselemente (7; 7'; 7'') einen elektrischen Draht (7; 7'; 7'') aufweist.
Vorrichtung (21; 30; 31) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Substratklebstoff (9; 9'; 9'') ein auswertbares Unterfüllmaterial aufweist.
Vorrichtung (21; 30; 31) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (3; 13'; 13'') eine gedruckte Leiterplatte aufweist.
Ein übergeordnetes elektronisches Modul mit einer Vorrichtung (21; 30; 31) nach einem der vorhergehenden Ansprüche.
Ein Verfahren aufweisend: – Bereitstellen eines Substrats (3; 13'; 13''), – Bereitstellen einer Mehrzahl von Substratsperrmitteln (10; 10'; 10'') auf dem Substrat (3; 13'; 13''), – Bereitstellen eines elektrischen Schaltkreises (1, 2; 2'; 1'', 2'') auf dem Substrat (3; 13'; 13''), – Bereitstellen einer Substratklebstoffschicht (9; 9'; 9'') zwischen dem Substrat (3; 13'; 13'') und dem elektrischen Schaltkreis (1, 2; 2'; 1'', 2''), so dass der Substratklebstoff (9; 9'; 9'') in Kontakt mit dem Substrat (3; 13'; 13''), mit dem elektrischen Schaltkreis (1, 2; 2'; 1'', 2'') und mit einem ersten Abschnitt von mindestens einem der Substratsperrmittel (10; 10'; 10'') steht, unter Freilassen eines zweiten Abschnitts des Substratsperrmittels (10; 10'; 10'') von Substratklebstoff (9; 9'; 9''), und – Bereitstellen einer Mehrzahl von Chipverbindungsmitteln (7; 7'; 7'') zwischen den zweiten Abschnitten der Substratsperrmittel (10; 10'; 10'') und des elektrischen Schaltkreises (1, 2; 2'; 1'', 2'').
Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass der Schritt des Bereitstellen eines elektrischen Schaltkreises (1, 2; 2'; 1'', 2'') auf dem Substrat (13'') den Schritt des Bereitstellens eines ersten Halbleiterchips (2'') auf dem Substrat (13'') umfasst.
Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass der Schritt des Bereitstellen eines elektrischen Schaltkreises (1, 2; 2'; 1'', 2'') auf dem Substrat (13'') den Schritt des Bereitstellens eines zweiten Halbleiterchips (1'') auf ersten Halbleiterchip (2'') umfasst.
Verfahren nach Anspruch 18 oder 19, dadurch gekennzeichnet, dass der Schritt des Bereitstellen einer Substratklebstoffschicht (9; 9'; 9'') zwischen dem Substrat (3; 13'; 13'') und dem elektrischen Schaltkreis (1, 2; 2'; 1'', 2''), so dass der Substratklebstoff (9; 9'; 9'') in Kontakt mit dem Substrat (3; 13'; 13''), mit dem elektrischen Schaltkreis (1, 2; 2'; 1'', 2''), mit einem ersten Abschnitt von mindestens einem der Substratsperrmittel (10; 10'; 10'') steht, unter Freilassen eines zweiten Abschnitts des Substrats (10; 10'; 10'') von Substratklebstoff (9; 9'; 9''), den Schritt des Bereitstellens einer Substratklebstoffschicht (9'') zwischen dem Substrat (13'') und dem ersten Halbleiterchip (1'') umfasst, so dass der Substratklebstoff (9'') in Kontakt mit dem Substrat (13''), mit dem ersten Halbleiterchip (2'') und mit einem Bodenabschnitt mindestens eines der Kontaktstifte (10'') steht, unter Freilassen eines oberen Abschnitts des Kontaktstiftes (10'') von dem Substratklebstoff (9).
Verfahren nach Anspruch 20, dadurch gekennzeichnet, dass der Schritt des Bereitstellens einer Mehrzahl von elektrischen Steckverbindungsmitteln (7'') zwischen den zweiten Abschnitten der Substratsperrmittel (10'') und dem elektrischen Schaltkreis (1'', 2'') den Schritt umfasst, eine Mehrzahl von elektrischen Drähten (7'') zwischen dem oberen Abschnitten der Kontaktstifte (10'') und dem ersten Halbleiterchip (2'') vorzusehen.