[go: up one dir, main page]

DE19730328C1 - Hochspannungsfeste Randstruktur für Halbleiterbauelemente - Google Patents

Hochspannungsfeste Randstruktur für Halbleiterbauelemente

Info

Publication number
DE19730328C1
DE19730328C1 DE19730328A DE19730328A DE19730328C1 DE 19730328 C1 DE19730328 C1 DE 19730328C1 DE 19730328 A DE19730328 A DE 19730328A DE 19730328 A DE19730328 A DE 19730328A DE 19730328 C1 DE19730328 C1 DE 19730328C1
Authority
DE
Germany
Prior art keywords
voltage
field plate
doping
edge structure
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19730328A
Other languages
English (en)
Inventor
Jenoe Dr Ing Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to DE19730328A priority Critical patent/DE19730328C1/de
Application granted granted Critical
Publication of DE19730328C1 publication Critical patent/DE19730328C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/111Field plates
    • H10D64/112Field plates comprising multiple field plate segments

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Die vorliegende Erfindung betrifft eine hochspannungsfeste Randstruktur für Halbleiterbauelemente mit n Feldplattenrin­ gen und unter den n Feldplattenringen vorgesehenen ringförmi­ gen Dotierungsgebieten, wobei n eine natürliche Zahl größer als Zwei ist und der n-te Feldplattenring in bezug auf das Halbleiterbauelement der äußerste Feldplattenring ist.
Bekanntlich treten Durchbrüche bevorzugt im Randbereich von Dotierungsgebieten auf, da dort die elektrische Feldstärke infolge der durch den Rand bedingten Krümmung der Dotierungs­ gebiete besonders groß ist. Um solche Durchbrüche zu vermei­ den, werden daher um ein Halbleiterbauelement ringförmige Do­ tierungsgebiete und oberhalb von diesen entsprechende Feld­ plattenringe vorgesehen. Dadurch werden lokale Feldstärken­ spitzen im Randbereich eines Halbleiterbauelementes vermin­ dert.
Die ringförmigen Dotierungsgebiete werden bevorzugt durch Io­ nenimplantation eingebracht. Halbleiterbauelemente, die mit solchen Feldplattenringen und Ionenimplantationsringen verse­ hen sind, sind beispielsweise planare Siliziumbauelemente, wie MOSFETs (Feldeffekttransistoren in MOS-Technologie), IGBTs (Bipolartransistoren mit isoliertem Gate) usw.
Stand der Technik sind also Randstrukturen von Halbleiterbau­ elementen mit Feldplattenringen und diesen entsprechenden Io­ nenimplantationsringen. Die Feldplattenringe und die Ionenim­ plantationsringe werden dabei so strukturiert, daß entlang der Oberfläche des Halbleiterkörpers eines Halbleiterbauele­ mentes eine möglichst gleichmäßige Spannungsverteilung ent­ steht, d. h. keine Feldstärkenspitzen auftreten, die das Auftreten eines Durchbruches begünstigen würden. Eine derartige Anordnung ist z. B. aus der US 4,468,686 bekannt.
Zur Erreichung dieses Zieles werden bisher abgestufte Feldplatten und n-dotierte Zonen als Ionenimplantationsringe eingesetzt.
Bei Halbleiterbauelementen ist eine platzsparende Ausführung von größter Bedeutung, da durch diese allein die ständig angestrebte Miniaturisierung mit höherer Integrationsdichte zu erreichen ist. Ausgedehnte Randstrukturen stehen diesem Ziel erkennbar entgegen.
Es ist daher Aufgabe der vorliegenden Erfindung, eine hochspannungsfeste Randstruktur für Halbleiterbauelemente anzugeben, welche eine einfache und platzsparende Ausführung erlaubt und dennoch eine reproduzierbare hohe Durchbruchspannung sicherstellt.
Diese Aufgabe wird bei einer hochspannungsfesten Randstruktur der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß die Dotierungsgebiete ringförmige, konzentrische Unterbrechungen aufweisen, deren Anzahl von innen nach außen, also vom ersten zum n-ten Feldplattenring, abnimmt.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Vorzugsweise ist also unter dem ersten Feldplattenring kein Dotierungsgebiet vorgesehen. Dagegen ist unter dem n-ten Feldplattenring ein Dotierungsgebiet ohne Unterbrechungen angeordnet. Die Dotierungsgebiete sind vorzugsweise durch Ionenimplantation eingebracht, wobei eine Dosis von etwa 1012 cm-2 zur Anwendung gelangt.
Bei der erfindungsgemäßen hochspannungsfesten Randstruktur ist also ein implantiertes Dotierungsgebiet, das mit einer Ionenimplantationsdosis von etwa 1012 cm-2 eingebracht ist, unter dem äußersten Feldplattenring angeordnet, welcher nur unter dem dicksten Teil einer Isolatorschicht vorgesehen ist. Dieses implantierte Dotierungsgebiet wiederholt sich bei je­ dem Feldplattenring und weist dabei aber ringförmige Unter­ brechungen auf. Diese Unterbrechungen nehmen von außen nach innen zu, so daß bei dem, dem Halbleiterbauelement nächsten ersten Feldplattenring das implantierte Dotierungsgebiet vollkommen fehlt.
Die implantierten Dotierungsgebiete wirken mit den Unterbre­ chungen ebenso wie Dotierungsgebiete ohne Unterbrechungen, bei denen die Implantationsdosis von außen nach innen ab­ nimmt.
Wird für das Halbleiterbauelement beispielsweise ein p-Kanal- MOSFET vorgesehen, so sind die implantierten Dotierungsgebie­ te beispielsweise mit Arsen oder Phosphor n-dotiert. Mit den den FET umgebenden üblichen p-dotierten Schutzringen haben dann alle durch die Schutzringe und die Dotierungsgebiete ge­ bildeten p-Kanal-FETs trotz unterschiedlicher Substratspan­ nungen die annähernd gleiche Einsatzspannung, so daß als Er­ gebnis eine gleichmäßige laterale Verteilung der elektrischen Feldstärke an der Oberfläche und damit eine reproduzierbar hohe Durchbruchspannung erreicht wird.
Da die Dotierungsgebiete mit der gleichen Dosis von bei­ spielsweise 1012 cm-2 eingebracht sind, ist zu ihrer Herstel­ lung nur eine einzige Ionenimplantation erforderlich.
Die Anzahl der tatsächlich benötigten Feldplattenringe und die Geometrie der Unterbrechungen der Dotierungsgebiete hän­ gen vom Einzelfall und dabei insbesondere von der angestreb­ ten Durchbruchspannung ab und können ohne weiteres durch Com­ puter-Simulation berechnet werden.
Die Dotierungsgebiete müssen nicht durch Ionenimplantation eingebracht werden. Gegebenenfalls können auch andere Dotie­ rungstechniken, wie Diffusion, angewandt werden. Auch kann der oben angegebene Dotierungstyp jeweils umgekehrt werden. Das heißt, bei einem p--leitenden Halbleiterkörper werden n- leitende Schutzringe zusammen mit p-leitenden Dotierungsge­ bieten anstelle des oben erwähnten p-leitenden Schutzringes mit n-leitenden Dotierungsgebieten in einem n--leitenden Halbleiterkörper erzeugt.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine schematische Schnittdarstellung durch ein Ausführungsbeispiel der erfindungsgemäßen hochspannungsfesten Rand­ struktur und
Fig. 2 ein Ersatzschaltbild zu der Randstruktur von Fig. 1.
Fig. 1 zeigt eine Randstruktur mit einem n--dotierten Halb­ leiterkörper 10 und einer n+-dotierten Halbleiterschicht 11 mit einer (nicht gezeigten) Aluminiumschicht, an der eine po­ sitive Substratvorspannung anliegt.
Auf dem Halbleiterkörper 10 sind in üblicher Weise Feldplat­ tenringe 1, . . . n -1, n angebracht, wobei der erste Feldplat­ tenring 1 das eigentliche (nicht gezeigte) Halbleiterbauele­ ment, beispielsweise einen p-Kanal-FET direkt umgibt, so daß die Feldplattenringe 1, . . . n -1, n von innen nach außen ange­ ordnet sind. Durch die Stufe in den jeweiligen Feldplatten­ ringen 1, . . ., n -1, n ist schematisch die unterschiedliche Isolatorschichtdicke, also beispielsweise die Schichtdicke einer entsprechenden Siliziumdioxidschicht, angedeutet. Schutzringe 12, die p-dotiert sind, sind in Entsprechung zu den Feldplattenringen 1, n -1, n vorgesehen. Diesen Schutzrin­ gen sind durch Ionenimplantation eingebrachte n-leitende Do­ tierungsgebiete 13 zugeordnet. Die Implantationsdosis dieser Dotierungsgebiete 13 beträgt etwa 1012 cm-2.
Erfindungsgemäß sind die Dotierungsgebiete 13 mit Unterbre­ chungen 14 so versehen, daß unterhalb der Feldplatte 1 kein Dotierungsgebiet 13 vorliegt, also nur Unterbrechungen vor­ handen sind, während unterhalb der äußersten Feldplatte n keine Unterbrechungen vorhanden sind, also ein zusammenhän­ gendes Dotierungsgebiet 13 besteht.
Mit anderen Worten, bei der erfindungsgemäßen hochspannungs­ festen Randstruktur nehmen die Unterbrechungen 14 von "außen" nach "innen" in Richtung auf das eigentliche Halbleiterbau­ element zu, so daß unter der ersten Feldplatte 1 das Dotie­ rungsgebiet 13 vollständig fehlt, während unterhalb der äu­ ßersten Feldplatte n ein zusammenhängendes Dotierungsgebiet vorliegt.
Die so gestalteten Dotierungsgebiete 13 wirken mit den Unter­ brechungen 14 ebenso wie Dotierungsgebiete, deren jeweilige Implantationsdosis in Richtung auf das Halbleiterbauelement zu abnimmt.
Dadurch wird in vorteilhafter und einfacher Weise erreicht, daß alle, durch die Schutzringe und die Dotierungsgebiete ge­ bildeten p-Kanal-FETs trotz unterschiedlicher Substratspan­ nungen die gleiche Einsatzspannung aufweisen.
Fig. 2 zeigt schematisch ein Ersatzschaltbild der jeweiligen p-Kanal-FETs, die durch die Schutzringe und die Dotierungsge­ biete gebildet sind.
Im Ergebnis wird so durch die erfindungsgemäße hochspannungs­ feste Randstruktur eine gleichmäßige laterale Verteilung der elektrischen Feldstärke an der Oberfläche des Halbleiterkör­ pers 10 erreicht, so daß auch eine reproduzierbar hohe Durch­ bruchspannung vorliegt.
Von besonderem Vorteil ist, daß zur Erzeugung der jeweiligen Dotierungsgebiete 13 lediglich eine einzige Ionenimplantati­ on, beispielsweise mit Arsen oder Phosphor, erforderlich ist. Durch diesen einzigen Implantationsschritt wird die Herstel­ lung eines Halbleiterbauelementes wesentlich vereinfacht. Au­ ßerdem wird eine weitere Miniaturisierung erreicht, da eine einheitliche Ionenimplantation einen geringeren Platzbedarf erfordert.
Die erfindungsgemäße hochspannungsfeste Randstruktur ist in bevorzugter Weise auf beispielsweise 4 kV IGBTs, Dioden usw. anwendbar.
Bezugszeichenliste
1
. . ., n -1, nFeldplattenringe
10
Halbleiterkörper
11
Halbleiterschicht
12
Schutzring
13
Dotierungsgebiet
14
Unterbrechung

Claims (6)

1. Hochspannungsfeste Randstruktur für Halbleiterbauelemente mit n Feldplattenringen (1, . . . n -1, n) und unter den n Feld­ plattenringen (1, . . ., n -1, n) vorgesehenen ringförmigen Do­ tierungsgebieten (13), wobei n eine natürliche Zahl größer als Zwei ist und der n-te Feldplattenring (n) in bezug auf das Halbleiterbauelement der äußerste Feldplattenring ist, dadurch gekennzeichnet, daß die Dotierungsgebiete (13) ringförmige konzentrische Un­ terbrechungen (14) aufweisen, deren Anzahl von innen nach au­ ßen, also vom ersten zum n-ten Feldplattenring, abnimmt.
2. Hochspannungsfeste Randstruktur nach Anspruch 1, dadurch gekennzeichnet, daß unter dem ersten Feldplattenring (1) kein Dotierungsge­ biet (13) vorgesehen ist.
3. Hochspannungsfeste Randstruktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß unter dem n-ten Feldplattenring (n) ein Dotierungsgebiet (13) ohne Unterbrechungen (14) vorgesehen ist.
4. Hochspannungsfeste Randstruktur nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Dotierungsgebiete (13) durch Ionenimplantation einge­ bracht sind.
5. Hochspannungsfeste Randstruktur nach Anspruch 4, dadurch gekennzeichnet, daß die Dotierungsgebiete (13) mit einer Dosis von 1014 cm-2 eingebracht sind.
6. Hochspannungsfeste Randstruktur nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Dotierungsgebiete (13) mit Arsen oder Phosphor do­ tiert sind.
DE19730328A 1997-07-15 1997-07-15 Hochspannungsfeste Randstruktur für Halbleiterbauelemente Expired - Fee Related DE19730328C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19730328A DE19730328C1 (de) 1997-07-15 1997-07-15 Hochspannungsfeste Randstruktur für Halbleiterbauelemente

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19730328A DE19730328C1 (de) 1997-07-15 1997-07-15 Hochspannungsfeste Randstruktur für Halbleiterbauelemente

Publications (1)

Publication Number Publication Date
DE19730328C1 true DE19730328C1 (de) 1998-12-03

Family

ID=7835788

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19730328A Expired - Fee Related DE19730328C1 (de) 1997-07-15 1997-07-15 Hochspannungsfeste Randstruktur für Halbleiterbauelemente

Country Status (1)

Country Link
DE (1) DE19730328C1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10147307A1 (de) * 2001-09-26 2003-04-24 Infineon Technologies Ag IGBT mit integriertem Freilaufelement
US6870201B1 (en) * 1997-11-03 2005-03-22 Infineon Technologies Ag High voltage resistant edge structure for semiconductor components

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4468686A (en) * 1981-11-13 1984-08-28 Intersil, Inc. Field terminating structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4468686A (en) * 1981-11-13 1984-08-28 Intersil, Inc. Field terminating structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870201B1 (en) * 1997-11-03 2005-03-22 Infineon Technologies Ag High voltage resistant edge structure for semiconductor components
DE10147307A1 (de) * 2001-09-26 2003-04-24 Infineon Technologies Ag IGBT mit integriertem Freilaufelement

Similar Documents

Publication Publication Date Title
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE69331312T2 (de) Leistungshalbleiteranordnung mit Schutzmittel
EP0712137A2 (de) Programmierbarer Halbleiterspeicher
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE102004045467B4 (de) Feldeffekt-Trenchtransistor
DE10335118A1 (de) Halbleitervorrichtung
DE19816448C1 (de) Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
DE69224827T2 (de) Auf einem Halbleitersubstrat integrierter Spiralwiderstand
EP1336989B1 (de) Transistorbauelement
DE19604044C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19730328C1 (de) Hochspannungsfeste Randstruktur für Halbleiterbauelemente
DE102004006002B3 (de) Soi-Halbleiterbauelement mit erhöhter Spannungsfestigkeit
DE10243743B4 (de) Quasivertikales Halbleiterbauelement
EP3387677B1 (de) Halbleitertransistor mit superlattice-strukturen
EP0586716B1 (de) Leistungs-MOSFET mit verbesserter Avalanche-Festigkeit
DE69318346T2 (de) Schutzdiode für ein vertikales Halbleiterbauelement
DE69832258T2 (de) Schutzstruktur für integrierte elektronische Hochspannungsanordnungen
DE2451364A1 (de) Digitalsteuerbarer kondensator
DE102016202393B4 (de) Mit elektrostatischen Entladungsschutz gebildete Transistoren und Herstellungsverfahren
DE3104192C2 (de) Halbleitervorrichtung
DE10057611C2 (de) Laterales Halbleiterbauelement
DE68925061T2 (de) Integrierte Hochspannungsschaltung mit Isolierungsübergang
DE10350162A1 (de) Halbleiterbauteil
DE102004006001B3 (de) Leistungshalbleiterbauelement mit Feldzonen-Feldelektroden-Strukturen

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee