DE19730328C1 - High-voltage-durable edge structure for semiconductor components e.g. MOSFETs - Google Patents
High-voltage-durable edge structure for semiconductor components e.g. MOSFETsInfo
- Publication number
- DE19730328C1 DE19730328C1 DE19730328A DE19730328A DE19730328C1 DE 19730328 C1 DE19730328 C1 DE 19730328C1 DE 19730328 A DE19730328 A DE 19730328A DE 19730328 A DE19730328 A DE 19730328A DE 19730328 C1 DE19730328 C1 DE 19730328C1
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- field plate
- doping
- edge structure
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000005468 ion implantation Methods 0.000 claims abstract description 11
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims abstract description 4
- 230000007423 decrease Effects 0.000 claims abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 abstract 1
- 238000002513 implantation Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 108090000623 proteins and genes Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
- H10D64/112—Field plates comprising multiple field plate segments
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft eine hochspannungsfeste Randstruktur für Halbleiterbauelemente mit n Feldplattenrin gen und unter den n Feldplattenringen vorgesehenen ringförmi gen Dotierungsgebieten, wobei n eine natürliche Zahl größer als Zwei ist und der n-te Feldplattenring in bezug auf das Halbleiterbauelement der äußerste Feldplattenring ist.The present invention relates to a high voltage resistant Edge structure for semiconductor components with n field plate ring conditions and provided under the n field plate rings gene doping areas, where n is a natural number larger is as two and the nth field plate ring with respect to the Semiconductor component is the outermost field plate ring.
Bekanntlich treten Durchbrüche bevorzugt im Randbereich von Dotierungsgebieten auf, da dort die elektrische Feldstärke infolge der durch den Rand bedingten Krümmung der Dotierungs gebiete besonders groß ist. Um solche Durchbrüche zu vermei den, werden daher um ein Halbleiterbauelement ringförmige Do tierungsgebiete und oberhalb von diesen entsprechende Feld plattenringe vorgesehen. Dadurch werden lokale Feldstärken spitzen im Randbereich eines Halbleiterbauelementes vermin dert.As is known, breakthroughs occur preferably in the edge region of Doping areas because there the electric field strength due to the curvature of the doping caused by the edge areas is particularly large. To avoid such breakthroughs that are therefore ring-shaped around a semiconductor component tation areas and above them corresponding field plate rings provided. This will result in local field strengths min. tips in the edge area of a semiconductor component different.
Die ringförmigen Dotierungsgebiete werden bevorzugt durch Io nenimplantation eingebracht. Halbleiterbauelemente, die mit solchen Feldplattenringen und Ionenimplantationsringen verse hen sind, sind beispielsweise planare Siliziumbauelemente, wie MOSFETs (Feldeffekttransistoren in MOS-Technologie), IGBTs (Bipolartransistoren mit isoliertem Gate) usw.The ring-shaped doping regions are preferred by Io implantation. Semiconductors using such field plate rings and ion implantation rings verse hen are, for example, planar silicon components, like MOSFETs (field effect transistors in MOS technology), IGBTs (insulated gate bipolar transistors), etc.
Stand der Technik sind also Randstrukturen von Halbleiterbau elementen mit Feldplattenringen und diesen entsprechenden Io nenimplantationsringen. Die Feldplattenringe und die Ionenim plantationsringe werden dabei so strukturiert, daß entlang der Oberfläche des Halbleiterkörpers eines Halbleiterbauele mentes eine möglichst gleichmäßige Spannungsverteilung ent steht, d. h. keine Feldstärkenspitzen auftreten, die das Auftreten eines Durchbruches begünstigen würden. Eine derartige Anordnung ist z. B. aus der US 4,468,686 bekannt.Edge structures of semiconductor construction are therefore state of the art elements with field plate rings and these corresponding Io implant rings. The field plate rings and the ion im Plantation rings are structured so that along the surface of the semiconductor body of a semiconductor device mentes a voltage distribution that is as even as possible stands, d. H. no field strength peaks occur that the Would encourage a breakthrough. A such an arrangement is e.g. B. known from US 4,468,686.
Zur Erreichung dieses Zieles werden bisher abgestufte Feldplatten und n-dotierte Zonen als Ionenimplantationsringe eingesetzt.To achieve this goal, graded so far Field plates and n-doped zones as ion implantation rings used.
Bei Halbleiterbauelementen ist eine platzsparende Ausführung von größter Bedeutung, da durch diese allein die ständig angestrebte Miniaturisierung mit höherer Integrationsdichte zu erreichen ist. Ausgedehnte Randstrukturen stehen diesem Ziel erkennbar entgegen.A space-saving version is used for semiconductor components of the utmost importance, because through this alone the constantly desired miniaturization with higher integration density can be reached. Extensive edge structures stand up to this Recognizable target.
Es ist daher Aufgabe der vorliegenden Erfindung, eine hochspannungsfeste Randstruktur für Halbleiterbauelemente anzugeben, welche eine einfache und platzsparende Ausführung erlaubt und dennoch eine reproduzierbare hohe Durchbruchspannung sicherstellt.It is therefore an object of the present invention to high-voltage-resistant edge structure for semiconductor components indicate which is a simple and space-saving design allowed and yet a reproducible high Ensures breakdown voltage.
Diese Aufgabe wird bei einer hochspannungsfesten Randstruktur der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß die Dotierungsgebiete ringförmige, konzentrische Unterbrechungen aufweisen, deren Anzahl von innen nach außen, also vom ersten zum n-ten Feldplattenring, abnimmt.This task is performed with a high-voltage-resistant edge structure of the type mentioned at the outset in accordance with the invention, that the doping regions are ring-shaped, concentric interruptions have their number from the inside out, that is, from the first to the nth field plate ring, decreases.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.Advantageous developments of the invention result from the subclaims.
Vorzugsweise ist also unter dem ersten Feldplattenring kein Dotierungsgebiet vorgesehen. Dagegen ist unter dem n-ten Feldplattenring ein Dotierungsgebiet ohne Unterbrechungen angeordnet. Die Dotierungsgebiete sind vorzugsweise durch Ionenimplantation eingebracht, wobei eine Dosis von etwa 1012 cm-2 zur Anwendung gelangt. Preferably no doping region is therefore provided under the first field plate ring. In contrast, a doping region without interruptions is arranged under the nth field plate ring. The doping regions are preferably introduced by ion implantation, a dose of approximately 10 12 cm -2 being used.
Bei der erfindungsgemäßen hochspannungsfesten Randstruktur ist also ein implantiertes Dotierungsgebiet, das mit einer Ionenimplantationsdosis von etwa 1012 cm-2 eingebracht ist, unter dem äußersten Feldplattenring angeordnet, welcher nur unter dem dicksten Teil einer Isolatorschicht vorgesehen ist. Dieses implantierte Dotierungsgebiet wiederholt sich bei je dem Feldplattenring und weist dabei aber ringförmige Unter brechungen auf. Diese Unterbrechungen nehmen von außen nach innen zu, so daß bei dem, dem Halbleiterbauelement nächsten ersten Feldplattenring das implantierte Dotierungsgebiet vollkommen fehlt.In the high-voltage-resistant edge structure according to the invention, therefore, an implanted doping region, which is introduced with an ion implantation dose of approximately 10 12 cm -2, is arranged under the outermost field plate ring, which is provided only under the thickest part of an insulator layer. This implanted doping region is repeated for each field plate ring and has ring-shaped interruptions. These interruptions increase from the outside in, so that the implanted doping region is completely absent in the first field plate ring closest to the semiconductor component.
Die implantierten Dotierungsgebiete wirken mit den Unterbre chungen ebenso wie Dotierungsgebiete ohne Unterbrechungen, bei denen die Implantationsdosis von außen nach innen ab nimmt.The implanted doping areas work with the underbreaks as well as doping areas without interruptions, where the implantation dose starts from the outside in takes.
Wird für das Halbleiterbauelement beispielsweise ein p-Kanal- MOSFET vorgesehen, so sind die implantierten Dotierungsgebie te beispielsweise mit Arsen oder Phosphor n-dotiert. Mit den den FET umgebenden üblichen p-dotierten Schutzringen haben dann alle durch die Schutzringe und die Dotierungsgebiete ge bildeten p-Kanal-FETs trotz unterschiedlicher Substratspan nungen die annähernd gleiche Einsatzspannung, so daß als Er gebnis eine gleichmäßige laterale Verteilung der elektrischen Feldstärke an der Oberfläche und damit eine reproduzierbar hohe Durchbruchspannung erreicht wird.If, for example, a p-channel Provided MOSFET, so are the implanted doping regions te n-doped with arsenic or phosphorus, for example. With the have the usual p-doped guard rings surrounding the FET then all through the guard rings and the doping regions formed p-channel FETs despite different substrate chips the approximately same threshold voltage, so that as Er result in an even lateral distribution of the electrical Field strength on the surface and therefore reproducible high breakdown voltage is reached.
Da die Dotierungsgebiete mit der gleichen Dosis von bei spielsweise 1012 cm-2 eingebracht sind, ist zu ihrer Herstel lung nur eine einzige Ionenimplantation erforderlich.Since the doping regions are introduced with the same dose of, for example, 10 12 cm -2 , only a single ion implantation is required for their manufacture.
Die Anzahl der tatsächlich benötigten Feldplattenringe und die Geometrie der Unterbrechungen der Dotierungsgebiete hän gen vom Einzelfall und dabei insbesondere von der angestreb ten Durchbruchspannung ab und können ohne weiteres durch Com puter-Simulation berechnet werden.The number of field plate rings and actually required the geometry of the interruptions of the doping regions depends of the individual case and in particular of the target th breakdown voltage and can be easily by Com computer simulation can be calculated.
Die Dotierungsgebiete müssen nicht durch Ionenimplantation eingebracht werden. Gegebenenfalls können auch andere Dotie rungstechniken, wie Diffusion, angewandt werden. Auch kann der oben angegebene Dotierungstyp jeweils umgekehrt werden. Das heißt, bei einem p--leitenden Halbleiterkörper werden n- leitende Schutzringe zusammen mit p-leitenden Dotierungsge bieten anstelle des oben erwähnten p-leitenden Schutzringes mit n-leitenden Dotierungsgebieten in einem n--leitenden Halbleiterkörper erzeugt.The doping areas do not have to be introduced by ion implantation. If necessary, other doping techniques such as diffusion can also be used. The doping type specified above can also be reversed in each case. That is to say, in the case of a p - -type semiconductor body, n-type protection rings are produced together with p-type doping regions instead of the above-mentioned p-type protection ring with n-type doping regions in an n - -type semiconductor body.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:The invention will be described in more detail below with reference to the drawings explained. Show it:
Fig. 1 eine schematische Schnittdarstellung durch ein Ausführungsbeispiel der erfindungsgemäßen hochspannungsfesten Rand struktur und Fig. 1 is a schematic sectional view through an embodiment of the high-voltage-resistant edge structure and
Fig. 2 ein Ersatzschaltbild zu der Randstruktur von Fig. 1. FIG. 2 shows an equivalent circuit diagram for the edge structure of FIG. 1.
Fig. 1 zeigt eine Randstruktur mit einem n--dotierten Halb leiterkörper 10 und einer n+-dotierten Halbleiterschicht 11 mit einer (nicht gezeigten) Aluminiumschicht, an der eine po sitive Substratvorspannung anliegt. Fig. 1 shows an edge structure with an n - -doped semiconductor body 10 and an n + -doped semiconductor layer 11 with an aluminum layer (not shown), to which a positive substrate bias is applied.
Auf dem Halbleiterkörper 10 sind in üblicher Weise Feldplat tenringe 1, . . . n -1, n angebracht, wobei der erste Feldplat tenring 1 das eigentliche (nicht gezeigte) Halbleiterbauele ment, beispielsweise einen p-Kanal-FET direkt umgibt, so daß die Feldplattenringe 1, . . . n -1, n von innen nach außen ange ordnet sind. Durch die Stufe in den jeweiligen Feldplatten ringen 1, . . ., n -1, n ist schematisch die unterschiedliche Isolatorschichtdicke, also beispielsweise die Schichtdicke einer entsprechenden Siliziumdioxidschicht, angedeutet. Schutzringe 12, die p-dotiert sind, sind in Entsprechung zu den Feldplattenringen 1, n -1, n vorgesehen. Diesen Schutzrin gen sind durch Ionenimplantation eingebrachte n-leitende Do tierungsgebiete 13 zugeordnet. Die Implantationsdosis dieser Dotierungsgebiete 13 beträgt etwa 1012 cm-2.On the semiconductor body 10 are Feldplat tenringe 1 ,. . . n -1, n mounted, wherein the first Feldplat tenring 1 Halbleiterbauele the actual (not shown) ment, surrounding, for example, a p-channel FET directly, so that the field plate rings 1. . . n -1, n are arranged from the inside out. Wrestle through the step in the respective field plates 1 ,. . ., n -1, n the different insulator layer thickness, for example the layer thickness of a corresponding silicon dioxide layer, is indicated schematically. Guard rings 12 , which are p-doped, are provided in correspondence to the field plate rings 1 , n -1, n. These Schutzrin gene are introduced by ion implantation n-type doping areas 13 . The implantation dose of these doping regions 13 is approximately 10 12 cm -2 .
Erfindungsgemäß sind die Dotierungsgebiete 13 mit Unterbre chungen 14 so versehen, daß unterhalb der Feldplatte 1 kein Dotierungsgebiet 13 vorliegt, also nur Unterbrechungen vor handen sind, während unterhalb der äußersten Feldplatte n keine Unterbrechungen vorhanden sind, also ein zusammenhän gendes Dotierungsgebiet 13 besteht.According to the invention, the doping regions 13 are provided with interruptions 14 in such a way that there is no doping region 13 below the field plate 1 , that is to say only interruptions are present, while there are no interruptions below the outermost field plate n, that is to say a continuous doping region 13 .
Mit anderen Worten, bei der erfindungsgemäßen hochspannungs festen Randstruktur nehmen die Unterbrechungen 14 von "außen" nach "innen" in Richtung auf das eigentliche Halbleiterbau element zu, so daß unter der ersten Feldplatte 1 das Dotie rungsgebiet 13 vollständig fehlt, während unterhalb der äu ßersten Feldplatte n ein zusammenhängendes Dotierungsgebiet vorliegt.In other words, in the high-voltage-resistant edge structure according to the invention, the interruptions 14 increase from "outside" to "inside" in the direction of the actual semiconductor device, so that the doping region 13 is completely missing under the first field plate 1 , while below the outermost one Field plate n has a coherent doping region.
Die so gestalteten Dotierungsgebiete 13 wirken mit den Unter brechungen 14 ebenso wie Dotierungsgebiete, deren jeweilige Implantationsdosis in Richtung auf das Halbleiterbauelement zu abnimmt.The doping regions 13 designed in this way act with the interruptions 14 as well as doping regions whose respective implantation dose decreases in the direction of the semiconductor component.
Dadurch wird in vorteilhafter und einfacher Weise erreicht, daß alle, durch die Schutzringe und die Dotierungsgebiete ge bildeten p-Kanal-FETs trotz unterschiedlicher Substratspan nungen die gleiche Einsatzspannung aufweisen. In an advantageous and simple manner, that all, through the guard rings and the doping areas formed p-channel FETs despite different substrate chips the same threshold voltage.
Fig. 2 zeigt schematisch ein Ersatzschaltbild der jeweiligen p-Kanal-FETs, die durch die Schutzringe und die Dotierungsge biete gebildet sind. Fig. 2 shows schematically an equivalent circuit diagram of the respective p-channel FETs, which are formed by the guard rings and the doping areas.
Im Ergebnis wird so durch die erfindungsgemäße hochspannungs feste Randstruktur eine gleichmäßige laterale Verteilung der elektrischen Feldstärke an der Oberfläche des Halbleiterkör pers 10 erreicht, so daß auch eine reproduzierbar hohe Durch bruchspannung vorliegt.As a result, a uniform lateral distribution of the electric field strength on the surface of the semiconductor body 10 is achieved by the high-voltage-resistant edge structure according to the invention, so that there is also a reproducibly high breakdown voltage.
Von besonderem Vorteil ist, daß zur Erzeugung der jeweiligen Dotierungsgebiete 13 lediglich eine einzige Ionenimplantati on, beispielsweise mit Arsen oder Phosphor, erforderlich ist. Durch diesen einzigen Implantationsschritt wird die Herstel lung eines Halbleiterbauelementes wesentlich vereinfacht. Au ßerdem wird eine weitere Miniaturisierung erreicht, da eine einheitliche Ionenimplantation einen geringeren Platzbedarf erfordert.It is particularly advantageous that only a single ion implantation, for example with arsenic or phosphorus, is required to generate the respective doping regions 13 . This single implantation step simplifies the manufacture of a semiconductor component. In addition, further miniaturization is achieved, since a uniform ion implantation requires less space.
Die erfindungsgemäße hochspannungsfeste Randstruktur ist in bevorzugter Weise auf beispielsweise 4 kV IGBTs, Dioden usw. anwendbar.The high-voltage-resistant edge structure according to the invention is in preferably on, for example, 4 kV IGBTs, diodes, etc. applicable.
11
. . ., n -1, nFeldplattenringe
. . ., n -1, n field plate rings
1010th
Halbleiterkörper
Semiconductor body
1111
Halbleiterschicht
Semiconductor layer
1212th
Schutzring
Guard ring
1313
Dotierungsgebiet
Funding area
1414
Unterbrechung
Interruption
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19730328A DE19730328C1 (en) | 1997-07-15 | 1997-07-15 | High-voltage-durable edge structure for semiconductor components e.g. MOSFETs |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19730328A DE19730328C1 (en) | 1997-07-15 | 1997-07-15 | High-voltage-durable edge structure for semiconductor components e.g. MOSFETs |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19730328C1 true DE19730328C1 (en) | 1998-12-03 |
Family
ID=7835788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19730328A Expired - Fee Related DE19730328C1 (en) | 1997-07-15 | 1997-07-15 | High-voltage-durable edge structure for semiconductor components e.g. MOSFETs |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19730328C1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10147307A1 (en) * | 2001-09-26 | 2003-04-24 | Infineon Technologies Ag | Semiconductor device functioning as IGBT with integrated free-running diode has connection zone at edge of semiconductor body, more heavily doped than drift zone |
| US6870201B1 (en) * | 1997-11-03 | 2005-03-22 | Infineon Technologies Ag | High voltage resistant edge structure for semiconductor components |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4468686A (en) * | 1981-11-13 | 1984-08-28 | Intersil, Inc. | Field terminating structure |
-
1997
- 1997-07-15 DE DE19730328A patent/DE19730328C1/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4468686A (en) * | 1981-11-13 | 1984-08-28 | Intersil, Inc. | Field terminating structure |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6870201B1 (en) * | 1997-11-03 | 2005-03-22 | Infineon Technologies Ag | High voltage resistant edge structure for semiconductor components |
| DE10147307A1 (en) * | 2001-09-26 | 2003-04-24 | Infineon Technologies Ag | Semiconductor device functioning as IGBT with integrated free-running diode has connection zone at edge of semiconductor body, more heavily doped than drift zone |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10214151B4 (en) | Semiconductor device with increased breakdown voltage in the edge region | |
| DE19811297B4 (en) | High breakdown voltage MOS semiconductor device | |
| DE69331312T2 (en) | Power semiconductor arrangement with protective agent | |
| EP0712137A2 (en) | Programmable semiconductor memory | |
| DE69629017T2 (en) | LATERAL THIN FILM SOI ARRANGEMENTS WITH A GRADED FIELD OXIDE AND LINEAR DOPING PROFILE | |
| DE102004045467B4 (en) | Field effect trench transistor | |
| DE10335118A1 (en) | Semiconductor device | |
| DE19816448C1 (en) | Universal semiconductor wafer for high-voltage semiconductor components, their manufacturing process and their use | |
| DE69224827T2 (en) | Spiral resistor integrated on a semiconductor substrate | |
| EP1336989B1 (en) | Transistor device | |
| DE19604044C2 (en) | Semiconductor component controllable by field effect | |
| DE19730328C1 (en) | High-voltage-durable edge structure for semiconductor components e.g. MOSFETs | |
| DE102004006002B3 (en) | Soi semiconductor device with increased dielectric strength | |
| DE10243743B4 (en) | Quasi-central semiconductor device | |
| EP3387677B1 (en) | Semiconductor transistor comprising superlattice structures | |
| EP0586716B1 (en) | Power MOSFET with improved avalanche stability | |
| DE69318346T2 (en) | Protection diode for a vertical semiconductor component | |
| DE69832258T2 (en) | Protective structure for integrated electronic high voltage assemblies | |
| DE2451364A1 (en) | DIGITAL CONTROLLED CAPACITOR | |
| DE102016202393B4 (en) | Transistors formed with electrostatic discharge protection and manufacturing methods | |
| DE3104192C2 (en) | semiconductor device | |
| DE10057611C2 (en) | Lateral semiconductor device | |
| DE68925061T2 (en) | Integrated high-voltage circuit with insulation transition | |
| DE10350162A1 (en) | Semiconductor device | |
| DE102004006001B3 (en) | Power semiconductor component with field zone-field electrode structures has third semiconductor zone of first conductor type with common boundary surface with first semiconductor zone and electrically connected to field electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8100 | Publication of patent without earlier publication of application | ||
| D1 | Grant (no unexamined application published) patent law 81 | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |