[go: up one dir, main page]

DE102004045467B4 - Feldeffekt-Trenchtransistor - Google Patents

Feldeffekt-Trenchtransistor Download PDF

Info

Publication number
DE102004045467B4
DE102004045467B4 DE102004045467.1A DE102004045467A DE102004045467B4 DE 102004045467 B4 DE102004045467 B4 DE 102004045467B4 DE 102004045467 A DE102004045467 A DE 102004045467A DE 102004045467 B4 DE102004045467 B4 DE 102004045467B4
Authority
DE
Germany
Prior art keywords
trench
trenches
inactive
transistor
diodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004045467.1A
Other languages
English (en)
Other versions
DE102004045467A1 (de
Inventor
Dr. Zundel Markus
Norbert Krischke
Dr. Meyer Thorsten
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004045467.1A priority Critical patent/DE102004045467B4/de
Priority to US11/230,705 priority patent/US8772861B2/en
Publication of DE102004045467A1 publication Critical patent/DE102004045467A1/de
Application granted granted Critical
Publication of DE102004045467B4 publication Critical patent/DE102004045467B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/148—VDMOS having built-in components the built-in components being breakdown diodes, e.g. Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/20—Breakdown diodes, e.g. avalanche diodes
    • H10D8/25—Zener diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Feldeffekt-Trenchtransistor mit einer Vielzahl von arrayartig angeordneten Transistorzellen, deren Gateelektroden in einem Halbleiterkörper gebildeten parallel laufenden aktiven Gräben (1) angeordnet sind, wobei wenigstens ein parallel zu den aktiven Gräben (1) laufender inaktiver Graben (2a; 2b) vorgesehen ist, in dem keine Gateelektrode angeordnet ist und wobei in einem oder mehreren der inaktiven Gräben (2a; 2b) eine oder mehrere Polysilizium-Schutzdioden (D1, D2, D3, D4) zum Schutz gegen eine Beschädigung des Gateoxids durch ESD-Pulse integriert ist bzw. sind, und der wenigstens eine inaktive Graben (2a, 2b) im Array der Transistorzellen liegt und die eine oder mehreren Polysilizium-Schutzdioden (D1, D2, D3, D4) in der Längsrichtung des jeweiligen inaktiven Grabens (2a, 2b) zueinander in Reihe geschaltet und an ihrem einen Ende mit einer Sourcemetallisierung (5) und an ihrem anderen Ende mit einer Gatemetallisierung (3a, 3b) kontaktiert sind.

Description

  • Die Erfindung betrifft einen Feldeffekt-Trenchtransistor mit einer Vielzahl von arrayartig angeordneten Transistorzellen, deren Gateelektroden in in einem Halbleiterkörper gebildeten aktiven Gräben (trenches) angeordnet sind.
  • Wenn bei Anwendungen eines Feldeffekt-Trenchtransistors, z.B. eines DMOS-Leistungstransistors z.B. als High-Side- oder Low-Side-Schalter in Kraftfahrzeug-Zündeinrichtungen ein Treiberchip und der dazugehörige Feldeffekt-Leistungstransistor separat auf einer Schaltungsplatte aufgelötet sind, können die Zuleitungen je nach Anwendungsfall oder Kundenanforderung stark variieren und liegen prinzipiell auf der Schaltungsplatte frei. Das bedeutet, dass der Signalaustausch zwischen dem Feldeffekt-Trenchtransistor, der Signale von den Temperatursensoren und/oder Stromsensoren und dem Treiberchip betrifft, Schwankungen in diesen Zuleitungen unterliegt und außerdem die Gefahr der Zerstörung einzelner oder aller Komponenten durch über diese Zuleitungen eingekoppelte menschliche ESD-Pulse besteht. Derartige ESD-Pulse können z. B. bei der Berührung solcher freiliegender Bereiche oder Leiterbahnen mit der Hand in den Leistungstransistor eingekoppelt werden und dessen Gateoxid zerstören.
  • Bei einem IGBT des Standes der Technik sind zum Schutz des Gateoxids vor ESD-Pulsen planare Dioden zwischen Source- und Gatemetallisierung vorgesehen, wie dies z.B. die beiliegende 3 zeigt. Hier sind die planaren Dioden durch Polysiliziumdioden (n p n p n) auf Dickoxid oberhalb der Siliziumoberfläche O realisiert und an ihrem einen Ende mit einer Sourcemetallisierung SM und an ihrem anderen Ende mit einer Gatemetallisierung GM kontaktiert. Dazwischen ist die Oberfläche dieser Polysiliziumdioden durch ein Dielektrikum DE isoliert. Um bei diesem Konzept ausreichend niedrige Leckströme und geringe Driften zu erzielen, wurde dort auf p+n-Polydioden zurückgegriffen. Durch die Reihenschaltung vieler einzelner derartiger Dioden konnten Sperrspannungen in Schritten von ca. 4 bis 6 V je nach Anzahl der Dioden beliebig eingestellt werden. Wenn man ein derartiges Konzept in einen Feldeffekt-Trenchtransistor integrieren wollte, würden sich Nachteile eines recht großen Platzbedarfs, z.B. im Chiprandbereich und die schlechte Integrierbarkeit in den Prozessfluss ergeben.
  • Aus den Druckschriften JP 2001-257 349 A , GB 2 341 001 A , DE 102 50 175 A1 und US 6 566 708 B1 sind Grabentransistorvorrichtungen bekannt. Aus der Druckschrift DE 100 01 865 A1 ist eine Diodenkette aus Polysilizium bekannt.
  • Bei vielen Feldeffekt-Trenchtransistoren wird üblicherweise eine Optimierung ihres Einschaltwiderstandes gegenüber ihrer Gateladung bzw. ihrer Gatekapazität dadurch vorgenommen, dass ein Teil der Gräben (z. B. jeder zweite Graben) als inaktive Gräben ausgebildet sind in denen keine Gateelektroden angeordnet sind. Diese Optimierung wird allgemein als FoM (Figure of Merit)-Optimierung bezeichnet.
  • Die vorliegenden Erfinder wurden durch die Tatsache der vorhandenen und bislang unbenutzten inaktiven Gräben zu der Untersuchung angeregt, wie man diese inaktiven Gräben für zusätzliche Funktionen des Feldeffekt-Transistors nutzen könnte ohne den zur Herstellung des Feldeffekt-Trenchtransistors verwendeten Prozessfluss grundlegend zu verändern.
  • Es ist deshalb Aufgabe der Erfindung, zur ESD-Festigkeit benötigte Polysiliziumdioden und/oder zur Zenerung des Trenchtransistors dienende Polysilizium-Zenerdioden so bei einem FoM-optimierten Feldeffekt-Trenchtransistor zu integrieren, dass diese Dioden auf dem Chip nur einen geringen Platzbedarf benötigen und dass ihre Integration mit einem für die Herstellung des Feldeffekt-Trenchtransistors verwendeten Prozessfluss kompatibel ist.
  • Die Erfindung ist in den unabhängigen Patentansprüchen 1 und 2 definiert. Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
  • Grundgedanke der vorliegenden Offenbarung ist es, die für die ESD-Festigkeit dienenden Polysilizium-Schutzdioden und/oder die Polysilizium-Zenerdioden in den ohnehin vorhandenen inaktiven Gräben des FoM-optimierten Feldeffekt-Trenchtransistors zu integrieren. Da in den inaktiven Gräben keine Elektroden des Feldeffekt-Trenchtransistors liegen, können die Polysilizium-Schutzdioden oder die Zenerdioden unterhalb der Siliziumoberfläche vergraben in den aktiven Trenches entweder im Chiprand und/oder unter dem Gatepad bzw. in den inaktiven Trenches in der Nähe des Gatepads liegen. Für den Fall, dass die p-Gebiete der Schutzdioden nicht bis zum Grabenboden implantiert sind, das heißt, dass die p-Gebiete der Schutzdioden oberflächennah implantiert sind, sind die einzelnen Schutzdioden auf mehrere in einer Reihe hintereinander liegende kürzere Gräben aufgeteilt, und zueinander weisende Elektroden der in den einzelnen Gräben liegenden Schutzdioden sind durch eine Hilfsmetallisierung oberhalb der Siliziumoberfläche miteinander kontaktiert.
  • Beispielsweise ist die Unterbringung der Schutzdioden in den inaktiven Gräben bei einem auf niedrige Gateladung FoM-optimierten Konzept eines Dense-Trench-Transistors anwendbar, bei dem jeder zweite Graben zur Verringerung der Gatekapazitäten mit Dickoxid ausgeführt und gleichzeitig auf Sourcepotenzial gelegt wird. Wird dabei der Sourceanschluss in diesem Graben auf der Chipseite, die dem Gateanschluss abgewandt ist, ausgeführt, so können derartige Gräben in ihrer vollen Länge für die ESD-Schutzdiodenstrukturen verwendet werden.
  • Auf dieselbe Weise kann stattdessen oder zusätzlich eine Zenerung zwischen Gate und Drain mittels Polysiliziumzenerdioden in einem oder mehreren der inaktiven Gräben realisiert werden. Es ist dabei jedoch anstatt des einen Sourceanschlusses ein Anschluss auf Drainpotenzial zu erzeugen, und die jeweils direkt benachbarten Transistorzellen sind zu deaktivieren und mit Dickoxid in den Gräben auszustatten, damit das Drainpotenzial ohne Frühdurchbrüche in den mit den Polysiliziumzenerdioden gefüllten Graben geleitet werden kann.
  • Die obigen und weitere vorteilhafte Merkmale eines Feldeffekt-Trenchtransistors werden nachstehend in Ausführungsbeispielen bezogen auf die beiliegende Zeichnung näher beschrieben. Die Zeichnungsfiguren zeigen im Einzelnen:
    • 1 eine typische Layout-Aufsicht auf einen Feldeffekt-Trenchtransistorchip, wobei auf der linken Seite ein erstes bevorzugtes Ausführungsbeispiel und auf der rechten Seite der 1 ein zweites bevorzugtes Ausführungsbeispiel dargestellt ist;
    • 2A eine das erste Ausführungsbeispiel gemäß 1 veranschaulichende Schnittansicht entlang der Schnittebene S-S';
    • 2B eine das zweite Ausführungsbeispiel gemäß 1 veranschaulichende schematische Schnittansicht entlang der Schnittebene T-T' und
    • 3 die eingangs bereits beschriebene herkömmliche ESD-Schutzstruktur eines IGBT bei dem die Polysiliziumschutzdioden oberhalb der Siliziumoberfläche liegen.
  • Die Layout-Aufsicht in 1 zeigt ein typisches Beispiel eines Feldeffekt-Trenchtransistors. Das Transistorarray weist eine Vielzahl von Transistorzellen auf, deren Gateelektroden in parallel verlaufenden aktiven Gräben 1 angeordnet sind. Parallel zu den aktiven Gräben 1 weist der dargestellte Feldeffekt-Trenchtransistor auch inaktive Gräben 2a, 2b, 2c auf, in denen keine Elektroden der Transistorzellen liegen.
  • In diesen inaktiven Gräben 2a, 2b, 2c werden erfindungsgemäß für den ESD-Schutz Polysilizium-Schutzdioden so integriert, dass sie eine elektrostatische Aufladung des Gateoxids verhindern. Dazu werden die Polysilizium-Schutzdioden in einer solchen Anzahl hintereinander in Reihe geschaltet, dass die Summe ihrer Sperrspannungen gleich oder größer als die geforderte ESD-Schutzspannung ist (jede Schutzdiode hat z.B. eine Sperrspannung von ca. 4 bis 6 V).
  • Bei dem links in 1 dargestellten Ausfuhrungsbeispiel sind die Polysiliziumschutzdioden in Gräben unter einem Gatepad 3a bzw. in die daran anschließenden inaktiven Gräben 2a, 2a eingebaut. Für oberflächennah implantierte p+-Gebiete (das n-Polysilizium wird in manchen Fällen nicht bis an den Boden des Grabens umdotiert) sind die einzelnen Polysilizium-Schutzdioden in einzelne Trenches 2a, 2a getrennt. Bei p+-Gebieten, die bis zum Grabenboden reichen, kann auf die Vereinzelung in der Grabenebene weitgehend verzichtet werden. Um die Polysilizium-Schutzdioden in den einzelnen Grabenabschnitten 2a, 2a miteinander zu verbinden, ist eine Hilfsmetallisierung 4 erforderlich, wie sie in der entlang der Schnittebene S-S' gezeichneten Schnittansicht der 2A zu sehen ist.
  • In 2A sind beispielhaft lediglich zwei Polysilizium-Schutzdioden D1, D2 gezeigt, die an ihrem einen Ende mit Sourcemetall 5 und an ihrem anderen Ende mit dem genannten Gatepad 3a kontaktiert sind. Wie 2A zeigt, reichen die p-Polysiliziumgebiete im Graben 2a nicht bis an den Grabenboden, sondern darunter verbleibt eine n-Polysiliziumschicht.
  • Abgesehen von ihren Kontaktierungen über die Siliziumoberfläche 7 zu den Metallisierungen 3a, 4, 5 sind die Polysilizium-Schutzdioden D1, D2 im Gaben 2a durch ein Isolationsoxid OX isoliert.
  • 1 zeigt rechts ein zweites bevorzugtes Ausführungsbeispiel, bei dem die Polysilizium-Schutzdioden in inaktive Gräben 2b, das heißt in Gräben, die aus Kapazitätsgründen ohnehin schon auf Sourcepotenzial gelegt wurden, eingebaut sind. Bevorzugt sind die Polysilizium-Schutzdioden bei einem „FOM-optimierten“ Dense-Trench-Konzept, bei dem jeder zweite Graben 2b ein inaktiver Graben ist, in einem oder mehreren gegebenenfalls in allen diesen inaktiven Gräben untergebracht.
  • Die Querschnittstruktur des zweiten Ausführungsbeispiels (1 rechts) ist in 2B gezeigt, die eine Schnittansicht längs der Schnittebene T-T' von 1 zeigt. Wie erwähnt, kann prinzipiell eine beliebige Anzahl der inaktiven Gräben 2b, die selbst in beliebiger Reihenfolge und Anzahl auftreten können, benutzt werden, um darin eine oder mehrere in Reihe geschaltete Polysiliziumschutzdioden D1 - D4 auszubilden. Deren Anschlüsse an Gatemetall 3b und an Sourcemetall 5 können dabei in beliebigen Positionen entlang dieser inaktiven Gräben 2b platziert werden. Gemäß 1 führt um das Transistorarray herum vom Gatepad 3a ausgehend ein so genannter Gaterunner 3b, das ist eine um das ganze Transistorarray führende Leiterbahn mit Gatepotenzial. Gemäß 1, rechts und 2B ist die Reihe der Polysilizium-Schutzdioden D1 - D4 an ihrem einen Ende mit diesem Gaterunner 3b und an ihrem anderen Ende an beliebiger Stelle mit der Sourcemetallisierung 5 kontaktiert. Isoliert sind die Polysilizium-Schutzdioden D1 - D4 im Graben 2b durch ein darüber liegendes Zwischenoxid 9, das bis zur Siliziumoberfläche 7 reicht. In der 2B ist beispielhaft gezeigt, dass die p-Polysiliziumimplantationen bis zum Grabenboden 8 reichen.
  • Durch die variable Verschaltung als Polysiliziumdiode oder inaktivem Graben kann je nach Produktanforderung eine Optimierung zwischen ESD-Festigkeit und Leckstrom erreicht werden.
  • Mit der Bezugsziffer 6 sind in 1 die Kontakte von Gatemetall auf Polysilizium in den Gräben 1 angedeutet.
  • 1 zeigt ein weiteres Ausführungsbeispiel, bei dem in einem weiteren inaktiven Graben 2c (es können auch mehrere weitere inaktive Gräben 2c sein) eine oder mehrere in Reihe geschaltete Polysilizium-Zenerdioden integriert sind, die mit ihrem einen Ende mit dem Metall des Gaterunners 3b und mit ihrem anderen Ende mit Drainpotenzial kontaktiert sind. Damit kann auf dieselbe Weise wie sie zuvor für die Polysilizium-schutzdioden in den inaktiven Gräben beschrieben wurde, eine Zenerung zwischen Gate und Drain des Feldeffekt-Trenchtransistors mittels Polysiliziumzenerdioden realisiert werden. Es ist dabei jedoch anstatt des einen Sourceanschlusses ein Anschluss auf Drainpotenzial zu erzeugen, und die jeweils direkt benachbarten Zellen sind zu deaktivieren und mit Dickoxid in den Gräben auszustatten, um das Drainpotenzial ohne Frühdurchbrüche in den Graben 2c mit den Polysiliziumzenerdioden hineinzubekommen.
  • Die Erfindung ist auf alle Trenchtechnologien anwendbar, bevorzugt auf Technologien mit mehreren Elektroden im Graben, da sie dort sehr leicht integrierbar ist, besonders dann, wenn die einzelnen Elektroden im Graben ohnehin unterschiedlich hoch bzw. von unterschiedlichem Dotierungstyp sind.
  • Damit die Polysiliziumdioden mit geringstem Zusatzaufwand einzubringen sind, soll die Abscheidung des Gatepolysiliziums in DMOS-Gräben parallel zu derjenigen in die Gräben mit den ESD-Schutzdioden erfolgen, vorzugsweise in einer in-situ-Dotierung im Bereich um einige 1018/cm3 des n-Leitungstyps (Phosphor/Arsen/usw.). Im weiteren Verlauf wird das Gatepolysilizium in den DMOS-Gräben durch die Sourceimplantation verstärkt. Sollte die Gatedotierung im DMOS-Transistor im Kanalbereich nicht ausreichend hoch sein, kann über eine Zusatzfototechnik vor dem Bodydrive in das Polysilizium im Graben eine n+-Dotierung eingebracht und durch den Drive zumindest auf der Höhe des Kanalbereichs verteilt werden. In der Struktur der ESD-Schutzdioden können im weiteren Verlauf des Prozesses mit der vorhandenen p+-Bodykontaktfototechnik die p+-Dotiergebiete in das n-dotierte Polysilizium durch Umdotierung eingebracht werden. Die so in den Gräben gebildeten vergrabenen ESD-Polysiliziumdioden können durch vielfältige Verschaltung über die Gatekontakt-Fototechnik zwischen Gatemetall und Sourcemetall elektrisch verbunden eingebracht werden. Bei der Gatekontakt-Fototechnik wird das in den Gräben befindliche Polysilizium über ein auf Grabenmitte justiertes Kontaktloch und anschließender Metallisierung eingeschlossen.
  • In der vorangehenden Beschreibung wurden Ausführungsbeispiele einer Struktur eines erfindungsgemäßen Feldeffekt-Trenchtransistors und ein bevorzugtes Herstellungsverfahren für einen erfindungsgemäßen Feldeffekt-Trenchtransistor beschrieben. Eine Vielzahl von arrayartig angeordneten Transistorzellen hat Gateelektroden, die in in einem Halbleiterkörper gebildeten aktiven Gräben liegen. Parallel zu den aktiven Gräben liegen im Array der Transistorzellen inaktive Gräben, in denen keine Gateelektroden angeordnet sind. In einem oder mehreren der inaktiven Gräben ist erfindungsgemäß eine Reihe von Polysilizium-Schutzdioden und/oder Zenerdioden integriert. Die Schutzdioden, die zum Schutz gegen elektrostatische Aufladung des Gateoxids dienen, sind an ihrem einen Ende mit einer Sourcemetallisierung und an ihrem anderen Ende mit einer Gatemetallisierung kontaktiert, während die Polysilizium-Zenerdioden einerseits an Gatemetall angeschlossen und andererseits mit Drainpotential kotaktiert sind.
  • Bezugszeichenliste
    • 1
    Gräben (Trenches)
    2a, 2b
    inaktive Gräben mit ESD-Schutzdioden
    2c
    inaktiver Graben mit Polysilizium-Zenerdioden
    3a, 3b
    Gatepad, Gaterunner
    4, HM
    Hilfsmetallisierung
    5, SM
    Sourcemetallisierung
    DE
    dielektrisches Material
    6
    Kontakte auf Polysilizium im Graben
    7
    Siliziumoberfläche
    8
    Grabenboden
    Ox
    Oxid
    9
    Zwischenoxid
    D1 - D4
    Polysilizium-Schutzdioden
    S-S'
    erste Schnittebene entsprechend 2A
    P-P'
    zweite Schnittebene entsprechend 2B

Claims (9)

  1. Feldeffekt-Trenchtransistor mit einer Vielzahl von arrayartig angeordneten Transistorzellen, deren Gateelektroden in einem Halbleiterkörper gebildeten parallel laufenden aktiven Gräben (1) angeordnet sind, wobei wenigstens ein parallel zu den aktiven Gräben (1) laufender inaktiver Graben (2a; 2b) vorgesehen ist, in dem keine Gateelektrode angeordnet ist und wobei in einem oder mehreren der inaktiven Gräben (2a; 2b) eine oder mehrere Polysilizium-Schutzdioden (D1, D2, D3, D4) zum Schutz gegen eine Beschädigung des Gateoxids durch ESD-Pulse integriert ist bzw. sind, und der wenigstens eine inaktive Graben (2a, 2b) im Array der Transistorzellen liegt und die eine oder mehreren Polysilizium-Schutzdioden (D1, D2, D3, D4) in der Längsrichtung des jeweiligen inaktiven Grabens (2a, 2b) zueinander in Reihe geschaltet und an ihrem einen Ende mit einer Sourcemetallisierung (5) und an ihrem anderen Ende mit einer Gatemetallisierung (3a, 3b) kontaktiert sind.
  2. Feldeffekt-Trenchtransistor mit einer Vielzahl von arrayartig angeordneten Transistorzellen, deren Gateelektroden in einem Halbleiterkörper gebildeten parallel laufenden aktiven Gräben (1) angeordnet sind, wobei wenigstens ein parallel zu den aktiven Gräben (1) laufender inaktiver Graben (2a; 2b, 2c) vorgesehen ist, in dem keine Gateelektrode angeordnet ist und wobei in einem oder mehreren der inaktiven Gräben (2c) eine oder mehrere Polysilizium-Zenerdioden integriert ist bzw. sind, und der wenigstens eine inaktive Graben (2a, 2b, 2c) im Array der Transistorzellen liegt und die eine oder mehreren Polysilizium-Zenerdioden in der Längsrichtung des jeweiligen inaktiven Grabens (2a, 2b, 2c) zueinander in Reihe geschaltet und mit ihrem einen Ende mit einer Gatemetallisierung (3a, 3b) und mit ihrem anderen Ende mit Drainpotenzial kontaktiert sind.
  3. Feldeffekt-Trenchtransistor nach Anspruch 1 oder 2, dad urch gekennzeichnet, dass jeder zweite Graben ein inaktiver Graben ist.
  4. Feldeffekt-Trenchtransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Schutzdiode bzw. Schutzdioden (D1, D2, D3, D4) oder die Zenerdiode bzw. Zenerdioden im Graben (2a; 2b; 2c) unterhalb der Siliziumoberfläche (7) des Halbleiterkörpers liegt bzw. liegen.
  5. Feldeffekt-Trenchtransistor nach Anspruch 1 oder 4, dadurch gekennzeichnet, dass die Schutzdiode bzw. Schutzdioden (D1, D2, D3, D4) in wenigstens einem an ein Gatepad (3a) des Feldeffekt-Trenchtransistors anschließenden Graben (2a) liegt bzw. liegen und an ihrem einen Ende mit dem Gatepad (3a) verbunden ist bzw. sind.
  6. Feldeffekt-Trenchtransistor nach Anspruch 5, dadurch gekennzeichnet, dass die Schutzdiode bzw. Schutzdioden (D1, D2, D3, D4) für den Fall, dass ihre p-Implantationsgebiete nicht bis zum Grabenboden (8) implantiert sind, auf mehrere einzelne, in einer Reihe hintereinander liegende kürzere Gräben (2a, 2a) aufgeteilt ist bzw. sind und dass zueinander weisende Elektroden der in den einzelnen hintereinander liegenden Gräben (2a, 2a) liegenden Schutzdioden durch eine Hilfsmetallisierung (4) oberhalb der Siliziumoberfläche (7) miteinander kontaktiert sind.
  7. Feldeffekt-Trenchtransistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Gräben (2a, 2b) oberhalb der Schutzdioden (D1, D2, D3, D4) abgesehen von ihren Kontaktstellen mit isolierendem Oxid bis zur Siliziumoberfläche (7) aufgefüllt sind.
  8. Feldeffekt-Trenchtransistor nach Anspruch 2, dadurch gekennzeichnet, dass die zu den inaktiven Gräben (2c) mit den Zenerdioden direkt benachbarten Transistorzellen deaktiviert und mit Dickoxid in ihren Gräben ausgestattet sind, um das Drainpotenzial ohne Durchbruchgefahr den daneben liegenden Zenerdioden zuzuführen.
  9. Feldeffekt-Trenchtransistor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die inaktiven Gräben (2a; 2b; 2c) parallel zu den aktiven Gräben (1) liegen.
DE102004045467.1A 2004-09-20 2004-09-20 Feldeffekt-Trenchtransistor Expired - Fee Related DE102004045467B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004045467.1A DE102004045467B4 (de) 2004-09-20 2004-09-20 Feldeffekt-Trenchtransistor
US11/230,705 US8772861B2 (en) 2004-09-20 2005-09-20 Field effect trench transistor having active trenches

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004045467.1A DE102004045467B4 (de) 2004-09-20 2004-09-20 Feldeffekt-Trenchtransistor

Publications (2)

Publication Number Publication Date
DE102004045467A1 DE102004045467A1 (de) 2006-03-30
DE102004045467B4 true DE102004045467B4 (de) 2020-07-30

Family

ID=36011512

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004045467.1A Expired - Fee Related DE102004045467B4 (de) 2004-09-20 2004-09-20 Feldeffekt-Trenchtransistor

Country Status (2)

Country Link
US (1) US8772861B2 (de)
DE (1) DE102004045467B4 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053808B2 (en) * 2007-05-21 2011-11-08 Alpha & Omega Semiconductor, Ltd. Layouts for multiple-stage ESD protection circuits for integrating with semiconductor power device
JP5138274B2 (ja) * 2007-05-25 2013-02-06 三菱電機株式会社 半導体装置
US7825431B2 (en) * 2007-12-31 2010-11-02 Alpha & Omega Semicondictor, Ltd. Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection
US7807576B2 (en) * 2008-06-20 2010-10-05 Fairchild Semiconductor Corporation Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
US8829624B2 (en) * 2008-06-30 2014-09-09 Fairchild Semiconductor Corporation Power device with monolithically integrated RC snubber
US8080851B2 (en) * 2008-08-29 2011-12-20 International Business Machines Corporation Deep trench electrostatic discharge (ESD) protect diode for silicon-on-insulator (SOI) devices
GB2466643B (en) * 2008-12-30 2011-05-04 Wolfson Microelectronics Plc Semiconductor structures for biasing devices
JP5394791B2 (ja) * 2009-03-27 2014-01-22 浜松ホトニクス株式会社 裏面入射型固体撮像素子
CN102157518B (zh) 2011-01-07 2012-05-30 北方工业大学 单片集成的新型双重突波保护器件及其制作方法
US8564047B2 (en) * 2011-09-27 2013-10-22 Force Mos Technology Co., Ltd. Semiconductor power devices integrated with a trenched clamp diode
DE102012014860A1 (de) 2012-07-26 2014-05-15 Infineon Technologies Ag ESD-Schutz
JP5729371B2 (ja) * 2012-12-27 2015-06-03 富士電機株式会社 半導体装置
US9525058B2 (en) * 2013-10-30 2016-12-20 Infineon Technologies Austria Ag Integrated circuit and method of manufacturing an integrated circuit
CN105874602B (zh) * 2014-07-10 2019-07-19 富士电机株式会社 半导体装置
CN106653842B (zh) * 2015-10-28 2019-05-17 无锡华润上华科技有限公司 一种具有静电释放保护结构的半导体器件
US10333005B2 (en) 2017-09-06 2019-06-25 Semiconductor Components Industries, Llc Merged P-intrinsic-N (PIN) Schottky diode
US10468402B1 (en) 2018-07-25 2019-11-05 Semiconductor Components Industries, Llc Trench diode and method of forming the same
CN113611611A (zh) * 2021-08-26 2021-11-05 上海芯聚电子科技有限公司 一种带esd结构的沟槽mosfet器件的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2341001A (en) 1998-08-21 2000-03-01 Zetex Plc A gated semiconductor device having a field plate termination
DE10001865A1 (de) 2000-01-18 2001-08-23 Infineon Technologies Ag Halbleiterbauelement und entsprechendes Prüfverfahren
JP2001257349A (ja) 2000-03-09 2001-09-21 Sanyo Electric Co Ltd Ｍｏｓｆｅｔの保護装置
US6566708B1 (en) 2000-11-17 2003-05-20 Koninklijke Philips Electronics N.V. Trench-gate field-effect transistors with low gate-drain capacitance and their manufacture
DE10250175A1 (de) 2002-10-28 2004-05-19 Infineon Technologies Ag Leistungstransistor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100794811B1 (ko) * 2000-05-13 2008-01-15 엔엑스피 비 브이 트렌치 게이트 반도체 장치 및 그 제조 방법
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2341001A (en) 1998-08-21 2000-03-01 Zetex Plc A gated semiconductor device having a field plate termination
DE10001865A1 (de) 2000-01-18 2001-08-23 Infineon Technologies Ag Halbleiterbauelement und entsprechendes Prüfverfahren
JP2001257349A (ja) 2000-03-09 2001-09-21 Sanyo Electric Co Ltd Ｍｏｓｆｅｔの保護装置
US6566708B1 (en) 2000-11-17 2003-05-20 Koninklijke Philips Electronics N.V. Trench-gate field-effect transistors with low gate-drain capacitance and their manufacture
DE10250175A1 (de) 2002-10-28 2004-05-19 Infineon Technologies Ag Leistungstransistor

Also Published As

Publication number Publication date
US8772861B2 (en) 2014-07-08
US20060071276A1 (en) 2006-04-06
DE102004045467A1 (de) 2006-03-30

Similar Documents

Publication Publication Date Title
DE102004045467B4 (de) Feldeffekt-Trenchtransistor
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE4037876C2 (de) Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand
DE102013100683B4 (de) Integrierte Schaltung mit Feldeffekttransistorstrukturen mit Gate- und Feldelektroden und Verfahren zum Herstellen einer solchen integrierten Schaltung
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
EP1175700B1 (de) Halbleiter-bauelement
DE69331312T2 (de) Leistungshalbleiteranordnung mit Schutzmittel
WO1993000709A1 (de) Monolithisch integrierte schaltungsanordnung
DE69215858T2 (de) Junction-isoliertes, hochspannungsintegriertes MOS-Bauelement
DE102007013848B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE112020002703T5 (de) Halbleiterbauelement
EP1284019B1 (de) Halbleiter-leistungsbauelement
DE102018108561B3 (de) Transistorbauelement mit gate-widerstand
EP1870938A1 (de) Halbleiterschutzstruktur für eine elektrostatische Entladung
DE102006013203B3 (de) Integrierte Halbleiteranordnung mit Rückstromkomplex zur Verringerung eines Substratstroms und Verfahren zu deren Herstellung
DE10243743B4 (de) Quasivertikales Halbleiterbauelement
DE19902749C2 (de) Leistungstransistoranordnung mit hoher Spannungsfestigkeit
EP0966761B1 (de) Vertikal igbt mit einer soi-struktur
DE69418109T2 (de) Aus einem Bipolartransistor und einem Feldeffekt-Transistor bestehende integrierte Anordnung
DE102004006002B3 (de) Soi-Halbleiterbauelement mit erhöhter Spannungsfestigkeit
DE69318346T2 (de) Schutzdiode für ein vertikales Halbleiterbauelement
EP0656659A2 (de) ESD-Schutzstruktur für integrierte Schaltungen
EP0586716A1 (de) Leistungs-MOSFET mit verbesserter Avalanche-Festigkeit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee