DE19613587C2 - Anordnung zur Blockierung der elektromagnetischen Abstrahlung bei Leiterkarten und integrierten Schaltkreisen - Google Patents

Description

Die Erfindung betrifft die Reduzierung elektromagnetischer Abstrahlung von Leiterkarten oder anderer Träger elektro­ nischer Schaltungen durch Maßnahmen am Layout.

Leiterkarten oder andere Träger elektronischer Schaltun­ gen können auf Grund der Schaltvorgänge ihrer digitalen elektronischen Schaltungen hochfrequente elektromagnetische Wellen abstrahlen. Die Frequenz der Abstrahlung liegt im MHz- bis GHz-Bereich. Besonders hohe Abstrahlungswerte erzeugen schnelle, mit hoher Frequenz (MHz) periodisch arbeitende Digitalschaltungen insbesondere Schaltungen, die Mikrorechner enthalten.

Durch Vorschriften zur elektromagnetischen Verträglichkeit (EMV) werden Grenzwerte für Geräte festgelegt. Um die vom Gesetzgeber geforderten Grenzwerte einzuhalten, sind vom Gerätehersteller an den Geräten bzw. Baugruppen bestimmte Maßnahmen zur EMV erforderlich.

Es sind eine Vielzahl von Maßnahmen zur Schirmung und Filterung bekannt. Maßnahmen, die direkt auf Leiterkarten speziell am Layout angewendet werden, stehen noch an den Anfängen.

Eine Maßnahme, die auf Leiterkarten ausgeführt wird, ist die flächenförmige Ausbildung von Masse-(M), Versorgungs­ spannungs-(V) und Schirm(S)-Leiterzügen (im weiteren MVS- Leiterzüge). Durch die Verwendung breiter Leiterstreifen verringern sich der Widerstand und die Induktivität für die im Nanosekundenbereich ablaufenden Schaltvoränge der digitalen integrierten Schaltkreise (IC). Damit werden die hochfrequenten Störspannungen längs des MVS-Systems, die Quelle für die elektromagnetischen Abstrahlungen sind, verringert.

Bei ein- oder zweilagigen Leiterkarten sind der Verbreite­ rung von MVS-Leitungen praktische Grenzen gesetzt. Die verfügbare Fläche der Leiterkarte muß zwischen Signallei­ tungen und MVS-Leitungen aufgeteilt werden. An Orten hoher Signalleiterzugdichte, wie Mikrorechner-IC, sind meist nur schmale Leitungen für MVS realisierbar.

In der Praxis kann durch eine engere innere Vermaschung der MVS-Leiterzüge unter Zuhilfenahme von Drahtbrücken eine Verbesserung erzielt werden. Weitere Maßnahmen können nach dem Stand der Technik nur an den Schnittstellen zur Leiterkarte (Filter) oder außerhalb der Leiterkarte z. B. als Schirmung ausgeführt werden.

Aus DE 195 07 124 A1 ist eine Abdeckung der Leiterzüge von Leiterkarten und IC mit im Abstand angeordneten leitfähigen Flächen bekannt.

Dabei sind Substrat und leitfähige Schicht über eine Masse­ elektrode verbunden, d. h. es gibt nur eine eingeschränkte Kontaktierung mit dem Massesystem.

DE 43 26 825 A1 beschreibt eine Lösung zur HF-Abschirmung von Schaltungen bzw. Schaltungselementen auf Leiterplat­ ten, bei der die abzuschirmenden Elemente mit einem Über­ zug verschalt werden. Dabei wird die Schaltung bzw. das Schaltungselement in einem 1. Schritt mit einer isolieren­ den Schicht und in einem 2. Schritt mit einer elektrisch leitfähigen Schicht überzogen.

Wesensmerkmal der in DE 43 27 766 A1 vorgestellten Schaltungsanordnung ist, daß die auf Massepotential liegenden Leiterbahnringe eine Trennstelle für die Durchführung der Leiterzüge aufweisen. Es gibt aber nur eine Verbindung zum Massesystem, was die Wirkung zur Verringerung der elektromagnetischen Abstrahlung von Leiterkarten stark einschränkt.

Aufgabe der Erfindung ist es deshalb, wirksame Mittel zur Verringerung der elektromagnetischen Abstrahlung von Leiterkarten, IC sowie Leiterkartengehäusen für den IC- Aufbau vorzuschlagen.

Eine erfindungsgemäße Lösung dieser Aufgabe ist im Patent­ anspruch 1 angegeben. Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die Oberfläche von Busleitungssystemen ist besonders stark an der Abstrahlung von elektromagnetischen Wellen betei­ ligt.

Bei der Untersuchung der Ursache-Wirkungs-Beziehungen wurde folgendes Phänomen gefunden:

Eine vollständige Schirmung des Busleitungssystems ist nicht erforderlich. Es genügt eine einseitige Näherung einer (leitfähigen Fläche) Metallfläche, um die Stör­ emission zu reduzieren! Bei Näherung auf einen Abstand von 1,5 mm ist der Effekt bereits wirksam. Eine hohe Wirkung bringt die Näherung auf ca. 0,2 mm. Die Metallfläche soll­ te zumindest an ihren Eckpunkten mit dem GND-System der zugehörigen Baugruppe verbunden sein. Wenn nicht alle Eckpunkte kontaktiert sind, verringert sich die Wirksam­ keit.

In der Regel kann dieser Effekt für zweilagige Leiter­ karten ausschließlich mit Mitteln des Layouts nicht aus­ reichend genutzt werden. Die Abdeckung des Busses kann mit einer Kupferfläche auf der dem Bus gegenüberliegenden Seite der Leiterkarte erfolgen. Der Abstand liegt dann bei zweilagigen Leiterkarten bei 1,5 mm (Leiterkartenstärke). Bei diesem Abstand entfaltet sich noch nicht die volle Wirksamkeit des Effektes. Weiterhin läßt sich der Busbereich durch auf der anderen Kartenseite liegenden Flächen meist nicht vollständig schließen. Im Bereich unterhalb des Busses kreuzender Leitungen verblei­ ben Öffnungen, die eine vollständige Abdeckung der Busbe­ reiche verhindern.

Auf Leiterkarten die mehr als zwei Lagen besitzen (Multi­ layer) können ähnliche Verhältnisse vorliegen.

Davon ausgehend besteht der Kern der Erfindung darin, daß die Bus-Leiterzüge von Leiterkarten und IC, aber auch in analoger Weise die feinen Leiterzüge (und Bonddrähte) eines Chips oder Leiterkartengehäuses durch beabstandete Anordnung von leitfähigen Streifen und/oder Flächenelemen­ ten abgedeckt sind, wobei diese Abdeckungen wenigstens eine Oberflächenseite der Leiterzüge überdecken und min­ destens an ihren Eckpunkten oder an ihren Seitenkanten mit dem GND-System der zugehörigen Baugruppe verbunden sind.

Unter Beachtung des Wirkungsmechanismus und der Herstel­ lungstechnologie wird für den Abstand der leitfähigen Flächen vorzugsweise eine Größe bis 1,5 mm gewählt.

Für die Busabdeckung von Leiterkarten mit Oberflächen- (SMD) oder Durchsteckmontage wurden spezielle Bauteile entwickelt. So werden z. B. Baugruppen in Oberflächen­ montage mit speziellen Bauteilen bestückt, die im Reflow­ prozeß mit den übrigen Bestückungen gemeinsam aufgeschmol­ zen werden.

Die Abdeckungen bestehen aus rechteckigen Metallplättchen in unterschiedlichen, der Geometrie der abzudeckenden Leiter­ kartenbereiche oder IC und einer automatischen Bestückung angepaßten Abmessungen, die im weiteren als Brücken be­ zeichnet werden. Die Brücken werden so auf die Oberfläche der Leiterkarte aufgelegt, daß sie auf beiden Seiten den Bus überlappen. Die Eckpunkte oder Seitenkanten der Brücken werden z. B. unter Anwendung des Reflowlötverfah­ rens mit dem GND-System der Leiterkarte verbunden. Zwi­ schen den Eckpunkten können weitere Lötflächen angeordnet sein. Zur Abdeckung einer größeren Länge und Breite des Bus-Leitungssystems können mehrere Brückenelemente dicht aneinandergereiht werden. (Günstige Abmessungen für SMD-Bestückung sind z. B. 20 × 5 mm, 25 × 7,5 mm oder 10 × 30 mm.)

Anstelle bzw. neben Abdeckungen in Form einer geschlossenen dünnen Metallplatte sind auch Abdeckungen in der Art eines Kurzschlußringes anwendbar.

Die erfindungsgemäßen Brückenabdeckungen lassen sich auch innerhalb von IC sowie als externe Abdeckung für IC anordnen. Die Abmessungen der Abdeckung sind den geometrischen Ab­ messungen des IC angepaßt.

Zu den Brückenabdeckungen innerhalb von IC:

Das Bussystem der Leiterkarte kann sich im IC fortsetzen bzw. auch unter dem IC auf der Leiterkarte geführt sein. Zur Lösung des Emissionsproblems sind die gleichen Prinzi­ pien, wie oben erläutert, in modifizierter technischer Ausführung anwendbar.

Die Brückenabdeckungen können vorgesehen werden für:

• 1. Pin-, Bond- und Chipbereiche, d. h. für Quellen innerhalb des IC,
• 2. Für den Leiterkartenbus unterhalb des IC.

Beide Funktionen können je nach Anordnung der leitfähigen Flächen lediglich von einer Brückenabdeckung oder aber von zwei Brückenabdeckungen übernommen werden.

Mit einer Brückenabdeckungen im unteren Teil des IC werden beide Fälle beherrscht. Denkbar ist eine metallische Schicht im IC, die an den Eckpunkten auf in den Eckpunkten des Gehäuses liegende IC-Pin geführt ist und über diese Eck­ punkte mit GND der Leiterkarte verbunden wird (Anspruch 11). Das GND-System des Chips kann mit dieser metallischen Schicht über Bonddrähte in gleicher Weise verbunden wer­ den. Des weiteren kann auch im Chip eine metallische Schicht als Abdeckung ausgebildet werden, die über Bond­ drähte an den Eckpunkten zu den GND-Eckanschlüssen geführt wird.

Wenn der Chip im IC zu hoch angeordnet ist, werden u. U. zwei Abdeckungen benötigt. Für IC, deren Gehäuse nach Leiterkartentechnologie gefertigt werden und demzufolge aus einer kleinen Leiterkarte bestehen, gibt es vielfäl­ tige Anwendungsmöglichkeiten für Brückenabdeckungen.

Nach dem Stand der Technik für Leiterkartengehäuse wird auf der Oberseite (B-Seite) des Leiterkartengehäuses der Chip (Die) aufgeklebt und an die Pad der Oberseite ge­ bondet. Durchkontaktierungen führen zu Kontaktflächen der Unterseite der Leiterkarte (L-Seite) die als IC-Pin die­ nen. Der Chip und die Bonddrähte werden mit einem Plop-Top abgedeckt.

Erfindungsgemäß wird der Chip auf eine Brückenabdeckung aufgebracht, die den Bus des Chips und der Bonddrähte einseitig abdeckt. Die Abdeckung ist an den Eckpunkten über Durchkontaktierungen und IC-Pin mit GND der Leiterkarte (Baugruppe) verbunden. Die Durchkontaktierungen des Busses (IC-Anschlüsse) können auf der B-Seite von einem Kurz­ schlußring umgeben sein. Auf der L-Seite des IC befindet sich eine weitere Abdeckung, die einen auf der Leiterkarte (Baugruppe) unter dem IC-Bereich befindlichen Bus durch Aufbringen des IC abdeckt. Die Verbindung der Abdeckung mit dem GND-System der Leiterkarte (Baugruppe) erfolgt an den Eckpunkten über den gleichen Weg wie die Verbindung der Oberseiten-(B-Seiten) Abdeckung des IC (Anspruch 12).

Der Chip kann nach Anspruch 13 auch in das Innere des Leiterkartengehäuses integriert werden.

In einer weiteren Ausführungsform (Anspruch 14) wird der Chip auf der Unterseite des Leiterkartengehäuses angeord­ net.

Zu den externen Brückenabdeckungen für IC:

Übliche IC-Gehäuse besitzen keine internen Abdeckungen. Um für diese Bauteile eine erfindungsgemäße Wirkung zu erzielen, können über oder unter dem IC-Gehäuse Ab­ deckungen angeordnet werden, s. Ansprüche 5 bis 10.

Um das Austreten von Randfeldern aus am Rand von Leiter­ karten befindlichen IC zu blockieren, werden metallische (leitfähige) spangenförmige Brückenabdeckungen auf die Kanten der Leiterkarte aufgeschoben. Diese Abdeckungen sind mit dem GND-System der Leiterkarte kontaktiert und überlappen zungenförmig die am Rand befindlichen IC dicht an ihrer Gehäuseoberseite. Das überlappen der IC muß nicht vollständig in Richtung Zentrum der Leiterkarte erfolgen. Es muß jedoch im Kantenbereich der Leiterkarte eine deut­ liche Überlappung vorliegen, vgl. Anspruch 16.

Die Brückenabdeckung kann mit einer genarbten Oberfläche versehen werden, um damit Dehnbarkeit und Anpassungsfähig­ keit an Oberflächenunebenheiten (Bestückung) der Baugruppe zu erreichen.

Zur weiteren Erläuterung der Erfindung wird auf die Patentansprüche verwiesen.

Einzelheiten, weitere Merkmale und Vorteile der Erfindung ergeben sich auch aus der nachfolgenden Beschreibung von Ausführungsbeispielen. In der zugehörigen Zeichnung zei­ gen.

Fig. 1 Grundanordnung zur Abdeckung der Bus-Leiterzüge mit leitfähigen Flächen (Brücke(n)),

Fig. 2 verschiedene Varianten von Brückenabdeckungen,

Fig. 3 zwei Ausführungen von Brückenabdeckungen (eben und abgekröpft) in Einbauposition,

Fig. 4 IC-Aufbau mit Brückenabdeckungen, wobei der IC aus einer doppelseitigen Leiterkarte besteht,

Fig. 5 IC-Aufbau mit einem in das Leiterkartengehäuse integrierten Chip,

Fig. 6 Darstellung von Brückenabdeckungen, die als externe Abdeckungen für IC eingesetzt werden; Anordnung der Abdeckung unterhalb des IC,

Fig. 7 wie Fig. 6; Anordnung der Abdeckung oberhalb des IC und

Fig. 8 Brückenabdeckungen zum Blockieren von Randfeldern.

Fig. 1 zeigt eine Grundanordnung zur Erfindung. Auf einer Leiterkarte, bestehend aus Trägermaterial 11, GND 3, Bus-Leiterzügen 1 und Lötstoplack 5, liegt in einem Abstand von etwa 0,2 mm von den Bus-Leiterzügen 1 eine Abdeckung 2 auf. Die Abmessungen der aus einer leitfähigen Fläche gebildeten Abdeckung 2 sind in den Maßen von bei­ spielsweise 20 × 5 × 0,2 mm so gewählt, daß die Bus-Leiter­ züge 1 überdeckt werden.

Öffnungen 6 im Lötstoplack 5 gewährleisten die Oberflä­ chenmontage durch Verlöten der Abdeckung 2 mit GND 3 der Leiterkarte.

Fig. 2 veranschaulicht verschiedene Varianten von Brücken­ abdeckungen und Verbindungsmöglichkeiten mit der Leiterkarte über die Eckpunkte oder Seitenkanten der Abdeckungen 2, s. GND-Anschlüsse 6.2 in Fig. 2.3 oder stiftförmige Anschlüsse 4.

Die Isolierung zu den Leiterzügen des Bussystems und damit die Einstellung des bevorzugten Abstandes von bis zu 1,5 mm erfolgt durch:

• 1. den Lötstoplack 5 der Leiterkarte (Fig. 1.1 und 3.1) oder
• 2. durch einen Luftspalt 7, der durch Abstandsnoppen 8 der Brückenabdeckung 2 vorgegeben wird (Fig. 2.2 und 3.2),
• 3. durch einen Isolierüberzug 9 der Abdeckung 2, der Flächen 6.2 für eine Kontaktierung mit GND 3 freilassen muß.

Abdeckungen mit stiftförmigen GND-Anschlüssen 4 können für das Durchsteckmontageverfahren genutzt werden (Fig. 2.4, 2.5, 2.6).

Anstelle geschlossener Brückenabdeckungen können auch Kurzschlußringe (Fig. 2.5) angewendet werden. Die Öffnung der Ringe quer zum Bus sollte klein gehalten werden (< 3 mm). Breitere Kurzschlußringe können durch einen oder mehrere Längsstege ergänzt werden. Durch die Öffnungen der Kurzschlußringe können Anschlußpin von Bauelementen ge­ führt werden. Mit dieser Art von Abdeckungen lassen sich Anschlußbereiche schützen.

Für den Fall, daß zwei gegenüberliegende Seiten eines Kurzschlußringes mit verschiedenen Potentialen beschaltet sind, kann sich gemäß Fig. 2.6 der Kurzschlußring über Kondensatoren 13 schließen.

Fig. 3 zeigt die Querschnittsdarstellung von zwei einge­ bauten Brückenabdeckungen.

Bei der Ausführung nach Fig. 3.1 liegt die ebene Abdeckung 2 auf dem Lötstoplack 5, der die Isolation der Leiterzüge 1 zur Abdeckung 2 übernimmt, auf. Die Verbindung mit dem GND-System 3 erfolgt über die Lötstelle 10.

Bei der Ausführung nach Fig. 3.2 wird eine Brückenab­ deckung 2 mit Abstandsnoppen 8 eingesetzt. Dadurch wird ein Isolierspalt 7 zu freiliegenden Teilen (Durchkontak­ tierung 15) eingestellt.

Der IC nach Fig. 4 ist aus einer doppelseitigen Leiter­ karte aufgebaut und besitzt zwei Brückenabdeckungen 2.1 und 2.2.

Das Leiterkartengehäuse 21 beinhaltet die Leiterkarten- Oberseite 21.1 (Leiterkarte, oberes Leiterbild) und die Leiterkarten-Unterseite 21.2 (unteres Leiterbild). Der Chip 23 wird auf eine unter den Bus-Leiterzügen des Chips befindliche Brückenabdeckung 2.1 aufgeklebt und deckt dabei die Bus-Leiterzüge und die Bonddrähte 22 ab. An den Eckpunkten ist die Abdeckung 2.1 über Durchkontak­ tierungen 15 und IC-Pin 19 mit GND der Leiterkarte (Bau­ gruppe) 20 verbunden.

Die Durchkontaktierungen 15 der Bus-Leiterzüge (IC-An­ schlüsse) sind auf der Oberseite 21.1 von einem Kurz­ schlußring 12 umgeben.

Auf der Unterseite 21.2 ist eine zweite Brückenabdeckung 2.2 angeordnet, die einen auf der Leiterkarte (Baugruppe) 20 unterhalb des IC-Bereiches 21 befindlichen Bus durch Montage des IC 21 abdeckt. Über die IC-Kontaktierung 24 sind die Abdeckungen mit dem GND-System der Leiterkarte (Baugruppe) 20 verschaltet.

Fig. 5 stellt einen IC dar, dessen Chip 23 (Die) in das Innere des Leiterkartengehäuses 21 integriert wurde. Das Gehäuse besteht wie in Fig. 4 aus einer kleinen quadrati­ schen oder rechteckigen zweiseitigen Leiterkarte. Die Unterseite 21.2 besitzt als Leiterbild die IC-Pin 19, eine Brückenabdeckung 2.2 und die in den Ecken befindlichen IC- Pin 24 der Abdeckung zum Anschluß an die Leiterkarte (Bau­ gruppe) 20. Die unteren Flächen (Außenseiten) der An­ schlüsse 24 fungieren als IC-Pin, um bei Oberflächenmonta­ ge auf Leiterkarten 20 als Lötflächen zu dienen. Die In­ nenseiten 19 dienen als Kontaktflächen der Bonddrähte 22, die zum Chip 23 führen. Die Abdeckung 2.2 befindet sich demnach unter dem Busbereich des Chips 23 und über dem Busbereich der darunter liegenden Leiterkarte (Baugruppe) 20.

Zusätzlich könnte in den Außenbereich der unteren Lage 21.1 ein Kurzschlußring vorgesehen werden, ggf. durch Metallisierung der Stirnseiten.

Der Chip 23 (Die) kann auch auf der Unterseite des Leiter­ kartengehäuses 21 angeordnet werden. Er wird außen auf die Unterseite der Brückenabdeckung 22 aufgeklebt und von außen (unten) gebondet. Der Chip würde über die Anschluß­ pin des IC hinausragen. Um das zu verhindern, kann das Layer der Unterseite 21.2 ins Leiterkarteninnere gewölbt ausgeführt sein, so daß der Chip versenkt angeordnet werden kann.

Eine zweite Brückenabdeckung 2.1 wäre im IC-Leiterkarten­ gehäuse 21 nach Fig. 5 auf der Oberseite (B-Seite) 21.1 anordenbar. Diese Abdeckung ist nicht unbedingt erforder­ lich. Sie kann, wenn vorhanden, an den Eckpunkten über Durchkontaktierungen 15 mit den unteren GND-Pad 24 ver­ bunden werden.

In Fig. 6 sind Brückenabdeckungen dargestellt, die vor der Bestückung des IC eingebaut werden, d. h. unter dem IC angeordnet sind. IC 14 und Abdeckung 2 werden z. B. gemein­ sam in einem Reflow-Prozeß mit der Leiterkarte (Baugruppe) 20 verlötet. Diese Variante kann für Oberflächenmontage und bei Anpassung der Lötpunkte der Abdeckung für Durch­ steckmontage verwendet werden. In Fig. 6 sind bei Ober­ flächenmontage entsprechende Abdeckungen für SO-Gehäuse (Fig. 6.1, 6.2, 6.3, 6.4) und für QFP- und PLCC-Gehäuse (Fig. 6.6, 6.7) dargestellt.

Auf dem Leiterbild der Leiterkarte (Baugruppe) 20 müssen Lötflächen 6.1 für die an den Eckpunkten oder Seitenkanten der Abdeckung 2 befindlichen Anschlüsse 6.2 vorgesehen werden. Es ist vorteilhaft, die Abdeckungen 2 auf der Unterseite, ausgenommen die GND-Anschlußpunkte 6.2 in Fig. 6.3 mit einer Isolation 9 zu versehen. Der Lötanschluß 6.2 kann auch einen gesamten Seitenstreifen umfassen (Fig. 6.4).

Die Brückenabdeckung 2 kann mit Kurzschlußringen 12 er­ weitert werden (Fig. 6.5, 6.7), die die Pinbereiche der IC umschließen. Mit dieser Abdeckungsart lassen sich zusätz­ lich die Anschlußbereiche der IC schützen.

Die äußere Kante 17 der Kurzschlußringe 12 läßt sich nach oben abwinkeln (Fig. 6.8 in Verbindung mit Fig. 6.7 und 6.5). Die Abwinklung blockiert zusätzlich Felder, die seitlich aus dem IC austreten.

Der Kurzschlußring 12 kann separat um einen IC 14 geführt werden (Fig. 7.1). In Fig. 7.1 ist eine Variante für Oberflächenmontage mit Reflowlötstellen 10 dargestellt.

Brückenabdeckungen 2, die oberhalb von IC 14 angeordnet werden, sind in Fig. 7.2, 7.3, 7.4 dargestellt. Die Abdeckungen besitzen als GND-Anschluß IC-Pin 19 (für Ober­ flächen- und Durchsteckmontage; im Bild Oberflächenmon­ tage), die an den Eckpunkten oder weiteren an den Außen­ kanten verteilten Punkten angeordnet sind und die auf der Leiterkarte 20 mit GND verbunden werden.

Die Brückenabdeckung 2 nach Fig. 7.4 besteht aus mehre­ ren Kurzschlußringen 12, deren Leiter 12.1 in der Mitte knotenförmig verbunden sind und die über das GND-System der Leiterkarte (Baugruppe) 20 geschlossen werden.

Die genannten Kurzschlußringe 12 werden dabei erst über die PIN 19 der Abdeckung 2 und das GND-System der Leiter­ karte (Baugruppe) 20 komplettiert.

In Fig. 8 werden verschiedene Ausführungsformen von Kan­ tenbrückenabdeckungen 2.3 dargestellt. Ein Rufklemmen oder Verlöten ist denkbar. Für Lötverbindungen ist Oberflächen- (Fig. 8.1, 8.2) und Durchsteckmontage (Fig. 8.3) anwend­ bar. Die lötfreie Kontaktierung kann mit Kontaktfedern 25 (Fig. 8.1, 8.2) oder Spitzen 26 (Fig. 8.4, 8.5) erfolgen, die in Lötaugen 27 einrasten (s. 26.1) oder gegen eine metallische GND-Fläche drücken. Es sollte nicht nur an den Enden der Abdeckung 2.3, sondern mehrfach zwischen den Enden kontaktiert werden.

Bezugszeichenliste

1

- Bus-Leiterzüge

2

- leitfähige Flächen, Abdeckungen, Brückenabdeckungen

3

- GND (Masse)

4

- stiftförmige GND-Anschlüsse an

2

5

- Lötstoplack

6

- Öffnung im Lötstoplack,

6.1

GND-Anschlüsse der Leiterkarte,

6.2

GND-Anschlüsse der Brücke

7

- Luftspalt/Isolierspalt

8

- Abstandsnoppen der Brücke

2

9

- Isolierüberzug

10

- Lötstelle

11

- Trägermaterial

12

- Kurzschlußring

13

- Kondensatoren

14

- IC-Gehäuse

15

- Durchkontaktierung

16

- PIN-Bereich

17

- Kante des Kurzschlußrings

18

- IC-Anschlüsse des über der Brücke liegenden IC

19

- IC-PIN

20

- Leiterkarte

21

- Leiterkartengehäuse für IC-Aufbau

21.1

- Leiterkarte, oberes Leiterbild

21.2

- Leiterkarte, unteres Leiterbild

22

- Bonddrähte

23

- Chip

24

- Brückenanschluß an Leiterkarte

25

- Kontaktfedern

26

- Spitzenkontaktierung

26.1

- Spitze

27

- Lötaugen

28

- Metallfolie

Claims (16)

1. Anordnung zur Blockierung der elektromagnetischen Abstrahlung bei Leiterkarten, IC und Leiterkartengehäusen für den IC-Aufbau, bei der eine Abdeckung der Leiterzüge (1, 22) erfolgt und diese Abdeckung in Form von leitfähigen Streifen und/oder Flächenelementen (2, 12) in einem Abstand bis ca. 1,5 mm angeordnet ist, und diese Abdeckungen (2, 12) wenigstens eine Qberflächen­ seite der Leiterzüge (1, 22) überdecken, und mindestens an ihren Eckpunkten oder an ihren Seiten­ kanten mit dem GND-System (3) der zugehörigen Baugruppe verbunden sind.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Aufbringen der Abdeckungen (2, 12) als SMD-Bauelement in Oberflächenmontage erfolgt, oder bei Durchsteckmontage die Abdeckungen (2, 12) stiftförmige GND-Anschlüsse (4) aufweisen.

3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Abdeckungen als Brücken (2) ausgeführt sind, die aus einem oder aus mehreren rechteckigen dünnen Metallplättchen

• a) mit den geometrischen Abmessungen von zweckmäßigerweise 20 × 5 mm, 25 × 7,5 mm oder 30 × 10 mm oder
• b) in Maßen, die den abzudeckenden gesamten oder zerglie­ derten Busbereichen entsprechen,

bestehen.

4. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Abdeckung als geschlossene dünne Metallplatte in der Art eines Kurzschlußringes (12) ausgebildet ist, wobei die Öffnungsweite des Ringes quer zum Leiterzug (1, 22) kleiner 3 mm ist.

5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß für übliche IC-Gehäuse (14) die Abdeckungen (2, 12) extern über oder unter dem IC- Gehäuse (14) angeordnet sind.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die unter dem IC-Gehäuse (14) angeordnete Brücken-Abdeckung (2) mit Kurzschlußringen (12) erweitert ist.

7. Anordnung nach Anspruch 5 und 6, dadurch gekennzeichnet, daß die Kurzschlußringe (12) die PIN-Bereiche (16) umschließen und die äußere Kante (17) der Kurzschlußringe nach oben, die Anschlüsse überdeckend, abgewinkelt werden kann.

8. Anordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Kurzschlußring (12) seperat um einen oder mehrere IC (14) geführt ist.

9. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die oberhalb des IC-Gehäuses (14) angeordnete Brücken-Abdeckung (2) als GND-Anschluß (6.2) IC-PIN (19) für eine Oberflächen- und Durchsteckmon­ tage aufweist.

10. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Abdeckung aus mehreren Kurzschlußringsegmenten (12.1) besteht, deren Leiter in der Mitte knotenförmig verbunden sind, wobei sich die Leiter über das GND-System (3) der Leiterkarte (Baugruppe) (20) zu Kurzschlußringen (12) schließen.

11. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß für die Ausführung von Ab­ deckungen (2, 12) innerhalb von Leiterkartengehäusen (21) für den IC-Aufbau mindestens eine metallische Schicht (2.2) im IC oder auch im Chip (23) eingebracht ist, die an den Eckpunkten oder bei metallischer Schicht im Chip über Bonddrähte auf in den Eckpunkten des Gehäuses (21) lie­ gende IC-Pin (19) geführt ist und über diese Eckpunkte mit GND (3) der Leiterkarte (20, 21.2) verbunden ist.

12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß der Chip (23) auf eine Brücken­ abdeckung (2.1) aufgebracht ist, die die Busleiterzüge (1) des Chips (23) und die Bonddrähte (22) einseitig abdeckt und die Abdeckung (2.1) an den Endpunkten über Durchkontaktierungen (15) und IC-PIN (19) mit GND (3) der Leiterkarte/Baugruppe (20) verbunden ist, sowie die Durchkontaktierungen der Busleiterzüge (1)/IC-Anschlüsse auf der Oberseite (21.1) von einem Kurzschlußring (12) umgeben ist und auf der Unterseite des IC (21.2) sich eine weitere Brückenabdeckung (2.2) befindet, die einen auf der Leiterkarte/Baugruppe (20) unter dem IC-Bereich befindlichen Bus durch Aufbringen des IC abdeckt.

13. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß der Chip (23) im Inneren des Leiterkartengehäuses (21) für den IC-Aufbau auf einer Brückenabdeckung (2.2) angeordnet ist und das Leiterkarten­ gehäuse (21) aus einer kleinen quadratischen oder rechteckigen zweiseitigen Leiterkarte (21.1, 21.2) besteht, wobei die Unterseite (21.2) als Leiterbild die IC-PIN (19), eine Brückenabdeckung (2.2) und die in den Ecken befindlichen IC-PIN (24) der Abdeckung aufweist, und die unteren Flächen der Abdeckungsanschlüsse (24) als IC-PIN zur Oberflächenmon­ tage auf Leiterkarten (20) dienen und die Innenseiten der IC-PIN (19) Kontaktflächen für die zum Chip (23) führenden Bonddrähte (22) darstellen.

14. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß der Chip (23) außen auf die Unterseite der Brückenabdeckung (2.2) aufgebracht und von außen gebondet ist, wobei das Layer der Unterseite (21.2) in das Leiterkarteninnere gewölbt aus­ geführt ist und der Chip (23) versenkt angeordnet ist.

15. Anordnung nach Anspruch 13, dadurch gekennzeichnet, daß eine zweite Brückenabdeckung (2.1) im Leiterkartengehäuse (21) auf der Oberseite (21.1) angeord­ net ist und diese Abdeckung (2.1) an den Eckpunkten über Durchkontaktierungen (15) mit den unteren GND-Pad verbunden ist.

16. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Blockierung der Randfelder von Leiterkarten (20) metallische spangenförmige Brücken­ abdeckungen (2.3) auf der Kante der Leiterkarte (20) befestigt sind, die mit dem GND-System (3) der Leiterkarte (20) kontak­ tiert sind, wobei die eigentliche Abdeckung zungenförmig die im Randbereich befindlichen IC (14) dicht an ihrer Gehäu­ seoberseite überlappt.