DE1216585B

DE1216585B - Arrangement for the continuous subtraction of pulses

Info

Publication number: DE1216585B
Application number: DESCH37170A
Authority: DE
Inventors: Peter Huhn
Original assignee: Schomandl K G
Current assignee: Schomandl K G
Priority date: 1965-06-02
Filing date: 1965-06-02
Publication date: 1966-05-12

Description

Anordnung zur fortlaufenden Subtraktion von Impulsen Die Erfindung bezieht sich auf eine Anordnung zur fortlaufenden Subtraktion einer Anzahl von S(Subtrahend)-Impulsen von M(Minuend)-Impulsen mittels eines Impulsschalters.Arrangement for the continuous subtraction of pulses The invention relates to an arrangement for continuously subtracting a number of S (subtrahend) pulses of M (minuend) pulses by means of a pulse switch.

Eine Subtraktion von Impulsen ist als Teilfunktion bei folgenden bereits bekannten Anordnungen bzw. Verfahren anzutreffen: a) Elektronische oder elektromechanische Impulszähler mit umschaltbarer Vor- und Rückwärtszählung. Diese werden so betrieben, daß Vor-und Rückwärtszählung abwechselnd, aber niemals gleichzeitig eingeschaltet sind. Sie fallen also nicht unter den Begriff der vorliegenden Erfindung, welche die fortlaufende Subtraktion zum Ziel hat.A subtraction of pulses is already a part of the following known arrangements or processes can be found: a) Electronic or electromechanical Pulse counter with switchable up and down counting. These are operated in such a way that up and down counting alternately, but never switched on at the same time are. So you do not fall under the term of the present invention, which aims at continuous subtraction.

b) Gesteuerte Impulsunterdrückung in digitalen Rechenmaschinen und Datenverarbeitungsanlagen. Hier kommt es immer auf die Unterdrückung eines bestimmten Impulses aus einer Impulsfolge an. Da alle Impulse der Anlage direkt oder indirekt von einem zentralen Festfrequenzgenerator (Taktgeber) abgeleitet sind, ist es durch entsprechende Verzögerungselemente stets möglich, den S-Impuls -in die gewünschte Zeitbeziehung zum M-Impuls zu bringen, so daß die Unterdrückung mit gesteuerten Schaltern (Gatter) ohne zusätzlichen Aufwand durchgeführt werden kann. Die der Erfin= dang zugrunde liegende Forderung nach Zulässigkeit beliebiger Phasenlage des S-Impulses ist hier also gar nicht gestellt.b) Controlled pulse suppression in digital calculators and Data processing systems. Here it always comes down to the suppression of a particular one Pulse from a pulse train. Because all the impulses of the plant are direct or indirect are derived from a central fixed frequency generator (clock), it is through corresponding delay elements are always possible, the S-pulse -in the desired one To bring time relation to the M-pulse, so that the suppression with controlled Switches (gates) can be carried out without additional effort. The one of the inventor = dang underlying requirement for the permissibility of any phase position of the S-pulse is not set here at all.

c) Nachrichten- oder Datenübertragung mit modulierten. Impulsen und mit Mehrkanalbetrieb durch Zeitmultiplex. Auch hier kommt es (z. B. bei der Abzweigung eines der Nachrichtenkanäle) auf die selektive Umleitung bestimmter Impulse an, die zudem ihre auf-Modulierte Information (Amplitude, Breite, Phase) dabei nicht verlieren dürfen. .Statt des gemeinsamen Taktgebers werden hier mehrere miteinander phasenstarr synchronisierte Taktgeber verwendet, so daß auch hier die Forderung nach beliebiger Phasenlage nicht gestellt ist.c) Message or data transmission with modulated. Impulses and with multi-channel operation through time division multiplex. It also occurs here (e.g. at the junction one of the communication channels) on the selective diversion of certain impulses, which also does not have its on-modulated information (amplitude, width, phase) are allowed to lose. Instead of the common clock, several are here together Phase-locked synchronized clock generator is used, so here too the requirement is not set after any phase position.

d) Impulsfrequenzteilung mit binären Zählstufen. Zum Zweck der schnellen Impulsfrequenzteilung werden vielfach binäre Zählstufen eingesetzt. Die bei einfacher Iüntereinanderschaltung solcher Stufen erzielbaren Teilungsverhältnisse 2, 4, 8, 16 usw. sind in anderen Zählsystemen nicht geeignet. Man kann aber bei einem Teiler mit dem Verhältnis n ein Verhältnis n+1 erreichen, wenn nach je n Eingangsimpulsen ein Eingangsimpuls unterdrückt wird. Wird z. B. vor dem Eingang eines Teilers mit n = 4 eine Subtraktionsanordnung geschaltet und werden die Ausgangsimpulse des Teilers als S-Impulse dieser Anorodnung zugeführt, so erhält die Anordnung jeweils nach vier M-Impulsen einen S-Impuls, so daß der fünfte M-Impuls unterdrückt wird. Die Kombination ergibt den für dekadische Systeme wichtigen Teiler mit n = 5. Dieser Anwendungsfall enthält zwar die Problemstellung, die auch der vorliegenden Erfindung zugrunde liegt: Fair jeden S-Impuls muß ein M-Impuls unterdrückt werden, wobei es sich jedoch nicht um einen bestimmten M-Impuls handeln müßte. In obigem Beispiel wäre es durchaus zulässig, daß bei langsamen Frequenzen der erste, bei hohen Frequenzen der zweite auf den Ausgangsimpuls folgende Eingangsimpuls unterdrückt würde. Tatsächlich jedoch ist keine der bisher bekanntgewordenen Anordnungen für eine solche Wirkungsweise ausgestaltet. Es wird vielmehr angestrebt, durch Koinzidenzschaltungen den S-Impuls so unmittelbar vom Eingangsimpuls abzuleiten, daß er auch bei hohen Frequenzen stets rechtzeitig vor dem zur Unterdrückung vorgesehenen Impuls. eintrifft.d) Pulse frequency division with binary counting levels. For the purpose of quick Binary counting stages are often used in pulse frequency division. The one with easier Interconnection of such stages achievable division ratios 2, 4, 8, 16 etc. are not suitable in other counting systems. But you can with a divider achieve a ratio n + 1 with the ratio n, if after every n input pulses an input pulse is suppressed. Is z. B. in front of the entrance of a divider with n = 4 a subtraction arrangement switched and the output pulses of the divider fed as S-pulses to this arrangement, the arrangement receives in each case after four M-pulses an S-pulse, so that the fifth M-pulse is suppressed. the The combination results in the divisor with n = 5, which is important for decadic systems The application case contains the problem also the present invention is based on: Fair every S-pulse an M-pulse must be suppressed, whereby it however, it would not have to be a specific M-pulse. In the example above it would be perfectly permissible that at slow frequencies the first, at high frequencies the second input pulse following the output pulse would be suppressed. Indeed however, none of the previously known arrangements is for such a mode of action designed. Rather, the aim is to generate the S-pulse by means of coincidence circuits to be derived so directly from the input pulse that it always occurs even at high frequencies in good time before the impulse intended for suppression. arrives.

Es ist nicht erstes Ziel der vorliegenden Erfindung, Anordnungen für bereits bekannte Anwendungsfälle zu verbessern, sondern eine Anordnung für teilweise neue Anwendungsmöglichkeiten anzugeben. Sie betreffen die Verarbeitung und Auswertung von Impulsfolgen, die keine weitere Information enthalten als die Anzahl der Impulse schlechthin oder die Anzahl der Impulse pro Zeiteinheit (Frequenz). Soll hierbei eine fortlaufende .Subtraktion einer Anzahl von S-Impulsen von einer Anzahl von M-Impulsen vorgenommen werden, so ist es nicht von Wichtigkeit, daß der S-Impuls einen bestimmten M-Impuls unterdrückt. Hingegen muß gewährleistet sein, daß jeder eintreffende S-Impuls unabhängig von seiner zeitlichen Lage (Phasenlage) mit Sicherheit einen der M-Impulse vollständig unterdrückt. Solche Problemstellungen sind zu finden unter anderem in der Frequenzsteuertechnik. (z. B. Synthese einer Ausgangsfrequenz aus umschaltbaren Teilfrequenzen) oder bei Rechenoperationen mit elektrischen oder mechanischen Größen (z. B. Störwertaufschaltung in Regelkreisen), wenn diese Größen in Form analoger Frequenzwerte eingegeben werden.It is not the primary object of the present invention to provide arrangements for to improve already known use cases, but an arrangement for partially indicate new application possibilities. They concern processing and evaluation of pulse trains that contain no more information than the number of pulses par excellence or the number of pulses per unit of time (frequency). Should here a continuous .Subtraction of a number of S-pulses from a number of M-pulses are made, so it is not important that the S-pulse suppresses a certain M-pulse. However, it must be ensured that everyone incoming S-pulse regardless of its temporal position (phase position) with certainty one of the M pulses is completely suppressed. Such problems can be found among others in frequency control technology. (e.g. synthesis of an output frequency from switchable partial frequencies) or for arithmetic operations with electrical or mechanical variables (e.g. disturbance value feed-in in control loops), if these variables can be entered in the form of analog frequency values.

Berücksichtigt man alle möglichen Zeitverschiebungen (Phasenlagen) mit denen ein einzelner S-Impuls gegenüber einer Folge von M-Impulsen eintreffen kann, so ergeben sich zwei Forderungen an die anzuwendende Schaltung: a) der Schalter für die Unterdrückung der M-Impulse muß so ausgebildet sein, daß er seine Schaltstellung während der Dauer eine M-Impulses nicht verändern kann, und b) die vom S-Impuls dargestellte Information muß bis zum Eintreffen des nächsten, gegebenenfalls übernächsten M-Impulses in einem Speicher festgehalten werden.If one takes into account all possible time shifts (phase positions) with which a single S-pulse arrives versus a sequence of M-pulses can, there are two requirements for the circuit to be used: a) the switch for the suppression of the M-pulses must be designed so that it has its switch position cannot change during the duration of an M-pulse, and b) that of the S-pulse The information shown must be received until the next, possibly the next but one M-pulse are held in a memory.

Es ist an sich bereits eine Anordnung zur bilateralen Impulsreduzierung für Bidirektionalimpulszähler bekannt, mit der eine fortlaufende Subtraktion einer Anzahl von S-Impulsen von einer Anzahl von M-Impulsen in begrenztem Maß möglich wäre. Bei dieser bekannten Schaltungsanordnung ist nämlich ein Impulsschalter vorgesehen, der durch einen mittels anderer Impulse steuerbaren Vor- und Rückwärtszähler gesteuert wird. Diese bekannte Schaltungsanordnung ermöglicht jedoch nicht, daß durch den Schaltzustand des Vor- und Rückwärtszählers jeweils nur die Schaltstellung des Impulsschalters vorbereitet wird und dabei diese Schaltstellung während der Dauer eines durchgehenden Impulses unbeeinftußt bleibt. Würde man nämlich dem Impulsschalter die M-Impulse zuführen und den Vor- und Rückwärtszähler in Abhängigkeit von den S-Impulsen steuern, so könnte bei einer endlichen Länge der M-Impulse gerade dann ein M-Impuls am Impulsschalter anliegen, wenn - hervorgerufen durch ein Umkippen des Vor- und Rückwärtszählers infolge eines S-Impulses - ein öffnen oder Schließen dieses Impulschalters ausgelöst wird. Um sicherzustellen, daß während des Durchschaltens eines M-Impulses über den S-Impuls der Impulsschalter nicht betätigt werden kann, sollen bei der bekannten Anordnung in altbekannter Weise zusätzliche Schaltungsmaßnahmen in Form von vorgeschalteten Koinzidenzsperren oder Plazierpässen vorgesehen werden. Im übrigen besitzt bei der bekannten Schaltung der verwendete Vor- und Rückwärtszähler nur eine begrenzte Anzahl von Zählstellen, in dem gezeigten Ausführungsbeispiel nur fünf Zählstellen. Damit wäre jedoch keine exakte Subtraktion einer vorbestimmten Anzahl von S-Impulsen möglich, da je nach der jeweiligen Stellung des Vor- und Rückwärtszählers zunächst die S-Impulse bis zum Auffüllen des Zählers einlaufen müssen und damit unterdrückt würden, bis über den Zähler der eigentliche Impulssehalter zur Subtraktion der M-Impulse betätigt würde.It is in itself an arrangement for bilateral momentum reduction known for bidirectional pulse counters, with which a continuous subtraction of a Number of S-pulses possible from a number of M-pulses to a limited extent were. In this known circuit arrangement a pulse switch is provided, controlled by an up and down counter that can be controlled by means of other pulses will. However, this known circuit arrangement does not allow that by the Switching status of the up and down counter only the switching position of the pulse switch is prepared and this switch position for the duration of a continuous Impulse remains unaffected. If you were to give the pulse switch the M pulses feed and control the up and down counter depending on the S-pulses, so with a finite length of the M-pulses an M-pulse at the pulse switch could just then present when - caused by the upward and downward counter tipping over as a result of an S-pulse - an opening or closing of this pulse switch triggered will. In order to ensure that during the switching through of an M-pulse over the S-pulse the pulse switch can not be operated, should be with the known Arrangement in the well-known manner additional circuit measures in the form of upstream Coincidence locks or placement passes are provided. In addition, the known circuit of the used up and down counters only a limited number of counting points, in the embodiment shown only five counting points. In order to however, an exact subtraction of a predetermined number of S-pulses would not be possible, because, depending on the respective position of the up and down counter, the S-pulses first must run in until the meter is filled and would therefore be suppressed until The actual pulse holder for subtracting the M pulses is actuated via the counter would.

Es ist Aufgabe der vorliegenden Erfindung, eine Schaltunganordnung zur fortlaufenden Subtraktion einer Anzahl von S-Impulsen von einer Anzahl von M-Impulsen zu schaffen, bei welcher derartige zusätzliche Schaltungsmaßnahmen überflüssig sind und bei der trotzdem gewährleistet ist, daß ein Umschalten des Impulsschalters dann nicht erfolgen kann, wenn gerade ein M-Impuls über den Impulsschalter übertragen wird.It is the object of the present invention to provide a circuit arrangement for continuously subtracting a number of S-pulses from a number of M-pulses to create in which such additional circuit measures are superfluous and in which it is nevertheless ensured that the pulse switch will then be switched over cannot take place if an M-pulse is being transmitted via the pulse switch will.

Diese Aufgabe wird ausgehend von einer bekannten Schaltung der oben bezeichneten Art erfindungsgemäß dadurch gelöst, daß die Steuerung des Impulsschalters durch den Speicher zusätzlich noch durch die M-Impulse beeinflußt wird, derart, daß der Zustand des Speichers zwar die Schaltstellung des Impulsschalters vorbereitet, ohne jedoch diese Schaltstellung während der Dauer eines M-Impulses beeinflussen zu können.This task is based on a known circuit of the above designated type according to the invention achieved in that the control of the pulse switch is also influenced by the memory by the M-pulses, in such a way, that the state of the memory prepares the switching position of the pulse switch, but without influencing this switch position during the duration of an M-pulse to be able to.

Es sind an sich bereits Schaltungsanordnungen bekannt, bei welchen der Schaltzustand eines Impulsschalters von der Stellung eines Speichers vorbereitet wird. Diese bekannten Schaltungsanordnungen werden jedoch zu einem anderen Zweck und in einem anderen Zusammenhang verwendet und sind deshalb nicht unmittelbar mit der erfindunsgemäßen Anordnung und deren Aufgabe vergleichbar.There are already known circuit arrangements in which the switching status of a pulse switch prepared by the position of a memory will. However, these known circuit arrangements are used for a different purpose and used in a different context and are therefore not directly related to the arrangement according to the invention and its task are comparable.

Die erfindungsgemäße Schaltungsanordnung besitzt den Vorteil, daß mit einfachem schaltungstechnischen Aufwand ohne Impulsverlust und ohne Impulsverstümmelung eine fortlaufende Impulssubtraktion auch dann durchgeführt werden kann, wenn die Subtraktionsimpulse mit beliebiger Zeitverschiebung, d. h. mit jeder beliebigen Phasenlage, gegenüber den M-Impulsen eintreffen.The circuit arrangement according to the invention has the advantage that with simple circuitry without loss of impulse and without impulse mutilation a continuous pulse subtraction can also be carried out if the Subtraction pulses with any time shift, d. H. with any Phase position, opposite to the M-pulses arrive.

Gemäß einer Weiterbildung der Erfindung hat es sich als vorteilhaft erwiesen, wenn zwischen Speicher und Impulschalter durch die M-Impulse gesteuerte Konjunktionsglieder geschaltet werden. Sollen mehrere M-Impulse durch jeden eintreffenden S-Impuls unterdrückt werden, so kann in die Leitung für die unterdrückten M-Impulse ein Impulsfrequenzteiler eingeschaltet werden, dessen Ausgangsimpulse den Speicher in den die Impulsdurchschaltung vorbereitenden Zustand versetzen. Als Impulsschalter hat sich vor allem eine bistabile Kippschaltung als vorteilhaft erwiesen, die neben den beiden aktiven, wechselweise wirksamen Zuständen einen inaktiven Zustand besitzt, derart, daß durch Anlegen der M-Impulse an die Kippschaltung diese aus dem inaktiven in einen der beiden möglichen und durch den Zustand des Speichers bestimmten aktiven Zustände übergeführt wird. Soll schließlich die erfindungsgemäße Anordnung auf kontinuierliche Impulsfolgen mit definierter unteren Grenze der Impulsfrequenz angewendet werden, so können die Schalter und/oder Speicher derart bemessen sein, daß sie ihre stabilen Zustände für eine Zeitdauer besitzen, die lang gegenüber dem längstmöglichen Impulsabstand ist.According to a further development of the invention, it has proven to be advantageous proven when controlled by the M-pulses between memory and pulse switch Conjunction terms are switched. Should several M-impulses through each incoming one S-pulse are suppressed, so can in the line for the suppressed M-pulses a pulse frequency divider are switched on, whose output pulses the memory put into the state that prepares the pulse through-connection. As a pulse switch a bistable flip-flop has proven to be particularly advantageous, as well as the the two active, alternately effective states have an inactive state, in such a way that by applying the M-pulses to the flip-flop it is removed from the inactive into one of the two possible active ones determined by the state of the memory States is transferred. Finally, the arrangement according to the invention should be based on continuous Pulse trains with a defined lower limit of the pulse frequency are used, so the switches and / or memory can be dimensioned in such a way that they are stable Have states for a length of time that is long compared to the longest possible pulse spacing is.

Das Prinzip des Subtraktionsvorganges in einer Anordnung gemäß vorliegender Erfindung ist in dem Funktionsschema A b b. 1 ersichtlich. Die verwendeten Funktionssymbole entsprechen DIN 40700, Blatt 14, wobei jedoch statt der Zustandsbezeichnung »0« und »1« die Zeichen »0« und »L« benutzt werden. In. diesem Schema ist 1 der Eingang für die M-Impulse, 2 der Eingang für die S-Impulse und 3 der Ausgang für die R-Impulse.The principle of the subtraction process in an arrangement according to the present one Invention is in the functional diagram A b b. 1 can be seen. The function symbols used correspond to DIN 40700, sheet 14, but instead of the status designation »0« and "1", the characters "0" and "L" are used. In. In this scheme, 1 is the input for the M-pulses, 2 the input for the S-pulses and 3 the output for the R-pulses.

Der bistabile Speicher 4 mit den zwei komplementären statischen Ausgängen 5 und G bildet zusammen mit den Konjunktionselementen (UND-Gatter) 7 und 8 einen bistabilen Impulsschalter, durch den die M-Impulse entweder zum Ausgang 3 (Impulsdurchschaltung ) oder zum Ausgang 9 (Impulsunterdrükkung) geschaltet werden. Der durch die schraffierte Ecke angedeutete Schaltzustand »L an 6« entspricht der Stellung »Impulsdurchschaltung«.The bistable memory 4 with the two complementary static outputs 5 and G together with the conjunctive elements (AND gates) 7 and 8 form one bistable pulse switch, through which the M pulses either to output 3 (pulse switching ) or to output 9 (pulse suppression). The hatched one The switching state »L at 6« indicated at the corner corresponds to the »Pulse switching« position.

Der Zustand des Speichers 4 wird durch Impulse an den Eingängen 10 und 11 gesteuert, die ihrerseits von den M-Impulsen abgeleitet sind. Die Eingänge sprechen auf den Übergang »0« auf »L« (Vorderflanke des Impulses) an. Der gezeichnete Schaltzustand stellt sich ein, wenn der zuletzt eingetroffene M-Impuls am Eingang 11 wirksam wurde.The state of the memory 4 is determined by pulses at the inputs 10 and 11, which in turn are derived from the M pulses. The entrances respond to the transition "0" to "L" (leading edge of the pulse). The one drawn The switching state is set when the last M-pulse arrived at the input 11 took effect.

Ein zweiter bistabiler Speicher 12 mit den statischen Ausgängen 13 und 14 ist durch die beiden Konjunktionselemente (UND-Gatter) 15 und 16 zu einer Speicheranordnung ergänzt, deren Zustand durch die M-Impulse abgefragt werden kann, ohne daß die gespeicherte Information beim Abfragen gelöscht wird. Der Abfrageimpuls wird über Eingang 1 b zugeführt und erscheint je nach Zustand des Speichers 12 an Leitung 10 oder 11. Der Zustand des Speichers 12 wird durch Impulse gesteuert, die den Eingängen 2 und 9 a zugeführt werden. Die Eingänge sprechen auf den Übergang von »L« auf »0« (Rückflanke des Impulses) an. Eingang 2 wird von den S-Impulsen, Eingang 9 a von den unterdrückten und auf Leitung 9 umgeleiteten M-Impulsen angesteuert. Der durch die schraffierte Ecke angedeutete Schaltzustand »L an 14« stellt sich ein, wenn der zuletzt eingetroffene M-Impuls am Eingang 9 a wirksam wurde. Es ist der Zustand, der die Durchschaltung des nächsten M-Impulses vorbereitet.A second bistable memory 12 with the static outputs 13 and 14 is made into one by the two conjunctive elements (AND gates) 15 and 16 Memory arrangement added, the status of which can be queried by the M pulses, without the stored information being deleted when the query is made. The query pulse is supplied via input 1b and appears depending on the state of the memory 12 Line 10 or 11. The state of the memory 12 is controlled by pulses that the inputs 2 and 9 a are fed. The inputs speak to the transition from "L" to "0" (trailing edge of the pulse). Input 2 is from the S-pulses, Input 9 a controlled by the suppressed M-pulses diverted to line 9. The switching state "L to 14", indicated by the hatched corner, arises on, if the last M-pulse arrived at input 9 a became effective. It is the state that prepares the connection of the next M-pulse.

Es sind also beide Speicher in dem Zustand dargestellt, der sich in Abwesenheit von S-Impulsen einstellt. Trifft nun ein S-Impuls am Eingang 2 ein, so wird der Speicher 12 in den Zustand »L an 13« versetzt. Der nächste eintreffende Abfrageimpuls (Vorderflanke eines M-Impulses) wird dann nicht mehr dem Eingang 11, sondern dem Eingang 10 des Speichers 4 zugeleitet. Speicher 4 kippt in die Stellung »L an 5« und der M-Impuls erscheint an Ausgang 9 statt an Ausgang 3. Dieser unterdrückte und umgeleitete Impuls wird dem Eingang 9 a des Speichers 12 zugeführt. Seine Rückflanke bewirkt, daß der Speicher 12 wieder in den Zustand »L an 14« zurückversetzt wird.So both memories are shown in the state that is in Setting the absence of S-pulses. If an S-pulse arrives at input 2, so the memory 12 is put into the state "L an 13". The next to arrive Interrogation pulse (leading edge of an M pulse) is then no longer sent to input 11, but rather fed to the input 10 of the memory 4. Storage tank 4 tilts into position "L to 5" and the M-pulse appears at output 9 instead of output 3. This suppressed and diverted pulse is fed to the input 9 a of the memory 12. His back flank causes the memory 12 to be reset to the state "L at 14".

Trifft die Rückflanke eines S-Impulses so genau mit der Vorderflanke eines M-Impulses zusammen, daß die Steuereingänge 10 und 11 verstümmelte Abfrageimpulse erhalten, so ergeben sich für die Reaktion des Speichers 4 trotzdem nur zwei Möglichkeiten: Entweder er kippt in den anderen Zustand um, oder er behält seinen Zustand. Im ersten Fall findet die Unterdrückung des M-Impulses planmäßig statt, im zweiten Fall erfolgt zwar keine Unterdrückung, jedoch auch keine Löschung des Speichers 12, so daß die eingegebene Information noch beim nächsten M-Impuls wirksam ist und erst nach tatsächlich erfolgter Impulsunterdrückung gelöscht wird.If the trailing edge of an S-pulse hits the leading edge so exactly an M-pulse together that the control inputs 10 and 11 mutilated interrogation pulses received, there are still only two possibilities for the reaction of the memory 4: Either it falls over into the other state or it retains its state. In the first In the case of the M-pulse, the suppression of the M-pulse takes place according to plan, in the second case it takes place although no suppression, but also no erasure of the memory 12, so that the The information entered is still effective for the next M-pulse and only actually afterwards successful pulse suppression is deleted.

Das Verhalten der Anordnung in diesem Grenzfall läßt den Vorteil der erfindungsgemäßen Lösung gegenüber anderen eventuell denkbaren Lösungen - z. B. Löschung des Speichers 12 durch den Abfrageimpuls - erkennen. Es muß jedoch bemerkt werden, daß der Zeitabstand zwischen zwei S-Impulsen nicht kürzer sein darf als das Doppelte des kürzesten Abstandes zwischen zwei M-Impulsen.The behavior of the arrangement in this borderline case has the advantage of solution according to the invention over other possibly conceivable solutions - z. B. Deletion of the memory 12 by the interrogation pulse - recognize. It must be noted, however that the time interval between two S-pulses must not be shorter than twice the shortest distance between two M-pulses.

Der beschriebenen und in A b b. 1 dargestellten Funktion liegt die Annahme zugrunde, daß die Impulse sehr lang gegenüber den Umschaltzeiten der Speicher bzw. Schalter sind. Ist diese Voraussetzung nicht gegeben, so wird der Speicher 4 erst bei der Mitte oder am Ende des steuernden Abfrageimpulses umkippen. Die notwendige Voreilung gegenüber dem zu schaltenden M-Impuls muß dann durch eine Verzögerung 30 des letzteren erreicht werden. Das entsprechende Verzögerungselement kann in Leitung 1-1a eingeschaltet werden.The described and in A b b. 1 is the function shown It is based on the assumption that the pulses are very long compared to the switching times of the memory or switches are. If this requirement is not met, the memory 4 do not tip over until the middle or at the end of the controlling interrogation pulse. The necessary The lead to the M-pulse to be switched must then be caused by a delay 30 of the latter can be achieved. The corresponding delay element can in Line 1-1a are switched on.

Stattdessen kann jedoch auch durch Einschaltung eines Verzögerungselementes 31 in Leitung 1-1 b eine Verzögerung der Abfrageimpulse durchgeführt werden: da es sich um die Verarbeitung kontinuierlicher Impulsfolgen handelt, ist es für die Wirkungsweise der Anordnung gleichgültig, ob der Abfrageimpuls aus dem dazugehörigen M-Impuls gwewonnen wird oder dessen Vorgänger. Diese Variante hat den Vorteil, daß sich künstliche Verzögerung und Umschaltträgheit des Speichers 4 gleichsinnig ergänzen.Instead, however, it is also possible to use a delay element 31 in line 1-1 b a delay of the interrogation pulses are carried out: da it is the processing of continuous pulse trains, it is for the The mode of operation of the arrangement does not matter whether the interrogation pulse from the associated M-impulse is obtained or its predecessor. This variant has the advantage that Artificial delay and switching inertia of the memory 4 complement each other in the same direction.

Bei einigen praktischen Anwendungen kann es vorkommen, daß die Frequenz der S-Impulse ein Vielfaches einer Grundfrequenz sein soll. Dabei ist unter Umständen eine Aufwandsverringerung möglich, wenn die Anordnung so ausgestaltet werden kann, daß für einen einzelnen S-Impuls mehrere M-Impulse unterdrückt werden und somit die Notwendigkeit eines Frequenzvervielfachers entfällt. Dies wird in einer weiteren Ausgestaltung der Erfindung dadurch erreicht, daß in die Leitung 9-9 a ein zählender Impulsteiler 32 mit dem entsprechenden Teilungsverhältnis eingeschaltet wird.In some practical applications it can happen that the frequency the S-impulse should be a multiple of a basic frequency. It may be a reduction in effort is possible if the arrangement can be designed in such a way that that for a single S-pulse several M-pulses are suppressed and thus there is no need for a frequency multiplier. This will be discussed in another Embodiment of the invention achieved that in the line 9-9 a counting Pulse divider 32 is switched on with the corresponding division ratio.

Die in A b b. 1 dargestellten logischen Verknüpfungen bedingen nicht zwangläufig je ein korrespondierendes Schaltungselement. So z. B. würde ein polarisiertes Relais mit zwei stabilen Endlagen sowohl die Funktion des Speichers 4 als auch die der Gatter 7 und S erfüllen. Bei rein elektronischen Anordnungen hinwiederum können die Funktionen der Gatter 15 und 16 mit der Funktion des Speichers 4. in einem komplexen Schaltungselement vereint sein: dieses Element weist dann zwei sogenannte statische Vorbereitungseingänge (13 und 14) und einen gemeinsamen Auslöse(Trigger)-Eingang (1b) auf. Die Zuordnung der logischen Verknüpfungen zu den im Einzelfall vorgesehenen Schaltungselementen ist jedem auf dem Gebiet der Datenverarbeitung arbeitenden Fachmann geläufig.The in A b b. 1 does not necessarily require a corresponding circuit element. So z. B. a polarized relay with two stable end positions would fulfill both the function of the memory 4 and that of the gates 7 and S. In the case of purely electronic arrangements, on the other hand, the functions of gates 15 and 16 can be combined with the function of memory 4 in a complex circuit element: this element then has two so-called static preparation inputs (13 and 14) and a common trigger input ( 1b) . The assignment of the logical connections to the circuit elements provided in the individual case is familiar to every person skilled in the art of data processing.

Eine besonders wirtschaftliche Realisierung aller geforderten Einzelfunktionen ergibt sich dadurch, daß die Funktionen des Speichers 4, der Gatter 7, 8 und der Gatter 15, 16 in einer bistabilen Kippschaltung (Flip-Flop) zusammengefaßt werden. Eine bistabile Kippschaltung, die zwei zu einem Gleichstrom-Rückkopplungskreis zusammengeschaltete Verstärkerelemente enthält und bei der ein Stromfluß in einem der Verstärkerelemente einen Stromfluß im anderen Element verhindert - wodurch sich die Möglichkeit zweier stabiler Endzustände ergibt -kann im allgemeinen auch in einem dritten Zustand betrieben werden, bei dem beide Verstärkerelemente stromlos sind. Wird die Gesamtschaltung so ausgelegt, daß sich die Verstärkerelemente in Abwesenheit von M-Impulsen in diesen stromlosen Zustand befinden und nur für die Dauer eines M-Impulses hochgetastet werden, so wird während des I3ochtastvorganges (Vorderflanke des M-Impulses) ein labiler Zustand durchlaufen, bei dem eine kleine Zusatzspannung im Rückkopplungskreis bestimmen kann, welches Element stromführend wird. Andererseits kann eine Polaritätsänderung der Zusatzspannung den einmal erreichten stabilen Endzustand während der Dauer des M-Impulses nicht mehr umwerfen.A particularly economical realization of all required individual functions results from the fact that the functions of the memory 4, the gates 7, 8 and the Gates 15, 16 are combined in a bistable trigger circuit (flip-flop). A bistable multivibrator that connects two together to form a DC feedback circuit Contains amplifier elements and in which a current flow in one of the amplifier elements prevents a current flow in the other element - thus the possibility of two stable final states - can generally also be operated in a third state in which both amplifier elements are de-energized. Will the overall circuit designed so that the amplifier elements in the absence of M-pulses in these are de-energized and are only upsampled for the duration of an M-pulse , then during the I3 touch keying process (leading edge of the M pulse) a go through an unstable state in which a small additional tension in the Feedback loop can determine which element becomes live. on the other hand A change in polarity of the additional voltage can lead to the stable final state once it has been reached Do not knock over during the duration of the M-pulse.

Bildet man diese Schaltung weiterhin so aus, daß jedem Verstärkerelement ein Ausgang zugeordnet ist, an dem eine dem Strom im Verstärkerelement proportionale Spannung auftritt, so erscheint der M-Impuls wahlweise an einem oder anderen Ausgang, je nach der Richtung, in der die Zusatzspannung (Vorbereitsungsspannung) zu Beginn des Impulses wirksam war.If you continue to form this circuit so that each amplifier element an output is assigned at which one is proportional to the current in the amplifier element Voltage occurs, the M-pulse appears either at one or another output, depending on the direction in which the additional tension (preparatory tension) is at the beginning of the impulse was effective.

A b b. 2 zeigt eine nach diesem Grundgedanken aufgebaute Subtraktionsschaltung unter Verwendung von npn-Transistoren. Die Schaltung arbeitet mit negativen Impulsen von 4 Volt. Dementsprechend wird hier auch bei den Speicherausgängen 13 und 14 der Zustand »L« dem Ausgang zugeordnet, der die negativere Gleichspannung aufweist.A b b. 2 shows a subtraction circuit constructed according to this principle using npn transistors. The circuit works with negative pulses of 4 volts. Accordingly, the memory outputs 13 and 14 also have the State »L« assigned to the output that has the more negative DC voltage.

Soweit in Ä b b. 2 Hinweiszahlen von 1 bis 16 vorkommen, entsprechen diese den Elementen und Verbindungen, die in A b b. 1 die korrespondierende Funktion haben.So far in Ä b b. 2 reference numbers from 1 to 16 occur correspond these to the elements and compounds listed in A b b. 1 the corresponding function to have.

Die Transistoren 17 und 18 bilden zusammen eine bekannte bistabile Kippschaltung. Diese ist zusätzlich mit zwei Widerständen 23 und 24 von 33 kOhm versehen, über die kleine Zusatzströme von den Ausgängen 13 und 14 des Speichers 12 in die Knotenpunkte 19 und 20 der Rückkopplungs-Spannungsteiler eingespeist werden. An diese Punkte sind die Basen der Transistoren 17 und 18 angeschlossen. Je nach Zustand des Speichers 12 ist einer der Zu-Satzströme größer (Zustand »0«) und der andere kleiner (Zustand »L«).The transistors 17 and 18 together form a known bistable Toggle switch. This is additionally with two resistors 23 and 24 of 33 kOhm provided, via the small additional currents from the outputs 13 and 14 of the memory 12 are fed into nodes 19 and 20 of the feedback voltage divider. The bases of the transistors 17 and 18 are connected to these points. Depending on State of the memory 12 is one of the additional record streams greater (state "0") and the others smaller (state "L").

Bei Abwesenheit von M-Impulsen ist der als Emitterfolger geschaltete Transistor 21 leitend. Sein Strom erzwingt am gemeinsamen Emitteranschluß 22 eine Spannung von -f-3,3 Volt. Die von den Rückkopplungs-Spannungsteilern den Basisanschlüssen 19 und 20 zugeführte Spannung beträgt jedoch maximal 3,0 Volt. Es bleiben also beide Transistoren 17 und 18 gesperrt. In den beiden 1-kOhm-Kollektorwiderstän.den 25 und 26 fließen nur die Spannungsteilerströme, so daß ein Spannungsabfall von 0,5 Volt entsteht. Beide Kollektoranschlüsse (Ausgänge) 3 und 9 weisen somit eine Spannung von -I- 8 Volt auf (Zustand »0«).In the absence of M pulses, the is connected as an emitter follower Transistor 21 conductive. Its current forces one at the common emitter terminal 22 Voltage from -f-3.3 volts. The ones from the feedback voltage dividers to the base terminals 19 and 20, however, is a maximum of 3.0 volts. So both remain Transistors 17 and 18 blocked. In the two 1 kOhm collector resistors the 25 and 26 only the voltage divider currents flow, so that a voltage drop of 0.5 Volt arises. Both collector connections (outputs) 3 and 9 thus have a voltage from -I- 8 volts to (state »0«).

Durch den negativen M-Impuls wird Transistor 21 gesperrt, und es wird derjenige der beiden Transistoren 17, 18 stromführend, der zu diesem Zeitpunkt infolge des höheren vom Speicher 12 eingespeisten Zusatzstromes die positivere Basisspannung aufweist. Der durch den Stromfluß bedingte Spannungsabfall am zugeordneten 1-kOhm-Kollektorwiderstand 25 oder 26 bewirkt über den Rückkopplungs-Spannungsteiler, daß der andere Transistor gesperrt bleibt. Am Ende des M-Impulses übernimmt Transistor 21 wieder den vollen Strom im Emitterwiderstand. An einem der Ausgänge 3 oder 9 entsteht also ein negativer 4-Volt-Impuls mit der Dauer des steuernden M-Impulses.By the negative M-pulse transistor 21 is blocked, and it is that of the two transistors 17, 18 current-carrying, which at this point in time as a result of the higher additional current fed in from the memory 12, the more positive base voltage having. The voltage drop caused by the current flow at the assigned 1 kOhm collector resistor 25 or 26, through the feedback voltage divider, causes the other transistor remains locked. At the end of the M pulse, transistor 21 takes over the full one again Current in the emitter resistor. At one of the outputs 3 or 9 there is a negative one 4 volt pulse with the duration of the controlling M pulse.

Zum genaueren Verständnis des Schaltverhaltens dient die Spannungstabelle nach A b b. 3. Sie zeigt die Spannungswerte U der wichtigsten Schaltungspunkte, gekennzeichnet durch die entsprechenden Bezugsziffern der Schaltung nach A b b. 2, für alle möglichen Zustandskombinationen. Die Werte, die einem Zustand »L« entsprechen, sind durch Umrah-_ mung hervorgehoben, wobei der Zustand des Eingangs 1 aus der Zeile für die gemeinsame Emitter< Spannung U22 ersichtlich ist. Den Spannungswerten der Tabelle liegt die Annahme zugrgnde, daß der stromführende Transistor eine Basisspannug von -I-0,7 Volt gegenüber dem Emitter aufweist. Die aufgeführten Zustände sind: a) Vorbereitung der Impulsdurchschaltung; b) Im. pulsdurchschaltung; c) Zustandsänderung des Speichers 12 (hervorgerufen durch Rückflanke des S-Impulses) während einer Impulsdurchschaltung; d) Vorbereitung der Impulsunterdrückung; e) Impulsunterdrückung. Aufschlußreich sind besonders die Zeilen für U19 und U20: Man ersieht daraus, daß die vom Zustand des Speichers 12 verursachte Spannungsdifferenz im Zustand a 0,3 Volt beträgt, daß diese Differenz beim Hochtasten der Kippschaltung im Zustand b um 1,1 Volt auf 1,4 Volt verstärkt wird, daß bei einer Zustandsänderung während der Dauer des M-Impulses diese Differenz im Zustand c auf 0,6 Volt verringert wird, daß aber dieser Wert noch gut ausreicht, um die Kippschaltung bis zum Ende des M-Impulses in der ursprünglichen Lage zu halten.The voltage table is used for a more precise understanding of the switching behavior according to A b b. 3. It shows the voltage values U of the most important circuit points, characterized by the corresponding reference numerals of the circuit according to A b b. 2, for all possible combinations of states. The values that correspond to a state "L" are highlighted by a frame, whereby the state of input 1 is taken from the Line for the common emitter <voltage U22 can be seen. The tension values The table is based on the assumption that the current-carrying transistor has a base voltage of -I-0.7 volts against the emitter. The states listed are: a) preparation of pulse switching; b) Im. pulse switching; c) change of state of the memory 12 (caused by the trailing edge of the S-pulse) during a pulse through-connection; d) preparation of pulse suppression; e) Pulse suppression. Revealing are especially the lines for U19 and U20: You can see from this that the state of the memory 12 caused voltage difference in the state a is 0.3 volts that this difference when keying up the toggle circuit in state b by 1.1 volts to 1.4 Volt is amplified that with a change of state during the duration of the M-pulse this difference in state c is reduced to 0.6 volts, but this value still well enough to keep the flip-flop to the end of the M-pulse in the original Able to hold.

Der Speicher 12 besteht ebenfalls aus einer bistabilen Kippschaltung, die keine Besonderheiten aufweist. Trifft ein negativer Impuls über Eingang 2 oder 9 a ein, so wird der Zustand der Kippschaltung zunächst nicht geändert, sondern es wird der Eingangskondensator 27 über die gegen Masse geschaltete Diode 28 aufgeladen. Bei der Rückflanke des Impulses bewirkt der aufgeladene Kondensator einen kurzen positiven Nadelimpuls an der Basis des bis dahin gesperrten Transistors. Dieser Nadelimpuls wirft die Kippschaltung in den entgegengesetzten Schaltzustand.The memory 12 also consists of a bistable flip-flop circuit, which has no special features. If a negative impulse hits input 2 or 9 a, the state of the flip-flop is initially not changed, but the input capacitor 27 is charged via the diode 28 connected to ground. At the trailing edge of the pulse, the charged capacitor causes a short one positive needle pulse at the base of the previously blocked transistor. This Needle pulse throws the toggle switch into the opposite switching state.

Die Schaltung nach A b b. 2 wurde aus Gründen der Übersichtlichkeit und der Übereinstimmung mit dem Schema A b b. 1 mit zwei symmetrischen Kipp-Schaltungen gezeigt.The circuit according to A b b. 2 has been made for the sake of clarity and the compliance with the scheme A b b. 1 with two symmetrical toggle circuits shown.

Selbstverständlich arbeitet die Schaltung bei geringfügiger Umdimensionierung auch dann, wenn nur der Ausgang 14 des Speichers 12 zur Schaltvorbereitung der Transistoren 17, 18 benutzt wird. Diese Anordnung hätte neben dem geringeren Aufwand an Leitungsverbindungen auch den Vorteil, daß die kleine Änderung der Spannung U 3 am Ausgang 3 (R-Impuls) im Fall der Speicherzustandsänderung während der Impulsdurchschaltung (Fall c) entfällt. (Beim gezeigten Beispiel ist U3 im Fall b 4,0 Volt, im Fall c 4,5 Volt.) _ In der vorliegenden Beschreibung wird von den Speichern oder Schaltern gefordert, daß sie stabile Zustände haben sollen. Diese Forderung hat natürlich streng zu gelten, wenn für die Impulsfrequenz keine untere Grenze bestehen darf. In der Anwendung auf kontinuierliche Impulsfolgen mit bekannter unterer Grenze der Impulsfrequenzen genügt es, wenn die Speicher bzw. Schalter einen oder beide Schaltzustände für eine Zeitdauer stabil beibehalten, die lang ist gegenüber dem längsten möglichen Impulsabstand. Eine solche Beschränkung der Forderung kann unter Umständen zu Einsparungen an Bauelementen führen. Als Beispiel sei lediglich angeführt die Realisierung des Speichers 12 durch einen Kondensator, der von den S-Impulsen aufgeladen und von den unterdrückten M-Impulsen entladen wird.Of course, the circuit works with minor re-dimensioning even if only output 14 of memory 12 is used to prepare the transistors for switching 17, 18 is used. In addition to the lower expenditure on line connections, this arrangement would have also has the advantage that the small change in voltage U 3 at output 3 (R pulse) in the case of the memory status change during pulse switching (case c) is not applicable. (In the example shown, U3 is 4.0 volts in case b, 4.5 volts in case c.) _ In the present description, the memories or switches are required to should have stable states. Of course, this requirement has to apply strictly if there must be no lower limit for the pulse frequency. In application to continuous Pulse sequences with a known lower limit of the pulse frequencies, it is sufficient if the Memory or switch one or both switching states stable for a period of time which is long compared to the longest possible pulse spacing. Such Limiting the exposure can potentially lead to savings Components to lead. The implementation of the memory 12 is merely given as an example a capacitor that is charged by the S-pulses and by the suppressed M-pulses is discharged.

Claims

Claims: 1. Arrangement for the continuous subtraction of a number of S (subtrahend) pulses from a number of M (minuend) pulses by means of a pulse switch to which the M pulses are fed and which is dependent on the S pulses through a memory is controlled, one input of which the S-pulses are fed and the other input is linked to the pulse switch, so that the M-pulses are either switched through to the output or suppressed and fed to the memory and the memory by an S-pulse into the Pulse suppression causing state and is set by an M pulse in the state causing the pulse switching, characterized in that the control of the pulse switch (4, 7, 8) by the memory (12) is also influenced by the M pulses, such that the state of the memory (12) prepares the switching position of the pulse switch (4, 7, 8), but without this switching position during to be able to influence the duration of an M-pulse.

2. Arrangement according to claim 1, characterized in that between the memory (12) and pulse switches (4, 7, 8) by the M-pulses controlled conjunctions (15,16) are switched.

3. Arrangement according to claim 1 or 2 for suppressing several M-pulses by each incoming S-pulse, characterized by that in the line (9) for the suppressed M-pulses a pulse frequency divider (32) is switched on, the output pulses of which the memory (12) into which the pulse switching put in a preparatory state.

4. Arrangement according to claim 1 to 3, characterized in that that a bistable trigger circuit (17, 18) is used as the pulse switch (4, 7, 8, 15, 16) that, in addition to the two active, alternately effective states (output 3 or 9) has an inactive state (amplifier elements 17, 18 de-energized), such as that by applying the M-pulses to the flip-flop (input 1) this out of the inactive into one of the two possible and determined by the state of the memory (12) active states is transferred.

5. Arrangement according to one of claims 1 to 4 in application to continuous pulse trains with a defined lower limit of the Pulse frequency, characterized in that the switch and / or memory such are dimensioned to have their stable states for a period of time that is long compared to the longest possible pulse spacing. Considered publications: German interpretative document No. 1155 485.