DE1071386B

DE1071386B - Bistable circuits, especially for data processing machines

Info

Publication number: DE1071386B
Application number: DENDAT1071386D
Authority: DE
Original assignee: National Cash Register Co
Current assignee: National Cash Register Co
Priority date: 1955-02-04
Publication date: 1959-12-17
Also published as: FR1200024A; GB782406A; BE544907A

Description

DEUTSCHESGERMAN

PATENTAMTPATENT OFFICE

kl. 42 m 14kl. 42 m 14

INTEBNATtONALE CLINTEBNATtONALE CL

G06b;fG06b; f

ANHE LDETAGANHE LDETAG

BEKANNTMACHUNG DER ANMELDUNG UND AUSGABE DES AVSLEGESCHRIFTNOTICE THE REGISTRATION AND ISSUE OF THE AVSLE FONT

N 11795 IX/42m N 11795 IX / 42m

3. FEBRUAR 19S6 17. DEZEMBER 1959FEBRUARY 3, 19S6 DECEMBER 17, 1959

Die Erfindung betrifft Impulsgatter und im be sonderen bistabile Schaltungen mit TransistorenThe invention relates to pulse gates and in be special bistable circuits with transistors

Bekannt ist, das elektronische Ziffernrechensysteme unter Verwendung eines Speichers, der über ein logisches Netzwerk mit bistabilen Grundschaltungen verbunden ist, aufgebaut werden können. Die bistabilen Grundschaltungen in diesen Anlagen besitzen vorzugsweise jeweils zwei Tasteneingange und zwei Ausgange Es ist weiter bekannt, daß alle diese bistabilen Grundschaltungen in standardisierten Einheiten angeordnet werden können Hierdurch wird der Entwuif eines bestimmten Rechensystems inso fern sehr \ereinfacht, als die Schaltungsnetzwerke zur Verbindung der Ausgange der bistabilen Schaltungen mit deren Tasteingangen durch die Boolsche Algebra verwendende logische Gleichungen definiert werden könnenWhat is known is the electronic number calculating system using a memory that has a logical Network is connected with bistable basic circuits, can be built. The bistable Basic circuits in these systems preferably each have two key inputs and two Outputs It is also known that all of these bistable basic circuits are in standardized units This way, the design of a certain computing system becomes so remotely much simpler than the circuit networks to connect the outputs of the bistable circuits with their key inputs through the Boolean Logical equations using algebra can be defined

Solche bistabilen Schaltungen wurden bishei mit Elektronenrohren bestuckt Da jedoch Transistoren wesentlich weniger Leistung verbrauchen als Elektronenrohren und mit Kristalldioden besonders gut zusammenarbeiten — da ja die Transistoren ebenfalls aus Kristallen aufgebaut sind —, eignen sich bistabile Schaltungen mit Transistoren sehr gut fur den Einbau in standardisierten EinheitenSuch bistable circuits have been used so far Electron tubes fitted, however, because transistors consume significantly less power than electron tubes and work particularly well with crystal diodes - so do the transistors are made up of crystals - bistable are suitable Circuits with transistors are very suitable for installation in standardized units

Demgemäß hat sich die vorliegende Erfindung die Aufgabe gestellt, eine transistorisierte Grundschaltung nut standardisierten Ausgangs- und Eingangsanordnungen fur Rechenanlagen vorzusehen, von denen viele durch logische Netzwerke zu einem gewünschten Rechensystemen verbunden werden könnenAccordingly, the present invention has the Task set to provide a transistorized basic circuit with standardized output and input arrangements for computing systems by many of which can be connected through logical networks to form a desired computing system

Em weiterer Gegenstand dieser Erfindung ist die Anordnung einer bistabilen Transistorschaltung, die wahlweise so getastet werden kann, daß sie entweder eine ein echtes Ausgangssignal (»1«) darstellende Impulsfolge oder eine ein unechtes Ausgangssignal (»0«) darstellende Impulsfolge durchlaßtEm further the subject of this invention is Arrangement of a bistable transistor circuit which can optionally be keyed to either a pulse train representing a real output signal ("1") or a fake output signal ("0") let through the pulse sequence

Ein weiterer Gegenstand der Erfindung betrifft die Anordnung einer standardisierten bistabilen Transistorschaltung mit einem echten und einem unechten Ausgang, an denen durch Anlegen von Tastsignalen an deren echten oder unechten Eingang wahlweise Signale erzeugt werden könnenAnother object of the invention relates to Arrangement of a standardized bistable transistor circuit with a real and a fake Output, which can be selected by applying key signals to their real or fake input Signals can be generated

Es sind bistabile Schaltungen bekannt, die nach dem »Nicht-zuruck-zu-Nulle-Verfahren arbeiten, d h , samtliche Zustandsanderungen in den bistabilen Schaltungen eines bestimmten logischen Systems finden genau zum gleichen Zeitpunkt, ζ B am Ende einer Grundtaktperiode, statt und erfolgen nur dann, wenn eine Änderung des Ausgangssignals erforderhch ist Somit bleibt die bistabile Schaltung so lange in einem bestimmten Zustand, bis sie am Ende einer Grundtaktperiode getastet wird Dieses Verfahren besitzt große Vorteile in bezug auf Taktgebung und Bistabile Schaltungen,There are bistable circuits known that after work the »no-back-to-zero process, that is, find all state changes in the bistable circuits of a certain logical system at exactly the same point in time, ζ B at the end of a basic clock period, and only take place if when a change in the output signal is required. Thus, the bistable circuit remains so long in a certain state until they end up one Basic clock period is keyed This method has great advantages in terms of timing and Bistable circuits,

insbesondere für datenverarbeitendeespecially for data processors

Maschinenmachinery

Anmelder:Applicant:

The National Cash Register Company, Dayton, Ohio (V. St. A.)The National Cash Register Company, Dayton, Ohio (V. St. A.)

Vertreter. Dr. A. Stappert, Rechtsanwalt, Dusseldorf, Feldstr 80Representative. Dr. A. Stappert, lawyer, Dusseldorf, Feldstr 80

Beanspruchte Priorität V St ν Amerika vom 4 Februar 1955Claimed priority V St ν America dated February 4, 1955

logischem Aufbau, es entstehen jedoch Schwierigkeiten bei hochfrequenter Arbeitsweise, außerdem ist der Leistungsbedarf zum Ansteuern der logischen Netzwerke sehr hochlogical structure, but difficulties arise in the case of high-frequency operation, and the Power requirement for controlling the logical networks very high

Es wurden auch bistabile Schaltungen fur das »Zuruck-zu-Null«-Verfahren entwickelt Diese »dynamische Fhp-Flops« genannten Stromkreise haben den Vorteil, daß sie eine hochfrequente Arbeitsweise erlauben und wechselstromgekoppelte Treibmittel verwendet werden, so daß zum Ansteuern der logischen Xetzwerke mehr Leistung zur Verfugung steht Weiterhin bieten diese Stromkreise den Vorteil einer niedrigeren Ausgangsimpedanz fur die Auf ladung von Streukapa/itaten Bei der Taktgebung jedoch treten insotern Schwierigkeiten auf, als eine bekannte Verzögerung in Form einer Verzögerungsleitung oder ahnlichem zwischen die Ein- und Ausgange der Schaltungen einzufügen ist Der zeitliche Verlauf der zur Durchlaßsteuerung der Ausgangssignale dieser »dynamischen Flip-Flops« zu deren Eingangen erforderlichen Signale ist damit nicht nur eine Funktion der eingefugten Verzögerungsleitungen, sondern auch der den Verstarkern anhaftenden Verzögerungen Bei Verwendung dieser »dynamischenThere have also been developed bistable circuits for the "back-to-zero" method. These "dynamic Fhp-Flops «circuits have the advantage that they operate at high frequencies allow and AC coupled propellants are used, so that to drive the logical Xnetworks more power is available These circuits also offer the advantage a lower output impedance for the charging of stray capacities when clocking however, difficulties arise in that there is a known delay in the form of a delay line or something similar to be inserted between the inputs and outputs of the circuits is the temporal Course of the transmission control of the output signals of these "dynamic flip-flops" to their Required signals are not only a function of the added delay lines, but also the delays inherent in the amplifiers When using this »dynamic

909 689/306909 689/306

3 43 4

Flip-Flops« ist es im allgemeinen erforderlich, drei führt, an dessen Emitter ein Taktsignal in Form oder mehr Taktsignale mit verschiedener Phasenlage eines Rechteckimpulszuges liegt und dessen Kollekzu erzeugen und die Breite der Wellenformen dieser tor mit der Primärseite eines Transformators ver-Taktsignale genau zu überwachen. Die bistabile bunden ist. Zwei Ausgangsgatter steuern den DurchSchaltung der vorliegenden Erfindung kann als Korn- 5 laß der Taktsignale zu zwei Ausgangsleitungen. Die bination der oben beschriebenen Schaltungen ange- Steuereingänge dieser Gatter sind normalerweise so sehen werden, da ein Flip-Flop-Kreis mit nur einem vorgespannt, daß das eine Gatter geöffnet und das Transistor nach dem »Nicht-zurück-zu-Nulle-Verfah- andere geschlossen ist. Die in zwei entgegengesetzt ren arbeitet, d. h., ein Ausgangssignal bleibt so lange gewickelten Sekundärwicklungen des Transformators in einem bestimmten Zustand, bis der Flip-Flop-Kreis io erzeugten Signale werden den Steuereingängen der am Ende einer Grundtaktperiode getastet wird. Die beiden Ausgangsgatter zugeleitet, so daß diese ihren Ausgangssignale des bistabilen Kreises der vorliegen- Zustand umkehren und die Taktsignale vom Taktden Erfindung stellt jedoch eine für das »Zurück-zu- geber durch das andere Ausgangsgatter hindurchge-NuIl«-Verfahren charakteristische Folge von diskre- lassen werden. Somit wird das an dem einen oder ten Impulsen dar. In den erfindungsgemäßen Schal- 15 anderen dieser Ausgangsgatter sich ergebende Austungen wird so ein mit nur einem Transistor arbei- gangssignal in Form von Rechteckimpulsen durch tender Flip-Flop-Kreis durch die Abfallflanke des an Anlegen von Tastsignalen an den einen oder den seinen Eingang gelegten Taktimpulses getastet, und anderen der zwei Eingänge des Flip-Flop-Transistors sein Ausgangssignal dient zum Steuern der von dem- gesteuert.Flip-flops "it is generally necessary to have three leads, at the emitter of which a clock signal is in the form or more clock signals with different phase positions of a square-wave pulse train and its collector generate and clock the width of the waveforms of these tor with the primary side of a transformer ver closely monitor. The bistable is tied. Two output gates control the switching The present invention can be used as a grain 5 let the clock signals to two output lines. the The combination of the circuits described above is usually the control inputs of these gates will see, as a flip-flop circuit with only one biased, that one gate opened and that Transistor after the »not-back-to-zero-process- other is closed. The opposite in two ren works, d. That is, an output signal remains as long as the secondary windings of the transformer are wound in a certain state until the flip-flop circuit io generated signals are the control inputs of the is keyed at the end of a basic clock period. The two output gates fed so that this is their Invert the output signals of the bistable circuit and the clock signals from the clock However, the invention provides a method for the »return-return through the other output gate« characteristic sequence of being disclaimed. So that is the one or th impulses. In the switch according to the invention, other of these output gates result an output signal in the form of square-wave pulses with just one transistor is transmitted tender flip-flop circle through the falling edge of the application of key signals to one or the other its input applied clock pulse is keyed, and other of the two inputs of the flip-flop transistor its output signal is used to control the controlled by the.

selben Taktgeber abgeleiteten folgenden Taktsignale »o An Hand der Zeichnungen sollen nun Ausführungs-the following clock signals derived from the same clock generator »o Using the drawings, execution

zu den Ausgangsgattern. Hierbei entsteht von selbst beispiele der Erfindung näher beschrieben werden,to the output gates. This creates examples of the invention are described in more detail,

ohne die Verwendung von äußeren Verzögerungs- und zwar zeigtwithout the use of external delay namely shows

gliedern eine Verzögerung um eine Taktperiode; es Fig. 1 ein Schaltdiagramm der bistabilen Schal-structure a delay by one clock period; it Fig. 1 is a circuit diagram of the bistable switching

werden damit nicht nur die Verzögerungsglieder tung gemäß der Erfindung,thus not only the delay elements according to the invention,

überflüssig, sondern es wird auch gewährleistet, daß «5 Fig. 2 eine graphische Darstellung auftretendersuperfluous, but it is also ensured that a graphical representation occurs

die Verzögerung genau eine Taktperiode beträgt, wo- Wellenformen,the delay is exactly one clock period, where- waveforms,

durch der zeitliche Verlauf sämtlicher an den Aus- Fig. 3 eine Emitterstrom-Emitterspannungs-Kenn-by the time course of all of the Fig. 3 an emitter current-emitter voltage characteristic

gängen erscheinender Taktimpulse genau gesteuert linie zur Erläuterung der Arbeitsweise des in Fig. 1clock pulses appearing precisely controlled line to explain the operation of the in Fig. 1

wird. enthaltenen Transistor-Flip-Flop-Kreises,will. included transistor flip-flop circuit,

Ein weiterer Gegenstand dieser Erfindung ist eine 30 Fig. 4 ein Schaltschema einer Frequenzteilerschalbistabile Schaltung, bei der die großen Vorteile der tung, die durch die Kombination zweier erfindungs-Taktgebung und Logik des »Nicht-zurück-zu-Null«- gemäßer Grundschaltungen nach Fig. 1 gebildet wird, Verfahrens mit den Vorteilen der hochfrequenten undAnother object of this invention is a circuit diagram of a frequency divider semi-stable circuit, in which the great advantages of the device, which is achieved by the combination of two inventive timing and logic of the "not-back-to-zero" - according to basic circuits according to FIG . 1 is formed, with the advantages of high frequency and procedure

Arbeitsweise und einer günstigeren Leistungsüber- Fig. S eine graphische Darstellung typischer WeI-Working method and a more favorable performance over Fig. S a graphical representation of typical ways

tragung des »Zurück-zu-Null«-Verfahrens kombiniert 35 lenformen, an Hand derer die Wirkungsweise derThe "back-to-zero" method combines 35 different forms of operation, which are used to determine the effectiveness of the

werden. Frequenzteilerschaltung nach Fig. 4 erläutert werdenwill. Frequency divider circuit according to Fig. 4 will be explained

Demgemäß geht die Erfindung aus von einer bi- soll.Accordingly, the invention is based on a bi- should.

stabilen Schaltung mit einem zwei Eingänge und Unter Bezugnahme auf Fig. 1 sei nun ein bevoreinen Ausgang besitzenden bistabilen Transistorkreis zugtes Ausführungsbeispiel der vorliegenden Erfinzur wahlweisen Abgabe von Impulsfolgen an dem 40 dung näher beschrieben. Die Schaltung enthält einen, einen oder anderen von zwei Ausgängen abhängig Flip-Flop-Kreis 12 mit einem Transistor T₁, an desdavon, an welchem der Eingänge ein Signal angelegt sen Kollektor 13 ein Signal entweder mit hohem oder wird, und ist dadurch gekennzeichnet, daß der Aus- niedrigem Potential liegen kann. Wird der Trangang des Transistorkreises zum öffnen oder Sperren sistor T₁ durch ein Signal an einem Tasteingang 8 eines als Gatter wirkenden Schaltelementes an dieses 45 getastet, der über eine Differenzier- und Begrenzungsangeschlossen ist, daß diesem weiterhin über einen schaltung 10 mit einem Emitterverbindungspunkt 7 Koppelkondensator beständig Taktimpulse zugeführt verbunden ist, so stellt sich am Kollektor 13 ein werden und daß der Ausgang des Schaltelementes an niedriges Potential ein. Wird andererseits der Trander Primärseite eines Transformators mit zwei ent- sistor T₁ durch ein Signal an einem Tasteingang 9 gegengesetzt gewickelten Sekundärwicklungen liegt, 50 getastet, der über eine Differenzier-und Begrenzungsvon denen das eine Ende der einen Sekundärwick- schaltung 11 an einem Basisverbindungspunkt Ta anlung auf einem bestimmten und das eine Ende der geschlossen ist, so stellt sich am Kollektor 13 ein anderen auf einem davon verschiedenen Potential hohes Potential ein. Der Kollektor 13 des Tranliegt, so daß das eine von zwei UND-Gattern, an die sistors T₁ Hegt an der Basis 17 eines Transistors T₂, über eine Impulsformerdiode und eine Begrenzungs- 55 der der Hauptbestandteil eines Gatters 16 ist. Ein schaltung jeweils die anderen Enden der Sekundär- Taktgeber 24 legt Taktsignale C an den Emitter 25 wicklungen angeschlossen sind, infolge der verschie- des Transistors T₂, die über den Kollektor 26 zu der denen Potentiale und der in den entgegengesetzt ge- Primärwicklung 27 eines Transformators 28 gelanwickelten Sekundärwicklungen induzierten Signalen gen, wenn das Gatter 16 geöffnet ist, d. h. wenn die nur, bei gesperrtem und das andere nur bei geöffnetem 60 Basis 17 auf niedrigem Potential liegt. Leiter 29 Schaltelement die weiterhin an die UND-Gatter be- und 30 von zwei entgegengesetzt gewickelten Sekunständig angelegten Taktimpulse abgibt. därwicklungen 31 und 32 des Transformators 28 lei-In einem bevorzugten Ausführungsbeispiel der Er- ten die Signale zu Eingangsdioden 67 und 71 der findung wird ein p-n-p-Spitzentransistor in einem Diodengatter 35 bzw. 36. Über einen Leiter 41 geFlip-Flop-Kreis verwendet, der durch an den Emitter 65 langen Taktsignale C vom Taktgeber 24 zu den bzw. an die Basis über Differenzier- und Begrenzungs- anderen Eingangsdioden 68 und 72 der Gatter 35 schaltungen angelegte Tastsignale in den einen oder bzw. 36. Wie noch näher beschrieben wird, haben in den anderen Zustand getastet werden kann. Das die Gatter 35 und 36 die Aufgabe, den Durchlaß der an dem Kollektor dieses Transistors entstehende Taktsignale C vom Taktgeber 24 entweder zum AusSignal wird der Basis eines Gattertransistors züge- 7" gangsleiter 33 oder zum Ausgangsleiter 34 zu steuern,stable circuit with two inputs and. With reference to FIG. 1, an exemplary embodiment of the present invention for the optional delivery of pulse trains to the circuit will now be described in more detail, with a bistable transistor circuit having an output. The circuit contains one, one or the other of two outputs dependent flip-flop circuit 12 with a transistor T ₁ , to which of the inputs a signal is applied. that the low potential may lie. If the Trangang of the transistor circuit to open or lock sistor T ₁ by a signal at a key input 8 of a switching element acting as a gate to this 45 is keyed, which is connected via a differentiating and limiting that this continues via a circuit 10 with an emitter connection point 7 coupling capacitor constantly supplied clock pulses is connected, so there is a collector 13 and that the output of the switching element to a low potential. If, on the other hand, the primary side of a transformer with two resistors T _{1 is} connected to a signal at a key input 9 oppositely wound secondary windings, 50 is keyed via a differentiating and limiting of which one end of the one secondary winding circuit 11 is at a base connection point Ta If there is a certain end and one end which is closed, another high potential is set at the collector 13 at a potential different therefrom. The collector 13 of the Tran lies so that one of two AND gates, to the transistor T _{1, is} located at the base 17 of a transistor T ₂ , via a pulse shaper diode and a limiter 55 which is the main component of a gate 16. A circuit in each case the other ends of the secondary clock 24 applies clock signals C to the emitter 25 windings are connected, due to the different transistor T ₂ , which via the collector 26 to which potentials and which in the opposite primary winding 27 one Transformer 28 gelanwickelten secondary windings induced signals when the gate 16 is open, that is, when the only when the gate 16 is blocked and the other only when the 60 base 17 is open is at low potential. Head 29 switching element that continues to load and 30 of two oppositely wound seconds of clock pulses applied to the AND gates. primary windings 31 and 32 of the transformer 28 lei- In a preferred embodiment of the Er- the signals to input diodes 67 and 71 of the invention, a pnp tip transistor is used in a diode gate 35 and 36, respectively. A flip-flop circuit is used via a conductor 41, the pulse signals C applied to the emitter 65 by long clock signals C from the clock generator 24 to or to the base via differentiating and limiting other input diodes 68 and 72 of the gate 35 circuits. have to be keyed in the other state. The task of the gates 35 and 36 is to control the passage of the clock signals C from the clock generator 24, which arise at the collector of this transistor, either to the output signal, to the base of a gate transistor, to control the 7 "output conductor 33 or to the output conductor 34,

5 65 6

je nachdem, ob der Transistor T₁ durch ein Signal zu einer Diode 61 und einem Widerstand 62. Diesedepending on whether the transistor T ₁ by a signal to a diode 61 and a resistor 62. This

am Tasteingang 9 oder am Tasteingang 8 getastet Parallelschaltung ist an eine Vorspannung vonat key input 9 or key input 8 parallel connection is to a bias voltage of

wird. —22 Volt einer Batterie 64 angeschlossen.will. -22 volts of a battery 64 connected.

Der Transistor-Flip-Flop>Kreis 12 arbeitet nach Die Sekundärwicklungen 31 und 32 sind mit den dem »Nicht-zurück-zu-Nulle-Verfahren. Bei diesem 5 Diodengattern 35 bzw. 36 verbunden. Der Leiter 29 verbleibt das Signal am Kollektorausgang für die legt die Sekundärwicklung 31 an die Kathode einer Dauer von mehreren Grundtaktperioden auf niedrigem Diode 67 des Gatters 35, der Leiter 30 die Sekundärbzw, hohem Potential, so daß sich die binäre Infor- wicklung 32 an die Kathode einer Diode 71 des Gatmation nicht ändert. Andererseits wird die gesteuerte ters 36. Ein Leiter 41 ist mit der Kathode einer Diode Ausgangsinformation durch das »Zurück-zu-Null«- io 68 des Gatters 35 und der Kathode einer Diode 72 Verfahren dargestellt, d. h. daß die binäre Informa- des Gatters 36 verbunden. Dieser Leiter 41 liegt über tion auf den Ausgangsleitern 33 und 34 durch Signale einen Kondensator 74 an der Klemme 48 und wird dargestellt wird, die bei jeder Grundtaktperiode von durch eine Begrenzungsdiode 74ο und einen dazu einem hohen auf ein niedriges Potential zurückkehren. parallelen Widerstand 73 auf —22 Volt der Batterie Somit erscheinen in dem erfindungsgemäßen Aus- 15 46 begrenzt. Die Anoden der Dioden 67 und 68 des führungsbeispiel für die Dauei der Grundtaktperio- Gatters 35 sind über einen an einen Verbindungspunkt den, bei denen der Flip-Flop-Transistor T₁ in seinem 69 angeschlossenen Lastwiderstand 70 an Erde gelegt, hohen bzw. niedrigen Zustand ist, die binäre Infor- Analog dazu ist auch das Gatter 36 angeordnet, dessen mationen darstellenden Signale als diskrete Impulse Lastwiderstand 66 mit Erde und einem Verbindungsauf einem der Ausgangsleiter 33 oder 34, während 20 punkt 79 verbunden ist.The transistor flip-flop> circuit 12 works according to the secondary windings 31 and 32 are with the »not-back-to-zero method. In this 5 diode gates 35 and 36, respectively, are connected. The conductor 29 remains the signal at the collector output for which the secondary winding 31 applies to the cathode for a duration of several basic clock periods at the low diode 67 of the gate 35, the conductor 30 the secondary or high potential, so that the binary information winding 32 is applied to the Cathode of a diode 71 of the Gatmation does not change. On the other hand, the controlled ters 36. A conductor 41 is represented with the cathode of a diode output information by the "back-to-zero" - io 68 of the gate 35 and the cathode of a diode 72 method, ie the binary information of the gate 36 tied together. This conductor 41 lies over tion on the output conductors 33 and 34 by signals a capacitor 74 at the terminal 48 and is represented, which return at each basic clock period from a limiting diode 74ο and a high to a low potential. parallel resistor 73 to -22 volts of the battery. Thus, 46 appear limited in the inventive output 15. The anodes of the diodes 67 and 68 of the exemplary embodiment for the duration of the basic clock period gates 35 are _{high or low via a connection point where the flip-flop transistor T 1 is} connected to ground in its 69 connected load resistor 70 In analogy to this, the gate 36 is also arranged, whose mation-representing signals as discrete impulses load resistor 66 with earth and a connection on one of the output conductors 33 or 34, while 20 point 79 is connected.

dessen der andere Ausgangsleiter auf niedrigem Die Arbeitsweise des Flip-Flop-Transistors T₁ the other output conductor of which is low. The operation of the flip-flop transistor T ₁

Potential bleibt. fundiert auf der negativen Widerstandskennlinie desPotential remains. based on the negative resistance characteristic of the

Die Differenzier- und Begrenzungsschaltung 10 der Spitzentransistors. Diese Eigenschaft sei an Hand der Schaltung nach Fig. 1 besteht aus einem Konden- Fig. 3 verdeutlicht, die eine Darstellung der Emittersator 4, der zusammen mit einem geerdeten Wider- 35 spannung-Emitterstrom-Kennlinie für die Basisschalstand 5 zum Differenzieren von an den Tasteingang 8 tung wiedergibt. Diese Kennlinie Z kann in drei Abangelegten Rechteckimpulsen dient. Eine Diode 6 läßt schnitte eingeteilt werden. Der Abschnitt EH, Sperrnur die negativen Teile der differenzierten Impulse gebiet genannt, zeigt nur kleine Emitterstromändezum Emitterverbindungspunkt 7 hindurch. Die Diffe- rungen für relativ große Emitterspannungsänderunrenzier- und Begrenzungsschaltung 11 erfüllt dieselbe 30 gen. Dieser Abschnitt stellt den positiven WiderAufgabe für den Tasteingang 9 und den Basisver- standskennlinienteil der Schaltung dar. Im Abschnitt bindungspunkt 7 a. HI, dem negativen Widerstandskennlinienteil, ist dieThe differentiating and limiting circuit 10 of the tip transistor. This property is based on the circuit of Fig. 1 consists of a capacitor Fig. 3 clarifies a representation of the emitter 4, which together with a grounded resistance 35 voltage-emitter current characteristic curve for the base switching station 5 to differentiate between the Key input 8 direction reproduces. This characteristic curve Z can be used in three applied square-wave pulses. A diode 6 can be divided into sections. The section EH, called blocking only the negative parts of the differentiated pulses, shows only small emitter current edges to the emitter connection point 7 through. The differences for relatively large emitter voltage changing and limiting circuit 11 meet the same requirements. This section represents the positive response for key input 9 and the basic understanding characteristic part of the circuit. In section connection point 7a . HI, the negative resistance characteristic part, is the

Die Basis des Spitzentransistors T₁ ist über eine Spannungsänderung umgekehrt zur Richtung derThe base of the tip transistor T ₁ is opposite to the direction of the voltage change via a voltage change

Induktivität 18 und eine Diode 19 geerdet. Am Emitterstromänderung. Der dritte Abschnitt // hatInductor 18 and a diode 19 grounded. At the emitter current change. The third section // has

Emitterverbindungspunkt 7 liegt über einen Wider- 35 wieder positiven Widerstandscharakter. In diesemEmitter connection point 7 is again positive resistance character via a resistor. In this

stand 37 die positive Klemme einer Begrenzungs- Teil, im allgemeinen mit Sättigung bezeichnet, be-37 stood the positive terminal of a limiting part, generally referred to as saturation, being

batterie23 mit 45 Volt, deren negative Klemme an wirkt ein großes Ansteigen des Emitterstromes nurbatterie23 with 45 volts, the negative terminal of which only affects a large increase in the emitter current

Erde angeschlossen ist. Der Emitterverbindungs- eine kleine Änderung der Emitterspannung. Je nachEarth is connected. The emitter connection - a small change in the emitter voltage. Depending on

punkt 7 ist ferner über eine Diode 21 mit der negati- Größe bestimmter Komponenten kann eine Wider-point 7 is also via a diode 21 with the negative size of certain components, a resistance

ven Klemme einer geerdeten Vorspannungsquelle 22 40 standsgerade eingezeichnet werden, welche die Kenn-ven terminal of a grounded bias voltage source 22 40 are drawn straight line, which the characteristic

mit 3 Volt verbunden. linie Z schneidet. Es ist bereits bekannt, daß, wennconnected to 3 volts. line Z intersects. It is already known that if

Der Kollektor 13 des Transistors T₁ ist über einen die Emitterkreis-Widerstands-Gerade die dynamischeThe collector 13 of the transistor T ₁ is the dynamic emitter circuit resistance straight line

Lastwiderstand 20 an das — 45-Volt-Potential einer Stromspannungskennlinie eines Spitzentransistors beiLoad resistor 20 to the -45 volt potential of a current-voltage characteristic of a tip transistor

Batterie 42 und zur Begrenzung über eine Diode 44 geeigneten Punkten schneidet, ein Flip-Flop oder eineBattery 42 and cut points suitable for limiting via a diode 44, a flip-flop or a

auf — 22VoIt einer Batterie 43 gelegt. 45 bistabile Schaltung mit nur einem einzigen Transistorput on -22VoIt of a battery 43. 45 bistable circuit with only one transistor

Der Kollektor 13 ist mit der über einen Wider- aufgebaut werden kann.The collector 13 can be built up with the help of a reconstruction.

stand 40 geerdeten Basis 17 des Transistors T₂ ver- Die Steilheit der Widerstandsgeraden kann durch bunden. Der Emitter 25 des Transistors T₂ liegt über Verändern des Ohmwertes der sie bestimmenden Widerstände 45 und 47 an der negativen Klemme Widerstände variiert werden. Bei der hier offenbarten einer Batterie 46 mit 22 Volt, deren positive Klemme 50 Erfindung wird der Schaltvorgang entlang der Widergeerdet ist. Die vom Taktgeber 24 an die Klemme 48 standsgeraden zweckmäßig mit der Tastung der angelegten Signale gelangen über einen an den Ver- Schaltung kombiniert, wie es nachstehend noch bebindungspunkt der Widerstände 45 und 47 ange- schrieben wird.stood 40 grounded base 17 of the transistor T ₂ . The emitter 25 of the transistor T ₂ is varied by changing the ohmic value of the resistors 45 and 47 that determine them at the negative terminal resistors. In the case of the invention disclosed here a battery 46 with 22 volts, the positive terminal 50 of which is invention, the switching process along the circuit is grounded. The straight line from the clock generator 24 to the terminal 48, expediently with the keying of the applied signals, are combined via a circuit, as will be described below as the connection point of the resistors 45 and 47.

schlossenen Koppelkondensator 49 an den Emitter 25 Der Flip-Flop-Transistor T₁ besitzt zwei stabile des Gattertransistors T₂. Der Kollektor 26 ist an das 55 Stromzustände, d. h., der Strom am Kollektor 13 kann eine Ende der Primärwicklung 27 des Tranfor- groß oder klein sein (s. Fig. 3). Die Schaltung kann mators 28 angeschlossen. Das andere Ende der durch Anlegen eines entsprechenden Impulses an den Primärwicklung 27 liegt über einen Begrenzungs- Emitter 14 oder die Basis 15 von einem stabilen Zuwiderstand 51 und einen dazu parallel geschal- stand an den anderen getastet werden,
teten Uberbrückungskondensator 52 an einer Vor- 60 Es sei angenommen, daß sich der Kollektor 13 des spannung von — 45 Volt. Die Sekundärwicklung Flip-Flop-Transistors T₁ anfänglich in einem Zustand 32 des Transformators 28 besitzt denselben Wick- relativ niedrigen Stromes befindet. Hierbei ist der lungssinn und die Sekundärwicklung 31 den ent- Transistor Ti gesperrt, d. h., der Emitter 14 ist in gegengesetzten Wicklungssinn wie die Primärwick- bezug auf die Basis 15 in entgegengesetzter Richtung lung 27. Die Sekundärwicklung 31 liegt in Reihe mit 65 hoch vorgespannt. Die Schaltung arbeitet auf der einer Diode 53 und dazu parallel eine Diode 54 und Widerstandsgeraden Ii₁ (Fig. 3), deren Steilheit im ein Widerstand 55. Diese Parallelschaltung ist mit wesentlichen durch den Durchlaßwiderstand der Diode einer Vorspannung von —16 Volt einer Batterie 58 21 und dem verhältnismäßig großen Sperrwiderstand verbunden. Die Sekundärwicklung 32 liegt in ahn- der Diode 14 ο bestimmt wird. Der Schnittpunkt P₁ licher Weise in Reihe mit einer Diode 60 und parallel 70 der Widerstandsgeraden /I₁ mit der Kennlinie Z legtclosed coupling capacitor 49 to the emitter 25. The flip-flop transistor T ₁ has two stable ones of the gate transistor T ₂ . The collector 26 is at 55 current states, that is, the current at the collector 13 at one end of the primary winding 27 of the transformer can be large or small (see FIG. 3). The circuit can mators 28 connected. The other end, which, by applying a corresponding pulse to the primary winding 27, is connected to the other via a limiting emitter 14 or the base 15 of a stable supply resistor 51 and a parallel connected to it,
Teten bridging capacitor 52 on a pre-60 It is assumed that the collector 13 of the voltage of - 45 volts. The secondary winding of the flip-flop transistor T ₁ initially in a state 32 of the transformer 28 has the same winding relatively low current. Here, the direction of the winding and the secondary winding 31 is blocked by the transistor Ti, ie the emitter 14 is in the opposite direction of winding as the primary winding in relation to the base 15 in the opposite direction 27. The secondary winding 31 is highly biased in series with 65. The circuit operates on a diode 53 and, in parallel, a diode 54 and straight line resistance Ii ₁ (FIG. 3), the steepness of which is a resistor 55. This parallel connection is essentially biased by -16 volts of a battery 58 due to the forward resistance of the diode 21 and the relatively large blocking resistance. The secondary winding 32 lies in the diode 14 o is determined. The point of intersection P ₁ licher way in series with a diode 60 and parallel 70 of the resistance line / I ₁ with the characteristic Z lays

7 87 8

den Zustand niedrigen Stromes fest. Die Spitze H der stör T₂ Verwendung findet. Der Taktgeber 24 gibtfixes the state of low current. The tip H of the disturbing T _{2 is} used. The clock 24 gives

Kennlinie Z entsteht durch die geerdete Diode 19, in eine Taktimpulsfolge C (Fig. 2) ab, die über dieCharacteristic curve Z arises from the grounded diode 19, in a clock pulse train C (Fig. 2), which is via the

deren Stromkreis auch die Batterie 23 und der Wider- Klemme 48 an den Koppelkondensator 49 gelangt. Diewhose circuit also reaches the battery 23 and the resistor terminal 48 to the coupling capacitor 49. the

stand 39 liegt. Die Spannung am Verbindungspunkt 7 Basis 17 des Transistors T₂ ist an dem Kollektor desstand 39 lies. The voltage at connection point 7 base 17 of transistor T ₂ is at the collector of the

hängt größtenteils von dem negativen Potential der 5 Transistors T₁ angeschlossen, während der Emitterdepends largely on the negative potential of the 5 transistor T ₁ connected while the emitter

Batterie 23 mit 3 Volt ab, während die Spannung am 25 des Transistors T₂ über die Widerstände 45 und 47Battery 23 with 3 volts, while the voltage at 25 of transistor T ₂ via resistors 45 and 47

Verbindungspunkt 7 a praktisch dem Erdpotential an der Vorspannungsquelle 46 liegt und der KollektorConnection point 7 a is practically the ground potential at the bias voltage source 46 and the collector

entspricht. Der Kollektor 13, der über den Lastwider- 26 des Transistors T₂ mit der Primärwicklung 27 desis equivalent to. The collector 13, which is connected to the primary winding 27 of _{the transistor T 2 via the load resistor 26}

stand 20 mit der negativen Klemme der Batterie 42 Transformators 28 verbunden ist. Der Transistor T₂ stand 20 is connected to the negative terminal of the battery 42 transformer 28. The transistor T ₂

verbunden ist, wird durch die Diode 44 und die Bat- xo ist geöffnet, d. h., es fließt ein verhältnismäßig hoheris connected, is through the diode 44 and the Bat-xo is open, i. that is, a relatively high flow rate

terie 42 auf — 22 Volt gehalten. Durch diese Ahord- Kollektorstrom, wenn der Kollektorstrom des Transi-terie 42 kept at -22 volts. Through this Ahord collector current, when the collector current of the transi-

nung ergibt sich eine verhältnismäßig niedrige Aus- stors T₁ klein ist; andererseits ist der Gattertransi-The result is a relatively low ejector T _{1 is} small; on the other hand, the gate transit

gangsimpedanz am Kollektor 13 und eine Verminde- stör T₂ gesperrt, wenn dieser Strom groß ist.input impedance at the collector 13 and a reduction disturbance T ₂ blocked when this current is large.

rung des Aufladeeffektes des Transistors T₂. Ist der Kollektorstrom des Transistors T₁ gering,tion of the charging effect of the transistor T ₂ . If the collector current of transistor T _{1 is} low,

Gelangt der negative Teil des differenzierten Im- 15 so liegt die Basis 17 des Transistors T₂ im wesentpulses an den Verbindungspunkt Ta, so sinkt das liehen auf demselben Potential, nämlich — 22VoIt, Basispotential des Transistors T₁; damit wächst der wie der Emitter 25, da die Batterie 46 und die Batterie Strom am Emitter 14, und der Arbeitspunkt der 43 denselben Wert besitzen. Es wird dann ein an den Schaltung läuft über die Spitze H in den negativen Emitter 25 des Transistors T₂ angelegter Impuls in Kennlinicnabschnitt HI (Fig. 3). Sobald der Emitter- ao Form eines verstärkten Stromes vom Kollektor 26 strom größer als Null wird, hebt der positive Basis- des Transistors T₂ auf die Primärwicklung 27 des strom den Vorspannungsstrom auf. Durch die Dioden Transformators 28 durchgelassen.
21 und 14a läuft nun ein Strom in umgekehrter Fließt jedoch am Kollektor 13 des Transistors T₁ Richtung. Da der Emitter 14 negativer wird, fließt ein hoher Strom, so ist die Basis 17 des Transistors Strom durch die Diode 14a in Durchlaßrichtung bei 25 Ί\ auf positiverem Potential als der Emitter 25. Der niedrigem Widerstand und durch die Diode 21 in Transistor T₂ ist dann gesperrt, und es werden keine Sperrichtung bei verhältnismäßig hohem Sperrwider- Taktimpulse zur Primärwicklung 27 durchgelassen, stand. Dadurch verschiebt sich die Kennlinie Z. Der Kollektor des Transistors T₂ ist mit dem einen Während dieses Überganges wirkt die Induktivität Ende der Primärwicklung 27 des Transformators 28 18 einer Änderung des durch sie fließenden Stromes 30 verbunden, während das andere Ende über den Stromentgegen, d. h., sie wirkt als hohe Impedanz. Infolge begrenzungswiderstand 51, dem der Überbrückungsder normalen Stromrichtung an den verschiedenen kondensator 52 parallel geschaltet ist, an einer geeig-Elektroden addiert sich der an der Induktivität 18 neten Gleichstromquelle von —45 Volt liegt. Hierentstehende Spannungsabfall zur Emitterspannung, durch wird sichergestellt, daß das ganze Wechselwodurch eine Rückkopplung entsteht. Diese Rück- 35 Stromsignal an den Sekundärwicklungen 31 und 32 kopplung ist es nun, welche die negative Widerstands- entsteht.If the negative part of the differentiated Im- 15 then the base 17 of the transistor T _{2 is} in the essential pulse at the connection point Ta, the loan drops to the same potential, namely -22VoIt, the base potential of the transistor T ₁ ; thus it grows like the emitter 25, since the battery 46 and the battery current at the emitter 14 and the operating point of 43 have the same value. A pulse is then applied to the circuit via the tip H and into the negative emitter 25 of the transistor T ₂ in characteristic curve section HI (FIG. 3). As soon as the emitter ao form of an amplified current from the collector 26 becomes greater than zero current, the positive base of the transistor T ₂ on the primary winding 27 of the current cancels the bias current. Passed through the diode transformer 28.
21 and 14a, a current now runs in the opposite direction, but flows at the collector 13 of the transistor T ₁ . Since the emitter 14 becomes more negative, a high current flows, the base 17 of the transistor is current through the diode 14a in the forward direction at 25 Ί \ at a more positive potential than the emitter 25. The low resistance and through the diode 21 in transistor T ₂ is then blocked, and no blocking direction is allowed to pass through to the primary winding 27 with a relatively high blocking resistance clock pulses. This shifts the characteristic curve Z. The collector of the transistor T ₂ is connected to the one , it acts as a high impedance. As a result of the limiting resistor 51, to which the bridging of the normal current direction to the various capacitor 52 is connected in parallel, at a suitable electrode the added direct current source of -45 volts to the inductance 18 is added. The resulting voltage drop to the emitter voltage ensures that the entire change occurs through feedback. It is this feedback current signal to the secondary windings 31 and 32 that creates the negative resistance.

steilheit im Abschnitt HI der Kennlinie Z in Fig. 3 Die Sekundärwicklung 31 ist mit der Impulsformerverursacht. Somit wächst der Emitterstrom immer diode 53 in Reihe geschaltet. Parallel zu dieser Reimehr, was wiederum bewirkt, daß ein höherer Strom henschaltung liegt die Begrenzungsdiode 54 und der am Kollektor 13 fließt, bis ein stationärer Zustand 40 Widerstand 55 als Lastwiderstand. Diese Parallelerreicht wird, wie er durch den Schnittpunkt P₂ der schaltung ist an eine Vorspannung von —16 Volt der verschobenen Widerstandsgeraden d₂ mit der Kurve Z Batterie 58 angeschlossen. Für die Sekundärwicklung bestimmt wird. s 32 ist ein analoger Stromkreis mit der Impulsformer-steepness in the section HI of the characteristic curve Z in Fig. 3 The secondary winding 31 is caused by the pulse shaper. Thus, the emitter current always increases with diode 53 connected in series. In parallel to this rhyme more, which in turn causes a higher current heschaltung is the limiting diode 54 and which flows at the collector 13 until a steady state 40 resistor 55 as a load resistance. This parallel is achieved as it is connected to a bias voltage of -16 volts of the shifted resistance straight line d ₂ with the curve Z battery 58 through the intersection point P _{2 of the circuit.} For the secondary winding is determined. s 32 is an analog circuit with the pulse shaper

Es fließt nun ein verhältnismäßig großer Strom am diode 60, der Begrenzungsdiode 61, dem WiderstandA relatively large current now flows across the diode 60, the limiting diode 61, the resistor

Kollektor 13 und durch den Lastwiderstand 20. Die 45 62 und der Batterie 64 mit — 22 Volt angeordnet.Collector 13 and through the load resistor 20. The 45 62 and the battery 64 are arranged with -22 volts.

Diode 44 stellt jedoch einen hohen Widerstand für Ein geerdeter Widerstand 65 liegt im Stromkreis desHowever, diode 44 represents a high resistance for a grounded resistor 65 is in the circuit of the

den durch sie fließenden Strom dar. Es sei bemerkt, Gatters 36.represents the current flowing through them. Note, gate 36.

daß die Begrenzung für den Punkt / (Fig. 3) durch Es erfolgt nun eine Betrachtung der Arbeitsweisethat the limitation for the point / (Fig. 3) by There is now a consideration of the mode of operation

den Stromkreis vorgesehen wird, der die Batterie 77, der Gatter 35 und 36. Bei dem Gatter 35 liegt diethe circuit is provided that the battery 77, the gate 35 and 36. At the gate 35 is the

die Diode 78, die Induktivität 18 und die Diode 19 50 Kathode der Diode 68 auf dem Potential der Batteriethe diode 78, the inductance 18 and the diode 19 50 cathode of the diode 68 at the potential of the battery

einschließt. 46 (-22VoIt), während die Kathode der Diode 67includes. 46 (-22VoIt), while the cathode of the diode 67

Um den den Transistor T₁ enthaltenden Flip-Flop- normalerweise auf dem Potential der Batterie 58 Kreis in den Zustand niedrigen Kollektorstromes (-16VoIt) gehalten wird. Die Differenz der Potenzurtickzuschalten, muß dann ein Tastimpuls an den tiale dieser Batterien 46 und 58 ermöglichen die Verbindungspunkt 7 angelegt werden. Dieser bringt 55 alleinige öffnung des Gatters 35. Ist der Gattertrandie Emitterspannung auf einen negativen Wert, so sistor T₂ geöffnet, d. h. fließt am Kollektor 13 des daß sich der Emitterstrom vermindert und der Ar- Transistors T₁ ein relativ kleiner Strom, so erscheint beitspunkt auf der Kennlinie Z wieder in das Sperr- an der Kathode der Diode 67 ein an der Sekundärgebiet EH verschoben wird und von P₂ nach P₁ ge- wicklung 31 erzeugter negativer Impuls gleichzeitig langt. Es ist zu bemerken, daß die Dioden 19 und 78 60 mit einem Taktimpuls C an der Kathode der Diode zur Einstellung der Spitze // bzw. des Tiefpunktes / 68. Auf dem Ausgangsleiter 33 entsteht somit kein der Kennlinie Z dienen. Würden diese Dioden weg- Ausgangsimpuls, da die Spannung am Verbindungsgelassen, so könnten Stromänderungen auch beträcht- punkt 69 des Gatters 35 auf den niedrigen Pegel des liehe Spannungsänderungen in den Wendepunkten auf den Ausgangsleiter 29 über die Sekundärwicklung der Kennlinie Z hervorrufen. Die Diode 14 a unter- 65 31 erzeugten negativen Impulses abfällt,
stützt die Umschaltung der Widerstandsgeraden, was Ist kein negativer Impuls an der Sekundärwicklung die Tastempfindlichkeit des Flip-Flop-Kreises erhöht. 31 vorhanden, d. h. ist der Transistor T₂ gesperrt, soTo the flip-flop containing the transistor T _{1 is} normally held at the potential of the battery 58 circuit in the state of low collector current (-16VoIt). To switch the difference between the power tick, a key pulse must then be applied to the tiale of these batteries 46 and 58 to enable the connection point 7. This brings 55 sole opening of the gate 35. If the gate edge the emitter voltage to a negative value, so sistor T _{2 is} open, ie flows at the collector 13 of the that the emitter current is reduced and the Ar transistor T ₁ a relatively small current, then appears the point on the characteristic curve Z again into the blocking at the cathode of the diode 67 is shifted at the secondary region EH and the negative pulse generated from P ₂ to P ₁ winding 31 reaches at the same time. It should be noted that the diodes 19 and 78 60 with a clock pulse C at the cathode of the diode for setting the peak // or the low point / 68. If these diodes were to leave the output pulse because the voltage was left on the connection, then current changes could also cause considerable changes in the current point 69 of the gate 35 to the low level of the voltage changes in the turning points on the output conductor 29 via the secondary winding of the characteristic curve Z. The diode 14 a falls under- 65 31 generated negative pulse,
supports the switching of the resistance line, which, if there is no negative pulse on the secondary winding, increases the tactile sensitivity of the flip-flop circuit. 31 is present, that is, the transistor T _{2 is} blocked, see above

Es wird nun beschrieben, wie der Kollektorstrom wird ein Taktimpuls C durch das Gatter 35 hindurch-It will now be described how the collector current is a clock pulse C through the gate 35 through-

des Flip-Flop-Transistors T₁ zum Steuern des Durch- gelassen, da das ständige —16-Volt-Potential von lasses von Taktimpulsen C durch den Gattertransi- 70 der Batterie 58 an der Kathode der Diode 67 liegtof the flip-flop transistor T ₁ for controlling the passage, since the constant -16 volt potential of the clock pulses C through the gate transistor 70 of the battery 58 is at the cathode of the diode 67

9 109 10

und das Potential am Verbindungspunkt 69 hiermit tastet die Schaltung in den Zustand, in dem ein Imgemäß dem an die Kathode der Diode 68 angelegten puls/','C am Ausgangsleiter 33 erscheint. Wie die Taktimpuls C ansteigen und abfallen kann. Demgemäß graphische Darstellung zeigt, kehrt ein an den Tasterscheint auf dem Ausgangsleiter 33 jeweils synchron eingang 9 gelegtes Signal am Ende der Taktimpulsmit einem Taktimpuls C ein Ausgangsimpuls. 5 periode den Zustand der Schaltung wieder um. Somitand the potential at the junction 69 with this samples the circuit into the state in which an Im corresponding to the pulse / ',' C applied to the cathode of the diode 68 appears on the output conductor 33. How the clock pulse C can rise and fall. Accordingly, the graphic representation shows, a signal applied to the pushbutton appears on the output conductor 33 in each case synchronously input 9 at the end of the clock pulse with a clock pulse C, an output pulse. 5 period changes the state of the circuit again. Consequently

Das Gatter 36 besteht aus einer Kombination der wurde beschrieben, wie eine Folge von Ausgangs-Dioden 71 und 72, die über den Widerstand 66 an Signalen an dem einen oder dem anderen der beiden Erde liegen. Die Kathoden dieser Dioden 71 und 72 Ausgangsleiter erscheint, je nachdem welcher der zwei sind mit den Batterien 64 bzw. 46 verbunden, die das- Tasteingänge zuletzt ein geeignetes Signal empfing, selbe Potential, d.h. — 22 Volt aufweisen. Auf dem io Das Blockdiagramm in Fig. 4 zeigt, wie zwei tran-Ausgangsleiter 34 erscheint nur dann ein Ausgangs- sistorisierte Grundrechenschaltungen nach Fig. 1, signal, wenn ein positiver Impuls von der Sekundär- bezeichnet mit Stufen F₁ und F₂, so kombiniert werwicklung 32 und ein Taktimpuls C gleichzeitig an die den können, daß sie eine Frequenzteilerschaltung für Kathoden der Dioden 71 bzw. 72 gelegt werden. In Taktsignale C eines Taktgebers bilden. Eine Schaldiesem Fall steigt und fällt das Potential am Verbin- 15 rung dieser Art wird in Digitalrechnern für Impulsdungspunkt 79 gemäß diesen zwei gleichzeitigen Ein- zähler oder ähnliche zyklische Impulsanzeigevorrichgangssignalen. Dieser Vorgang findet statt, sobald der tungen angewendet.
Gattertransistor T₂ geöffnet ist. Da die Stufen F₁ und F₂ beide mit der bistabilenThe gate 36 consists of a combination that has been described as a sequence of output diodes 71 and 72 which are connected through the resistor 66 to signals at one or the other of the two earths. The cathodes of these diodes 71 and 72 output conductor appear, depending on which of the two are connected to the batteries 64 or 46, which the key inputs last received a suitable signal, have the same potential, ie -22 volts. On the io The block diagram in Fig. 4 shows how two tran-output conductor 34, an output appears only sistorisierte basic arithmetic circuits according to Fig. 1, signal, when a positive pulse from the secondary designated levels F ₁ and F _2, so combined werwicking 32 and a clock pulse C at the same time to the that they can put a frequency divider circuit for cathodes of the diodes 71 and 72 respectively. Form in clock signals C of a clock generator. In this case, the potential at the connection of this type rises and falls in digital computers for pulse connection point 79 according to these two simultaneous counters or similar cyclic pulse display device process signals. This process takes place as soon as the services are applied.
Gate transistor T _{2 is} open. Since the stages F ₁ and F ₂ both with the bistable

Die Arbeitsweise der Schaltung nach Fig. 1 soll Schaltung nach Fig. 1 identisch sind, werden deren nun unter Bezugnahme auf die graphische Darstellung ao Bauteile mit derselben Bezugszahl wie in Fig. 1, der auftretenden Wellenformen in Fig. 2 näher veran- jedoch ein- bzw. zweigestrichen, versehen. Diese Beschaulicht werden. Eb sei angenommen, daß die zugszahlen sind jedoch im folgenden nur noch so weit Schaltung anfänglich nachstehend mit F₁C bezeich- erwähnt, wie es für das Verständnis erforderlich ist. nete Ausgangsimpulse auf den Ausgangsleiter 34 ab- Bei dieser Frequenzteilerschaltung wird das Ausgibt, d.h., daß am Kollektor 13 des Transistors T₁ »5 gangssignal F₁ C der Stufe F₁ über Leiter 86 zum anfänglich ein geringer Strom fließt und Gatter 16 Tasteingang J₁ und das Ausgangssignal F₁ C über geöffnet ist. Dies wird durch die mit »Kollektor (T₁)* Leiter 87 zum Tasteingang ,,Z₁ rückgekoppelt. In ähnbezeichneten Wellenform in Fig. 2 gezeigt. licher Weise erfolgt eine Rückkopplung des Ausgangs-The mode of operation of the circuit according to FIG. 1 is to be identical to the circuit according to FIG. 1; components with the same reference numbers as in FIG. 1, the waveforms occurring in FIG. or two lines. These will be contemplation. Eb it is assumed that the train numbers are only mentioned in the following circuit initially designated below with F ₁ C , as is necessary for understanding. In this frequency divider circuit, the output, that is to say that at the collector 13 of the transistor T ₁ »5, the output signal F ₁ C of the stage F _{1 flows} via conductor 86 to an initially low current and gate 16 key input J ₁ and the output signal F ₁ C via is open. This is fed back through the »collector (T ₁ ) * conductor 87 to the key input ,, Z _1. Shown in a similarly labeled waveform in FIG. There is certainly a feedback of the output

Zuerst sei die Wirkung eines an den Tasteingang 9 signals F₁'F₂'C der Stufe F2 über Leiter 88 zumFirst, the effect of a signal to the key input 9 F ₁ 'F ₂ ' C of the stage F2 via conductor 88 to

angelegten Signals betrachtet. In Fig. 2 ist dieses 30 Tasteingang f₂ und des Ausgangssignals F₁ F₂ C überapplied signal considered. In Fig. 2, this 30 key input f ₂ and the output signal F ₁ F ₂ C over

Signal mit ,,Z₁ bezeichnet. Es bewirkt, daß der Flip- Leiter 89 zum Tasteingang ₀f₂. Signal marked with ,, Z ₁ . It causes the flip conductor 89 to go to the key input ₀ f ₂ .

Flop-Transistor T₁ infolge des negativen Teiles der Der Taktgeber 24' gibt Taktimpulse C an die GatterFlop transistor T ₁ as a result of the negative part of the clock generator 24 'gives clock pulses C to the gate

differenzierten Wellenform 80 in den Zustand relativ 35' und 36' und an das Transistorgatter 16' derdifferentiated waveform 80 in the relative state 35 'and 36' and to the transistor gate 16 'of the

großen Stromes getastet wird, wie es aus einem posi- Stufe Fl ab. Ebenso werden Taktimpulse C dem Gat-large current is sampled as it is from a positive stage Fl. Clock pulses C are also sent to the gate

tiven Ausschlag 84, der mit Kollektor (T₁) bezeich- 35 ter 16" der Stufe F 2 zugeführt. Die Eingangssignaletive deflection 84, which is referred to as collector (T ₁ ) is fed to 16 "of stage F 2. The input signals

neten Wellenform in Fig. 2 ersichtlich ist. Dieser der Gatter 35" und 36" der Stufe F2 jedoch werdenNeten waveform in Fig. 2 can be seen. However, these become gates 35 "and 36" of stage F2

relativ große Strom gelangt an den Transistor T₃, von dem Ausgangssignal F₁ C der Stufe F1 überA relatively large current reaches the transistor T ₃ , from the output signal F ₁ C of the stage F1

der gesperrt wird und das Hindurchlaufen der Takt- Leiter 90 abgeleitet.which is blocked and the passage of the clock conductor 90 is derived.

signale C vom Taktgeber 24 zur Primärwicklung 27 Zur Beschreibung der Wirkungsweise dieser Kom-signals C from the clock 24 to the primary winding 27 To describe the mode of operation of this com-

des Transformators 28 unterbricht. Damit öffnet sich 40 bination zwei im vorhergehenden beschriebenen tran-of the transformer 28 interrupts. This opens up a combination of two tran-

das Gatter 35 und läßt, wie Fig. 2 zeigt, die Aus- sistorisierten Grundschaltungen nach Fig. 1 als Fre-the gate 35 and, as FIG. 2 shows, allows the transistorized basic circuits according to FIG.

gangssignaleFj'C zum Ausgangsleiter 33 durch. Da quenzteilerschaltung sei nun auf die in Fig. 5 darge-output signals Fj'C to output conductor 33 through. Since the sequence divider circuit is now referred to in FIG.

der Gattertransistor T₂ geschlossen wird, können die stellten Wellenformen Bezug genommen. Die An-the gate transistor T _{2 is} closed, the presented waveforms can be referred to. The arrival

Ausgangssignale F₁ C nicht mehr über das Dioden- fangssignale der Frequenzteilerschaltung kommen ausOutput _{signals F 1} C no longer come from the diode capture signals of the frequency divider circuit

gatter 36 auf den Ausgangsleiter 34 gelangen. 45 dem Taktgeber 24. Da die Ausgänge der Stufe F₁ angate 36 reach output conductor 34. 45 the clock 24. Since the outputs of the stage F ₁ at

Nun sei als nächstes die Wirkung eines entspre- deren Tasteingänge rückgekoppelt sind, geben die chenden Signals f_x am Tasteingang 8 beschrieben. Der Ausgänge F₁C und F₁C abwechselnd die Takt-Flip-Flop-Transistor T₁ wird durch das negative signale C des Taktgebers 24' ab. Wie Fig. S zeigt, Signal 81 gesperrt, wie der negative Ausschlag 85 erscheint ein Taktimpuls C an den Ausgängen F₁' C der mit Kollektor (T₁) bezeichneten Wellenform zeigt. 50 und F₁C abhängig davon, ob der Flip-Flop-Kreis 12' Der Gattertransistor T₂ öffnet sich für vom Taktgeber im Zustand großen oder kleinen Stromes ist.
24 kommende Taktsignale C₁ da der Emitter 25 und Der Flip-Flop-Kreis 12' ist in einem Zustand grodie Basis 17 im wesentlichen auf gleichem Potential ßen Stromes während einer Taktimpulsperiode t_± bezu liegen kommen. Die Primärwicklung 27 des Trans- findlich gezeigt. Dieser verhältnismäßig hohe Strom formators 28 wird von Signalen mit einer als Kollek- 55 schließt das Gatter 16' und unterbricht den Durchlaß tor (Tj) bezeichneten Wellenform durchflossen. Die der Taktimpulse C von dem Taktgeber 24' zur Pribeiden Sekundärwicklungen 31 und 32 des Transfor- märwicklung des Transformators 28'. Demzufolge mators 28 geben jetzt ein Ausgangssignal F₁ bzw. ein öffnet sich das Gatter 35', so daß das Ausgangsentgegengesetzt gerichtetes Ausgangssignal F₁ ab signal F₁ C auf dem Ausgangsleiter erscheint. Dieses (Fig. 2). Das Ausgangssignal F₁ öffnet das Gatter 36, 60 Signal wird über den Leiter 86 zu dem Tastein-■>o daß ein gleichzeitig auf dem Leiter erscheinender gang Z₁ der Stufe Fl zurückgeführt. Der infolge Taktimpuls C als Impuls F₁ C auf den Ausgangs- Differenzierens des Impulses f_x am Ende der Taktleiter 34 gelangt. Das inverse Signal F₁' jedoch ver- signalperiode J₁ erzeugte negative Impuls schaltet die hindert das Durchlaufen eines Taktsignals C durch Stufe F1 in einen Zustand, in dem der Flip-Flopdas Gatter 35 zum Ausgangsleiter 33. 65 Kreis 12' geringen Strom führt. Somit ist während derThe next step is to describe the effect of a corresponding key input, if the corresponding signal f _x at key input 8 is fed back. The outputs F ₁ C and F ₁ C alternately the clock flip-flop transistor T ₁ is turned off by the negative signal C of the clock generator 24 '. As Fig. 5 shows, signal 81 blocked, as the negative deflection 85 shows a clock pulse C appears at the outputs F ₁ ' C of the waveform designated by the collector (T ₁ ). 50 and F ₁ C depending on whether the flip-flop circuit 12 'The gate transistor T ₂ opens for the clock is in the high or low current state.
24 incoming clock signals C ₁ because the emitter 25 and the flip-flop circuit 12 'are in a state greater than the base 17 essentially at the same potential ßen current during a clock pulse period t _± bezu. The primary winding 27 of the transducer is shown. This relatively high current transformer 28 is traversed by signals having a waveform designated as collector 55 closes gate 16 'and interrupts the passage gate (Tj). The clock pulses C from the clock generator 24 'to each of the secondary windings 31 and 32 of the transformer winding of the transformer 28'. Accordingly mators 28 now give an output signal F ₁ and a gate, the opening 35 ', so that the output oppositely directed output signal F from signal F ₁ ₁ C appear on the output conductor. This (Fig. 2). The output signal F ₁ opens the gate 36, 60. The signal is fed back via the conductor 86 to the push-button input that a passage Z _{1 of} the stage Fl which appears simultaneously on the conductor. The result of the clock pulse C as a pulse F ₁ C on the output differentiating the pulse f _x at the end of the clock conductor 34 arrives. The inverse signal F ₁ ', however _{, the negative pulse generated signal period J 1} switches the prevents a clock signal C from passing through stage F 1 into a state in which the flip-flop gate 35 leads to the output conductor 33. 65 circuit 12' low current . Thus, during the

Dieser Zustand am Ausgang, d. h. eine auf Aus Taktsignalperiode i₂ das Gatter 16' geöffnet und läßtThis state at the output, ie an off clock signal period i _2, the gate 16 'opens and leaves

gangsleiter 34 erscheinende Folge von Signalen F₁ C den Taktimpuls C vom Taktgeber 24' zum Transfor-Gangsleiter 34 appearing sequence of signals F ₁ C the clock pulse C from the clock 24 'to the transformer

besteht so lange, bis ein geeignetes Signal J₁ wieder mator 28' hindurch. Hier öffnet sich das Gatter 36',exists until a suitable signal J ₁ passes through again mator 28 '. Here the gate 36 'opens,

an den Tasteingang 9 gelegt wird. Das durch so daß der Taktimpuls C als ein Ausgangssignal F₁Cis applied to key input 9. That by so that the clock pulse C as an output signal F ₁ C

Differenzieren des Signals J₁ erhaltene Signal 82 70 erscheint, das über den Leiter 87 zum Tasteingang J₁ Differentiating the signal J ₁ , the signal 82 70 obtained appears, which is sent via the conductor 87 to the key input J ₁

zurückgeführt wird. Der am Ende der Taktimpulsperiode i₂ infolge Differenzierens des Impulses J₁ erzeugte negative Impuls schaltet die Stufe Fl in ihren ursprünglichen Zustand, bei dem der Flip-Flop-Kreis 12' geöffnet ist.is returned. The negative pulse generated at the end of the clock pulse period i ₂ as a result of differentiating the pulse J ₁ switches the stage Fl to its original state in which the flip-flop circuit 12 'is open.

Der Arbeitszyklus, der Stufe Fl wiederholt sich somit, wie es durch die Wellenformen für die Stufe Fl in Fig. 5 angegeben ist. Es ist abwechselnd ein in der Frequenz um den Faktor Zwei heruntergeteiltes Ausgangssignal der Taktimpulsfrequenz an den Ausgangen F₁' C bzw. F₁ C der Stufe F1 vorhanden.The duty cycle of stage F1 is thus repeated, as is indicated by the waveforms for stage F1 in FIG. An output signal of the clock pulse frequency, divided in frequency by a factor of two, is alternately present at the outputs F ₁ ' C and F ₁ C of stage F1.

Es soll nun die Arbeitsweise der Stufe F2 betrachtet werden, die in Kombination mit der Arbeit der Stufe F1 Ausgangssimpulse hervorbringt, die in der Frequenz um den Faktor Vier der Taktimpulsfrequenz heruntergeteilt ist. Bei dieser Schaltung werden vom Taktgeber 24' Signale nur an das Transistorgatter 16" gelegt, und die Ausgangssignale F₁ C der Stufe F1 werden über den Leiter 90 als Eingangssignale den Gattern 35" und 36" der Stufe F2 zugeführt. Das Transistorgatter 16" erhält somit eine konstante Folge von Taktimpulsen C, während den Gattern 36" und 36" Eingangsimpulse F₁' C mit der halben Frequenz der Taktimpulse zugeführt werden.Let us now consider the operation of stage F2, which, in combination with the operation of stage F1, produces output pulses which are divided in frequency by a factor of four of the clock pulse frequency. In this circuit, the clock 24 'applies signals only to the transistor _{gate 16 ", and the output signals F 1} C of the stage F1 are fed via the conductor 90 as input signals to the gates 35" and 36 "of the stage F2. The transistor gate 16" receives thus a constant sequence of clock pulses C, while the gates 36 "and 36" _{are supplied with input pulses F 1} 'C at half the frequency of the clock pulses.

Der Flip-Flop-Kreis 12" ist in einem Zustand »5 geringeren Stromes geneigt. Somit ist das Gatter 16" geöffnet, und ein Taktimpuls C bewirkt ein Ausgangssignal F₁ F₂C. Diese Stellung wird in der Gruppe der Wellenformen für die Stufe F 2 in Fig. 5 während der Taktimpulsperiode t_t dargestellt. Impuls F₁ F₂C gelangt über den Leiter 89 an den Tasteingang J₂ der Stufe F 2. Dies bewirkt, daß der Flip-Flop-Kreis 12" am Ende der Taktimpulsperiode t_t in den Zustand hohen Stromes getastet wird und das Gatter 16" schließt.The flip-flop circuit 12 "is tilted in a lower current state» 5. Thus, the gate 16 "is open and a clock pulse C causes an output signal F ₁ F ₂ C. This position is in the group of waveforms for the stage F 2 shown in Fig. 5 during the clock pulse period t _t . Pulse F ₁ F ₂ C passes via the conductor 89 to the strobe input J ₂ Step F 2, this causes the flip-flop circuit 12 'at the end of the clock pulse period t _t in the state of high current sampled is and the gate 16 "closes.

Somit gelangt der nächste Impuls F₁' C während der Taktimpulsperiode t₃ durch das Gatter 35" und bringt einen Ausgangsimpuls F₁' F₂' C hervor. Dieser jedoch wird über Leiter 88 dem Tasteingang /₂ der Stufe F 2 zugeführt, so daß der Flip-Flop-Kreis 12" am Ende der Taktimpulsperiode i_s in einen niedrigen Zustand getastet wird. Der Arbeitszyklus der Stufe F 2 wiederholt sich nun selbsttätig, wie dies die Wellenformen der Fig. 5 zeigen. Es entstehen hiermit abwechselnd Ausgangsimpulse, die in der Frequenz um den Faktor vier der Frequenz der Taktimpulse heruntergeteilt wurde, an der Stufe F 2 als Signal FZF₂C und F/F₂'C. Es ist verständlich, daß weitere Stufen mit der in Fig. 4 analogen Schaltung zum weiteren Herunterteilen der Taktimpulsfrequenz angefügt werden können.The next pulse F ₁ 'C thus passes through the gate 35 "during the clock pulse period t ₃ and produces an output pulse F ₁ ' F ₂ 'C. This, however, is _{fed to the key input / 2 of} the stage F 2 via conductor 88, so that the flip-flop circuit 12 "is keyed to a low state at the end of the clock pulse period i _s. The working cycle of stage F 2 now repeats itself automatically, as the waveforms of FIG. 5 show. This results in alternating output pulses, the frequency of which has been divided down by a factor of four the frequency of the clock pulses, at stage F 2 as signals FZF ₂ C and F / F ₂ 'C. It will be understood that further stages can be added with the circuit analogous to FIG. 4 for further dividing the clock pulse frequency.

Claims

Patent claims:

1. Bistable circuit for data processing machines with one two inputs and one Output having a bistal transistor circuit for the optional delivery of pulse trains to the one or the other of two outputs, depending on which of the inputs a signal is applied to is, characterized in that the output (13) of the transistor circuit (12) to opening or blocking a switching element (16) acting as a gate is connected to this, that this continues to be constantly fed clock pulses via a coupling capacitor (49) and that the output (26) of the switching element (16) on the primary side (27) of a transformer (27, 31, 32) with two oppositely wound secondary windings (31, 32) lies, of which one end of a secondary winding (31) to a certain (-16 V) and the one The end of the other is at a different potential (-22VoIt), so that one (35) of two AND gates (35, 36), to which a pulse shaper diode (z. B. 53) and a limiting circuit (z. B. 54, 55) respectively the other ends of the secondary windings are connected, due to the different potentials and the Signals induced in the oppositely wound secondary windings only when blocked and the other (36) only when the switching element (16) is open, which is also connected to the AND gate constantly applied clock pulses emits.

2. Bistable circuit according to claim 1, characterized in that several of these circuits are interconnected to form a pulse frequency divider that each output one Circuit is fed back to a corresponding input of the same, and that only the two Gate of the first circuit by clock pulses, but the other gates each by the pulses appearing at an output of the preceding circuit are controlled so that the two outputs of the last circuit are integer in frequency with respect to the clock give off divided impulse trains.

For this purpose 2 sheets of drawings

O 909 689/306 12.59O 909 689/306 12.59