DE1295093B - Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps - Google Patents
Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten LeitungstypsInfo
- Publication number
- DE1295093B DE1295093B DEM58355A DEM0058355A DE1295093B DE 1295093 B DE1295093 B DE 1295093B DE M58355 A DEM58355 A DE M58355A DE M0058355 A DEM0058355 A DE M0058355A DE 1295093 B DE1295093 B DE 1295093B
- Authority
- DE
- Germany
- Prior art keywords
- zone
- semiconductor
- edge part
- semiconductor body
- semiconductor component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/20—Breakdown diodes, e.g. avalanche diodes
- H10D8/25—Zener diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H10P14/60—
-
- H10P32/141—
-
- H10P32/15—
-
- H10P32/171—
-
- H10P95/00—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/037—Diffusion-deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/062—Gold diffusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/118—Oxide films
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/92—Controlling diffusion profile by oxidation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/965—Shaped junction formation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
- Bipolar Integrated Circuits (AREA)
- Thyristors (AREA)
- Gripping On Spindles (AREA)
Description
1 2
Die Erfindung betrifft ein Halbleiterbauelement mit rial wie die eingelassene Zone enthaltende Goldfolie
einem Halbleiterkörper, der mindestens zwei Zonen abgedeckt, die dann auflegiert wird. Durch diesen
aufweist und bei dem in die erste Zone des einen zweiten Legierungsvorgang entsteht als Fortsetzung
Leitungstyps eine zweite Zone des entgegengesetzten der zuerst legierten Zone unterhalb der Goldfolie
Leitungstyps eingelassen ist. 5 eine dünne Randzone, in der die ursprünglichen Stö-
In dem Bestreben, die Alterungseigenschaften von rangen verschwinden, die aber selbst außerhalb der
Halbleiterbauelementen zu verbessern, hat man be- Goldfolie an die Oberfläche des Halbleiterkörpers
kanntlich die Oberfläche des Halbleiterkörpers mit heraustritt, so daß der pn-übergang zwischen diese
einer Isolierschutzschicht überzogen. Dadurch werden Randzone und der entgegengesetzt dotierten Hauptdie
an die Oberfläche heraustretenden Grenzen der io masse des Halbleiterkörpers ebenfalls an der Oberpn-Ubergänge
zwischen den einzelnen Zonen des fläche zutage tritt und die erwähnte Kanalbildung in
Halbleiterkörpers abgedekt und so gegen ein An- gleicher Weise wie bei anderen bekannten Halbleiterlagern
von aus der Umgebung stammenden Verun- bauelementen eintreten kann,
reinigungen geschützt, die, elektrisch gesehen, eine Bei einem weiteren bekannten Transistor werden
Parallelimpedanz zu dem pn-übergang bedeuten und 15 zur Vermeidung von Querschnittsschwächungen der
dessen Eigenschaften verschlechtern oder völlig über- Halbleiterscheibe infolge zu tiefen Ätzens durch eine
decken können. Man hat geglaubt, durch die Ab- relativ dicke Außenschicht bis in eine entgegengesetzt
deckung seien sämtliche Alterungsprobleme, die auf dotierte Innenschicht in eine zunächst dünne Außen-Änderangen
der Eigenschaften der pn-Übergänge schicht Öffnungen hineingeätzt. Die sehr stark dozuräckzuführen
sind, beseitigt. Als man daran ging, 20 tierte dünne Außenschicht wird danach durch Aus-Halbleiterbauelemente,
z. B. Dioden, mit höheren diffusion in die angrenzende Innenschicht verbreitert.
Spannungen zu betreiben, hat sich jedoch gezeigt, In den von dem nur flachen Ätzgraben umschlossedaß
trotz dieser Isolierschichtabdeckung an den nen Teil dieser verbreiterten Außenschicht, deren
pn-Übergängen — einer auch als Passivierung be- Dotierungsgrad sich während der Verbreiterung verzeichneten
Maßnahme — Lawinendurchbrüche bei as ringert hat, wird nun die Emitterzone, vom Leitungs-Spannungen
auftraten, die weit unter den theore- typ der Innenschicht (Kollektorzone), eindiffundiert,
tisch berechneten Werten lagen. Auch bei diesem Transistor treten die pn-Übergänge
Als Ursache hierfür hat man die sogenannte zwischen den einzelnen Zonen entgegengesetzten
Kanalbildung entdeckt: Bei einem Halbleiterbau- Leitungstyps an der Kristalloberfläche zutage, so daß
element, bei dem die einzelnen Zonen entgegen- 30 auch hier, gegebenenfalls unter einer aufgebrachten
gesetzten Leistungstyps ineinander eingebettet sind, Isolierschutzschicht, sich störende Kanäle ausbilden
so daß die pn-Ubergänge nur an einer Oberfläche können.
des Halbleiterkörpers zutage treten, und diese Ober- Der Erfindung liegt die Aufgabe zugrunde, die
fläche durch einen Isolierüberzug abgedeckt ist, bil- Herabsetzung der Durchbruchsspannung durch die
den sich unter dem Isolierüberzug entlang der Ober- 35 sich unerwünschterweise ausbildenden leitenden Kafläche
des Halbleiterkörsers leitende Kanäle aus, die näle an der Oberfläche des Halbleiterkörpers zu vervom
pn-übergang bis an die nicht abgedeckte meiden. Es soll erreicht werden, daß der DurchSeitenfläche,
an der die einzelnen aus einem größeren brach nicht in dem anfälligen Randbereich der
Halbleiterkörper gemeinsam hergestellten kleineren pn-Übergänge stattfindet, sondern im ungestörten
Halbleiterkörper für die Halbleiterbauelemente von- 40 Kristallinneren, so daß die Durchbruchsspannung bis
einander getrennt worden sind, reichen und so trotz an den theoretischen Wert heranreicht und das HaIbdes
Isolierüberzugs eine leitende Verbindung des leiterbauelement bei praktisch bis zur theoretisch
pn-Übergangs mit der Umgebung ergeben. Man hat möglichen Durchbruchsspannung reichenden Spanfestgestellt,
daß bei Hochspannungstransistoren, die nungen betrieben werden kann,
derartige leitende Kanäle aufweisen, der Lawinen- 45 Die Erfindung, die diese Aufgabe löst, besteht dardurchbrach
des pn-Übergangs zwischen der Kollek- in, daß der Randteil der zweiten Zone die Form
tor- und der Basiszone nicht im Inneren des Halb- einer dünnen, auf einem Teil der ersten Zone aufleiterkörper
erfolgt, sondern an seiner Oberfläche, an liegenden Schicht an der Oberfläche des Halbleiterder
eben die leitende Verbindung des pn-Übergangs körpers aufweist, deren spezifischer Widerstand höher
mit der Umgebung durch die erwähnten leitenden 50 als der Zentralteil der zweiten Zone ist, derart, daß
Kanäle besteht. Daher hat die Durchbruchsspannung ein Durchbrach des pn-Übergangs zwischen der
auch nicht den für einen ungestörten pn-Über- ersten Zone und dem Zentralteil der zweiten Zone
gang, wie er im Inneren des Halbleiterkörpers vor- erfolgt, daß ferner der Randteil der zweiten Zone
liegt, berechneten Wert, sondern liegt wesentlich von einer ihn vollständig umgebenden dritten Zone
niedriger. 55 entgegengesetzten Leitungstyps begrenzt ist, deren
Halbleiterbauelelemente der eingangs erwähnten Dicke mindestens gleich der Dicke des Randteils
Art, bei denen eine Zone in eine andere entgegen- der zweiten Zone ist und deren spezifischer Widergesetzt dotierte Zone eingelassen ist, sind bekannt. stand kleiner als der der ersten Zone und des Rand-Bei
einem solchen Halbleiterbauelement wird bei- teils ist, und daß die dritte Zone von dem Zentralteil
spielsweise die eingelassene dotierte Zone durch Auf- 60 der zweiten Zone einen Abstand hat, der mindestens
bringen einer ein gewünschtes Dotiermaterial enthal- gleich der Dicke der Raumladungszone am pn-Übertenden
Metallfolie auf den Halbleiterkörper und gang zwischen der ersten und der zweiten Zone bei
nachfolgendes Einlegieren gebildet. Bei der auf diese angelegter Durchbruchsspannung bemessen ist.
Legierangsvorgänge folgenden Bearbeitung der Kri- Infolge der kleinen Dicke und des höheren spezifi-
stalloberfläche treten mechanische Störungen des an 65 sehen Widerstandes des Randteils der zweiten Zone
die Oberfläche tretenden Randes des pn-Übergangs wird in diesem Randteil der an dem pn-übergang
auf. Zur Beseitigung dieser Störungen werden die bei einer Sperrspannung sich ausbildende, an Lagestörten
Stellen durch eine das gleiche Dotiermate- dungsträgern verarmte Bereich breiter als in dem
zentralen Teil des pn-Übergangs, so daß die zu einem Durchbruch an diesem Randteil notwendige
Spannung höher wird als die Spannung für einen Durchbruch in dem zentralen Teil. Damit ist das
Gebiet, in dem der Durchbruch stattfindet, von dem bisher schwer zu beherrschenden Randteil des
pn-Übergangs in das Innere des Halbleiterkristalls verlagert worden. Etwaige Kanäle, die sich an der
Oberfläche des Randteils ausbilden, werden von der dritten zur zweiten, entgegengesetzt und stark
dotierten Zone, die den Randteil bis zu der darunterliegenden ersten Zone, die den gleichen Leitungstyp
wie die dritte Zone hat, durchbricht, ebenfalls durchbrochen und damit einfach abgeschnitten, so daß
keine leitende Verbindung mehr zwischen dem pn-übergang und dem Rand der Halbleiterscheibe
besteht. Da diese dritte »Kanalunterbrechungszone« mindestens so weit außerhalb der Hauptmasse der
zweiten Zone liegt, wie die Raumladungszone breit ist, wenn die Durchbruchsspannung am pn-übergang
anliegt, greifen die Potentiallinien auch in diesem Falle nicht um die dritte Zone herum, so daß ihre
Wirkung ausgeschaltet würde. Die Dotierung des dünnen Randschichtteils der zweiten Zone und/oder
die der dritten Zone kann dabei so gewählt werden, daß ihr spezifischer Widerstand mit wachsendem Abstand
von der Oberfläche abnimmt.
Zur Ausbildung des Halbleiterbauelements als Transistor kann in die zweite Zone eine vierte Zone
eingelassen sein, die den entgegengesetzten Leitungstyp wie die zweite Zone hat und mit dieser einen
weiteren pn-übergang bildet.
Das Halbleitermaterial und der Leitungstyp der einzelnen Zonen können so gewählt sein, daß die
zweite Zone aus η-leitendem Silicium, die erste Zone aus p-leitendem Silicium, der Randteil der zweiten
Zone aus schwach η-leitendem Silicium und die dritte Zone aus stark p-leitendem Silicium bestehen.
Selbstverständlich könnte auch die zweite Zone aus p-leitendem Silicium, die erste Zone aus n-leitendem
Silicium, der Randteil der zweiten Zone aus schwach p-leitendem Silicium und die dritte Zone aus stark
η-leitendem Silicium bestehen.
Zum Schutz gegen Umwelteinflüsse kann die Oberfläche des Halbleiterkörpers mindestens im Bereich
der an der Oberfläche liegenden Grenze des oder der pn-Übergänge mit einem schützenden
Isolierüberzug versehen sein, der beispielsweise aus Siliciumdioxyd bestehen kann.
Ein zweckmäßiges Verfahren zur Herstellung eines Halbleiterbauelementes nach der Erfindung besteht
darin, daß zur Bildung des Randteils der zweiten Zone durch in der ersten Zone induzierte Ladungsträger
ein Ladungsträger der den zu induzierenden Ladungsträgern entgegengesetzter Polarität enthaltender
Überzug auf die Oberfläche des Halbleiterkörpers aufgebracht wird. Der spezifische Widerstand der
durch das Aufbringen des Isolierüberzugs gebildeten Oberflächenschicht induzierter Ladungsträger läßt
sich dabei bequem durch die Änderung der Dicke eines Teils des Isolierüberzugs beeinflussen.
Der Randteil der zweiten Zone läßt sich jedoch auch ausbilden, indem eine Halbleiterschicht auf der
Oberfläche des Halbleiterkörpers epitaktisch aufwachsen gelassen wird.
Dieser epitaktische Aufbau des Randteils der zweiten Zone kann auf einem diffundierten Bereich des
Halbleiterkörpers erfolgen. Die Dotierung des Randteils geschieht dabei während und nach dem epitaktischen
Wachstum durch Rückdiffusion von Dotiermaterial aus dem diffundierten Bereich in die epitaktische
Halbleiterschicht. Andererseits kann der Randteil der zweiten Zone auch durch Eindiffusion
von Dotiermaterial in die Oberfläche des Halbleiterkörpers dotiert werden. Zur Einstellung eines bestimmten
spezifischen Widerstandes über den Dotierungsgrad kann man dabei zweckmäßigerweise so
ίο vorgehen, daß man nach kurzzeitiger Eindiffusion von Dotiermaterial in die Oberfläche des Halbleiterkörpers
einen Teil des Dotiermaterials wieder ausdiffundieren läßt.
Damit bei der Diffusion des Randteils nicht an anderen Stellen Störungen durch ungewollt eindiffundiertes
Dotiermaterial entstehen, erfolgt die Diffusion des Randteils zweckmäßigerweise nach der
Bildung der ersten, zweiten und dritten Zone und nach dem Aufbringen des Isolierüberzugs auf den
ao Halbleiterkörper durch den Isolierüberzug hindurch.
Ein zweckmäßiges Verfahren zur Bildung der einzelnen ineinanderliegenden Zonen, also der zweiten,
dritten und bei Ausbildung des Halbleiterbauelements als Transistor auch der vierten Zone, ist die Anas
wendung des bekannten Eindiffundierens von Dotiermaterial
in die Oberfläche des Halbleiterkörpers.
Die Erfindung ist im folgenden an Ausführungsbeispielen in Verbindung mit den Zeichnungen erläutert.
Es zeigt
Fig. 1 eine vergrößerte Darstellung eines Transistors,
dessen Gehäuse aufgeschnitten ist,
F i g. 2 eine perspektivische vergrößerte Darstellung des Transistors der F i g. 1 ohne Gehäuse,
F i g. 3 einen Schnitt durch den Transistor der Fig. 2 längs der Linie 3-3,
F i g. 4 eine Darstellung eines Teils des Halbleiterkörpers mit einem pn-übergang, dessen Verarmungszone sich bei angelegter Sperrspannung ausdehnt,
F i g. 5 eine Darstellung der Zonen des Halbleiterkörpers zur Veranschaulichung der Ausbildung des
Randteils, die durch Induzierung der Ladungsträger von dem darüberliegenden Isolierüberzug aus vorgenommen
wird, wobei deren Dicke entsprechend der gewünschten Induziertiefe eingestellt wird,
Fig. 6 Darstellungen der Verteilungen der Elektronenkonzentrationen
an der Siliciumoberfläche unter zwei verschieden dicken Siliciumdioxydschichten,
die durch Wasserdampfoxydation der Siliciumoberfläche entstanden sind,
F i g. 7 bis 9 einzelne Schritte bei der Herstellung eines Transistors nach der Erfindung durch ein Epitaxialverfahren,
Fig. 10 einzelne Schritte bei der Herstellung eines Transistors nach einem kombinierten Diffusions- und
epitaktischen Verfahren,
Fig. 11 und 12 einzelne Schritte bei der Herstellung
verschiedener Transistoren durch Diffusionsverfahren und
Fig. 13 und 14 einzelne Stufen bei der Herstellung verschiedener Transistoren, bei denen der Randteil
der zweiten Zone durch einen Siliciumdioxyd- und/oder Glasüberzug gebildet und bemessen ist.
F i g. 1 ist eine vergrößerte Ansicht eines nach der Erfindung ausgebildeten, isolierüberzuggeschützten
und von dem Gehäuse 3 eingeschlossenen Hochspannungstransistors 2. Durch das aufgeschnittene Gehäuse
3 sind der auf einen Metallboden 4 aufgelötete Transistor 2 und die Emitter- und Basisanschlüsse 5
und 6 zu sehen. Der Kollektoranschluß 7 ist über dem Metallboden 4 umgebogen und dort angeschweißt.
Der in den F i g. 2 und 3 vergrößert dargestellte Transistor 2 kann ein pnp- oder npn-Transistor
sein. Zur Erläuterung eines Ausführungsbeispiels der Erfindung ist im folgenden ein pnp-Siliciumtransistor
beschrieben, doch sind die Verfahrensschritte, abgesehen von den Abwandlungen wegen
der Unterschiede des Leitungstyps, auch bei npn-Transistoren anwendbar.
Der Transistor 2 wird aus einer Halbleiterscheibe 12 aus p-leitendem Silicium gebildet. Sie enthält eine
erste Zone, die mit Akzeptoren stark dotiert ist, damit in der Nähe des Metallbodens 4 ein ρ+-Be-
oder ihn unbrauchbar machen. Induzierte Kanäle mit sehr großer Ladungsträgerkonzentration sind jedoch
selten, und so enden induzierte Kanäle des einen Leitungstyps in Bereichen des entgegengesetzten Lei-
5 tungstyps mit geringem spezifischem Widerstand. Für einen npn-Transistor ist dementsprechend die
dritte Zone 21 eine n+-Zone.
Ein Teil eines mit einem Isolierüberzug geschützten Transistors ist stark vergrößert in F i g. 4 ge-
.o zeichnet. Wird die normale Sperrvorspannung an den
Basis-Kollektor-pn-Übergang 23 und 24 z. B. eines
pnp-Siliciumtransistors angelegt, so bildet sich ein an Ladungsträgern verarmter Bereich 25, dessen Dicke
von der angelegten Spannung und dem spezifischen
reich 13 entsteht, so daß der Bahnwiderstand der 15 Widerstand und dem Leitungstyp des Siliciums abersten
Zone, der Kollektorzone, des Transistors nied- hängt. Mit sich ändernder Spannung breitet sich der
rig gehalten wird. Die Emitterzone 14 und die Basis- an Ladungsträgern verarmte Bereich 25 so lange aus,
zone 15 des Transistors können durch Diffusion bis eine maximale Dicke erreicht ist, nach deren Er-
oder Epitaxie gebildet werden, während der Rest reichen eine weitere Spannungszunahme den Eintritt
der p-leitenden Halbleiterscheibe den Kollektor dar- 20 eines Lawinenartigen Durchbruchs herbeiführt. In
stellt. Die Halbleiterscheibe ist durch einen Isolier- einer verhältnismäßig stark dotierten Basiszone 15 ist
Überzug aus z. B. Siliciumdioxyd 16 auf ihrer Ober- der sich in die Basiszone hinein ausbreitende, durch
fläche geschützt. Die Kontaktelektroden 17, 18 und die Dicke A veranschaulichte, an Ladungsträgern
19 sind aus Metall. verarmte Teil des Bereichs 25 ziemlich klein, währ-
Bei dem Transistor nach der Erfindung weist der 95 end der sich in den schwach dotierten p-Bereich der
Rand der Basiszone 15, welche als zweite Zone in Kollektorzone hinein ausbreitende, die Dicke B aufdie
erste, die Kollektorzone, eingelagert ist, an der weisende, an Ladungsträgern verarmte Teil des BeOberfläche
des Halbleiterkörpers einen etwas ver- reichs 25 verhältnismäßig groß ist. Die Dicke des gebreiterten
Teil 20 aus Silicium von hohem spezifi- samten Bereichs 25 ist also A+B. Diese Dicke A+B
schem Widerstand auf. Der Randteil 20 wird in einem 30 soll den Höchswert der Ausbreitung des Bereichs 25
kleinen Abstand von der Basiszone 15 durch eine sie unmittelbar vor dem lawinenartigen Durchbruch darumschließende
dritte Zone 21 aus p+-Silicium be- stellen.
grenzt. An der Oberfläche des Halbleiterkörpers breitet
Der Randteil 20 hat einen viel höheren spezifi- sich ein Teil C des an Ladungsträgern verarmten
sehen Widerstand, als der Zentralteil der Basiszone 35 Bereichs 25 mit der Dicke C etwas in den eine kleine
15 hat. Die Leitfähigkeit des Randteils 20 ist mit u Leitfähigkeit aufweisenden Randteil 20 hinein aus,
bezeichnet. Seine Breite ist so bemessen, daß der an während ein Teil mit der Dicke D nur geringfügig in
Ladungsträgern verarmte Bereich, das ist die Raum- die p+-Zone 21 hineinreicht, so daß die Gesamtdicke
ladungszone, des pn-Übergangs sich ohne Rücksicht C + D ist. Kann sich der Bereich 25 mit der Geauf
den spezifischen Widerstand des Halbleitermate- 40 samtdicke C + D bis zu einem Höchstwert ausdehrials
in den Randteil hinein erstrecken kann. Die Er- nen, der einer Spannung entspricht, die größer als
füllung dieser beiden Erfordernisse für den Randteil diejenige für die Ausdehnung mit dem Höchstwert
— Halbleitermaterial von höherem spezifischem der Dicke A+B an einer beliebigen Stelle des
Widerstand als in dem Zentralteil der Basiszone und pn-Übergangs in dem Zentralteil der Basiszone ist,
genügende Breite zur ausreichenden Ausbreitung der 45 so tritt der Durchbruch im Innern des Kristalls ein
Raumladungszone — bringt eine wesentliche Er- und nicht an der weniger stabilen Oberfläche, wie
höhung der Durchbruchsspannung.
Wie die F i g. 2 und 3 zeigen, ist der Randteil 20
in einem Abstand von der Basiszone 15 noch durch
die dritte Zone 21 aus p+-Silicium unterbrochen. Der 50
von der Basiszone 15 abgetrennte Rest des ursprünglichen Randteils 20 ist der Bereich 22. Würde der
Randteil 20 über die ganze Oberfläche der Halbleiterscheibe verlaufen, so wäre die Kollektor-Basis-Kapazität sehr hoch. Die p+-Zone 21 begrenzt den 55 fläche des Halbleiterkörpers mittels eines dünnen auf-Umfang 23 des Kollektor-Basis-pn-Übergangs geo- gebrachten Überzugs gebildet, so kann die Konzenmetrisch und begrenzt somit dessen Kapazität. tration und Verteilung der induzierten Ladungsträger Außerdem unterbricht sie aber auch störende leitende durch Änderung der Dicke des Überzugs beeinflußt Kanäle, die sich auf der Oberfläche des Halbleiter- werden. Die Fig. 5 zeigt schematisch einen Teil eines körpers ausbilden. Derartige leitende Kanäle ent- 60 Hochspannungstransistors mit einem durch Induziestehen beispielsweise durch Einwirkung einer ioni- rung von Ladungsträgern gebildeten Randteil 30 der sierenden oder radioaktiven Umgebung in Form von Basiszone. Der Randteil 30 ist η-leitend und wurde induzierten Inversionsschichten, die von der Basis- durch den zum Schutz der Halbleiterkörperoberfläche zone zu Bereichen höherer Rekombination oder zu benutzten Siliciumdioxydüberzug 31 induziert. Der Leckstromstellen führen. Derartige induzierte Kanäle 6g spezifische Widerstand des Randteils 30 und seine können, wenn sie von demselben Leitfähigkeitstyp Dicke sind durch teilweises Abtragen des Siliciumwie die Basiszone sind und wahllos auftreten, die dioxyds, in dem positive Ladungsträger verteilt sind, Eigenschaften des Transistors stark verschlechtern entsprechend eingestellt. Ein Bereich 32 größerer
in einem Abstand von der Basiszone 15 noch durch
die dritte Zone 21 aus p+-Silicium unterbrochen. Der 50
von der Basiszone 15 abgetrennte Rest des ursprünglichen Randteils 20 ist der Bereich 22. Würde der
Randteil 20 über die ganze Oberfläche der Halbleiterscheibe verlaufen, so wäre die Kollektor-Basis-Kapazität sehr hoch. Die p+-Zone 21 begrenzt den 55 fläche des Halbleiterkörpers mittels eines dünnen auf-Umfang 23 des Kollektor-Basis-pn-Übergangs geo- gebrachten Überzugs gebildet, so kann die Konzenmetrisch und begrenzt somit dessen Kapazität. tration und Verteilung der induzierten Ladungsträger Außerdem unterbricht sie aber auch störende leitende durch Änderung der Dicke des Überzugs beeinflußt Kanäle, die sich auf der Oberfläche des Halbleiter- werden. Die Fig. 5 zeigt schematisch einen Teil eines körpers ausbilden. Derartige leitende Kanäle ent- 60 Hochspannungstransistors mit einem durch Induziestehen beispielsweise durch Einwirkung einer ioni- rung von Ladungsträgern gebildeten Randteil 30 der sierenden oder radioaktiven Umgebung in Form von Basiszone. Der Randteil 30 ist η-leitend und wurde induzierten Inversionsschichten, die von der Basis- durch den zum Schutz der Halbleiterkörperoberfläche zone zu Bereichen höherer Rekombination oder zu benutzten Siliciumdioxydüberzug 31 induziert. Der Leckstromstellen führen. Derartige induzierte Kanäle 6g spezifische Widerstand des Randteils 30 und seine können, wenn sie von demselben Leitfähigkeitstyp Dicke sind durch teilweises Abtragen des Siliciumwie die Basiszone sind und wahllos auftreten, die dioxyds, in dem positive Ladungsträger verteilt sind, Eigenschaften des Transistors stark verschlechtern entsprechend eingestellt. Ein Bereich 32 größerer
dies sonst der Fall ist. Die Durchbruchsspannung ist dadurch ohne Rücksicht auf die Umgebungsbedingungen
recht stabil.
Ein Randteil in der Form einer dünnen, auf einem Teil der ersten Zone aufliegenden Schicht an der
Oberfläche des Halbleiterkörpers läßt sich auch durch Induzierung von Ladungsträgern ausbilden.
Werden die induzierten Ladungsträger an der Ober-
7 8
Dicke besteht unter dem dickeren Siliciumdioxyd- aus der Emitterzone 46, der Basiszone 42, der Kolüberzug
33. lektorzone 51 und der dritten Zone 47 aus, so daß
Nicht in allen Fällen wird bereits durch den an alle diese Zonen und die pn-Übergänge zwischen
der Oberfläche durch induzierte Ladungsträger ge- ihnen bis zur Oberfläche reichen. Ein Teil der epitakbildeten
Randteil der Basiszone die Spannung ge- 5 tischen Schicht 50 wird dann oxydiert und bildet so
steigert, bei welcher der lawinenartige Oberflächen- einen Überzug 54 aus Siliciumdioxyd, der dazu
durchbruch eintritt, und ein dicker Oxydüberzug ist dient, die pn-Übergänge zu schützen. In dem Siliciumnicht
in jedem Fall erwünscht. Jedoch kann in diesen dioxydüberzug 54 werden öffnungen hergestellt,
Fällen der spezifische Oberflächenwiderstand und und vor dem Einbau des Transistors in ein Gehäuse
damit die Oberflächendurchbruchsspannung erhöht io werden die Ohmschen Kontakte 57, 58 und 59 aus
werden, indem der Siliciumdioxydfilm über einem Metall auf die Emitter-, die Basis- und die Kollektor-Abschnitt
des Randteils dünner gehalten wird. Bei zone aufgebracht.
Siliciumoxydüberzügen mit großen Oberflächen- Die Herstellungsstufen eines zweiten Verfahrens
ladungsdichten gelten gewisse Abwandlungen; z.B. zeigt die Fig. 8. Nachdem die η-leitende Basiszone
würde ein dünner Siliciumdioxydüberzug mit einer 15 61 (F i g. 8 A) in der p-leitenden Siliciumscheibe
positiven Oberflächenladung beispielsweise ein Film durch Diffusion gebildet worden ist, werden der
aus einer entsprechend ausgerichteten polaren Sub- Siliciumdioxydüberzug und der (nicht veranschau-
stanz, einen η-leitenden Bereich auszubilden oder die lichte) Glasüberzug — beide sind nicht gezeichnet —
Leitfähigkeit eines η-leitenden Bereichs unter dem von der Oberfläche entfernt, und es wird eine Schicht
dünnen Siliciumdioxydüberzug zu erhöhen suchen, ao 62 (F i g. 8 B) aus η-leitendem Silicium von hohem
Die beiden Kurven nach F i g. 6, in der links die spezifischem Widerstand auf der Oberfläche der
Elektronenkonzentration über der Tiefe in einer Siliciumscheibe epitaktisch aufgebracht. Ein Teil
Siliciumscheibe für einen dicken und in der rechts dieser epitaktischen Schicht 62 wird dann oxydiert
die gleiche Kurve für einen dünnen Siliciumdioxyd- (F i g. 8 C), so daß ein Siliciumdioxydüberzug 63
überzug aufgetragen ist, zeigen, wie die Elektronen- as entsteht. Die öffnungen64 und 65 (Fig. 8D) wer-
konzentration an der Oberfläche für manche dicken den in dem Siliciumdioxydüberzug 63 hergestellt, und
Siliciumdioxydüberzüge stärker ist. Ebenso ist wegen die Emitterzone 66 sowie die dritte Zone 67 werden
der gegenseitigen Abstoßung der Elektronen die durch Diffusion gebildet. Die Hauptmasse des wäh-
Elektronen enthaltende Oberflächenschicht dicker. rend dieser Diffusion gebildeten Glasüberzugs 68
Wird ein Transistor nach der Erfindung für eine 30 und der darunterliegende Siliciumdioxydüberzug vervorgegebene
Durchbruchspannung ausgelegt, so kann bleiben zum Schutz auf dem Halbleiterkörper. Wie
für die Kollektor- und/oder die Basiszone ein Halb- bei dem Verfahren nach der F i g. 7 werden öffnunleitermaterial
von etwas niedrigerem spezifischem gen in diesen beiden Überzügen vorgesehen, um
Widerstand benutzt werden, so daß der Bahnwider- Metallkontakte an den Halbleiterzonen anzubringen,
stand des Transistors niedriger als bei bekannten, im 35 Die weiteren Schritte zur Fertigstellung des Transiübrigen
gleichwertigen Transistoren gehalten werden stors sind übliche bekannte Maßnahmen,
kann. Wenn die dritte Zone nicht während der Diffusion
kann. Wenn die dritte Zone nicht während der Diffusion
Transistoren nach der Erfindung können in ver- der Emitterzone gebildet wird und wenn eine epitakschiedener
Weise hergestellt werden. In Verbindung tische Schicht zur Bildung des Randteils der Basismit
den F i g. 7 bis 14 sind Transistoren der Zweck- 40 zone erforderlich ist, kann zuerst das Dotiermaterial
mäßigkeit wegen in Darstellung und Beschreibung für die dritte Zone durch öffnungen 70 in dem
so behandelt, als wären sie durch Bearbeitung einer Siliciumdioxydüberzug 71 hindurchdiffundiert wereinzelnen
Halbleiterscheibe hergestellt; praktisch den, um einen dünnen p-leitenden Bereich 72 zu bilwerden
jedoch auf einer einzigen Halbleiterscheibe den (Fig. 9A). Während des epitaktischen Aufhundert
oder mehr Transistoren auf einmal herge- 45 Wachsens der η-leitenden den Randteil der Basisstellt
und dann die Halbleiterscheibe in ein- zone ergebenden Schicht 73 (Fig. 9B) diffundieren
zelne Transistorhalbleiterscheibchen auseinander- die p-Störstellen des p-leitenden Bereichs 72 durch
geschnitten. die epitaktische Schicht 73 hindurch bis an die Ober-
Nach einem ersten Verfahren werden Transistoren fläche, wo sie die dritte Zone 74 bilden. Die Obernach
der Erfindung durch Diffusion und Epitaxie her- 50 fläche der Siliciumscheibe wird oxydiert (F i g. 9 C),
gestellt. Die Herstellungsstufen dieses Verfahrens und dann werden die Basiszone 75 und die Emitterzeigt
Fig. 7. Durch Diffusion (Fig. 7A) von zone 76 (Fig. 9D bis 9E) durch Diffusion wie bei
n-Dotiermaterial durch eine öffnung in einem Über- dem Verfahren nach F i g. 8 gebildet,
zug41 aus Siliciumdioxyd wird die Basiszone42 Bei einem dritten Verfahren (vgl. Fig. 10) wird (Fig. 7B) in der p-leitenden Siliciumscheibe gebildet. 55 der Randteil der Basiszone ähnlich wie die dritte Der Glasüberzug 43 bildet sich während der Dif- Zone bei dem zweiten Verfahren (F i g. 9) erzeugt. In fusion des n-Dotiermaterials. In dem Glas- und in die Oberfläche der p-leitenden Siliciumscheibe wird dem Siliciumdioxydüberzug werden die öffnungen 44 n-Dotiermaterial zur Bildung des η-leitenden Be- und 45 (Fig. 7C) gebildet, durch die dann p-Dotier- reichs 80 eindiffundiert. Eine Schicht 81 aus p-leitenmaterial zur Bildung der Emitterzone 46 und der 60 dem Silicium wird dann epitaktisch aufgebracht, dritten Zone 47 in die Siliciumscheibe eindiffundiert Während dieses Vorgangs diffundieren die n-Störwird, während die Überzüge 41 und 42 als Abdek- stellen des η-leitenden Bereichs 80 bis an die Oberkung dienen. Der Siliciumdioxydüberzug 41 und der fläche und bilden einen η-leitenden Bereich 82, des-Glasüberzug 43 werden dann abgetragen, worauf eine sen oberflächennächster Teil sehr schwach n-leitend Schicht 50 aus Silicium zur Bildung des Randteils 65 ist. Ein Überzug 83 aus Siliciumdioxyd wird gebildet, der Basiszone bei hohen Temperaturen epitaktisch ein Teil desselben wird weggeätzt, und die n-leitende aufwachsen gelassen wird. Während der Bildung der Basiszone 84 wird durch Diffusion gebildet. Die epitaktischen Schicht 50 diffundiert Dotiermaterial Oberfläche der Siliciumscheibe wird erneut oxydiert,
zug41 aus Siliciumdioxyd wird die Basiszone42 Bei einem dritten Verfahren (vgl. Fig. 10) wird (Fig. 7B) in der p-leitenden Siliciumscheibe gebildet. 55 der Randteil der Basiszone ähnlich wie die dritte Der Glasüberzug 43 bildet sich während der Dif- Zone bei dem zweiten Verfahren (F i g. 9) erzeugt. In fusion des n-Dotiermaterials. In dem Glas- und in die Oberfläche der p-leitenden Siliciumscheibe wird dem Siliciumdioxydüberzug werden die öffnungen 44 n-Dotiermaterial zur Bildung des η-leitenden Be- und 45 (Fig. 7C) gebildet, durch die dann p-Dotier- reichs 80 eindiffundiert. Eine Schicht 81 aus p-leitenmaterial zur Bildung der Emitterzone 46 und der 60 dem Silicium wird dann epitaktisch aufgebracht, dritten Zone 47 in die Siliciumscheibe eindiffundiert Während dieses Vorgangs diffundieren die n-Störwird, während die Überzüge 41 und 42 als Abdek- stellen des η-leitenden Bereichs 80 bis an die Oberkung dienen. Der Siliciumdioxydüberzug 41 und der fläche und bilden einen η-leitenden Bereich 82, des-Glasüberzug 43 werden dann abgetragen, worauf eine sen oberflächennächster Teil sehr schwach n-leitend Schicht 50 aus Silicium zur Bildung des Randteils 65 ist. Ein Überzug 83 aus Siliciumdioxyd wird gebildet, der Basiszone bei hohen Temperaturen epitaktisch ein Teil desselben wird weggeätzt, und die n-leitende aufwachsen gelassen wird. Während der Bildung der Basiszone 84 wird durch Diffusion gebildet. Die epitaktischen Schicht 50 diffundiert Dotiermaterial Oberfläche der Siliciumscheibe wird erneut oxydiert,
um während des Diffusionsvorgangs einen Glasüber- 105 werden in zwei aufeinanderfolgenden Diffusionszug 85 zu bilden, und die Öffnungen 86 und 87 wer- schritte gebildet (Fig. 13B bis 13D).
den für den Diffusionsvorgang eingeätzt, bei welchem Im wesentlichen der gleiche Aufbau eines Tran-
die Emitterzone 89 und die dritte Zone 90 gebildet sistors wird nach einem in F i g. 14 erläuterten Verwerden.
Mit üblichen bekannten Maßnahmen wird 5 fahren erhalten, das ebenfalls einen Basiszonenrandder
Transistor dann fertiggestellt. teil mit etwas höherem spezifischem Oberflächen-
Bei einem weiteren Verfahren zur Herstellung widerstand ergibt. Nach der Bildung der Basiszone
eines pnp-Transistors, bei dem der Randteil der 109 durch Diffusion kann die unter dem Silicium-Basiszone
durch Diffusion gebildet wird, werden in dioxydüberzug 111 und dem Glasüberzug 112 lieeiner
p-leitenden Siliciumscheibe zunächst n-Ieitende io gende Oberflächenschicht 110 der Siliciumscheibe
Oberflächenschichten 92 und 92' im Diffusionsver- hinsichtlich Elektronendichte- und -verteilung beeinfahren
gebildet werden (Fig. 11 A). Als Dotiermate- flußt werden, weil durch das Verringern der Dicke
rial benutzt man dabei Arsen, weil dieses in SiIi- des Siliciumdioxyd- und des Glasüberzugs der spezicium
sehr langsam diffundiert. Diese Diffusion wird fische Widerstand in der Oberflächenschicht 110 der
nur eine kurze Zeit lang vorgenommen, sodann läßt 15 Siliciumscheibe erhöht wird. Das Siliciumdioxyd kann
man eine Ausdiffusion einsetzen, um die Oberflächen- durch Abdecken mit einem Überzug 113 und kurzkonzentration
des n-Dotiermaterials abzuschwächen zeitige Behandlung der Überzüge 111 und 112 mit
und so den spezifischen Widerstand der η-leitenden Flußsäure, ζ. B. Fluorwasserstoffdampf, auf die ge-Oberflächenschicht
der Siliciumscheibe auf einen wünschte Dicke weggeätzt werden. Da die Durchhohen
Wert zu bringen. Die Oberflächenschicht 92' ao bruchsspannung in dem Randteil der Basiszone nur
an der Unterseite der Siliciumscheibe wird weggeätzt größer als in dem Zentralteil der Basiszone sein soll,
oder weggeläppt (Fig. 11 B). Danach (Fig. HC bis ist der Ätzvorgang nicht kritisch, weil der Silicium-HE)
wird die Oberfläche der Siliciumscheibe wieder dioxydüberzug nur dünner als ein gegebener Wert zu
oxydiert und werden durch Diffusion die Basiszone sein braucht. Die Leitfähigkeit des Randteils kann
93, die Emitterzone 94 und die dritte Zone 95 ge- 95 auch dadurch eingestellt werden, daß man den
bildet. Der Abschnitt der Oberflächenschicht 92 zwi- Siliciumdioxydüberzug auf die gewünschte Dicke ansehen
der Basiszone 93 und der dritten Zone 95 wachsen läßt. Der Transistor wird fertiggestellt, inbildet
den Randteil 119 der Basiszone 93. Der dem die Emitterzone 115 und die dritte Zone 116
Transistor wird dann in bekannter Weise fertig- durch Diffusion gebildet und die — nicht gezeichnegestellt.
■ 30 ten — Metallkontakte angebracht werden.
Ein npn-Transistor (Fig. 12) mit einem diffun- Sehr saubere Oberflächen von Silicium- und Ger-
dierten Randteil der Basiszone kann unter Verwen- maniumkörpern sind ohne Rücksicht auf den Leidung
von Gallium als Dotiermaterial hergestellt tungstyp des innenliegenden (Haupt-)Materials meiwerden.
Durch Diffusion wird in der Siliciumscheibe stens p-leitend, doch hängen in der Praxis der
die Basiszone 129 ausgebildet (Fig. 12A); der bei 35 Leitungstyp und der spezifische Widerstand einer
dieser Diffusion als Abdeckung verwendete — nicht Oberflächenschicht von der Verarbeitung des Halbgezeichnete — Siliciumoxydüberzug wird weggeätzt, leitermaterials ab. Wird ein Siliciumdioxydüberzug
sodann wird ein neuer Siliciumdioxydüberzug 96 ge- auf einer ebenen Oberfläche einer monokristallmen
bildet. Die Emitterzone 97 (Fig. 12B) und die dritte Siliciumscheibe gebildet, werden der Leitungstyp und
Zone 98 werden durch kurzzeitiges Eindiffundieren 40 die Ladungsträgerdichte der darunterliegenden Obervon
n-Dotiermaterial gebildet. Danach wird in einer flächenschicht durch die Art des Siliciumdioxyds beweiteren
Diffusionsstufe Gallium durch den Silicium- stimmt. Zum Beispiel rufen unter Wasserdampf geoxydüberzug
hindurchdiffundiert, so daß der Rand- bildete Siliciumdioxydüberzüge eine η-leitende SiIiteil99
(Fig. 12C) und der Diffusionsschichtteil 139 ciumoberflächenschicht hervor, während unter reinem
gebildet werden. Da das Eindiffundieren von Gallium 45 Sauerstoff gebildete Siliciumdioxydüberzüge eine
nur kurzzeitig erfolgt, werden die Emitterzone und p-leitende Oberflächenschicht ergeben. Nach dem
die dritte Zone nicht stark in Mitleidenschaft gezogen. jetzigen Stand der Technik ist es recht schwierig, für
Die — nicht gezeichnete—Bodenfläche der Silicium- den Randteil der Basiszone eine p- oder n-leitende
scheibe, in die Gallium diffundiert ist, wird dann Oberflächenschicht mit einer gegebenen Oberflächenganz weggeätzt oder weggeläppt. 50 ladungsträgerkonzentration und -verteilung herzu-Der
Randteil der Basiszone eines Transistors läßt stellen. Da jedoch für den Randteil der Basiszone bei
sich ohne weiteres auch durch Induzierung von La- Transistoren nach der Erfindung nur ein oberhalb
dungsträgern ausbilden. Diese Ausbildung läßt sich irgendeines Mindestwerts liegender spezifischer Oberbereits
mit sehr befriedigendem Ergebnis verwenden, flächen widerstand erforderlich ist, sind sie praktisch
um die Durchbruchspannung des Transistors zu er- 55 leicht herzustellen.
höhen. Einen pnp-Transistor mit induziertem Randteil Zum Beispiel wird bei der Herstellung eines pnp-
der Basiszone zeigt Fig. 13. Ein Siliciumdioxydüber- Transistors ein Arbeitsverfahren angewandt, das auf
zug 100 wird auf der p-leitenden Siliciumscheibe 101 der p-leitenden Siliciumscheibe eine p-leitende Obervon
großem spezfischem Widerstand so gebildet, daß flächenschicht mit einem nicht sehr niedrigen spezidarunter
eine η-leitende Oberflächenschicht 102 in- 60 fischen Widerstand ergibt. Dann wird ein Siliciumduziert
wird (Fig. 13A). Durch thermisches An- dioxydüberzug bis zur entsprechenden Dicke in
wachsenlassen des Siliciumdioxyds in einer wasser- Wasserdampf erzeugt, so daß die Oberfläche der
dampfreichen Atmosphäre wird ein Siliciumdioxyd- Siliciumscheibe durch Elektronenanziehung n-leitend
Überzug gebildet, der eine derartige Ladung oder gemacht wird, wobei ein über dem Mindestwert
Ladungsverteilung besitzt, daß er Elektronen an die 65 liegender spezifischer Widerstand nötig ist, um zu
Oberfläche der Siliciumscheibe zieht, wodurch eine bewirken, daß der lawinenartige Durchbruch in dem
η-leitende Oberflächenschicht 102 entsteht. Die Basis- zentralen Teil des pn-Übergangs eintritt,
zone 103, die Emitterzone 104 und die dritte Zone Im Falle eines npn-Transistors kann man so vor-
gehen, daß zuerst eine p-leitende Oberflächenschicht
mit niedrigem spezifischem Widerstand gebildet wird. Derartige Oberflächenschichten haben einen spezifischen
Widerstand, der sich in der Regel in groben Grenzen hält. Dann kann die Leitfähigkeit der
p-leitenden Oberflächenschicht durch Bildung eines im Dampf gebildeten und daher Elektronen anziehenden
Siliciumdioxydüberzugs entsprechender Dicke durch die von diesem Siliciumdioxydüberzug
in der Oberflächenschicht induzierten Elektronen zu einer p-leitenden Schicht von hohem spezifischem
Widerstand »kompensiert« werden.
Ist bei einem pnp- oder einem npn-Transistor die Oberfläche, an welcher der Randteil der Basiszone
auszubilden ist, zunächst η-leitend, dann wird ein sich unter Sauerstoff aufbauender und daher elektronenabstoßender
Siliciumdioxydüberzug durch Aufbringen oder Ätzen auf die entsprechende Dicke gebildet,
so daß im Falle des pnp-Transistors der spezifische Widerstand an der Oberfläche über dem kriti- ao
sehen Wert liegt, und im Falle des npn-Transistors die Oberflächenschicht in p-leitendes Silicium von
hohem spezifischem Widerstand umgewandelt wird.
Die bei der Ausführung von Halbleiterbauelementen nach der Erfindung als Transistoren erzielbaren
Vorteile — höhere Betriebsspannung, bessere Stabilität gegenüber Umgebungseinflüssen, bessere Reproduzierbarkeit
beim Herstellen, niedrigerer Bahnwiderstand bei gleicher Durchbruchsspannung —
werden auch bei der Ausführung als Dioden erreicht.
Claims (15)
1. Halbleiterbauelement mit einem Halbleiterkörper, der mindestens zwei Zonen aufweist und
bei dem in die erste Zone des einen Leitungstyps die zweite Zone des entgegengesetzten Leitungstyps eingelassen ist, dadurch gekennzeichnet,
daß der Randteil (20) der zweiten Zone (15) die Form einer dünnen, auf einem Teil der ersten
Zone (12) aufliegenden Schicht an der Oberfläche des Halbleiterkörpers (20) aufweist, deren spezifischer
Widerstand höher als der Zentralteil der zweiten Zone (15) ist, derart, daß ein Durchbruch
des pn-Übergangs zwischen der ersten Zone (12) und dem Zentralteil der zweiten Zone (15) erfolgt,
daß der Randteil (20) der zweiten Zone (15) von einer ihn vollständig umgebenden dritten
Zone (21) des Leitungstyps der ersten Zone (12) begrenzt ist, deren Dicke mindestens gleich der
Dicke des Randteils (20) der zweiten Zone (15) ist und deren spezifischer Widerstand kleiner als
der der erten Zone (12) und des Randteils (20) ist, daß die dritte Zone (21) von dem Zentralteil
der zweiten Zone (15) einen Abstand hat, der mindestens gleich der Dicke der Raumladungszone
(25) am pn-übergang zwischen der ersten und der zweiten Zone (12 bzw. 15) bei angelegter
Durchbruchspannung bemessen ist.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß in dem an die Oberfläche
angrenzenden Bereich des Randteils (20) der spezifische Widerstand mit wachsendem Abstand
von der Oberfläche abnimmt.
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der spezifische
Widerstand der dritten Zone (21) mit wachsendem Abstand von der Oberfläche abnimmt.
4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die
zweite Zone (15) aus η-leitendem Silicium, die erste Zone (12) aus p-leitendem Silicium, der
Randteil (20) der zweiten Zone (15) aus schwach η-leitendem Silicium und die dritte Zone (21) aus
stark p-leitendem Silicium bestehen.
5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß zu
seiner Ausbildung als Transistor in die zweite Zone (15) eine vierte Zone (14) eingelassen ist,
die den entgegengesetzten Leitungstyp zu der zweiten Zone (12) hat und zusammen mit dieser
einen weiteren pn-übergang bildet.
6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die
Oberfläche des Halbleiterkörpers mindestens im Bereich der an der Oberfläche liegenden Grenze
des oder der pn-Übergänge mit einem schützenden Isolierüberzug (16) versehen ist.
7. Halbleiterbauelement nach Anspruch 6, dadurch gekennzeichnet, daß der Isolierüberzug
(16) aus Siliciumdioxyd besteht.
8. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, daß zur Bildung des Randteils der zweiten Zone (103, 109) durch in
der ersten Zone (101) induzierte Ladungsträger ein Ladungsträger der den zu induzierenden Ladungsträgern
entgegengesetzten Polarität enthaltender Isolierüberzug (100; 111) auf die Oberfläche
des Halbleiterkörpers aufgebracht wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der spezifische Widerstand der
durch das Aufbringen des Isolierüberzuges (111) gebildeten Oberflächenschicht (110) induzierter
Ladungsträger durch Änderung der Dicke eines Teils des Isolierüberzugs (111) beeinflußt wird
(Fig. 14).
10. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der Ansprüche 1 bis 9,
dadurch gekennzeichnet, daß zur Bildung des Randteils der zweiten Zone (42; 61; 75; 84) eine
Halbleiterschicht (50; 62; 73; 81) auf der Oberfläche des Halbleiterkörpers epitaktisch aufwachsen
gelassen wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet,
daß die Halbleiterschicht (81) epitaktisch auf einen diffundierten Bereich (80) des
Halbleiterkörpers aufgebracht und der Randteil (82) der zweiten Zone (84) während und nach
dem epitaktischen Wachstum durch Rückdiffusion von Dotiermaterial aus dem diffundierten Bereich
(80) in die epitaktische Halbleiterschicht (81) dotiert wird.
12. Verfahren zur Herstellung eines Halbleiterbauelements nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, daß zur Bildung des Randteils (119; 99) der zweiten Zone (93; 129)
eine Oberflächenschicht (92; 99; 139) durch Eindiffusion von Dotiermaterial in die Oberfläche
des Halbleiterkörpers gebildet wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß nach kurzzeitiger Eindiffusion
von Dotiermaterial in die Oberfläche des HaIbleiterkörpers eine Ausdiffusion zur Einstellung
des spezifischen Widerstands der Oberflächenschicht (92) vorgenommen wird.
14. Verfahren nach Anspruch 12, dadurch gekennzeichnet,
daß die Diffusion der Oberflächenschicht (99, 139) nach Bildung der ersten, zweiten
und dritten Zone und nach Aufbringen des Isolierüberzugs (96) auf den Halbleiterkörper
durch den Isolierüberzug (96) hindurch erfolgt.
15. Verfahren nach einem der Ansprüche 9
bis 14, dadurch gekennzeichnet, daß zur Bildung des Zentralteils der zweiten Zone (15), der dritten
Zone (21) und bei Ausbildung des Halbleiterbauelements als Transistor auch zur Bildung der vierten
Zone (14) jeweils entsprechendes Dotiermaterial in die Oberfläche des Halbleiterkörpers eindiffundiert
wird.
Hierzu 3 Blatt Zeichnungen
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US218904A US3226611A (en) | 1962-08-23 | 1962-08-23 | Semiconductor device |
| US265649A US3226613A (en) | 1962-08-23 | 1963-03-18 | High voltage semiconductor device |
| US265736A US3226612A (en) | 1962-08-23 | 1963-03-18 | Semiconductor device and method |
| US321070A US3226614A (en) | 1962-08-23 | 1963-11-04 | High voltage semiconductor device |
| US465012A US3309245A (en) | 1962-08-23 | 1965-06-18 | Method for making a semiconductor device |
| US504813A US3309246A (en) | 1962-08-23 | 1965-10-24 | Method for making a high voltage semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1295093B true DE1295093B (de) | 1969-05-14 |
Family
ID=27559106
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DEM57928A Pending DE1295094B (de) | 1962-08-23 | 1963-08-23 | Halbleiterbauelement |
| DEM58355A Pending DE1295093B (de) | 1962-08-23 | 1963-09-27 | Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps |
| DE6609659U Expired DE6609659U (de) | 1962-08-23 | 1963-09-27 | Halbleiter mit unterbrechungszone gegen kanalbildung. |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DEM57928A Pending DE1295094B (de) | 1962-08-23 | 1963-08-23 | Halbleiterbauelement |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE6609659U Expired DE6609659U (de) | 1962-08-23 | 1963-09-27 | Halbleiter mit unterbrechungszone gegen kanalbildung. |
Country Status (9)
| Country | Link |
|---|---|
| US (6) | US3226611A (de) |
| BE (2) | BE636316A (de) |
| CH (1) | CH439498A (de) |
| DE (3) | DE1295094B (de) |
| DK (2) | DK126811B (de) |
| GB (2) | GB1060303A (de) |
| NL (3) | NL146646B (de) |
| NO (2) | NO115810B (de) |
| SE (2) | SE315660B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3961354A (en) * | 1972-11-17 | 1976-06-01 | Matsushita Electronics Corporation | Mesa type thyristor and its making method |
Families Citing this family (111)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1012519A (en) * | 1962-08-14 | 1965-12-08 | Texas Instruments Inc | Field-effect transistors |
| BE636317A (de) * | 1962-08-23 | 1900-01-01 | ||
| NL297601A (de) * | 1962-09-07 | Rca Corp | ||
| BE639315A (de) * | 1962-10-31 | |||
| US3199756A (en) * | 1963-04-09 | 1965-08-10 | Coroga Company | Package chain assembly and conveying means |
| US3319311A (en) * | 1963-05-24 | 1967-05-16 | Ibm | Semiconductor devices and their fabrication |
| US3472703A (en) * | 1963-06-06 | 1969-10-14 | Hitachi Ltd | Method for producing semiconductor devices |
| NL135876C (de) * | 1963-06-11 | |||
| US3304594A (en) * | 1963-08-15 | 1967-02-21 | Motorola Inc | Method of making integrated circuit by controlled process |
| US3366850A (en) * | 1963-09-10 | 1968-01-30 | Solid State Radiations Inc | P-n junction device with interstitial impurity means to increase the reverse breakdown voltage |
| DE1228343B (de) * | 1963-10-22 | 1966-11-10 | Siemens Ag | Steuerbare Halbleiterdiode mit stellenweise negativer Strom-Spannungs-Kennlinie |
| NL136562C (de) * | 1963-10-24 | |||
| US3313012A (en) * | 1963-11-13 | 1967-04-11 | Texas Instruments Inc | Method for making a pnpn device by diffusing |
| DE1250790B (de) * | 1963-12-13 | 1967-09-28 | N.V. Philips' Gloeilampenfabrieken, Eindhoven (Niederlande) | Verfahren zur Herstellung diffundierter Zonen von Verunreinigungen in einem Halbleiterkörper |
| GB1094068A (en) * | 1963-12-26 | 1967-12-06 | Rca Corp | Semiconductive devices and methods of producing them |
| US3342650A (en) * | 1964-02-10 | 1967-09-19 | Hitachi Ltd | Method of making semiconductor devices by double masking |
| US3860948A (en) * | 1964-02-13 | 1975-01-14 | Hitachi Ltd | Method for manufacturing semiconductor devices having oxide films and the semiconductor devices manufactured thereby |
| US3323956A (en) * | 1964-03-16 | 1967-06-06 | Hughes Aircraft Co | Method of manufacturing semiconductor devices |
| US3341755A (en) * | 1964-03-20 | 1967-09-12 | Westinghouse Electric Corp | Switching transistor structure and method of making the same |
| US3404304A (en) * | 1964-04-30 | 1968-10-01 | Texas Instruments Inc | Semiconductor junction device for generating optical radiation |
| DE1210955B (de) * | 1964-06-09 | 1966-02-17 | Ibm Deutschland | Verfahren zum Maskieren von Kristallen und zum Herstellen von Halbleiterbauelementen |
| US3343049A (en) * | 1964-06-18 | 1967-09-19 | Ibm | Semiconductor devices and passivation thereof |
| US3401448A (en) * | 1964-06-22 | 1968-09-17 | Globe Union Inc | Process for making photosensitive semiconductor devices |
| USB381501I5 (de) * | 1964-07-09 | |||
| US3341749A (en) * | 1964-08-10 | 1967-09-12 | Ass Elect Ind | Four layer semiconductor devices with improved high voltage characteristics |
| CA956038A (en) * | 1964-08-20 | 1974-10-08 | Roy W. Stiegler (Jr.) | Semiconductor devices with field electrodes |
| GB1095412A (de) * | 1964-08-26 | |||
| US3379584A (en) * | 1964-09-04 | 1968-04-23 | Texas Instruments Inc | Semiconductor wafer with at least one epitaxial layer and methods of making same |
| DE1496870A1 (de) * | 1964-10-01 | 1970-01-08 | Hitachi Ltd | Verfahren zur Herstellung einer Halbleiteranordnung |
| US3345216A (en) * | 1964-10-07 | 1967-10-03 | Motorola Inc | Method of controlling channel formation |
| US3341377A (en) * | 1964-10-16 | 1967-09-12 | Fairchild Camera Instr Co | Surface-passivated alloy semiconductor devices and method for producing the same |
| US3328210A (en) * | 1964-10-26 | 1967-06-27 | North American Aviation Inc | Method of treating semiconductor device by ionic bombardment |
| DE1439739B2 (de) * | 1964-11-06 | 1973-11-08 | Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm | Verfahren zum Herstellen einer Halbleiteranordnung |
| US3312577A (en) * | 1964-11-24 | 1967-04-04 | Int Standard Electric Corp | Process for passivating planar semiconductor devices |
| US3305708A (en) * | 1964-11-25 | 1967-02-21 | Rca Corp | Insulated-gate field-effect semiconductor device |
| US3435302A (en) * | 1964-11-26 | 1969-03-25 | Sumitomo Electric Industries | Constant current semiconductor device |
| DE1439478A1 (de) * | 1964-12-01 | 1968-10-31 | Siemens Ag | Flaechentransistor zum Betrieb in Regelschaltungen |
| USB421061I5 (de) * | 1964-12-24 | |||
| BE674294A (de) * | 1964-12-28 | |||
| US3341380A (en) * | 1964-12-28 | 1967-09-12 | Gen Electric | Method of producing semiconductor devices |
| US3338758A (en) * | 1964-12-31 | 1967-08-29 | Fairchild Camera Instr Co | Surface gradient protected high breakdown junctions |
| US3484662A (en) * | 1965-01-15 | 1969-12-16 | North American Rockwell | Thin film transistor on an insulating substrate |
| US3491434A (en) * | 1965-01-28 | 1970-01-27 | Texas Instruments Inc | Junction isolation diffusion |
| GB1028485A (en) * | 1965-02-01 | 1966-05-04 | Standard Telephones Cables Ltd | Semiconductor devices |
| US3268782A (en) * | 1965-02-02 | 1966-08-23 | Int Rectifier Corp | High rate of rise of current-fourlayer device |
| US3383568A (en) * | 1965-02-04 | 1968-05-14 | Texas Instruments Inc | Semiconductor device utilizing glass and oxides as an insulator for hermetically sealing the junctions |
| US3354006A (en) * | 1965-03-01 | 1967-11-21 | Texas Instruments Inc | Method of forming a diode by using a mask and diffusion |
| GB1061506A (en) * | 1965-03-31 | 1967-03-15 | Ibm | Method of forming a semiconductor device and device so made |
| US3325707A (en) * | 1965-04-26 | 1967-06-13 | Rca Corp | Transistor with low collector capacitance and method of making same |
| US3417464A (en) * | 1965-05-21 | 1968-12-24 | Ibm | Method for fabricating insulated-gate field-effect transistors |
| US3411199A (en) * | 1965-05-28 | 1968-11-19 | Rca Corp | Semiconductor device fabrication |
| US3394037A (en) * | 1965-05-28 | 1968-07-23 | Motorola Inc | Method of making a semiconductor device by masking and diffusion |
| US3365629A (en) * | 1965-06-24 | 1968-01-23 | Sprague Electric Co | Chopper amplifier having high breakdown voltage |
| US3434893A (en) * | 1965-06-28 | 1969-03-25 | Honeywell Inc | Semiconductor device with a lateral retrograded pn junction |
| US3402081A (en) * | 1965-06-30 | 1968-09-17 | Ibm | Method for controlling the electrical characteristics of a semiconductor surface and product produced thereby |
| FR1450654A (fr) * | 1965-07-01 | 1966-06-24 | Radiotechnique | Perfectionnements aux dispositifs semi-conducteurs de détection de radiations ionisantes |
| US3397449A (en) * | 1965-07-14 | 1968-08-20 | Hughes Aircraft Co | Making p-nu junction under glass |
| US3440496A (en) * | 1965-07-20 | 1969-04-22 | Hughes Aircraft Co | Surface-protected semiconductor devices and methods of manufacturing |
| US3391287A (en) * | 1965-07-30 | 1968-07-02 | Westinghouse Electric Corp | Guard junctions for p-nu junction semiconductor devices |
| US3473093A (en) * | 1965-08-18 | 1969-10-14 | Ibm | Semiconductor device having compensated barrier zones between n-p junctions |
| US3418181A (en) * | 1965-10-20 | 1968-12-24 | Motorola Inc | Method of forming a semiconductor by masking and diffusing |
| US3426422A (en) * | 1965-10-23 | 1969-02-11 | Fairchild Camera Instr Co | Method of making stable semiconductor devices |
| DE1544273A1 (de) * | 1965-12-13 | 1969-09-04 | Siemens Ag | Verfahren zum Eindiffundieren von aus der Gasphase dargebotenem Dotierungsmaterial in einen Halbleitergrundkristall |
| US3503813A (en) * | 1965-12-15 | 1970-03-31 | Hitachi Ltd | Method of making a semiconductor device |
| US3508125A (en) * | 1966-01-06 | 1970-04-21 | Texas Instruments Inc | Microwave mixer diode comprising a schottky barrier junction |
| USB534135I5 (de) * | 1966-03-14 | |||
| US3490964A (en) * | 1966-04-29 | 1970-01-20 | Texas Instruments Inc | Process of forming semiconductor devices by masking and diffusion |
| US3457125A (en) * | 1966-06-21 | 1969-07-22 | Union Carbide Corp | Passivation of semiconductor devices |
| US3476619A (en) * | 1966-09-13 | 1969-11-04 | Motorola Inc | Semiconductor device stabilization |
| US3506890A (en) * | 1966-10-31 | 1970-04-14 | Hitachi Ltd | Field effect semiconductor device having channel stopping means |
| US3497407A (en) * | 1966-12-28 | 1970-02-24 | Ibm | Etching of semiconductor coatings of sio2 |
| GB1140822A (en) * | 1967-01-26 | 1969-01-22 | Westinghouse Brake & Signal | Semi-conductor elements |
| US3632433A (en) * | 1967-03-29 | 1972-01-04 | Hitachi Ltd | Method for producing a semiconductor device |
| US3510735A (en) * | 1967-04-13 | 1970-05-05 | Scient Data Systems Inc | Transistor with integral pinch resistor |
| DE1644003A1 (de) * | 1967-04-20 | 1970-09-24 | Siemens Ag | Verfahren zum Dotieren von Halbleiterkristallen |
| US3532945A (en) * | 1967-08-30 | 1970-10-06 | Fairchild Camera Instr Co | Semiconductor devices having a low capacitance junction |
| US3510728A (en) * | 1967-09-08 | 1970-05-05 | Motorola Inc | Isolation of multiple layer metal circuits with low temperature phosphorus silicates |
| US3959810A (en) * | 1967-10-02 | 1976-05-25 | Hitachi, Ltd. | Method for manufacturing a semiconductor device and the same |
| US3515956A (en) * | 1967-10-16 | 1970-06-02 | Ion Physics Corp | High-voltage semiconductor device having a guard ring containing substitutionally active ions in interstitial positions |
| US3518750A (en) * | 1968-10-02 | 1970-07-07 | Nat Semiconductor Corp | Method of manufacturing a misfet |
| US3923562A (en) * | 1968-10-07 | 1975-12-02 | Ibm | Process for producing monolithic circuits |
| US3617398A (en) * | 1968-10-22 | 1971-11-02 | Ibm | A process for fabricating semiconductor devices having compensated barrier zones between np-junctions |
| US3519897A (en) * | 1968-10-31 | 1970-07-07 | Nat Semiconductor Corp | Semiconductor surface inversion protection |
| NL161923C (nl) * | 1969-04-18 | 1980-03-17 | Philips Nv | Halfgeleiderinrichting. |
| NL165005C (nl) * | 1969-06-26 | 1981-02-16 | Philips Nv | Halfgeleiderinrichting bevattende veldeffecttransistors met geisoleerde stuurelektrode en werkwijze voor het vervaardigen van de halfgeleiderinrichting. |
| US3582725A (en) * | 1969-08-21 | 1971-06-01 | Nippon Electric Co | Semiconductor integrated circuit device and the method of manufacturing the same |
| US3657612A (en) * | 1970-04-20 | 1972-04-18 | Ibm | Inverse transistor with high current gain |
| FR2108781B1 (de) * | 1970-10-05 | 1974-10-31 | Radiotechnique Compelec | |
| US3719535A (en) * | 1970-12-21 | 1973-03-06 | Motorola Inc | Hyperfine geometry devices and method for their fabrication |
| US3776786A (en) * | 1971-03-18 | 1973-12-04 | Motorola Inc | Method of producing high speed transistors and resistors simultaneously |
| US3842490A (en) * | 1971-04-21 | 1974-10-22 | Signetics Corp | Semiconductor structure with sloped side walls and method |
| US3772575A (en) * | 1971-04-28 | 1973-11-13 | Rca Corp | High heat dissipation solder-reflow flip chip transistor |
| US3677280A (en) * | 1971-06-21 | 1972-07-18 | Fairchild Camera Instr Co | Optimum high gain-bandwidth phototransistor structure |
| DE2241600A1 (de) * | 1971-08-26 | 1973-03-01 | Dionics Inc | Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung |
| NL161301C (nl) * | 1972-12-29 | 1980-01-15 | Philips Nv | Halfgeleiderinrichting en werkwijze voor de vervaar- diging daarvan. |
| US3895392A (en) * | 1973-04-05 | 1975-07-15 | Signetics Corp | Bipolar transistor structure having ion implanted region and method |
| CA1025034A (en) * | 1973-06-01 | 1978-01-24 | Herman Statz | Semiconductor devices with isolation between adjacent regions and method of manufacture |
| US3986752A (en) * | 1974-04-11 | 1976-10-19 | E. I. Du Pont De Nemours And Company | Resilient center bearing assembly |
| GB1499845A (en) * | 1975-03-26 | 1978-02-01 | Mullard Ltd | Thyristors |
| JPS5211872A (en) * | 1975-07-18 | 1977-01-29 | Toshiba Corp | Semiconductor device |
| US4124863A (en) * | 1977-04-12 | 1978-11-07 | Harris Corporation | Positively biased substrate IC with thermal oxide guard ring |
| US4105476A (en) * | 1977-05-02 | 1978-08-08 | Solitron Devices, Inc. | Method of manufacturing semiconductors |
| US4225874A (en) * | 1978-03-09 | 1980-09-30 | Rca Corporation | Semiconductor device having integrated diode |
| JPS55123157A (en) * | 1979-03-16 | 1980-09-22 | Oki Electric Ind Co Ltd | High-stability ion-injected resistor |
| JPS5627935A (en) * | 1979-08-15 | 1981-03-18 | Toshiba Corp | Semiconductor device |
| US4412242A (en) * | 1980-11-17 | 1983-10-25 | International Rectifier Corporation | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions |
| US4757363A (en) * | 1984-09-14 | 1988-07-12 | Harris Corporation | ESD protection network for IGFET circuits with SCR prevention guard rings |
| US8324713B2 (en) * | 2005-10-31 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Profile design for lateral-vertical bipolar junction transistor |
| TW201330282A (zh) * | 2012-01-09 | 2013-07-16 | 隆達電子股份有限公司 | 齊納二極體結構及其製造方法 |
| US10211326B2 (en) * | 2016-03-31 | 2019-02-19 | Stmicroelectronics (Tours) Sas | Vertical power component |
| FR3049770B1 (fr) * | 2016-03-31 | 2018-07-27 | Stmicroelectronics (Tours) Sas | Composant de puissance vertical |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT214485B (de) * | 1958-09-30 | 1961-04-10 | Siemens Ag | Verfahren zur Herstellung von pn-Übergängen in einem Grundkörper aus vorwiegend einkristallinem Halbleitermaterial |
| DE1105069B (de) * | 1959-04-25 | 1961-04-20 | Siemens Ag | AEtzverfahren eines pn-UEberganges bei der Herstellung einer Halbleiteranordnung |
| DE1133039B (de) | 1960-05-10 | 1962-07-12 | Siemens Ag | Verfahren zum Herstellen eines Halbleiterbauelementes mit einem im wesentlichen einkristallinen und mehrere Zonen abwechselnden Leitfaehigkeitstyp enthaltenden Halbleiterkoerper |
| FR1337348A (fr) * | 1961-09-08 | 1963-09-13 | Pacific Semiconductors | Transistors de couplage |
Family Cites Families (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA667423A (en) * | 1963-07-23 | Northern Electric Company Limited | Semiconductor device and method of manufacture | |
| US2462218A (en) * | 1945-04-17 | 1949-02-22 | Bell Telephone Labor Inc | Electrical translator and method of making it |
| US2666814A (en) * | 1949-04-27 | 1954-01-19 | Bell Telephone Labor Inc | Semiconductor translating device |
| US2703296A (en) * | 1950-06-20 | 1955-03-01 | Bell Telephone Labor Inc | Method of producing a semiconductor element |
| US2748325A (en) * | 1953-04-16 | 1956-05-29 | Rca Corp | Semi-conductor devices and methods for treating same |
| US2816847A (en) * | 1953-11-18 | 1957-12-17 | Bell Telephone Labor Inc | Method of fabricating semiconductor signal translating devices |
| BE534505A (de) * | 1953-12-30 | |||
| US2743200A (en) * | 1954-05-27 | 1956-04-24 | Bell Telephone Labor Inc | Method of forming junctions in silicon |
| NL97896C (de) * | 1955-02-18 | |||
| NL251064A (de) * | 1955-11-04 | |||
| US3091701A (en) * | 1956-03-26 | 1963-05-28 | Raytheon Co | High frequency response transistors |
| US2819990A (en) * | 1956-04-26 | 1958-01-14 | Bell Telephone Labor Inc | Treatment of semiconductive bodies |
| US3024160A (en) * | 1956-08-31 | 1962-03-06 | Process Methods Corp | Paper, particularly printing paper, and method of making same |
| US2954307A (en) * | 1957-03-18 | 1960-09-27 | Shockley William | Grain boundary semiconductor device and method |
| US3007090A (en) * | 1957-09-04 | 1961-10-31 | Ibm | Back resistance control for junction semiconductor devices |
| DE1243278B (de) * | 1958-03-27 | 1967-06-29 | Siemens Ag | npn- bzw. pnp-Leistungstransistor aus Silizium |
| US2899344A (en) * | 1958-04-30 | 1959-08-11 | Rinse in | |
| NL111773C (de) * | 1958-08-07 | |||
| US3099591A (en) * | 1958-12-15 | 1963-07-30 | Shockley William | Semiconductive device |
| US2997604A (en) * | 1959-01-14 | 1961-08-22 | Shockley William | Semiconductive device and method of operating same |
| US2967793A (en) * | 1959-02-24 | 1961-01-10 | Westinghouse Electric Corp | Semiconductor devices with bi-polar injection characteristics |
| US3097308A (en) * | 1959-03-09 | 1963-07-09 | Rca Corp | Semiconductor device with surface electrode producing electrostatic field and circuits therefor |
| US3140438A (en) * | 1959-05-08 | 1964-07-07 | Clevite Corp | Voltage regulating semiconductor device |
| NL251527A (de) * | 1959-05-12 | |||
| US2953486A (en) * | 1959-06-01 | 1960-09-20 | Bell Telephone Labor Inc | Junction formation by thermal oxidation of semiconductive material |
| DE1414438B2 (de) * | 1959-11-13 | 1970-04-23 | ||
| FR1279484A (fr) * | 1959-11-13 | 1961-12-22 | Siemens Ag | Dispositif semi-conducteur à monocristal |
| US3114864A (en) * | 1960-02-08 | 1963-12-17 | Fairchild Camera Instr Co | Semiconductor with multi-regions of one conductivity-type and a common region of opposite conductivity-type forming district tunneldiode junctions |
| US3085033A (en) * | 1960-03-08 | 1963-04-09 | Bell Telephone Labor Inc | Fabrication of semiconductor devices |
| NL265382A (de) * | 1960-03-08 | |||
| NL127213C (de) * | 1960-06-10 | |||
| US3158788A (en) * | 1960-08-15 | 1964-11-24 | Fairchild Camera Instr Co | Solid-state circuitry having discrete regions of semi-conductor material isolated by an insulating material |
| NL267831A (de) * | 1960-08-17 | |||
| US3117229A (en) * | 1960-10-03 | 1964-01-07 | Solid State Radiations Inc | Solid state radiation detector with separate ohmic contacts to reduce leakage current |
| US3183129A (en) * | 1960-10-14 | 1965-05-11 | Fairchild Camera Instr Co | Method of forming a semiconductor |
| NL125803C (de) * | 1961-01-16 | |||
| FR1288168A (fr) * | 1961-02-08 | 1962-03-24 | Perfectionnements aux transistors à charges d'espace mitoyennes | |
| DE1138481C2 (de) * | 1961-06-09 | 1963-05-22 | Siemens Ag | Verfahren zur Herstellung von Halbleiteranordnungen durch einkristalline Abscheidung von Halbleitermaterial aus der Gasphase |
| US3197681A (en) * | 1961-09-29 | 1965-07-27 | Texas Instruments Inc | Semiconductor devices with heavily doped region to prevent surface inversion |
| US3183128A (en) * | 1962-06-11 | 1965-05-11 | Fairchild Camera Instr Co | Method of making field-effect transistors |
| BE636317A (de) * | 1962-08-23 | 1900-01-01 |
-
0
- BE BE636317D patent/BE636317A/xx unknown
- NL NL297002D patent/NL297002A/xx unknown
- BE BE636316D patent/BE636316A/xx unknown
- NL NL302804D patent/NL302804A/xx unknown
-
1962
- 1962-08-23 US US218904A patent/US3226611A/en not_active Expired - Lifetime
-
1963
- 1963-03-18 US US265649A patent/US3226613A/en not_active Expired - Lifetime
- 1963-03-18 US US265736A patent/US3226612A/en not_active Expired - Lifetime
- 1963-08-06 GB GB31031/63A patent/GB1060303A/en not_active Expired
- 1963-08-06 GB GB31030/63A patent/GB1059739A/en not_active Expired
- 1963-08-08 NO NO149672A patent/NO115810B/no unknown
- 1963-08-08 NO NO149673A patent/NO119489B/no unknown
- 1963-08-19 SE SE9043/63A patent/SE315660B/xx unknown
- 1963-08-21 DK DK399263AA patent/DK126811B/da unknown
- 1963-08-21 DK DK399163AA patent/DK128388B/da unknown
- 1963-08-22 NL NL63297002A patent/NL146646B/xx not_active IP Right Cessation
- 1963-08-23 DE DEM57928A patent/DE1295094B/de active Pending
- 1963-09-03 SE SE09596/63A patent/SE338619B/xx unknown
- 1963-09-27 DE DEM58355A patent/DE1295093B/de active Pending
- 1963-09-27 DE DE6609659U patent/DE6609659U/de not_active Expired
- 1963-11-04 US US321070A patent/US3226614A/en not_active Expired - Lifetime
-
1964
- 1964-11-03 CH CH1422564A patent/CH439498A/fr unknown
-
1965
- 1965-06-18 US US465012A patent/US3309245A/en not_active Expired - Lifetime
- 1965-10-24 US US504813A patent/US3309246A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT214485B (de) * | 1958-09-30 | 1961-04-10 | Siemens Ag | Verfahren zur Herstellung von pn-Übergängen in einem Grundkörper aus vorwiegend einkristallinem Halbleitermaterial |
| DE1105069B (de) * | 1959-04-25 | 1961-04-20 | Siemens Ag | AEtzverfahren eines pn-UEberganges bei der Herstellung einer Halbleiteranordnung |
| DE1133039B (de) | 1960-05-10 | 1962-07-12 | Siemens Ag | Verfahren zum Herstellen eines Halbleiterbauelementes mit einem im wesentlichen einkristallinen und mehrere Zonen abwechselnden Leitfaehigkeitstyp enthaltenden Halbleiterkoerper |
| FR1337348A (fr) * | 1961-09-08 | 1963-09-13 | Pacific Semiconductors | Transistors de couplage |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3961354A (en) * | 1972-11-17 | 1976-06-01 | Matsushita Electronics Corporation | Mesa type thyristor and its making method |
Also Published As
| Publication number | Publication date |
|---|---|
| CH439498A (fr) | 1967-07-15 |
| BE636316A (de) | 1900-01-01 |
| GB1059739A (en) | 1967-02-22 |
| DK128388B (da) | 1974-04-22 |
| US3309246A (en) | 1967-03-14 |
| GB1060303A (en) | 1967-03-01 |
| DK126811B (da) | 1973-08-20 |
| US3226614A (en) | 1965-12-28 |
| NO115810B (de) | 1968-12-09 |
| NO119489B (de) | 1970-05-25 |
| SE338619B (de) | 1971-09-13 |
| DE1295094B (de) | 1969-05-14 |
| NL146646B (nl) | 1975-07-15 |
| US3226612A (en) | 1965-12-28 |
| US3226613A (en) | 1965-12-28 |
| DE6609659U (de) | 1972-08-24 |
| NL302804A (de) | 1900-01-01 |
| US3226611A (en) | 1965-12-28 |
| SE315660B (de) | 1969-10-06 |
| US3309245A (en) | 1967-03-14 |
| BE636317A (de) | 1900-01-01 |
| NL297002A (de) | 1900-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1295093B (de) | Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps | |
| DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
| DE1764464C3 (de) | Verfahren zur Herstellung eines lateralen Transistors | |
| DE1292256B (de) | Drift-Transistor und Diffusionsverfahren zu seiner Herstellung | |
| DE1073111B (de) | Verfahren zur Herstellung eines Flachentransistors mit einer Oberflachenschicht erhöhter Storstellenkonzentration an den freien Stellen zwischen den Elektroden an einem einkristallmen Halbleiterkörper | |
| DE1926884A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE1489031B1 (de) | Transistor mit einem scheibenfoermigen Halbleiterkoerper und Verfahren zu seiner Herstellung | |
| DE3048816A1 (de) | Durchbruch-referenzdiode | |
| DE2109352C2 (de) | Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements | |
| DE1514855C3 (de) | Halbleitervorrichtung | |
| DE1259469B (de) | Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen | |
| DE1282796B (de) | Integrierte Halbleiteranordnungen und Verfahren zum Herstellen derselben | |
| DE1764570B2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren | |
| DE1816436A1 (de) | Halbleiterbauelement | |
| DE1297762B (de) | Sperrschicht-Feldeffekttransistor | |
| DE2364753A1 (de) | Halbleitervorrichtung | |
| DE1439758B2 (de) | Verfahren zur herstellung von transistoren | |
| DE1764829B1 (de) | Planartransistor mit einem scheibenfoermigen halbleiter koerper | |
| DE2616925C2 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE2547303A1 (de) | Halbleiterbauelement | |
| DE2321426C3 (de) | Bipolarer Dünnschicht-Transistor | |
| DE1090330B (de) | Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen | |
| DE1489031C (de) | Transistor mit einem scheibenförmigen Halbleiterkörper und Verfahren zu seiner Herstellung | |
| DE19520182C2 (de) | Bipolartransistor vom pnp-Typ | |
| DE1965051C2 (de) | Halbleiterbauelement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E77 | Valid patent as to the heymanns-index 1977 |