DE1294469B

DE1294469B - Circuit arrangement for an electronic Mod-10 counter made up of bistable multivibrators with four condition inputs

Info

Publication number: DE1294469B
Application number: DE1966P0040893
Authority: DE
Inventors: Klaus Dipl-Ing Lagemann
Original assignee: Philips Patentverwaltung GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1966-11-29
Filing date: 1966-11-29
Publication date: 1969-05-08

Description

In der digitalen Datenverarbeitung werden oft Zähler benötigt, die sich auf verschiedene Weise realisieren lassen. Weit verbreitet ist die Verwendung von Halbleitern, wobei die Zähler bevorzugt aus Funktionsbausteinen, nämlich bistabilen Kippstufen und logisch wirkenden Verknüpfungsgliedern zusammengesetzt werden.In digital data processing, counters are often required that can be implemented in different ways. Its use is widespread of semiconductors, the counters preferably made of functional modules, namely bistable ones Flip-flops and logically acting logic elements are put together.

Besonders in der integrierten Schaltungstechnik werden nun die Kosten für einen solchen Zähler im wesentlichen nicht mehr durch die Summe der Einzelelemente, wie Transistoren, Dioden, Widerstände oder Kapazitäten, sondern durch die Anzahl der verwendeten Funktionsbausteine, also der bistabilen Kippstufen und der Verknüpfungsglieder gegeben. Bekanntlich existiert eine Reihe verschiedener Typen von bistabilen Kippstufen mit unterschiedlich günstigen logischen Eigenschaften. Durch eine bestimmte Zählaufgabe wird nun im allgemeinen die Anzahl der bistabilen Kippstufen festgelegt, jedoch aber nicht deren Typ. Durch die Wahl des Typs läßt sich die Anzahl der bei dieser Zählaufgabe notwendigen Verknüpfungsglieder beeinflussen. Man wird daher für Zähler denjenigen Typ einer bistabilen Kippstufe heranziehen, der es gestattet, möglichst viele verschiedene Zählaufgaben mit jeweils möglichst wenigen Verknüpfungsgliedern zu realisieren. Ein Typ mit solchen Eigenschaften ist das auch schon vorgeschlagene sogenannte JK-DV-Flip-Flop mit vier Bedingungseingängen, das folgende Wahrheitswerttafel aufweist: Zeile Y" D" J" K" Q"+i Qn 0..:...... 0 0 0 0 I......... 0 0 0 1 Q- Qn 2 ......... 0 0 1 0 3......... 0 0 1 1 Qn Qn 4......... 0 1 0 0 Qn 5......... 0 1 0 1 6......... 0 1 1 0 Q Qn 7......... 0 I 1 1 8......... 1 0 0 0 0 9......... I 0 0 1 0 10......... I 0 I 0 0 11......... 1 0 I 1 0 Qn 12......... I I 0 0 13......... 1 1 0 1 0 14......... 1 1 1 0 1 IS......... I 1 1 1 #7 An die vier Bedingungseingänge J, K, D, V eines solchen Flip-Flops, das z B. aus einem kreuzgekoppelten Hauptspeicher, Zwischenverbindungsgliedern und einem kreuzgekoppelten Zwischenspeicher aus NAND-Gliedern aufgebaut sein kann, können alle entsprechenden Permutationen von 0- und 1-Signalen gegeben werden, und jede Permutation bedingt eine von den vier möglichen Verhaltensweisen der Kippstufe, nämlich: keine Änderung des Zustandes, immer Zurückführung auf Zustand 0 oder Beibehaltung dieses Zustandes, immer Zurückführung auf Zustand 1 oder Beibehaltung dieses Zustandes, immer Änderung von 0 auf 1 bzw.1 auf 0, je nachdem, welcher Zustand vorgelegen hatte. Bei Anlegung von 1-Signal an den V- und D-Eingang der Kippstufe arbeitet diese Kippstufe wie ein normales JK-Flip-Flop, wenn an die JK-Eingänge die jeweiligen Kombinationen von 0- und 1-Signalen gelegt werden.Especially in integrated circuit technology, the costs for such a counter are no longer given by the sum of the individual elements, such as transistors, diodes, resistors or capacitors, but by the number of functional modules used, i.e. the bistable multivibrators and the logic elements. As is known, there are a number of different types of bistable flip-flops with logical properties of different advantages. A specific counting task now generally defines the number of bistable flip-flops, but not their type. By choosing the type, the number of logic elements required for this counting task can be influenced. The type of bistable multivibrator that allows the implementation of as many different counting tasks as possible, each with as few logic elements as possible, will therefore be used for counters. One type with such properties is the so-called JK-DV flip-flop, which has already been proposed, with four condition inputs, which has the following table of truth values: Row Y "D" J "K" Q "+ i Qn 0 ..: ...... 0 0 0 0 I ......... 0 0 0 1 Q- Qn 2 ......... 0 0 1 0 3 ......... 0 0 1 1 Qn Qn 4 ......... 0 1 0 0 Qn 5 ......... 0 1 0 1 6 ......... 0 1 1 0 Q Qn 7 ......... 0 I 1 1 8 ......... 1 0 0 0 0 9 ......... I 0 0 1 0 10 ......... I 0 I 0 0 11 ......... 1 0 I 1 0 Qn 12 ......... II 0 0 13 ......... 1 1 0 1 0 14 ......... 1 1 1 0 1 IS ......... I 1 1 1 # 7 All corresponding permutations of 0 and 1 signals can be connected to the four condition inputs J, K, D, V of such a flip-flop, which can be composed, for example, of a cross-coupled main memory, intermediate connecting elements and a cross-coupled intermediate memory of NAND elements are given, and each permutation requires one of the four possible behaviors of the flip-flop, namely: no change of the state, always return to state 0 or retention of this state, always return to state 1 or retention of this state, always change from 0 to 1 or .1 to 0, depending on the status. If a 1-signal is applied to the V and D inputs of the flip-flop, this flip-flop works like a normal JK flip-flop if the respective combinations of 0 and 1 signals are applied to the JK inputs.

Die Erfindung bezieht sich nun auf eine Schaltungsanordnung für einen elektronischen Impulszä hier mit festgelegtem Zählumfang aus über logisch wirkende Verknüpfungsglieder verbindbaren bistabilen Kippstufen mit Bedingungseingängen und gemeinsam von einer Zähltaktquelle angesteuerten Taktimpulseingängen, und sie ist dadurch gekennzeichnet, daß als Kippstufen Flip-Flops mit je vier für die Aufnahme aller entsprechenden Permutationen von 0- und 1-Signalen eingerichteten Bedingungseingängen (J, K, D, V) vorgesehen sind, von denen entsprechend einem vorbestimmten Zählkode, z. B. Tetradenkode, ausgewählte Ausgänge mit ausgewählten Bedingungseingängen verbunden sind, und deren nicht verbundene Bedingungseingänge einen festen logischen Wert 0 bzw. 1 erhalten.The invention relates to a circuit arrangement for an electronic pulse counter here with a fixed scope of counting consisting of bistable flip-flops with condition inputs that can be connected via logic gates and clock pulse inputs controlled by a counting clock source the inclusion of all corresponding permutations of 0 and 1 signals set up condition inputs (J, K, D, V) are provided, of which according to a predetermined counting code, z. B. Tetradenkode, selected outputs are connected to selected condition inputs, and the non-connected condition inputs receive a fixed logic value 0 or 1.

Wenn man nicht die als JK-DV-Flip-Flops bezeichneten bistabilen Kippstufen benutzt, sondern lediglich die bekannten und weit verbreiteten JK-Flip-Flops (vgl. M. P h i s t e r, Logical Design in Digital Computers, April 63, New York, S. 121 bis 132), benötigt man außer den jeweils vier bistabilen Kippstufen, z. B. für den 8-4-2-1-Kodezähler drei Verknüpfungsglieder, fier den 5-4-2-1-Kodezähler ein Verknüpfungsglied, für den Zähler im unsymmetrischen 2-4-2-1-Kode vier Verknüpfungsglieder und für den Excess-3- oder Aiken-Kodezähler ebenfalls vier Verknüpfungsglieder, also insbesondere bei Zählern, die mit den üblichen Kodes arbeiten, einen erhöhten Aufwand. Durch die Erfindung verringert sich jedoch die Anzahl der notwendigen Verknüpfungsglieder.If you don't use the bistable multivibrators known as JK-DV flip-flops used, but only the well-known and widespread JK flip-flops (cf. M. P h i s t e r, Logical Design in Digital Computers, April 63, New York, p. 121 to 132), you need the four bistable flip-flops, e.g. B. for the 8-4-2-1 code counter three logic elements, for the 5-4-2-1 code counter one logic element, four logic elements for the counter in the asymmetrical 2-4-2-1 code and for the excess 3 or Aiken code counter also has four logic elements, i.e. in particular for meters that work with the usual codes, an increased effort. By however, the invention reduces the number of logic elements required.

Die interne Struktur eines JK-D V-Flip-Fiops basiert z. B. auf der Verwendung von NAND-Gattern, von denen, wie F i g. 5 zeigt, zwei Gatter (G5, GJ einen kreuzgekoppelten Hauptspeicher und zwei Gatter (G9, G,o) einen kreuzgekoppelten Zwischenspeicher bilden und Zwischenverbindungsglieder (G,, G.) vorgesehen sind. Von den weiteren Gattern invertiert das erste Gatter (G1) den Signaleingang K, während das zweite Gatter (G2) Signale vom ersten Gatter (G1) und vom zweiten Bedingungseingang (D) aufnimmt. Das dritte Gatter (G3) wird mit Signalen vom Taktimpulseingang (CP), vom ersten Bedingungseingang (V), vom zweiten Bedingungseingang (D); vom dritten Bedingungseingang (J) sowie vom Nebenausgang (@f) angesteuert, und das vierte Gatter (G4) erhält Signale vom Taktimpulseingang (CP), vom ersten Bedingungseingang (V), vom Ausgang des zweiten Gatters (G2) und vom Hauptausgang (Q).The internal structure of a JK-D V-Flip-Fiop is based e.g. B. on the use of NAND gates, of which, as F i g. 5 shows that two gates (G5, GJ form a cross-coupled main memory and two gates (G9, G, o) form a cross-coupled intermediate memory and intermediate connecting elements (G 1, G) are provided. Of the further gates, the first gate (G1) inverts the Signal input K, while the second gate (G2) receives signals from the first gate (G1) and the second condition input (D). The third gate (G3) receives signals from the clock pulse input (CP), from the first condition input (V), from the second Condition input (D); controlled by the third condition input (J) and the secondary output (@f), and the fourth gate (G4) receives signals from the clock pulse input (CP), from the first condition input (V), from the output of the second gate (G2) and from the main exit (Q).

An Hand der Zeichnung werden Ausführungsbeispiele der Erfindung beschrieben. Es zeigt F i g. 1 ein Ausführungsbeispiel einer JK-DV-Kippstufe, F i g. 2 einen Mod-10-Zähler im 8-4-2-1-Kode, F i g. 3 einen Mod-10-Zähler im 5-4-2-1-Kode, F i g. 4 einen Mod-10-Zähler im unsymmetrischen 2-4-2-1-Kode, F i g. 5 einen Mod-10-Zähler im Excess-3-Kode, F i g. 6 einen Mod-I 1-Zähler im 8-4-2-1-Kode, F i g. 7 einen Mod-24-Zähler im 16-8-4-2-1-Kode. Alle Zähler arbeiten synchron, d. h. die Taktimpulseingänge CP aller bistabilen Kippstufen FF" -. . . FFd werden gemeinsam von einer Zähltaktquelle angesteuert: Diese Betriebsart zeichnet sich gegenüber asynchronen Schaltungen durch größere Störsicherheit, höhere Zählfrequenz und übersichtlichere Schaltvorgänge aus.Exemplary embodiments of the invention are described with reference to the drawing. It shows F i g. 1 shows an exemplary embodiment of a JK-DV flip-flop, FIG. 2 a Mod-10 counter in the 8-4-2-1 code, FIG. 3 a Mod-10 counter in 5-4-2-1 code, FIG. 4 shows a Mod-10 counter in the unbalanced 2-4-2-1 code, FIG. 5 shows a Mod 10 counter in excess 3 code, FIG. 6 shows a Mod-I 1 counter in the 8-4-2-1 code, FIG. 7 a Mod-24 counter in 16-8-4-2-1 code. All counters operate synchronously, that is, the clock pulse input CP of all the bistable multivibrators FF "- FFd are driven jointly by a Zähltaktquelle:... This mode is distinguished from asynchronous circuits by greater noise immunity, higher counting rate and clearer from switching operations.

Gleichartig beschriftete Ausgänge und Eingänge der Kippstufen FF". .. FFd und der Verknüpfungsglieder sind miteinander verbunden zu denken, wobei die Ausgänge und Eingänge, mit den. entsprechenden Pfeilen versehen sind.Identically labeled outputs and inputs of the flip-flops FF " ... FFd and the logic elements are to be thought of as connected to one another, the outputs and inputs being provided with the corresponding arrows.

F i g. 2 zeigt den bekannten Mod-10-Zähler im 8-4-2-1-Kode, dessen zehn Zählerstellungen. durch folgende Kodetabellen gegeben sind: Dezimal a b c d 0 0 0 0 1 0 0 0 1 - 2 0 0 1 0 3 0 0 1 I 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 Dieser Zähler benötigt außer den vier bistabilen Kippstufen mit den Bedingungseingängen J, K, D, V keine zusätzlichen Verknüpfungsglieder.F i g. 2 shows the known Mod-10 counter in the 8-4-2-1 code, its ten counter positions. are given by the following code tables: Decimal abcd 0 0 0 0 1 0 0 0 1 - 2 0 0 1 0 3 0 0 1 I. 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 Apart from the four bistable multivibrators with the condition inputs J, K, D, V, this counter does not require any additional logic elements.

Die Eingänge (J, D, V, K) der Kippstufe FF" und der Eingang (K) der Kippstufen (FF, und FF") erhalten den festen logischen Wert »1«, und die Eingänge (D) und (V) der Kippstufen (FF, und FF,) sowie der Eingang (V) der Kippstufe (FF") sind mit dem Ausgang (d) der Kippstufe (FFd) verbunden; außerdem sind die Eingänge (J) und (K) der Kippstufe (FFb) sowie der Eingang (J) der Kippstufe (FF") mit dem Ausgang (c) der Kippstufe (FF,) verbunden, und schließlich bestehen Verbindungen zwischen dem Eingang (D) der Kippstufe (FF.) und dem Ausgang (b) der Kippstufe (FFb) sowie zwischen dem Eingang (J) der Kippstufe (FF,) und dem Ausgang (ä) der Kippstufe (FF").The inputs (J, D, V, K) of the flip-flop FF "and the input (K) of the flip-flops (FF, and FF") receive the fixed logic value "1", and the inputs (D) and (V) of the Flip-flops (FF, and FF,) and the input (V) of the flip-flop (FF ") are connected to the output (d) of the flip-flop (FFd); in addition, the inputs (J) and (K) of the flip-flop (FFb) and the input (J) of the flip-flop (FF ") connected to the output (c) of the flip-flop (FF,), and finally there are connections between the input (D) of the flip-flop (FF.) and the output (b) of the flip-flop (FFb) and between the input (J) of the flip-flop (FF,) and the output (ä) of the flip-flop (FF ").

Die Ansteuerung der Eingänge J, D, V und K durch die Ausgänge ist gerade derart gewählt, daß durch das Eintreffen der Taktimpulse die zehn Zählerstellungen in der durch die Kodetabelle gegebenen Reihenfolge durchlaufen werden.The control of the inputs J, D, V and K by the outputs is selected in such a way that when the clock pulses arrive, the ten counter positions are run through in the order given by the code table.

F i g. 3 zeigt einen Zähler im 5-4-2-1-Kode mit folgender Kodetabelle: Dezimal a b c d 55 Dezimal a b c d 0 0 0 0 0 0 . 0 0 0 0 1 ' 0 0 0 1 1 0 0 0 1 2 0 0 1 0 60 2 0 0 1 0 3 0 0 1 1 3 0 0 1 1 4 0 1 `@ 0 0 4 0 t 0 0 5 1 0 0 0 5 0 1 0 1 6 i 0 0 1 6 0 t 1 0 7 1 0 1 0 65 7 0 1 I 1 8 1 0 1 1 : 8 l 1 I 0 9 1 1 0 0 9 1 1 1 1 Um diese den zehn Zählerstellungen zugeordneten Flip-Flop-Kombinationen zu durchlaufen"kann.m@n die Eingänge J, D, V, K jeder bistabilen Kippstufe hierbei auf zwei Arten ansteuern. Die etwasjynubefsichtlichere Art ist jeweils in Klammern ,gesett@t ;Lli@ fehlende Kennzeichnung ,am Eingang K. des, flp-Flops FFb besagt, daß hier jedes beliebige Signal, insbesondere beliebig der feste Wert »0« oder. »1« zulässig ist.F i g. 3 shows a counter in 5-4-2-1 code with the following code table: Decimal abcd 55 decimal abcd 0 0 0 0 0 0 . 0 0 0 0 1 ' 0 0 0 1 1 0 0 0 1 2 0 0 1 0 60 2 0 0 1 0 3 0 0 1 1 3 0 0 1 1 4 0 1 `@ 0 0 4 0 t 0 0 5 1 0 0 0 5 0 1 0 1 6 i 0 0 1 6 0 t 1 0 7 1 0 1 0 6 5 7 0 1 I 1 8 1 0 1 1: 8 l 1 I 0 9 1 1 0 0 9 1 1 1 1 In order to run through these flip-flop combinations assigned to the ten counter positions, m@n can control the inputs J, D, V, K of each bistable multivibrator in two ways @ Missing identification at input K. of the flp-flop FFb means that any signal, in particular any fixed value "0" or "1", is permitted here.

Die Eingänge(P) , und. (V) der,Kippstufe fFd erhalten, den festen Wert »1 «, und, die Eingänge (J) und (IC) sind mit dem Ausgang (b) der Kippstufe (FFb) verbünden, ,ferner sind die-Eingänge der Kippstufe (FF,) derart steuerbar,,daß,die.ingänge(D) und (V) den festen Wert »1« erhalten und die Eingänge. (J) und (K) sind mit dem Ausgang (d) der Kippstufe (FF.) verbunden; ferner sind die Eilgänge der, Kippstufe (FF") derart steuerbar, daß die Eingänge (D);und (V) den festen Wert >>1« erhalten, und die Eingänge (J) und (K) sind mit dem Ausgang (b) der Kippstufe (FFd) verbunden, und schließlich sind die Eingänge der Kippstufe (FF,,) derart steuerbar, daß der Eingang (V) den festen Wert »1« erhält, und am Eingang (K) ist ein beliebiges Signal, vorzugsweise der feste Wert »0« oder »1« zulässig, und es sind der Eingang (J) mit dem Ausgang (d) der Kippstufe (FFd) und der Eingang (D) mit dem Ausgang (c) der Kippstufe (FF,) verbunden.The inputs (P), and. (V) of the flip-flop fFd received the fixed value "1", and, the inputs (J) and (IC) are connected to the output (b) of the flip-flop (FFb), and the inputs of the flip-flop ( FF,) controllable in such a way that the inputs (D) and (V) receive the fixed value "1" and the inputs. (J) and (K) are connected to the output (d) of the flip-flop (FF.) ; Furthermore, the rapid traverses of the flip-flop (FF ") can be controlled in such a way that the inputs (D); and (V) receive the fixed value >>1", and the inputs (J) and (K) are connected to the output (b ) connected to the flip-flop (FFd), and finally the inputs of the flip-flop (FF ,,) can be controlled in such a way that the input (V) receives the fixed value "1", and any signal, preferably the Fixed value "0" or "1" is permitted, and input (J) is connected to output (d) of the flip-flop (FFd) and input (D) is connected to output (c) of the flip-flop (FF,).

Bei einer abgewandelten Ausführungsform erhält bei der Kippstufe FFd der Eingang (J) den Wert » 1 « und der Eingang (K) den Wert »0«, während der Eingang (D) mit dem eigenen Ausgang (d) sowie der Eingang (V) mit dem Ausgang (b) der Kippstufe (FFb) verbunden sind. Ferner sind die Eingänge der Kippstufe (FF,) derart ansteuerbar, daß der Eingang (J) den Wert » l « und der Eingang (K) den Wert »0« erhält und der Eingang (D) mit dem eigenen Ausgang (c) sowie der. Eingang (V) mit dem Ausgang (d) der Kippstufe (FFd) verbunden sind. Die Eingänge der Kippstufe (FF") sind derart ansteuerbar, daß der Eingang (J) den Wert »1« und der Eingang (K) den Wert »0« erhalten und der Eingang (D) mit dem eigenen Ausgang (ä) sowie der Eingang (V) mit dem Ausgang (b) der Kippstufe (FFb) verbunden werden. Die Eingänge der Kippstufe (FFb) sind derart ansteuerbar, daß der Eingang (V) den festen Wert »1« erhält und am Eingang (K) ein beliebiges Signal, vorzugsweise der feste Wert »0« oder »1«, zulässig ist. Der Eingang (J) ist mit dem Ausgang (c) der Kippstufe (FFc), und der Eingang (D) ist mit dem Ausgang (d) der Kippstufe (FFd) verbunden.In a modified embodiment, the input (J) of the flip-flop FFd receives the value "1" and the input (K) the value "0", while the input (D) with its own output (d) and the input (V) are connected to the output (b) of the flip-flop (FFb). Furthermore, the inputs of the flip-flop (FF,) can be controlled in such a way that the input (J) receives the value "1" and the input (K) receives the value "0" and the input (D) with its own output (c) as well the. Input (V) are connected to output (d) of the flip-flop (FFd). The inputs of the flip-flop (FF ") can be controlled in such a way that the input (J) receives the value" 1 "and the input (K) the value" 0 "and the input (D) with its own output (ä) and the Input (V) can be connected to output (b) of the flip-flop (FFb) The inputs of the flip-flop (FFb) can be controlled in such a way that the input (V) receives the fixed value "1" and an arbitrary value at the input (K) Signal, preferably the fixed value “0” or “1.” Input (J) connects to output (c) of the flip-flop (FFc), and input (D) connects to output (d) of the flip-flop (FFd) connected.

In F i g. 4 ist der Zähler des unsymmetrischen 2-4-2-1-Kodes dargestellt. Seine Kodetabelle lautet: Die Eingänge J, D, V und K der Kippstufe (FFd) sowie der Eingang (J) der Kippstufe (FF,) und der Eingang (K) der Kippstufe (FF") erhalten den festen Wert »1 «, ferner sind die Eingänge (V) der Kippstufen (FF, FF,, und FF,) sowie der Eingang (D) der Kippstufe (FF,,) mit dem Ausgang (d) der Kippstufe (FFd) verbunden, außerdem ist der Eingang (J) der Kippstufe (FF,,) und der Eingang (D) der Kippstufe (FF") von dem Ausgang (c) der Kippstufe (FF,) ansteuerbar, und schließlich bestehen Verbindungen zwischen dem Eingang (D) der Kippstufe (FF,) und dem Ausgang (ä) der Kippstufe (FF"), dem Eingang (K) der Kippstufe (FF,) und dem Ausgang (b) der Kippstufe (FF,,), dem Eingang (K) der Kippstufe (FF,,) und dem Ausgang (a) der Kippstufe (FF") und zwischen dem Eingang (J) der Kippstufe (FF") und dem Ausgang (b) der Kippstufe (FF,,).In Fig. 4 shows the counter of the unbalanced 2-4-2-1 code. Its code table reads: The inputs J, D, V and K of the flip-flop (FFd) as well as the input (J) of the flip-flop (FF,) and the input (K) of the flip-flop (FF ") receive the fixed value» 1 «, Furthermore, the inputs (V) of the flip-flops (FF, FF ,, and FF,) and the input (D) of the flip-flop (FF ,,) are connected to the output (d) of the flip-flop (FFd), and the input ( J) of the flip-flop (FF ,,) and the input (D) of the flip-flop (FF ") controllable from the output (c) of the flip-flop (FF,), and finally there are connections between the input (D) of the flip-flop (FF, ) and the output (ä) of the flip-flop (FF "), the input (K) of the flip-flop (FF,) and the output (b) of the flip-flop (FF ,,), the input (K) of the flip-flop (FF ,, ) and the output (a) of the flip-flop (FF ") and between the input (J) of the flip-flop (FF") and the output (b) of the flip-flop (FF ,,).

Schließlich ist in F i g. 5 ein Zähler im Excess-3-Kode wiedergegeben: Dezimal a b c d 0 0 0 1 1 1 0 1 0 0 2 0 1 0- 1 3 0 1 1 0 4 0 1 1 1 5 1 0 0 0 6 1 0 0 1 7 1. 0 1 0 8 I 0 1 1 9 1 1 0 0 Dieser Zähler benötigt außer den vier bistabilen Kippstufen nur noch zwei zusätzliche Verknüpfungsglieder _G, und G2. Dieser Zähler kann auch für den Aikenkode eingesetzt werden, wenn man berücksichtigt, daß dieser aus dem Excess-3-Kode lediglich durch Invertierung der Spalte a der Kodetabelle und durch Vertauschen der Dezimalziffern 0 und 5, 1 und 6, 2 und 7, 3 und 8, 4 und 9 hervorgeht.Finally, in FIG. 5 shows a counter in excess 3 code: Decimal abcd 0 0 0 1 1 1 0 1 0 0 2 0 1 0- 1 3 0 1 1 0 4 0 1 1 1 5 1 0 0 0 6 1 0 0 1 7 1. 0 1 0 8 I 0 1 1 9 1 1 0 0 In addition to the four bistable multivibrators, this counter only requires two additional logic elements _G and G2. This counter can also be used for the Aikenkode, if you take into account that this is derived from the excess 3 code only by inverting column a of the code table and by swapping the decimal digits 0 and 5, 1 and 6, 2 and 7, 3 and 8, 4 and 9.

Der Aikenkode hat folgende Kodetabelle: Dezimal a b c d 0 0 0 a 0 1 0 0 0 1 2 0 0 1 0 3 0 0 I 1 4 0 1 0 0 5 I 0 1 1 6 I 1 0 (1 7 1 I 0 1 R 1 l 1 0 9 1 1 1 1 Die Eingänge (J, D, V und K) der Kippstufe (FF,,) sowie der Eingang (D) der Kippstufe (FF,.) und der Eingang (K) der Kippstufe (FF") erhalten den festen Wert »l«, ferner sind die ersten der beiden Eingänge von ODER-Gliedern (GI und G2) sowie die Eingänge (D) der Kippstufen (FF,, und FF") mit dem Ausgang (d) der Kippstufe (FF,,) verbunden, außerdem sind die Eingänge (J) und (K) der Kippstufe (FF,,) sowie der Eingang (J) der Kippstufe (FF") von dem Ausgang(e) der Kippstufe (FF,) ansteuerbar, weiterhin besteht eine Verbindung zwischen dem Eingang (V) der Kippstufe (FF"), dem zweiten Eingang des ODER-Gliedes (G1) und dem Ausgang (b) der Kippstufe (FF,,) und weitere Verbindungen sind zwischen dem Ausgang des ODER-Gliedes (GI) und dem Eingang (V) der Kippstufe (FF,) sowie zwischen dem zweiten Eingang des ODER-Gliedes (G2) und dem Ausgang (a) der Kippstufe (FF") vorgesehen, und der Ausgang des ODER-Gliedes (G2) führt an die Eingänge (J) und (K) der Kippstufe (FF,) sowie den Eingang (V) der Kippstufe (FF,,).The Aikenkode has the following code table: Decimal abcd 0 0 0 a 0 1 0 0 0 1 2 0 0 1 0 3 0 0 I 1 4 0 1 0 0 5 I 0 1 1 6 I 1 0 (1 7 1 I 0 1 R 1 l 1 0 9 1 1 1 1 The inputs (J, D, V and K) of the flip-flop (FF ,,) as well as the input (D) of the flip-flop (FF,.) And the input (K) of the flip-flop (FF ") receive the fixed value» l « Furthermore, the first of the two inputs of OR gates (GI and G2) and the inputs (D) of the flip-flops (FF ,, and FF ") are connected to the output (d) of the flip-flop (FF ,,) the inputs (J) and (K) of the flip-flop (FF ,,) as well as the input (J) of the flip-flop (FF ") can be controlled by the output (e) of the flip-flop (FF,), there is still a connection between the input ( V) the flip-flop (FF "), the second input of the OR element (G1) and the output (b) of the flip-flop (FF ,,) and other connections are between the output of the OR element (GI) and the input ( V) of the flip-flop (FF,) and between the second input of the OR element (G2) and the output (a) of the flip-flop (FF "), and the output of the OR element (G2) leads to the inputs (J ) and (K) of the flip-flop (FF,) as well as the input (V) of the Ki ppstage (FF ,,).

Es ist zu berücksichtigen, daß das JK-DI'-Flip-Flop auf Grund seiner Wahrheitswerttafel gegenüber dem JK-Flip-Flop als höherwertig anzusehen ist. Man kann das JK-DV-Flip-Flop auf ein JK-Flip-Flop reduzieren, wenn man die Eingänge D und V fest auf den Wert »1« legt und nur noch die Eingänge J und K benutzt. Dieser Betriebsfall ergibt sich bei einigen bistabilen Kippstufen in den Zählern nach F i g. 2 bis 5, und zwar beim Flip-Flop FFd der F i g. 2, F i g. 4 und 5 sowie bei den Flip-Flops FF, FF,. und FFd der F i g. 3. In den genannten Fällen kann man also an Stelle der JK-DV-Flip-Flops auch JK-Flip-F)ops einsetzen.It should be noted that the JK-DI 'flip-flop due to its Truth value table is to be regarded as higher value compared to the JK flip-flop. Man can reduce the JK-DV flip-flop to a JK flip-flop if you have the inputs D and V fixed to the value "1" and only uses the inputs J and K. This Operating case results from some bistable multivibrators in the counters according to F. i g. 2 to 5, specifically in the case of the flip-flop FFd of FIG. 2, fig. 4 and 5 as well as at the flip-flops FF, FF ,. and FFd of FIG. 3. In the cases mentioned you can Use JK-Flip-F) ops instead of JK-DV flip-flops.

Mit den JK-D V-Flip-Flops lassen sich nicht nur Mod-10-Zähler aufbauen, sondern auch Zähler mit anderem vorbestimmten Zählumfang, von denen F i g. 6 einen Mod-11-Zähler und F i g. 7 einen Mod-24-Zähler als Ausführungsbeispiel zeigt.With the JK-D V flip-flops you can not only set up Mod-10 counters, but also counters with a different predetermined count, of which F i g. 6 one Mod-11 counter and F i g. 7 shows a Mod-24 counter as an embodiment.

Die entsprechenden Kodetabellen sind für diese Fälle nachstehend angeführt: Mod-11-Zähler Dezimal a b c d 0 0 0 0 0 1 0 0 0 1 2 0 0 1 (1 3 (1 0 1 1 4 (1 1 (( () 5 0 1 0 1 6 () 1 - 1 0 7 (1 1 1 I g 1 0 0 (1 9 1 0 0 1 10 1 0 1 (1 M od-24-Zähler Dezimal a b c d e 0 (a 0 0 0 0 1 0 0 (1 0 1 2 (1 0 0 1 0 3 (1 0 0 1 1 4 (1 0 1 (1 0 5 (1 (1 1 (1 1 6 (1 (1 1 1 (1 7 (1 0 1 1 I 8 0 1 (1 0 0 Fortsetzung Dezimal a b c d e 9 0 1 0 0 1 10 0 1 0 1 0 11 0 1 0 1 1 12 0 1 1 0 0 13 0 1 1 0 1 14 0 1 I 1 0 15 0 1 1 1 1 16 1 0 0 0 0 17 1 0 0 0 1 18 1 0 0 1 0 19 1 0 0 1 1 20 1 0 1 0 0 21 1 0 1 0 1 22 1 0 1 1 0 23 1 0 1 1 1 Die Verbindungen der Ausgänge der einzelnen Flip-Flops FF" . . . FFd mit den jeweiligen Bedingungseingängen sind durch gleiche kleine Buchstaben angedeutet, während eine »1« am jeweiligen Bedingungseingang bedeutet, daß hier das feste Signal 1 anliegt. Mit CP ist dann der Taktimpulseingang bezeichnet.The corresponding code tables are listed below for these cases: Mod 11 counter Decimal abcd 0 0 0 0 0 1 0 0 0 1 2 0 0 1 (1 3 (1 0 1 1 4 (1 1 ((() 5 0 1 0 1 6 () 1 - 1 0 7 (1 1 1 I. g 1 0 0 (1 9 1 0 0 1 10 1 0 1 (1 M od-24 counter Decimal abcde 0 (a 0 0 0 0 1 0 0 (1 0 1 2 (1 0 0 1 0 3 (1 0 0 1 1 4 (1 0 1 (1 0 5 (1 (1 1 (1 1 6 (1 (1 1 1 (1 7 (1 0 1 1 I. 8 0 1 (1 0 0 continuation Decimal abcde 9 0 1 0 0 1 10 0 1 0 1 0 11 0 1 0 1 1 12 0 1 1 0 0 13 0 1 1 0 1 14 0 1 I 1 0 15 0 1 1 1 1 16 1 0 0 0 0 17 1 0 0 0 1 18 1 0 0 1 0 19 1 0 0 1 1 20 1 0 1 0 0 21 1 0 1 0 1 22 1 0 1 1 0 23 1 0 1 1 1 The compounds of the outputs of the individual flip-flops FF "... FFd with the respective condition inputs are indicated by the same lower case letters, while a" 1 "means on the respective condition input that here the fixed signal 1 is applied. With CP is then the clock input designated.

Beim Mod-11-Zähler nach F i g. 6 ist der Bedingungseingang J des Flip-Flops FFd und der Bedingungseingang D des Flip-Flops FF, über ein ODER-Tor G3 verbunden, an das der Ausgang ä des Flip-Flops FF,, und der Ausgang e des Flip-Flops FF, gelegt ist.In the case of the Mod-11 counter according to FIG. 6 is the condition input J of the flip-flop FFd and the condition input D of the flip-flop FF, connected via an OR gate G3, to which the output ä of the flip-flop FF ,, and the output e of the flip-flop FF, is laid.

Bei dem Mod-24-Zähler nach F i g. 7 ist noch für die Bedingungseingänge V der Flip-Flops FF", und FFb ein UND-Gatter U, vorgesehen,. an das die Ausgänge c, d, e der Flip-Flops FF" FFd und FF, angeschlossen sind.In the case of the Mod-24 counter according to FIG. 7, an AND gate U is provided for the condition inputs V of the flip-flops FF "and FFb, to which the outputs c, d, e of the flip-flops FF" FFd and FF are connected.

Claims

Claims: 1. Circuit arrangement for an electronic pulse counter with a fixed counting range of bistable multivibrators which can be connected via logically acting logic elements with condition inputs and clock pulse inputs jointly controlled by a counting clock source, characterized in that flip-flops with four each for accommodating all corresponding permutations of 0 and 1 signals established condition inputs (J, K, D, V) are provided, of which according to a predetermined counting code, z. B. Tetradenkode, selected outputs are connected to selected condition inputs and whose non-connected condition inputs receive a fixed logic value 0 or 1.

2. Circuit arrangement according to claim 1, characterized in that according to the 8-4-2-1 code, the inputs (J, D, V) and (K) of the flip-flop (FF,) and the input (K) of the flip-flops ( FF. And FF,) receive the fixed logic value "1", and also the inputs (D) and (V) of the flip-flops (FF, and FF ") and the input (V) of the flip-flop (FF.) With the output (d) the trigger stage (FFd) are connected, also the inputs (J) and (K) of the trigger stage (FFb) and the input (J) of the trigger stage (FF ") with the output (c) of the trigger stage (FF,) are connected and finally connections between the input (D) of the flip-flop (FF ") and the output (b) of the flip-flop (FFb) and between the input (J) of the flip-flop (FF,) and the output (a) of the flip-flop ( FF ") exist (Fig. 2).

3. Circuit arrangement according to claim 1, characterized in that the inputs of the flip-flop (FFd) can be controlled in accordance with the 5-4-2-1 code in such a way that the inputs (D) and (V) receive the fixed value "1" and the inputs (J) and (K) are connected to the output (b) of the flip-flop (FF,), furthermore the inputs of the flip-flop (FF,) are controllable in such a way that the inputs (D) and (V) the fixed Get the value "l" and the inputs (J) and (K) are connected to the output (d) of the flip-flop (FFd), furthermore the inputs of the flip-flop (FF ") can be controlled in such a way that the inputs (D) and ( V) get the fixed value "1" and the inputs (J) and (K) are connected to the output (b) of the flip-flop (FFd) and finally the inputs of the flip-flop (FF ,,) are controllable in such a way that the input (V) receives the fixed value "1" and any signal, preferably the fixed value "0" or "1", is permitted at input (K), and that input (J) connects to output (d) of the multivibrator ( FFd) and the a gear (D) is connected to the output (c) of the flip-flop (FF,) (F i g. 3).

4. Circuit arrangement according to claim 1, characterized in that according to the 5-4-2-1 code, the inputs of the flip-flop (FFd) can be controlled in such a way that the input (J) has the value "I" and the input (K) the value "0" is given and the input (D) is connected to its own output (d) and the input (V) is connected to the output (b) of the flip-flop (FFb), and the inputs of the flip-flop (FF) can be controlled in this way are that the input (J) receives the value "1" and the input (K) the value "0" _ and the input (D) with its own output (c) and the input (V) with the output (d) the flip-flop (FFd) are connected, furthermore the inputs of the flip-flop (FF ") can be controlled in such a way that the input (J) receives the value" I "and the input (K) receives the value" 0 "and the input (D) with its own output (a) and the input (V) with the output (b) of the flip-flop (FF,) are connected, and finally the inputs of the flip-flop (FFb) can be controlled such that the input (V) the fixed who t receives "1" and any signal, preferably the fixed value "0" or "I", is permissible at input (K) and that input (J) with output (c) of the multivibrator (FF,.) and the input (D) is connected to the output (d) of the flip-flop (FFd) (F i g. 3).

5. Circuit arrangement according to claim 1, characterized in that the inputs (J, D, V and K) of the flip-flop (FFd) and the input (J) of the flip-flop (FF, ) and the input (K) of the flip-flop (FF.) receive the fixed value "1", furthermore the inputs (V) of the flip-flops (FF., FFb and FF,) as well as the input (D) of the flip-flop (FF ") are connected to the output (d) of the flip-flop (FFd), and the input (J) of the flip-flop (FFb) and the input (D) of the flip-flop (FF,) from the output (c) of the flip-flop (FF,) controllable is and finally connections between the input (D) of the flip-flop (FF,) and the output (a) of the flip-flop (FF "), the input (K) of the flip-flop (FF,) and the output (b) of the flip-flop ( FF "), the input (K) of the trigger stage (FFb) and the output (a). Of the trigger stage (FFQ) and between the input (J) of the trigger stage (FF") and the output (b) of the trigger stage (FFb) exist (Fig. 4).

6. Circuit arrangement according to claim 1, characterized in that the inputs (J, D, V and K) of the flip-flop (FFd) and the input (D) of the flip-flop (FF,) and the input ( K) of the flip-flop (FF a) receive the fixed value "1", furthermore the first of the two inputs of OR gates (GI and G) and the inputs (D) of the flip-flops (FFb and FF ") with the output (d ) of the flip-flop (FFd) are connected, and the inputs (J) and (K) of the flip-flop (FFb) and the input (J) of the flip-flop (FF ") are controllable from the output (c) of the flip-flop (FF) , there is still a connection between the input (V) of the flip-flop (FF "), the second input of the OR element (G1) and the output (b) of the flip-flop (FFb) and further connections between the output of the OR element ( G1) and the input (V) of the flip-flop (FF,.) And between the second input of the OR element (G2) and the output (a) of the flip-flop (FF ") are provided and the output of the OR-G liedes (G) to the inputs (J) and (K) of the flip-flop (FF,) and the input (V) of the flip-flop (FF,) leads (F i g. 5).