DE1290952B

DE1290952B - Verfahren und Einrichtung zur Taktsynchronisierung in Fernschreibuebertragungs-Anlagen

Info

Publication number: DE1290952B
Application number: DE1966A0052479
Authority: DE
Inventors: Dipl-Ing Boris; Sakic; Dao Thua-Liet
Original assignee: BBC BROWN BOVERI and CIE; Brown Boveri und Cie AG Germany
Current assignee: BBC BROWN BOVERI and CIE; BBC Brown Boveri AG Germany
Priority date: 1966-04-07
Filing date: 1966-05-13
Publication date: 1969-03-20
Also published as: CH447322A; GB1148245A

Claims

Die Erfindung betrifft ein Verfahren und eine Ein- durch die L-O-Übergänge des invertierten Binärcodes richtung zum Synchronisieren von empfängerseitig gesetzt und dadurch die Torschaltung 16 wieder geerzeugten Taktimpulsen, die durch die positiven schlossen wird. Der Zeitkipper 14, dessen Ausnahme-Flanken einer aus den Impulsen eines frequenzstabi- zustand eine halbe Bitbreite beträgt, gibt bei seinem len Oszillators durch Mehrfachteilung gebildet wer- 5 Zurückkippen über die Leitung 17 ein Signal ab, das den, mit den Flanken eines zum Empfänger über- einerseits die Flip-Flop-Schaltung 11 in ihre erste tragenen binär codierten Signals durch Vergleich Lage setzt, falls die Vorbereitung 9 »0« ist, und ander zeitlichen Lage eines von jeder dieser Flanken dererseits die Abgabe eines Steuerimpulses über die des binär codierten Signals abgeleiteten Signals mit Torschaltung 16 bewirkt, welches die Vorbereitung der zeitlichen Lage der empfängerseitig erzeugten io eines Signalgenerators 18 veranlaßt. Dieser Steuer-Taktimpulse in Fernsehschreib-, insbesondere Daten- impuls wird also nicht abgegeben, wenn auf einen Übertragungsanlagen. Derartige Taktimpulse werden L-0-Übergang des Binärcodes innerhalb einer halben beispielsweise bei Fernwirkanlagen, die nach dem Bitbreite ein L-0-Übergang des invertierten Binär-Zeitmultiplexverfahren arbeiten, zur Auswertung des codes folgt. Auf diese Weise werden Steuerimpulse, empfangenen Signals benötigt. Bei einem bekannten 15 die durch Störungen des Binärcodes hervorgerufen System (s. Artikel vonE. Weber, »DigitaleSysteme werden, weitgehend vermieden. Der durch diesen der Fernmessung«, VDI-Berichte Nr. 78, 1964, Steuerimpuls vorbereitete Signalgenerator wird durch S. 107 bis 113) wird der Takt mit dem binären Signal Zeitkipper 18 gebildet, welcher durch die Flanken selbst übertragen, wobei dieses Signal nach jedem einer von der Teilerschaltung über der Leitung 19 Binärzeichen auf »0« zurückgesetzt wird, was je- 20 abgeleiteten Rechteckschwingung jeweils gleichzeitig doch den Nachteil hat, daß dadurch die Informa- mit dem Auftreten von Oszillatorimpulsen ausgelöst tionskapazität um die Hälfte herabgesetzt wird.-Nach wird.

einem anderen bekannten Verfahren (s. Artikel von Während des Ausnahmezustandes des Zeitkippers

E. H ο ρ η e r, »Phase Reversal Data Transmission 18, der eine Dauer von 1,5 Perioden des Oszillators 1 System for Switched and Private Telephone Line 25 aufweist, wird über die Leitungen 20 und 21 ein Application«, IBM-Journal, April 1961, S. 93 bis Signal abgegeben, welches bei jener Lage der Flip-105) wird mit jedem übertragenen Binärzeichen ein Flop-Schaltung 11, die einem Nacheilen des Signals astabiler Oszillator synchronisiert. Dieses Verfahren gegenüber dem Takt entspricht, in der Torschaltung 2 hat den Nachteil, daß Störimpulse den Ablauf der die Unterdrückung eines an die Teilerschaltung 3 abAnlage leicht aus dem Takt bringen können. Das 30 zugebenden Oszillatorimpulses bewirkt, so daß die Ziel der Erfindung ist eine Taktsynchronisierung, Teilerschaltung 3 den nächsten Takt verzögert abdie die obenerwähnten Nachteile nicht aufweist. gibt und somit das Nacheilen des Signals vermindert.

Das Synchronisierungsverfahren gemäß der Er- Bei der anderen Lage der Flip-Flop-Schaltung 11, die findung ist dadurch gekennzeichnet, daß bei Nach- einem Voreilen des Signals gegenüber dem Takt enteilen der Taktimpulse gegenüber diesem Signal ein 35 spricht, bewirkt das Zurückkippen des Zeitkippers zusätzlicher Impuls in die Reihe der Oszillatorim- 18 in der Torschaltung 2 die Abgabe eines in die pulse eingefügt wird und daß bei Voreilen der Takt- Reihe der Oszillatorimpulse einzufügenden zusätzimpulse gegenüber diesem Signal einer der Oszilla- liehen Impulses, wodurch die Teilerschaltung 3 den torimpulse unterdrückt wird. nächsten Takt verfrüht abgibt und auf diese Weise

Die Erfindung wird an Hand der Zeichnungen 40 das Voreilen des Signals vermindert,
beispielsweise erläutert. Fig. 1 zeigt das Schema der Das Zurückkippen des Zeitkippers 18 setzt außer-

Synchronisierungseinrichtung. Der hochstabile Os- dem über der Leitung 22 die Flip-Flop-Schaltung 15 zillator 1 liefert über die Torschaltung 2 eine Impuls- in ihre ursprüngliche Lage.

folge an die Teilerschaltung 3, die daraus durch wie- An Hand von F i g. 2 wird nun die Bildung der

derholte Teilung eine Rechteckschwingung bildet, 45 durch die Logikschaltung 8 abgegebenen Setzvorbewelche über den Ausgang 4 abgegeben wird und de- reitungssignale eingehend erläutert. Mit A, B, C ren positive Flanken den Takt formen. Die letzten und D sind die Rechteckschwingungen bezeichnet, Stufen der Teilerschaltung 3 sind als bidirektionale die in den letzten Stufen der Teilerschaltung 3 ge-Zählerstufen ausgebildet und liefern über ihre Aus- bildet werden. Die Ausgänge 7, 6 und 5 geben die gänge 5, 6 und 7 verschiedene Rechteckschwingun- 50 Signale B, C und ZJ ab, aus denen in der Logikschalgen an die Logikschaltung 8, welche daraus recht- tung8 die Signale (C+B) und (C+Z5) gebildet und eckförmige Signale bildet, die über die Ausgänge 9, über die Ausgänge 10 und 9 an die Setzvorbereitungs-10 an die Flip-Flop-Schaltung 11 abgegeben werden. eingänge der Flip-Flop-Schaltung 11 abgegeben wer-Diese Signale bewirken die Setzvorbereitung für eine den. Da diese Setzvorbereitungseingänge invertierte erste Lage der Flip-Flop-Schaltung 11 während 55 Eingänge darstellen, erfolgt die Setzvorbereitung, einer jedem Takt voreilenden Periode und die Setz- wenn die entsprechenden Signale (C+B) und (C+ZX) vorbereitung für eine zweite Lage der Flip-Flop- eine »0« aufweisen, also in den in F i g. 2 durch Schaltung 11 während einer jedem Takt nacheilen- Schrägschraffur angedeuteten Perioden. Die Flipden Periode. Flop-Schaltung 11 ist so ausgebildet, daß ihre durch

Das vom Sender zum Empfänger übertragene 60 das Signal (C+25) vorbereitete Lage bevorzugt wird, binär codierte Signal wird über den Eingang 12 Ver- Die Setzvorbereitung erfolgt also in den Perioden a zögerungsemrichtung 13 zugeführt, die Zeitkipper 14 bzw. b, die dem durch die vertikalen, strichpunktieraufweist, dessen Ausnahmezustand durch die L-O- ten Linien angedeuteten Takt vor- bzw. nacheilen.
Übergänge des empfangenen Binärcodes ausgelöst

wird. Durch das Kippen des Zeitkippers 14 wird die 65 Patentansprüche:

Flip-Flop-Schaltung 15 in eine erste Lage gesetzt, in

der sie die Öffnung der Torschaltung 16 veranlaßt, 1. Verfahren zum Synchronisieren von emp-

während die zweite Lage der Flip-Flop-Schaltung 15 fängerseitig erzeugten Taktimpulsen, die durch

die positiven Flanken einer aus den Impulsen eines frequenzstabilen Oszillators durch Mehrfachteilung erzeugten Rechteckschwingung gebildet werden, mit den Flanken eines zum Empfänger übertragenen binär codierten Signals durch Vergleich der zeitlichen Lage eines von jeder dieser Flanken des binär codierten Signals abgeleiteten Signals mit der zeitlichen Lage der empfängerseitig erzeugten Taktimpulse in Fernschreib-, insbesondere Datenübertragungsanlagen, dadurch gekennzeichnet, daß bei Nacheilen der Taktimpulse gegenüber diesem Signal ein zusätzlicher Impuls in die Reihe der Oszillatorimpulse eingefügt wird und daß bei Voreilen der Taktimpulse gegenüber diesem Signal einer der Oszillatorimpulse unterdrückt wird.
2. Einrichtung mit einem Oszillator zur Erzeugung einer Impulsfolge und einer Teilerschaltung, die aus der Oszillatorimpulsreihe durch wiederholte Teilung über eine Anzahl von Rechteckschwingungen eine Taktrechteckschwingung erzeugt, zur Durchführung des Verfahrens gemäß Anspruch 1, gekennzeichnet durch eine Flip-Flop-Schaltung (11) mit Eingängen zur Setzvorbereitung für jede ihrer Lagen, eine Logikschaltung (8) zur Bildung von zwei Setzvorbereitungssignalen aus den Rechteckschwingungen der Teilerschaltung (3), durch die die Setzvorbereitung für die erste Lage der Flip-Flop-Schaltung (11) während einer jedem Takt voreilenden Periode und die für ihre zweite Lage während einer jedem Takt nacheilenden Periode bewirkt wird, eine von den L-0-Übergängen des binär codierten Signals ausgelöste Verzögerungsschaltung (13) zur Erzeugung von Steuerimpulsen und von Setzimpulsen zum Setzen der Flip-Flop-Schaltung (11) in ihre erste Lage, einen von den Steuerimpulsen vorbereiteten und von einer Rechteckschwingung der Teilerschaltung ausgelösten Signalgenerator (18) und eine durch das Ausgangssignal der Flip-Flop-Schaltung (11) vorbereitete und vom Signalgenerator (18) gesteuerte Torschaltung (2) zur Unterdrückung eines Oszillatorimpulses bei Nacheilen der Signale gegenüber dem Takt und zum Einfügen eines zusätzlichen Impulses in der Reihe der Oszillatorimpulse bei Voreilen der Signale gegenüber dem Takt.

Hierzu 1 Blatt Zeichnungen