Claims (2)
Die Erfindung betrifft ein Verfahren und eine Ein- durch die L-O-Übergänge des invertierten Binärcodes
richtung zum Synchronisieren von empfängerseitig gesetzt und dadurch die Torschaltung 16 wieder geerzeugten
Taktimpulsen, die durch die positiven schlossen wird. Der Zeitkipper 14, dessen Ausnahme-Flanken
einer aus den Impulsen eines frequenzstabi- zustand eine halbe Bitbreite beträgt, gibt bei seinem
len Oszillators durch Mehrfachteilung gebildet wer- 5 Zurückkippen über die Leitung 17 ein Signal ab, das
den, mit den Flanken eines zum Empfänger über- einerseits die Flip-Flop-Schaltung 11 in ihre erste
tragenen binär codierten Signals durch Vergleich Lage setzt, falls die Vorbereitung 9 »0« ist, und ander
zeitlichen Lage eines von jeder dieser Flanken dererseits die Abgabe eines Steuerimpulses über die
des binär codierten Signals abgeleiteten Signals mit Torschaltung 16 bewirkt, welches die Vorbereitung
der zeitlichen Lage der empfängerseitig erzeugten io eines Signalgenerators 18 veranlaßt. Dieser Steuer-Taktimpulse
in Fernsehschreib-, insbesondere Daten- impuls wird also nicht abgegeben, wenn auf einen
Übertragungsanlagen. Derartige Taktimpulse werden L-0-Übergang des Binärcodes innerhalb einer halben
beispielsweise bei Fernwirkanlagen, die nach dem Bitbreite ein L-0-Übergang des invertierten Binär-Zeitmultiplexverfahren
arbeiten, zur Auswertung des codes folgt. Auf diese Weise werden Steuerimpulse, empfangenen Signals benötigt. Bei einem bekannten 15 die durch Störungen des Binärcodes hervorgerufen
System (s. Artikel vonE. Weber, »DigitaleSysteme werden, weitgehend vermieden. Der durch diesen
der Fernmessung«, VDI-Berichte Nr. 78, 1964, Steuerimpuls vorbereitete Signalgenerator wird durch
S. 107 bis 113) wird der Takt mit dem binären Signal Zeitkipper 18 gebildet, welcher durch die Flanken
selbst übertragen, wobei dieses Signal nach jedem einer von der Teilerschaltung über der Leitung 19
Binärzeichen auf »0« zurückgesetzt wird, was je- 20 abgeleiteten Rechteckschwingung jeweils gleichzeitig
doch den Nachteil hat, daß dadurch die Informa- mit dem Auftreten von Oszillatorimpulsen ausgelöst
tionskapazität um die Hälfte herabgesetzt wird.-Nach wird.The invention relates to a method and an input through the L-O transitions of the inverted binary code
direction for synchronizing set on the receiver side and thereby the gate circuit 16 generated again
Clock pulses closed by the positive. The time tipper 14, its exceptional flanks
one of the pulses of a frequency stable state is half a bit width, gives his
len oscillator formed by multiple division 5 tilting back via line 17 from a signal that
the, with the flanks of a to the receiver on the one hand the flip-flop circuit 11 in its first
Binary coded signal is set by comparison position, if the preparation 9 is "0", and others
temporal position of each of these edges on the other hand, the delivery of a control pulse on the
of the binary coded signal derived signal with gate circuit 16 causes the preparation
the timing of the io of a signal generator 18 generated on the receiver side. This control clock pulses
in television writing, in particular data, pulse is therefore not emitted if on one
Transmission systems. Such clock pulses are L-0 transition of the binary code within a half
For example, in telecontrol systems which, according to the bit width, have an L-0 transition of the inverted binary time division multiplex method
work, to evaluate the code follows. In this way, control pulses, received signals are required. In a known 15 caused by interference in the binary code
System (see article by E. Weber, “Digital systems are largely avoided. The through this
the remote measurement «, VDI reports No. 78, 1964, control pulse prepared signal generator is through
P. 107 to 113) the clock is formed with the binary signal Zeitkipper 18, which is generated by the edges
itself transmitted, this signal after each one of the divider circuit via the line 19
Binary character is reset to "0", which corresponds to every 20 derived square wave at the same time
but has the disadvantage that it triggers the information with the occurrence of oscillator pulses
tion capacity is reduced by half.
einem anderen bekannten Verfahren (s. Artikel von Während des Ausnahmezustandes des ZeitkippersAnother known procedure (see article from During the state of emergency of the time kipper
E. H ο ρ η e r, »Phase Reversal Data Transmission 18, der eine Dauer von 1,5 Perioden des Oszillators 1
System for Switched and Private Telephone Line 25 aufweist, wird über die Leitungen 20 und 21 ein
Application«, IBM-Journal, April 1961, S. 93 bis Signal abgegeben, welches bei jener Lage der Flip-105)
wird mit jedem übertragenen Binärzeichen ein Flop-Schaltung 11, die einem Nacheilen des Signals
astabiler Oszillator synchronisiert. Dieses Verfahren gegenüber dem Takt entspricht, in der Torschaltung 2
hat den Nachteil, daß Störimpulse den Ablauf der die Unterdrückung eines an die Teilerschaltung 3 abAnlage
leicht aus dem Takt bringen können. Das 30 zugebenden Oszillatorimpulses bewirkt, so daß die
Ziel der Erfindung ist eine Taktsynchronisierung, Teilerschaltung 3 den nächsten Takt verzögert abdie
die obenerwähnten Nachteile nicht aufweist. gibt und somit das Nacheilen des Signals vermindert.E. H ο ρ η e r, »Phase Reversal Data Transmission 18, which has a duration of 1.5 periods of the oscillator 1
System for Switched and Private Telephone Line 25 is connected via lines 20 and 21
Application ", IBM-Journal, April 1961, p. 93 to signal issued, which at that position of the flip-105)
a flop circuit 11 is created with each transmitted binary character, which prevents the signal
astable oscillator synchronized. This procedure corresponds to the clock in gate circuit 2
has the disadvantage that interference impulses the sequence of the suppression of a to the divider circuit 3 from plant
can easily get out of sync. The 30 adding oscillator pulse causes so that the
The aim of the invention is clock synchronization, dividing circuit 3 delays the next clock
does not have the disadvantages mentioned above. and thus reduces the lag of the signal.
Das Synchronisierungsverfahren gemäß der Er- Bei der anderen Lage der Flip-Flop-Schaltung 11, die
findung ist dadurch gekennzeichnet, daß bei Nach- einem Voreilen des Signals gegenüber dem Takt enteilen
der Taktimpulse gegenüber diesem Signal ein 35 spricht, bewirkt das Zurückkippen des Zeitkippers
zusätzlicher Impuls in die Reihe der Oszillatorim- 18 in der Torschaltung 2 die Abgabe eines in die
pulse eingefügt wird und daß bei Voreilen der Takt- Reihe der Oszillatorimpulse einzufügenden zusätzimpulse
gegenüber diesem Signal einer der Oszilla- liehen Impulses, wodurch die Teilerschaltung 3 den
torimpulse unterdrückt wird. nächsten Takt verfrüht abgibt und auf diese WeiseThe synchronization method according to the In the other position of the flip-flop circuit 11, the
Finding is characterized in that if the signal is ahead of the clock, it will lead
the clock pulse speaks against this signal on 35, causes the tilting back of the time flipper
additional pulse in the series of the oscillator im- 18 in the gate circuit 2 the output of one in the
pulse is inserted and that additional pulses to be inserted when the clock series of oscillator pulses leads
compared to this signal one of the Oszilla- borrowed pulse, whereby the divider circuit 3 den
gate impulse is suppressed. gives up the next bar prematurely and in this way
Die Erfindung wird an Hand der Zeichnungen 40 das Voreilen des Signals vermindert,
beispielsweise erläutert. Fig. 1 zeigt das Schema der Das Zurückkippen des Zeitkippers 18 setzt außer-The invention is reduced with reference to the drawings 40, the lead of the signal,
for example explained. Fig. 1 shows the scheme of the tilting back of the time tipper 18 suspends
Synchronisierungseinrichtung. Der hochstabile Os- dem über der Leitung 22 die Flip-Flop-Schaltung 15
zillator 1 liefert über die Torschaltung 2 eine Impuls- in ihre ursprüngliche Lage.Synchronization facility. The highly stable Os- dem over the line 22, the flip-flop circuit 15
Zillator 1 supplies a pulse to its original position via the gate circuit 2.
folge an die Teilerschaltung 3, die daraus durch wie- An Hand von F i g. 2 wird nun die Bildung derfollow to the divider circuit 3, which is derived therefrom by how- With the aid of FIG. 2 is now the formation of the
derholte Teilung eine Rechteckschwingung bildet, 45 durch die Logikschaltung 8 abgegebenen Setzvorbewelche
über den Ausgang 4 abgegeben wird und de- reitungssignale eingehend erläutert. Mit A, B, C
ren positive Flanken den Takt formen. Die letzten und D sind die Rechteckschwingungen bezeichnet,
Stufen der Teilerschaltung 3 sind als bidirektionale die in den letzten Stufen der Teilerschaltung 3 ge-Zählerstufen
ausgebildet und liefern über ihre Aus- bildet werden. Die Ausgänge 7, 6 und 5 geben die
gänge 5, 6 und 7 verschiedene Rechteckschwingun- 50 Signale B, C und ZJ ab, aus denen in der Logikschalgen
an die Logikschaltung 8, welche daraus recht- tung8 die Signale (C+B) und (C+Z5) gebildet und
eckförmige Signale bildet, die über die Ausgänge 9, über die Ausgänge 10 und 9 an die Setzvorbereitungs-10
an die Flip-Flop-Schaltung 11 abgegeben werden. eingänge der Flip-Flop-Schaltung 11 abgegeben wer-Diese
Signale bewirken die Setzvorbereitung für eine den. Da diese Setzvorbereitungseingänge invertierte
erste Lage der Flip-Flop-Schaltung 11 während 55 Eingänge darstellen, erfolgt die Setzvorbereitung,
einer jedem Takt voreilenden Periode und die Setz- wenn die entsprechenden Signale (C+B) und (C+ZX)
vorbereitung für eine zweite Lage der Flip-Flop- eine »0« aufweisen, also in den in F i g. 2 durch
Schaltung 11 während einer jedem Takt nacheilen- Schrägschraffur angedeuteten Perioden. Die Flipden
Periode. Flop-Schaltung 11 ist so ausgebildet, daß ihre durchrepeated division forms a square wave, 45 set precedents emitted by the logic circuit 8 are emitted via the output 4 and derivation signals are explained in detail. Form the clock with A, B, C ren positive edges. The last and D are the square waves, stages of the divider circuit 3 are bidirectional, which are formed in the last stages of the divider circuit 3 and provide counter stages via their form. The outputs 7, 6 and 5 give the gears 5, 6 and 7 different square wave signals B, C and ZJ, from which in the logic circuit to the logic circuit 8, which out of this direction8 the signals (C + B) and ( C + Z5) and forms corner-shaped signals which are output via outputs 9, outputs 10 and 9 to the setting preparation 10 to the flip-flop circuit 11. inputs of the flip-flop circuit 11 emitted who-These signals cause the preparation for a setting. Since these set preparation inputs represent the inverted first position of the flip-flop circuit 11 during 55 inputs, the setting preparation takes place, a period leading each clock and the setting if the corresponding signals (C + B) and (C + ZX) preparation for a second Position of the flip-flop have a "0", that is, in the position shown in FIG. 2 by circuit 11 during a period indicated by diagonal hatching lagging each cycle. The Flipden Period. Flop circuit 11 is designed so that their through
Das vom Sender zum Empfänger übertragene 60 das Signal (C+25) vorbereitete Lage bevorzugt wird,
binär codierte Signal wird über den Eingang 12 Ver- Die Setzvorbereitung erfolgt also in den Perioden a
zögerungsemrichtung 13 zugeführt, die Zeitkipper 14 bzw. b, die dem durch die vertikalen, strichpunktieraufweist,
dessen Ausnahmezustand durch die L-O- ten Linien angedeuteten Takt vor- bzw. nacheilen.
Übergänge des empfangenen Binärcodes ausgelöstThe transferred from transmitter to receiver 60, the signal (C + 25) prepared situation is preferred, binary-coded signal is 12 comparison The setting preparation is carried out via the input that is in the periods a zögerungsemrichtung fed 13, the time tipper 14 and b, which the by the vertical, dash-dotted lines, the exceptional state of which is leading or lagging behind the clock indicated by the LOT lines.
Transitions of the received binary code triggered
wird. Durch das Kippen des Zeitkippers 14 wird die 65 Patentansprüche:will. By tilting the time tipper 14, the 65 patent claims:
Flip-Flop-Schaltung 15 in eine erste Lage gesetzt, inFlip-flop circuit 15 set in a first position, in
der sie die Öffnung der Torschaltung 16 veranlaßt, 1. Verfahren zum Synchronisieren von emp-which causes it to open the gate circuit 16, 1. Method for synchronizing received
während die zweite Lage der Flip-Flop-Schaltung 15 fängerseitig erzeugten Taktimpulsen, die durchwhile the second layer of the flip-flop circuit 15 clock pulses generated by the catcher side
die positiven Flanken einer aus den Impulsen eines frequenzstabilen Oszillators durch Mehrfachteilung
erzeugten Rechteckschwingung gebildet werden, mit den Flanken eines zum Empfänger
übertragenen binär codierten Signals durch Vergleich der zeitlichen Lage eines von jeder
dieser Flanken des binär codierten Signals abgeleiteten Signals mit der zeitlichen Lage der empfängerseitig
erzeugten Taktimpulse in Fernschreib-, insbesondere Datenübertragungsanlagen, dadurch gekennzeichnet, daß bei Nacheilen
der Taktimpulse gegenüber diesem Signal ein zusätzlicher Impuls in die Reihe der Oszillatorimpulse
eingefügt wird und daß bei Voreilen der Taktimpulse gegenüber diesem Signal einer
der Oszillatorimpulse unterdrückt wird.the positive edges of one of the pulses of a frequency-stable oscillator by multiple division
generated square wave are formed, with the flanks of a to the receiver
transmitted binary coded signal by comparing the timing of one of each
these edges of the binary coded signal derived signal with the timing of the receiver side
generated clock pulses in telex, in particular data transmission systems, characterized in that when lagging
of the clock pulses compared to this signal an additional pulse in the series of oscillator pulses
is inserted and that when the clock pulses lead to this signal one
the oscillator pulses are suppressed.
2. Einrichtung mit einem Oszillator zur Erzeugung einer Impulsfolge und einer Teilerschaltung,
die aus der Oszillatorimpulsreihe durch wiederholte Teilung über eine Anzahl von Rechteckschwingungen
eine Taktrechteckschwingung erzeugt, zur Durchführung des Verfahrens gemäß Anspruch 1, gekennzeichnet durch eine Flip-Flop-Schaltung
(11) mit Eingängen zur Setzvorbereitung für jede ihrer Lagen, eine Logikschaltung
(8) zur Bildung von zwei Setzvorbereitungssignalen aus den Rechteckschwingungen der
Teilerschaltung (3), durch die die Setzvorbereitung für die erste Lage der Flip-Flop-Schaltung
(11) während einer jedem Takt voreilenden Periode und die für ihre zweite Lage während
einer jedem Takt nacheilenden Periode bewirkt wird, eine von den L-0-Übergängen des binär
codierten Signals ausgelöste Verzögerungsschaltung (13) zur Erzeugung von Steuerimpulsen und
von Setzimpulsen zum Setzen der Flip-Flop-Schaltung (11) in ihre erste Lage, einen von den
Steuerimpulsen vorbereiteten und von einer Rechteckschwingung der Teilerschaltung ausgelösten
Signalgenerator (18) und eine durch das Ausgangssignal der Flip-Flop-Schaltung (11) vorbereitete
und vom Signalgenerator (18) gesteuerte Torschaltung (2) zur Unterdrückung eines Oszillatorimpulses
bei Nacheilen der Signale gegenüber dem Takt und zum Einfügen eines zusätzlichen
Impulses in der Reihe der Oszillatorimpulse bei Voreilen der Signale gegenüber dem
Takt.2. Device with an oscillator for generating a pulse train and a divider circuit,
that from the oscillator pulse series by repeated division over a number of square waves
a clock square wave is generated for carrying out the method according to claim 1, characterized by a flip-flop circuit
(11) with inputs for setting preparation for each of its layers, a logic circuit
(8) for the formation of two setting preparation signals from the square waves of the
Divider circuit (3) through which the setting preparation for the first layer of the flip-flop circuit
(11) during a leading period of each clock and that for its second position during
of a period lagging each clock is effected, one of the L-0 transitions of the binary
encoded signal triggered delay circuit (13) for generating control pulses and
of set pulses for setting the flip-flop circuit (11) in its first position, one of the
Control pulses prepared and triggered by a square wave of the divider circuit
Signal generator (18) and one prepared by the output signal of the flip-flop circuit (11)
and gate circuit (2) controlled by the signal generator (18) for suppressing an oscillator pulse
if the signals lag behind the clock and to insert an additional one
Pulse in the series of oscillator pulses when the signals are ahead of the
Tact.
Hierzu 1 Blatt Zeichnungen1 sheet of drawings