DE1272973B - Verfahren und Schaltungsanordnung zur Analog-Digital-Umsetzung, wobei der Analogwert mit einem Referenzwert verglichen wird - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Int. CL:

H03k

Deutsche KL: 21 al - 36/00

Nummer: 1272 973

Aktenzeichen: P 12 72 973.6-31 (L 48372) Anmeldetag: 24. Juli 1964 Auslegetag: 18. Juli 1968

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Analog-Digital-Umsetzung (A-D-Umsetzung), bei dem die Ausgabe des Ausgangssignals natürlich-binär oder dezimal-binär erfolgt.

Es sind Verfahren zur A-D-Umsetzung bekanntgeworden, die nach dem Zählprinzip arbeiten. Derartige Umsetzer, bei denen z. B. eine mechanische Verschiebung durch Zählen der Drehzahl einer Antriebsspindel in digitale Form gebracht wird, eignen sich insbesondere für analoge Größen, die als mechanische Verschiebung vorliegen oder in eine solche umgewandelt werden können. Für die Kodierung rein elektrischer Größen sind derartige Umsetzer jedoch weniger geeignet. Das gleiche gilt für Umsetzer, die mit mechanisch oder fotoelektronisch abgetasteten Kodierscheiben arbeiten.

Bei einer A-D-Umsetzung nach dem Zeitbasisprinzip wird die analoge Eingangsgröße zunächst in einen analogen Zeitabschnitt verwandelt, dessen Länge durch Auszählung mittels elektrischer Impulse ermittelt wird. Bei einer nach dem genannten Prinzip arbeitenden Anordnung wird eine als elektrische Spannung vorliegende analoge Größe während des Auszählvorganges durch einen elektronischen Taster abgenommen und festgehalten. Hierbei vergleicht eine Spannungsvergleichschaltung die Eingangsspannung mit einer Sägezahnspannung und gibt bei Spannungsgleichzeit einen Impuls an den Zähler, der den Zählvorgang beendet. Der Vorgang wiederholt sich im Takt des Sägezahngenerators, wobei die Zählimpulse im Zähler gespeichert und weiterverarbeitet werden.

Bei der bekannten Anordnung ist ein sehr genauer Sägezahnerzeuger erforderlich. Außerdem liegt der digitale Wert in inkrementaler Form vor. Eine Kodierung in binärer Form erfordert zusätzliche Einrichtungen.

Es ist weiterhin bereits ein Analog-Digital-Umsetzer bekanntgeworden, bei dem die umzusetzende Analogspannung über einen Festwiderstand der Parallelschaltung von nach Potenzen der Zahl 2 abgestuften Bewertungswiderständen zugeführt wird. Die einzelnen Bewertungswiderstände werden über Koinzidenzgatter, die von einem Zähler nacheinander aufgerufen werden und die ihrerseits bistabile Schaltkreise kippen, abgefragt. Die Ausgabe des Digitalwertes erfolgt in Serie und dynamisch über ein alle Abfragestellen zusammenfassendes Summennetzwerk.

Demgegenüber betrifft die Erfindung ein Verfahren zum Umsetzen eines Analogwertes in ein digitales, vorzugsweise binär kodiertes, statisches, paralleles Verfahren und Schaltungsanordnung zur Analog-Digital-Umsetzung, wobei der Analogwert mit einem Referenzwert verglichen wird

Anmelder:

Licentia Patent-Verwaltungs-G. m. b. H.,

6000 Frankfurt, Theodor-Stern-Kai 1

Als Erfinder benannt:

Dipl.-Ing. Erwin Sanetra, 6056 Heusenstamm

Ausgangssignal, bei dem der analoge Wert mit einem Referenzwert verglichen wird.

Gemäß der Erfindung wird die Umsetzung dadurch erreicht, daß die analoge Spannung mit der Referenzspannung über aus gleichen Festwiderständen und aus nach Potenzen der Zahl 2 abgestuften parallelen Bewertungswiderständen bestehende, jeweils einem Stellenwert zugeordnete Spannungsteiler verglichen wird, daß eine Vergleichsstufe die am Spannungsteilerabgriff anstehende Spannung mit einer festen Spannung (OV) vergleicht und bei Gleichheit eine Triggerstufe schaltet, die ihrerseits den den niederen Stellenwerten zugeordneten Bewertungswiderständen zusätzliche Widerstände jeweils von der Größe der der Vergleichsbzw. Triggerstufe zugeordneten Bewertungswiderstände parallel schaltet.

Soll der Ausgang des Umsetzers dezimal binär kodiert sein, so sind nur die Bewertungswiderstände der den letzten vier Stellenwerten zugeordneten Spannungsteiler nach Potenzen der Zahl 2 abgestuft. Der Bewertungswiderstand des folgenden Spannungsteilers hat dann ¹I₁₀ des Wertes des Bewertungswiderstandes des letzten Stellenwertes (2°), der nächste V20 usw. Von den Potentialen an diesen Bewertungswiderständen gesteuerte Schaltelemente liegen bei ihrem Ansprechen den Bewertungswiderständen der Stellenwerte mit den niederen Potenzen jeweils zusätzliche Widerstände parallel, deren Größe gleich ist der Größe des dem betreffenden Schaltelement zugeordneten Bewertungswiderstandes.

Als Schaltelemente sind kontaktlose Schalter, z. B. Transistorschalter, vorteilhaft, die praktisch verzögerungsfrei schalten und keinem Verschleiß unterworfen sind. Den im Schaltbetrieb betriebenen Transistoren werden zweckmäßig Triggerstufen nachgeschaltet, die einmal die den zugeordneten Stellenwerten zu-

809 570 «9

gehörigen Bits abgeben, zum anderen aber auch die Ein- und Abschaltung der den Bewertungswiderständen parallelliegenden Zusatzwiderstände steuern. Die · ' Ein- und Ausschaltung dieser Zusatzwiderstände wird bei schnellen und rein elektronisch arbeitenden Umsetzern wieder kontaktlos, z. B. mittels Transistoren, durchgeführt.

Die Erfindung wird an Hand der ein Ausführungsbeispiel darstellenden Zeichnung näher erläutert:

Der dargestellte A-D-Umsetzer ist für eine dezimalbinäre Kodierung der Analogwerte vorgesehen, es ist jedoch auch eine rein binäre Kodierung ohne Mehraufwand möglich.

Der Analogwert U_A, der z. B. in Form einer Spannung vorliegen kann, wird der Eingangsklemme A _J5 und die feste Referenzspannung U_ref der Eingangsklemme B der zueinander parallelliegenden und jeweils einem Sollwert zugeordneten Spannungsteilern zugeführt. Das Verhältnis der dem niedrigsten Stellenwert zugeordneten, den Spannungsteiler bildenden Widerstände R₀₀ und r₀₁ ist so gewählt, daß die Spannung am Abgriff des Spannungsteilers gemäß der Beziehung

U_A ^00

U,

'ref

^ro,i

den Wert 0 bekommt, wenn bei einem Teilerverhältnis

^00 1

100

sich auch die Spannung —— wie -τ^-τ verhält.

Uref ^lüt)

Hat die Referenzspannung U_ref den festen Betrag von 10 V, so tritt an der Basis des Transistors T_r0, die mit dem Spannungsteilerabgriff verbunden ist, bei einem Wert der Eingangsspannung U_A von -0,iV das Potential von OV auf.

Die Widerstände R₀₀... i?₀₈₀ der Spannungsteiler sind gleich groß. Der Transistor T_r0 wird daraufhin leitend und stößt die Triggerstufe T₀ an, die ein L-Signal entsprechend dem Bit 2° = 1 abgibt. Wird die analoge Spannung U_A nach negativen Werten größer, so ändert sich zunächst nichts. Erst wenn sie den doppelten Ansprechwert von T_p0, also —0,2 V, erreicht, wird das Basispotential des Transistors T_rl Null. Der Widerstand r₁₂ des zugehörigen Spannungsteilers hat den halben Wert wie der Widerstand r₀₁ des ersten Spannungsteilers. Der leitend gewordene Transistor T_n stößt die Triggerstufe T₁ an, die ein L-Signal entsprechend dem Bit 2¹ = 2 abgibt. Das Ausgangssignal der Triggerstufe T₁ schaltet gleichzeitig den zusätzlichen Widerstand.r_Oi2 dem doppelt so großen Bewertungswiderstand r₀₁ parallel. Das Potential an der Basis des Transistors T_r0 ändert sich dadurch so, daß T_r0 wieder sperrt und die Triggerstufe T₀ in ihre Ausgangslage zurückfällt, wodurch auch ihr Ausgangssignal verschwindet. Das digitale Ausgangssignal ist daher 2 + Q = 2. Wächst die analoge Größe U_A auf den Wert —0,3 V an, so wird Transistor T_p0 wieder leitend und stößt die Triggerstufe an, die wieder ein L-Signal entsprechend dem Bit 2° abgibt, so daß das digitale Signal 2¹ + 2° = 3 ausgegeben wird.

Wächst der Analogwert weiter auf —0,4 V, so wird Transistor T,₂ leitend, dessen zugehöriger Spannungsteilerwiderstand r₂ ,4 den vierten Teil des Wertes des Widerstandes r_0l hat. Der Transistor T_r2 stößt die Triggerstufe T₂ an, die ein L-Signal entsprechend dem Bit 2² abgibt. Gleichzeitig werden von dem Ausgangssignal der Triggerstufe T₂ der zusätzliche Widerstand r_Oi4 dem Widerstand r_0>1 (Verhältnis der Widerstände 1:4) und der zusätzliche Widerstand r_1A dem Widerstand r_l2 (Verhältnis der Widerstände 1:2) parallel geschaltet. Die Potentiale an den Basen der Transistoren T_r0 und T_rl werden dadurch so geändert, daß diese Transistoren sperren und die ihnen nachgeschalteten Triggerstufen T₀ und T₁ zurückfallen, d.h. die Ausgangssignale wieder zu Null werden. Durch das Verschwinden des Ausgangs der Triggerstufe T₁ wird der zu Widerstand r₀₁ parallele zusätzliche Widerstand r₀₂ wieder abgeschaltet. Der digitale Ausgang ist 2² + 0 + 0 = 4 und entspricht dem Vierfachen der analogen Grundeinheit von —0,1 V.

Wächst die analoge Größe U_A auf den Wert —0,5 V, so wird Transistor T_r0 wieder leitend, da die beiden Parallelwiderstände r₀₁ und r_0A einen Gesamtwiderstand bilden, an dem bei konstantem Spannungsteilerwiderstand R₀₀ eine derartige Spannung abfällt, daß das Basispotential des Transistors T_r0 Null wird, dieser also wieder leitet. Damit gibt auch die Triggerstufe T₀ wieder ein Ausgangssignal ab, so daß das digitale Gesamtsignal 2² + 0 + 2° = 5 wird. Ein Anwachsen der Analoggröße U_A auf —0,6 V bedingt ein Leitendwerden des Transistors T_rl, dessen nachgeschaltete Triggerstufe T₁, ein Ausgangssignal entsprechend dem Bit 2¹ abgibt, das gleichzeitig wieder den zusätzlichen Widerstand r₀₂ parallel zu J₀₁ schaltet. Transistor T_r0 sperrt daraufhin wieder. Das digitale Ausgangssignal ist nunmehr 2² + 2¹ + 0 = 6. Bei Anwachsen der Analoggröße U_A auf —0,7 V leitet Transistor T_r0 wieder, so daß durch das von einer Triggerstufe T₀ zusätzlich abgegebene L-Signal entsprechend dem Bit 2° das digitale Ausgangssignal die Größe 2² + 2¹ + 2° = 7 annimmt.

Ein Anwachsen der Analoggröße U_A auf 0,8 V macht den Transistor T_r3 leitend, dessen Spannungsteilerwiderstand r₃ den achten Teil des Wertes des Widerstandes J_0-1 hat. Die Triggerstufe gibt ein L-Signal entsprechend Bit 2³ ab. Der Ausgang der Triggerstufe T₃ legt außerdem den Widerstand r₀₈ parallel zu Widerstand J₀₁ (Verhältnis der Widerstände 1:8), J₁₁₈ zu T_{1 2} (Verhältnis der Widerstände 1:4) und r₂₈ zu r_{2 4} (Verhältnis der Widerstände 1:2), so daß die zugehörigen Transistoren T_r0, T_rl und T_r2 wieder sperren. Das Verschwinden des L-Ausganges von T₂ und T₁ bewirkt ein Abschalten der Parallelwiderstände r_li4 und r_0A bzw. r₀₂. Das digitale Ausgangssignal beträgt somit 2³ + 0 + 0 = 8. Beim Anwachsen der Analoggröße U_A auf —0,9 V wird T_r0 wieder leitend, so daß die digitale Ausgangsgröße 2³ + 0 + 0 + 2° =9 ist. Bei IT₄ = -1 V wird Transistor T_rl0 leitend, dessen Spannungsteilerwiderstand ^rio.io ¹Ao des Wertes des Widerstandes r₀₁ besitzt, während Widerstand R₀₁₀ denselben Wert wie .R₀₀ besitzt. Die dem Transistor nachgeschaltete Triggerstufe T₁₀ bewirkt durch ihr L-Ausgangssignal die Parallelschaltung der Widerstände r₀₁₀ zu r_Oil (Widerstandsverhältnis 1:10), r_lil0 zu r₁₂ (Widerstandsverhältnis 1:5), J₂₁₀ zu r₂₄ (Widerstandsverhältnis 4:10) und r₃₁₀ zu r₃₈ (Widerstandsverhältnis 8:10). Damit werden die Ausgänge aller Triggerstufen T₀.. .T₃ zu Null. Infolgedessen werden die zusätzlichen Parallelwiderstände ?₀₂, r_0A und r₀₈ zu r_oa, die Parallelwiderstände r_iA und T_{1 8} zu J₁₂ sowie Parallelwiderstandr₂₈ zu J₂₄ abgeschaltet. '

Beim Anwachsen des Analogwertes U_A auf —1,1 V wird Transistor T_r0 wieder leitend, bei U_A= —1,2V der Transistor T_n, bei U_A= — 1,3V sind beide Transistoren T_r0 und T_n leitend usw. Bei Erreichen des Wertes U_A = — 2 V werden die Parallelwiderstände 'Ίο,2ο> '3,20. »2.20. »Ί.20 und rp_i20 durch die Triggerstufe T₂₀ des Transistors T_r20 eingeschaltet, da der Transistor einen Spannungsteilerwiderstand r₂₀₂₀ von V20 des Widerstandes j^- ₀₁ hat und daher bei dem Zwanzigfachen der kleinsten Einheit der analogen Größe leitend wird. Bei Erreichen des Wertes U_A = — 4 V wird Transistor Γ_ρ40 leitend, bei U_A = — 8 V Transistor T_r80 usw.

Anstatt den Transistoren T_no, T_r20, T_r40 usw. Spannungsteilerwiderstände J"₁₀₁₀, J₂₀₂₀, J_40-40 zuzuordnen, die 7io> ¹Z₂O* ¹Ao ^usw· des Wertes von r₀₁ betragen, können die Widerstände auch nach Potenzen der Zahl 2 des Wertes von r₀, abgestuft werden, so daß diese Widerstände ¹Z₁₆,¹Z₃₂, /₆₄ usw. des Wertes von J₀₁ betragen. In diesem Fall steuert die Triggerstufe T₁₀ den Stellenwert 2⁴, Triggerstufe T₂₀ den Stellenwert 2⁵, Triggerstufe T₄₀ den Stellenwert 2⁶ usw. Der A-D-Umsetzer kodiert dann ausgangsseitig nicht dezimal-binär, sondern natürlich-binär.

Die Schalter zur Ein- und Abschaltung der Parallelwiderstände können natürlich als kontaktlose Schalter ausgebildet sein. Hierzu eignen sich beispielsweise Schalttransistoren.

Claims (4)

Patentansprüche:

1. Verfahren zum Umsetzen eines Analogwertes in ein digitales, vorzugsweise binär kodiertes, statisches, paralleles Ausgangssignal, bei dem der analoge Wert mit einem Referenzwert verglichen wird, dadurch gekennzeichnet, daß die analoge Spannung mit der Referenzspannung über aus gleichen Festwiderständen und aus nach Potenzen der Zahl 2 abgestuften parallelen Bewertungswiderständen bestehende, jeweils einem Stellenwert zugeordnete Spannungsteiler verglichen wird, daß eine Vergleichsstufe die am Spannungsteilerabgriff anstehende Spannung mit einer festen Spannung (OV) vergleicht und bei Gleichheit eine Triggerstufe schaltet, die ihrerseits den den niederen Stellenwerten zugeordneten Bewertungswiderständen zusätzliche Widerstände jeweils von der Größe der der Vergleichsbzw. Triggerstufe zugeordneten Bewertungswiderstände parallel schaltet.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei dezimal binär kodiertem Ausgang den Spannungsteilern der vier letzten Stellenwerte einander parallelliegende Spannungsteiler mit Bewertungswiderständen (r_10>10, r₂₀₂₀, J₄₀₄₀) folgen, deren Größe V₁₀, V20. 740.' · · · des Bewertungswiderstandes (r₀₁) des letzten Stellenwertes (2°) betragen und deren zugeordnete Schaltelemente (T,._1O, T_r20, T_r40, ...) bei ihrem Anspechen den Bewertungswiderständen, die den Stellenwerten mit niederen Hochzahlen zugeordnet sind, jeweils Widerstände mit der Größe des dem ansprechenden Schaltelement zugeordneten Bewertungswiderstandes parallel schalten.

3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Schaltelemente kontaktlose Schalter (Transistoren T_r0... T_r80) vorgesehen sind.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß den als kontaktlose Schalter wirkenden Transistoren Triggerstufen (T₀... T₈₀) nachgeschaltet sind, die sowohl die den zugeordneten Stellenwerten der digitalen Ausgangsgröße zugehörigen Signale abgeben als auch die Ein- bzw. Abschaltung der den Bewertungswiderständen (r_Oi... r₈₀₈₀) parallelen Zusatzwider stände (r_Oi2 ... r₀₎₈₀,
steuern.

»Ί.80. '2,4

'2.80

usw.)

In Betracht gezogene Druckschriften:
Instruments and Automation, Mai 1956, S. 911

bis 917; Proceedings of the IRE, August 1953, S. 1053

bis 1058.

Hierzu 1 Blatt Zeichnungen

809 570/469 7.6« & Bundesdruckerei Berlin